JP4127014B2 - 電流検出装置および電流検出機能付きインバータ装置 - Google Patents
電流検出装置および電流検出機能付きインバータ装置 Download PDFInfo
- Publication number
- JP4127014B2 JP4127014B2 JP2002308023A JP2002308023A JP4127014B2 JP 4127014 B2 JP4127014 B2 JP 4127014B2 JP 2002308023 A JP2002308023 A JP 2002308023A JP 2002308023 A JP2002308023 A JP 2002308023A JP 4127014 B2 JP4127014 B2 JP 4127014B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- phase
- current
- circuit
- inverter device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、インバータ装置の電流を検出する装置および電流検出機能を持ったインバータ装置に係わり、特に、３相交流モータを駆動するインバータ装置の電流を検出する装置および電流検出機能を持った３相インバータ装置に係わる。
【０００２】
【従来の技術】
インバータ装置は、直流から交流を生成する装置であって、様々な用途に広く利用されている。そして、そのようなインバータ装置の一形態である３相インバータ装置は、直流から３相交流を生成する装置であって、例えば、３相交流モータを駆動する目的で使用されている。
【０００３】
図９は、３相交流モータを駆動する３相インバータ装置の基本構成を示す図である。３相インバータ装置は、通常、互いに並列に接続されたＵ相用スイッチ回路（第１のスイッチ回路）１０、Ｖ相用スイッチ回路（第２のスイッチ回路）２０、Ｗ相用スイッチ回路（第３のスイッチ回路）３０から構成されている。ここで、各スイッチ回路１０、２０、３０は、それぞれ、互いに直列的に接続された１組のスイッチ（上アーム用スイッチおよび下アーム用スイッチ）を備える、また、各上アーム用スイッチおよび下アーム用スイッチには、それぞれ、並列的にダイオードが接続されている。そして、各スイッチ回路１０、２０、３０には、電源４０により所定の直流電圧が印可されている。また、スイッチ回路１０、２０、３０の出力は、モータ（３相交流モータ）５０に接続されている。
【０００４】
上記構成のインバータ装置において、スイッチ回路１０、２０、３０は、不図示の制御回路により制御される。このとき、各スイッチ回路１０、２０、３０において、上アーム用スイッチおよび下アーム用スイッチは、同時にオン状態になることがないように、交互にオン／オフ制御される。そして、これらのスイッチ回路１０、２０、３０を適切に制御することにより、モータ５０に３相交流が供給される。
【０００５】
ところで、インバータ装置のなかには、電流を検出する機能を備えているものがある。例えば、各相（Ｕ相、Ｖ相、Ｗ相）ごとにシャント抵抗を設け、各シャント抵抗に生じる電圧をモニタすることにより、各相ごとの電流を検出する技術は公知である。（例えば、特許文献１参照）
また、各相の下アーム用スイッチを介して流れる電流の合成電流、および各相の下アーム用スイッチに並列に設けられているダイオードを介して流れる電流の合成電流をそれぞれ求め、ダイオード結合によって、それら２つの合成電流のうちの大きい方を、インバータ装置の最大電流として出力する構成も公知である。（例えば、特許文献２参照）
【０００６】
【特許文献１】
特開平９−２２９９７２号公報（図１、図７、段落０００２〜０００７）
【０００７】
【特許文献２】
特開平６−２８４７４７号公報（図１、段落００２４〜００２５）
【０００８】
【発明が解決しようとする課題】
しかし、特許文献１に記載の技術は、交流モータを制御するために各相ごとの電流をモニタしているものであって、過電流を検出して保護動作を行うことは想定されていない。また、この技術によっては、高速な過電流検出／保護を行うことは難しい。
【０００９】
また、特許文献２に記載の技術は、ダイオード結合によって最大電流を検出する構成なので、ダイオードの順方向電圧のばらつきやその温度依存性により、精度が低下するおそれがある。また、この技術では、スイッチを介して流れる電流とダイオードを介して流れる電流とが比較されるが、これらの電流は互いに逆方向に流れるので、これらを比較するためには、絶対値回路を設けなければならない。
【００１０】
本発明の課題は、インバータ装置の電流を簡単な構成で正確に検出できる電流検出装置、およびそのような電流検出装置（または、電流検出機能）を備えたインバータ装置を提供することである。
【００１１】
【課題を解決するための手段】
本発明の電流検出装置は、第１〜第３のスイッチ回路を備えるインバータ装置により生成される電流を検出する装置であって、上記第１〜第３のスイッチ回路にそれぞれ直列的に接続された第１〜第３の抵抗体と、上記第１〜第３の抵抗体に生じる電圧を加算して上記インバータ装置を介して流れる電流を表す値としてその加算結果を出力する加算手段と、を有する。
【００１２】
この構成によれば、例えば、第１のスイッチ回路の出力電流が正方向最大電流であったときは、第２のスイッチ回路に接続される第２の抵抗を介して流れる電流と第３のスイッチ回路に接続される第３の抵抗を介して流れる電流との和が、上記第１のスイッチ回路の出力電流に一致する。また、この場合、第１のスイッチ回路に接続される第１の抵抗を介して電流は流れない。したがって、上記第１〜第３の抵抗体に生じる電圧を加算すれば、正方向最大電流が検出される。
【００１３】
一方、第１のスイッチ回路の出力電流が負方向最大電流であったときは、その電流は、そのままその第１のスイッチ回路に接続される第１の抵抗を介して流れる。また、この場合、第２、第３のスイッチ回路に接続される第２、第３の抵抗を介して電流は流れない。したがって、上記第１〜第３の抵抗体に生じる電圧を加算すれば、負方向最大電流が検出される。
【００１４】
なお、上記電流検出装置において、上記加算手段の出力が予め決められた閾値よりも大きかったときに、過電流が発生していることを表す信号を出力する過電流検出手段をさらに設けるようにしてもよい。この構成によれば、過電流が発生したときに、それが即座に検出されるので、負荷あるいはインバータ装置を構成する部品の保護が図れる。
【００１５】
また、上記電流検出装置において、上記第１〜第３のスイッチ回路がそれぞれ互いに直列的に接続された上アーム用スイッチおよび下アーム用スイッチを含むように構成し、上記加算手段が、上記第１のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチがそれぞれオン状態およびオフ状態に制御されており且つ上記第２および第３のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチがそれぞれオフ状態およびオン状態に制御されているときに上記インバータ装置の最大電流を検出するようにしてもよい。第１〜第３のスイッチ回路が上記状態のときは、第１のスイッチ回路の上アーム用スイッチを介して流れる電流は、第２および第３のスイッチ回路の下アーム用スイッチを介して流れる電流の和に等しくなる。したがって、第２および第３の抵抗体に生じる電圧の和を算出することにより、当該インバータ装置の最大出力電流を検出できる。
【００１６】
さらに、上記電流検出装置において、上記第１〜第３のスイッチ回路がそれぞれ互いに直列的に接続された上アーム用スイッチおよび下アーム用スイッチを含むように構成し、上記加算手段が、上記第１のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチがそれぞれオフ状態およびオン状態に制御されており且つ上記第２および第３のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチがそれぞれオン状態およびオフ状態に制御されているときに上記インバータ装置の最大電流を検出するようにしてもよい。第１〜第３のスイッチ回路が上記状態のときは、第１のスイッチ回路の下アーム用スイッチを介して流れる電流は、第２および第３のスイッチ回路の上アーム用スイッチを介して流れる電流の和に等しくなる。したがって、第１の抵抗体に生じる電圧に基づいて、当該インバータ装置の最大出力電流を検出できる。
【００１７】
本発明の電流検出機能付きインバータ装置は、３相交流モータを駆動するインバータ装置であって、それぞれ上アーム用スイッチおよび下アーム用スイッチを含む第１〜第３のスイッチ回路と、前記第１〜第３のスイッチ回路にそれぞれ直列的に接続された第１〜第３の抵抗体と、前記第１〜第３の抵抗体に生じる電圧を加算し、前記インバータ装置を介して流れる電流を表す値としてその加算結果を出力する加算手段と、前記第１〜第３のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチを制御する制御回路、を備える。前記第１のスイッチ回路と前記３相交流モータとの間に流れる第１相電流、前記第２のスイッチ回路と前記３相交流モータとの間に流れる第２相電流、前記第３のスイッチ回路と前記３相交流モータとの間に流れる第３相電流の和は、ゼロである。そして、前記制御回路が、前記第１のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチをそれぞれオン状態およびオフ状態に制御し、かつ、前記第２および第３のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチをそれぞれオフ状態およびオン状態に制御しているときに、前記加算手段が、前記第１相電流の最大電流を検出する。
前記制御回路が、前記第１のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチをそれぞれオフ状態およびオン状態に制御し、かつ、前記第２および第３のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチをそれぞれオン状態およびオフ状態に制御しているときに、前記加算手段が、前記第１相電流の最大電流を検出するようにしてもよい。
【００１８】
上記インバータ装置は、上述した本発明の電流検出装置が提供する機能を備えており、簡単な構成で正確に正方向最大電流および負方向最大電流の双方を検出できる。よって、最大電流を正確に検出できるインバータ装置の小型化を図ることができる
なお、上記インバータ装置において、上記加算手段の出力が予め決められた閾値よりも大きかったときに上記第１〜第３のスイッチ回路を停止する過電流検出手段をさらに有するようにしてもよい。この構成によれば、当該インバータ装置に接続されている負荷および第１〜第３のスイッチ回路を過電流から即座に保護することができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。
図１は、本発明の実施形態のインバータ装置の構成を示す図である。なお、図１および上述した図９の双方において共通に使用されている符号は、同じものを指し示している。すなわち、本実施形態のインバータ装置は、Ｕ相用スイッチ回路（第１のスイッチ回路）１０、Ｖ相用スイッチ回路（第２のスイッチ回路）２０、およびＷ相用スイッチ回路（第３のスイッチ回路）３０を備える。また、これらのスイッチ回路１０、２０、３０には、直流電源である電源４０が接続されている。さらに、このインバータ装置には負荷としてモータ（３相交流モータ）５０が接続されているものとする。
【００２０】
Ｕ相用スイッチ回路１０は、互いに直列的に接続された上アーム用スイッチ１１および下アーム用スイッチ１２を備える。同様に、Ｖ相用スイッチ回路２０は上アーム用スイッチ２１および下アーム用スイッチ２２を備え、Ｗ相用スイッチ回路３０は上アーム用スイッチ３１および下アーム用スイッチ３２を備える。ここで、各スイッチ１１、１２、２１、２２、３１、３２は、それぞれ、例えば、ＭＯＳＦＥＴなどのトランジスタであり、不図示の制御回路によってそのオン／オフ状態が制御される。また、各スイッチ１１、１２、２１、２２、３１、３２には、それぞれ、ダイオードが並列に設けられている。
【００２１】
抵抗６１は、Ｕ相の電流を検出するためのシャント抵抗であって、Ｕ相用スイッチ回路１０に直列的に接続されている。同様に、抵抗６２および抵抗６３は、それぞれ、Ｖ相用スイッチ回路２０およびＷ相用スイッチ回路３０に直列的に接続されている。すなわち、抵抗６１、６２、６３は、それぞれ、スイッチ回路１０、２０、３０の下アーム用スイッチと電源４０の負極（例えば、接地）との間に設けられている。ここで、抵抗６１〜６３の抵抗値は、基本的に、互いに同じである。なお、電源４０の正極は、各スイッチ回路１０、２０、３０の上アーム用スイッチに接続されている。
【００２２】
加算回路（加算手段）７０は、各抵抗６１〜６３に生じる電圧（各抵抗の両端電圧）を加算し、その結果を出力する。ここで、抵抗６１、６２、６３に生じる電圧は、Ｕ相、Ｖ相、Ｗ相の電流を表している。従って、加算回路７０の出力電圧により、このインバータ装置の最大電流を検出することができる。なお、加算回路７０の構成、および加算回路７０の出力電圧によりインバータ装置の最大電流を検出することができる理由については、後で詳しく説明することにする。
【００２３】
コンパレータ（過電流検出手段）８０は、加算回路７０の出力電圧と予め決められた閾値電圧とを比較し、加算回路７０の出力電圧の方が大きかったときに、その出力を「Ｈ」から「Ｌ」に切り替える。ここで、上記閾値電圧は、モニタすべき過電流値に対応する電圧である。一方、加算回路７０の出力電圧は、インバータ装置により生成される電流を表す。したがって、コンパレータ８０は、過電流が発生したときに、そのことを表す信号を出力することができる。なお、コンパレータ８０により過電流が検出されたときは、たとえば、各スイッチ１１、１２、２１、２２、３１、３２を強制的にオフ状態に制御することにより、モータ５０或いはインバータ装置を構成する各部品（特に、各スイッチ自体）を保護するように制御系が動作する。
【００２４】
図２は、上記構成のインバータ装置を駆動する制御信号について説明する図である。なお、以下に示す制御信号の生成方法は、一実施例であって、本発明はこれに限定されるものではない。
図２において、三角波は、所定の周波数を持った周期波であり、制御信号を生成するための基準信号である。一方、各相ごとの信号波は、互いに同じ周波数のサイン波であるが、その位相は互いに１２０度ずつシフトしている。そして、各スイッチ１１、１２、２１、２２、３１、３２を制御するための制御信号は、上記三角波と各相ごとの信号波とを比較することによって生成される。たとえば、上アーム用スイッチ１１を制御するための制御信号は、三角波よりもＵ相用信号波の方が高いときに「Ｈ」となり、三角波よりもＵ相用信号波の方が低いときに「Ｌ」となる信号である。また、下アーム用スイッチ１２を制御するための制御信号は、上アーム用スイッチ１１を制御するための制御信号の反転信号である。そして、他のスイッチ２１、２２、３１、３２を制御するための制御信号も、同様の方法で生成される。
【００２５】
そして、上記制御信号を用いて各スイッチ１１、１２、２１、２２、３１、３２を制御することにより、図２に示すような３相交流が生成される。なお、以下の説明では、図１に示すように、インバータ装置からモータ５０へ向かう方向を「正方向」と呼び、モータ５０からインバータ装置へ向かう方向を「負方向」と呼ぶことにする。また、インバータ装置からモータ５０への各相ごとの出力電流をそれぞれ「Ｉu 」「Ｉv 」「Ｉw 」と定義すると、下記の関係が成り立つ。
Ｉu ＋Ｉv ＋Ｉw ＝０
次に、上記インバータ装置により生成される電流の最大値を検出する方法について説明する。
【００２６】
まず、図３〜図４を参照しながら、正方向電流の最大値を検出する方法について説明する。なお、ここでは、Ｕ相の出力電流である電流Ｉu が最大になるケースを想定する。
３相交流においては、基本的に、図２に示すように、各相の出力電流が順番に最大電流となる。そして、電流Ｉu が正方向最大電流となる期間は、電流Ｉv および電流Ｉw は、負方向に流れている。ここで、各スイッチ１１、１２、２１、２２、３１、３２のスイッチング周波数は、図２に示した三角波のそれと同じであり、３相交流の周波数と比較して十分に速いので、これらのスイッチがターンオン／ターンオフすることによる微小電流変化は無視することができる。
【００２７】
図３における時刻Ｔ１以前は、図４（ａ）に示すように、上アーム用スイッチ１１、２１、３１がそれぞれオン状態に制御されており、下アーム用スイッチ１２、２２、３２がそれぞれオフ状態に制御されている。この場合、各抵抗６１〜６３には電流は流れていない。このため、加算回路７０から出力される各抵抗６１〜６３に生じる電圧の加算値は、「０（ゼロ）」になる。
【００２８】
続いて、時刻Ｔ１〜Ｔ２においては、図４（ｂ）に示すように、上アーム用スイッチ３１がオフ状態に制御されると共に、下アーム用スイッチ３２がオン状態に制御される。このとき、電流Ｉw は、下アーム用スイッチ３２および抵抗６３を介して流れる。すなわち、抵抗６３には、電流Ｉw を表す電圧が生じることになる。したがって、各抵抗６１〜６３に生じる電圧の加算値は、「電流Ｉw 」を表す電圧値になる。
【００２９】
さらに、時刻Ｔ２〜Ｔ３（期間Ａ）においては、図４（ｃ）に示すように、上アーム用スイッチ２１、３１がオフ状態に制御されると共に、下アーム用スイッチ２２、３２がオン状態に制御される。このとき、電流Ｉv は、下アーム用スイッチ２２および抵抗６２を介して流れ、電流Ｉw は、下アーム用スイッチ３２および抵抗６３を介して流れる。すなわち、抵抗６２には電流Ｉv を表す電圧が生じ、抵抗６３には電流Ｉw を表す電圧が生じることになる。したがって、各抵抗６１〜６３に生じる電圧の加算値は、「電流Ｉv ＋電流Ｉw 」を表す電圧値になる。
【００３０】
このとき、インバータ装置の各相の出力電流（Ｉu 、Ｉv 、Ｉw ）の総和は、０（ゼロ）になる。すなわち「電流Ｉv ＋電流Ｉw 」は、「−（電流Ｉu ）」に一致することになる。ところが、図４（ｃ）に示すように、電流Ｉu が正方向に流れるのに対し、電流Ｉv および電流Ｉw は、それぞれ負方向に流れる。したがって、時刻Ｔ２〜Ｔ３において、加算回路７０の出力は、電流Ｉu を表すことになる。
【００３１】
なお、時刻Ｔ４以降の動作は、基本的に、時刻Ｔ３以前の動作と同じである。即ち、時刻Ｔ４〜Ｔ５（期間Ｂ）において、加算回路７０の出力は、電流Ｉu を表すことになる。
このように、図３〜図４に示す例では、加算回路７０の出力は、期間Ａおよび期間Ｂにおいて、Ｕ相の出力電流である電流Ｉu を表す。したがって、期間Ａまたは期間Ｂにおいて加算回路７０の出力をモニタすれば、電流Ｉu を検出することができる。ただし、過電流が発生しているか否かを調べるためには、期間Ａまたは期間Ｂを意識することなく、単に、加算回路７０の出力電圧が所定の閾値を越えるか否かをモニタするだけでよい。そして、本実施形態では、図１に示すように、コンパレータ８０を用いて加算回路７０の出力電圧と所定の閾値電圧とが比較され、その比較結果に応じて過電流が検出される構成を採用している。
【００３２】
次に、図５〜図６を参照しながら、負方向電流の最大値を検出する方法について説明する。なお、ここでは、Ｕ相の出力電流である電流Ｉu が最大になるケースを想定する。
図５における時刻Ｔ１以前は、図６（ａ）に示すように、上アーム用スイッチ１１、２１、３１がそれぞれオン状態に制御されており、下アーム用スイッチ１２、２２、３２がそれぞれオフ状態に制御されている。この場合、各抵抗６１〜６３には電流は流れていない。このため、加算回路７０から出力される各抵抗６１〜６３に生じる電圧の加算値は、「０（ゼロ）」になる。
【００３３】
続いて、時刻Ｔ１〜Ｔ２（期間Ｃ）においては、図６（ｂ）に示すように、上アーム用スイッチ１１がオフ状態に制御されると共に、下アーム用スイッチ１２がオン状態に制御される。これにより、電流Ｉu は、下アーム用スイッチ１２および抵抗６１を介して流れる。即ち、抵抗６１には、電流Ｉu を表す電圧が生じることになる。従って、各抵抗６１〜６３に生じる電圧の加算値は、「Ｉu 」を表す電圧値になる。
【００３４】
さらに、時刻Ｔ２〜Ｔ３においては、図６（ｃ）に示すように、上アーム用スイッチ１１、２１がオフ状態に制御されると共に、下アーム用スイッチ１２、２２がオン状態に制御される。このとき、電流Ｉu は、下アーム用スイッチ１２および抵抗６１を介して流れ、電流Ｉv は、抵抗６２および下アーム用スイッチ２２を介して流れる。すなわち、抵抗６１には電流Ｉu を表す電圧が生じ、抵抗６２には電流Ｉv を表す電圧が生じることになる。しかし、抵抗６１を介して流れる電流および抵抗６２を介して流れる電流は、互いに反対方向に流れる。このため、時刻Ｔ２〜Ｔ３における各抵抗６１〜６３に生じる電圧の加算値は、時刻Ｔ１〜Ｔ２における加算値よりも小さくなる。
【００３５】
なお、時刻Ｔ４以降の動作は、基本的に、時刻Ｔ３以前の動作と同じである。即ち、時刻Ｔ４〜Ｔ５（期間Ｄ）において、加算回路７０の出力は、電流Ｉu を表すことになる。
このように、図５〜図６に示す例では、加算回路７０の出力は、期間Ｃおよび期間Ｄにおいて、Ｕ相の出力電流である電流Ｉu を表す。したがって、期間Ａまたは期間Ｂにおいて加算回路７０の出力をモニタすれば、電流Ｉu を検出することができる。
【００３６】
なお、図３〜図６に示した例では、Ｕ相の出力電流が最大電流になった場合について説明したが、Ｖ相あるいはＷ相の出力電流が最大電流になった場合の動作も基本的に同じである。
以上説明したように、実施形態のインバータ装置においては、加算回路７０の出力をモニタすることにより、正方向の最大電流および負方向の最大電流の双方を検出することができる。また、上述のようにして最大電流を検出する機能は、抵抗および加算回路により実現されるので、その回路構成が簡単である。
【００３７】
図７は、加算回路７０の実施例である。なお、図７に示す回路構成は、１つの例であり、本発明はこれに限定されるものではない。
加算回路７０は、Ｕ相回路部７１Ｕ、Ｖ相回路部７１Ｖ、Ｗ相回路部７１Ｗを備える。ここで、Ｕ相回路部７１Ｕ、Ｖ相回路部７１Ｖ、Ｗ相回路部７１Ｗの構成は、基本的に互いに同じである。よって、ここでは、Ｕ相回路部７１Ｕについてその構成を説明する。
【００３８】
アンプ７２は、差動アンプであり、抵抗６１の両端に生じる電圧を増幅する。ここで、このアンプ７２の反転入力端子は、入力抵抗Ｒ１を介して抵抗６１の接地側端子に接続され、その非反転入力端子は、入力抵抗Ｒ２を介して抵抗６１のスイッチ側端子に接続される。また、アンプ７２の非反転入力端子は、抵抗Ｒ５を介して所定の電圧源に接続されている。さらに、アンプ７２の出力端子と反転入力端子との間には、帰還抵抗として抵抗Ｒ３が設けられている。そして、このアンプ７２により増幅された信号は、抵抗Ｒ４を介して出力される。
【００３９】
Ｕ相回路部７１Ｕ、Ｖ相回路部７１Ｖ、Ｗ相回路部７１Ｗの出力は、互いに電圧加算され、コンパレータ８０に導かれる。これにより、抵抗６１〜６３に生じた電圧の加算値がコンパレータ８０に与えられることになる。
このように、実施形態の電流検出装置（抵抗６１〜６３、加算回路７０、コンパレータ８０）は、公知文献２において使用されているような絶対値回路を設けることなく、正方向最大電流および負方向最大電流の双方を検出できるので、その構成が簡単であり、低コストで実現できる。
【００４０】
また、実施形態の電流検出回路は、公知文献２において使用されているようなダイオード回路を使用することなく最大電流を検出するので、ダイオードの順方向電圧のばらつき等の影響が生じることはなく、検出精度が向上する。
なお、上述の実施例では、抵抗６１、６２、６３が、電源４０の負極とスイッチ回路１０、２０、３０との間に設けられていたが、本発明はこれに限定されるものではない。すなわち、図８に示すように、抵抗６１、６２、６３は抵抗６４として、電源４０の負極とスイッチ回路１０、２０、３０との間に設けられてもよい。これにより、抵抗６４に流れる電流は抵抗６１、６２、６３を流れる電流を加算したものとなり、抵抗６４に生じる電圧は加算回路７０の出力と同等になるので、加算回路７０を省略することができる。
【００４１】
また、上述の実施例では、３相交流モータを駆動するケースについて説明したが、本発明はこれに限定されるものではない。すなわち、本発明は、出力電流の和が０（ゼロ）になるという条件の下で、交流モータ以外の負荷に電流を供給することができる。
【００４２】
【発明の効果】
本発明によれば、簡単な構成で、インバータ装置の正方向最大出力電流および負方向最大出力電流の双方を正確に検出できる。
【図面の簡単な説明】
【図１】本発明の実施形態のインバータ装置の構成を示す図である。
【図２】インバータ装置を駆動する制御信号について説明する図である。
【図３】正方向の最大電流が検出される期間のタイミング図である。
【図４】正方向に最大電流が流れているときのインバータ装置の状態を説明する図である。
【図５】負方向の最大電流が検出される期間のタイミング図である。
【図６】負方向に最大電流が流れているときのインバータ装置の状態を説明する図である。
【図７】加算回路の実施例である。
【図８】他の実施形態のインバータ装置の構成を示す図である。
【図９】３相交流モータを駆動する３相インバータ装置の基本構成を示す図である。
【符号の説明】
１０ Ｕ相用スイッチ回路（第１のスイッチ回路）
２０ Ｖ相用スイッチ回路（第２のスイッチ回路）
３０ Ｗ相用スイッチ回路（第３のスイッチ回路）
１１、２１、３１ 上アーム用スイッチ
１２、２２、３２ 下アーム用スイッチ
４０ 電源
５０ モータ（３相交流モータ）
６１〜６３ 抵抗
７０ 加算回路（加算手段）
７２ アンプ
８０ コンパレータ（過電流検出手段）
【発明の属する技術分野】
本発明は、インバータ装置の電流を検出する装置および電流検出機能を持ったインバータ装置に係わり、特に、３相交流モータを駆動するインバータ装置の電流を検出する装置および電流検出機能を持った３相インバータ装置に係わる。
【０００２】
【従来の技術】
インバータ装置は、直流から交流を生成する装置であって、様々な用途に広く利用されている。そして、そのようなインバータ装置の一形態である３相インバータ装置は、直流から３相交流を生成する装置であって、例えば、３相交流モータを駆動する目的で使用されている。
【０００３】
図９は、３相交流モータを駆動する３相インバータ装置の基本構成を示す図である。３相インバータ装置は、通常、互いに並列に接続されたＵ相用スイッチ回路（第１のスイッチ回路）１０、Ｖ相用スイッチ回路（第２のスイッチ回路）２０、Ｗ相用スイッチ回路（第３のスイッチ回路）３０から構成されている。ここで、各スイッチ回路１０、２０、３０は、それぞれ、互いに直列的に接続された１組のスイッチ（上アーム用スイッチおよび下アーム用スイッチ）を備える、また、各上アーム用スイッチおよび下アーム用スイッチには、それぞれ、並列的にダイオードが接続されている。そして、各スイッチ回路１０、２０、３０には、電源４０により所定の直流電圧が印可されている。また、スイッチ回路１０、２０、３０の出力は、モータ（３相交流モータ）５０に接続されている。
【０００４】
上記構成のインバータ装置において、スイッチ回路１０、２０、３０は、不図示の制御回路により制御される。このとき、各スイッチ回路１０、２０、３０において、上アーム用スイッチおよび下アーム用スイッチは、同時にオン状態になることがないように、交互にオン／オフ制御される。そして、これらのスイッチ回路１０、２０、３０を適切に制御することにより、モータ５０に３相交流が供給される。
【０００５】
ところで、インバータ装置のなかには、電流を検出する機能を備えているものがある。例えば、各相（Ｕ相、Ｖ相、Ｗ相）ごとにシャント抵抗を設け、各シャント抵抗に生じる電圧をモニタすることにより、各相ごとの電流を検出する技術は公知である。（例えば、特許文献１参照）
また、各相の下アーム用スイッチを介して流れる電流の合成電流、および各相の下アーム用スイッチに並列に設けられているダイオードを介して流れる電流の合成電流をそれぞれ求め、ダイオード結合によって、それら２つの合成電流のうちの大きい方を、インバータ装置の最大電流として出力する構成も公知である。（例えば、特許文献２参照）
【０００６】
【特許文献１】
特開平９−２２９９７２号公報（図１、図７、段落０００２〜０００７）
【０００７】
【特許文献２】
特開平６−２８４７４７号公報（図１、段落００２４〜００２５）
【０００８】
【発明が解決しようとする課題】
しかし、特許文献１に記載の技術は、交流モータを制御するために各相ごとの電流をモニタしているものであって、過電流を検出して保護動作を行うことは想定されていない。また、この技術によっては、高速な過電流検出／保護を行うことは難しい。
【０００９】
また、特許文献２に記載の技術は、ダイオード結合によって最大電流を検出する構成なので、ダイオードの順方向電圧のばらつきやその温度依存性により、精度が低下するおそれがある。また、この技術では、スイッチを介して流れる電流とダイオードを介して流れる電流とが比較されるが、これらの電流は互いに逆方向に流れるので、これらを比較するためには、絶対値回路を設けなければならない。
【００１０】
本発明の課題は、インバータ装置の電流を簡単な構成で正確に検出できる電流検出装置、およびそのような電流検出装置（または、電流検出機能）を備えたインバータ装置を提供することである。
【００１１】
【課題を解決するための手段】
本発明の電流検出装置は、第１〜第３のスイッチ回路を備えるインバータ装置により生成される電流を検出する装置であって、上記第１〜第３のスイッチ回路にそれぞれ直列的に接続された第１〜第３の抵抗体と、上記第１〜第３の抵抗体に生じる電圧を加算して上記インバータ装置を介して流れる電流を表す値としてその加算結果を出力する加算手段と、を有する。
【００１２】
この構成によれば、例えば、第１のスイッチ回路の出力電流が正方向最大電流であったときは、第２のスイッチ回路に接続される第２の抵抗を介して流れる電流と第３のスイッチ回路に接続される第３の抵抗を介して流れる電流との和が、上記第１のスイッチ回路の出力電流に一致する。また、この場合、第１のスイッチ回路に接続される第１の抵抗を介して電流は流れない。したがって、上記第１〜第３の抵抗体に生じる電圧を加算すれば、正方向最大電流が検出される。
【００１３】
一方、第１のスイッチ回路の出力電流が負方向最大電流であったときは、その電流は、そのままその第１のスイッチ回路に接続される第１の抵抗を介して流れる。また、この場合、第２、第３のスイッチ回路に接続される第２、第３の抵抗を介して電流は流れない。したがって、上記第１〜第３の抵抗体に生じる電圧を加算すれば、負方向最大電流が検出される。
【００１４】
なお、上記電流検出装置において、上記加算手段の出力が予め決められた閾値よりも大きかったときに、過電流が発生していることを表す信号を出力する過電流検出手段をさらに設けるようにしてもよい。この構成によれば、過電流が発生したときに、それが即座に検出されるので、負荷あるいはインバータ装置を構成する部品の保護が図れる。
【００１５】
また、上記電流検出装置において、上記第１〜第３のスイッチ回路がそれぞれ互いに直列的に接続された上アーム用スイッチおよび下アーム用スイッチを含むように構成し、上記加算手段が、上記第１のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチがそれぞれオン状態およびオフ状態に制御されており且つ上記第２および第３のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチがそれぞれオフ状態およびオン状態に制御されているときに上記インバータ装置の最大電流を検出するようにしてもよい。第１〜第３のスイッチ回路が上記状態のときは、第１のスイッチ回路の上アーム用スイッチを介して流れる電流は、第２および第３のスイッチ回路の下アーム用スイッチを介して流れる電流の和に等しくなる。したがって、第２および第３の抵抗体に生じる電圧の和を算出することにより、当該インバータ装置の最大出力電流を検出できる。
【００１６】
さらに、上記電流検出装置において、上記第１〜第３のスイッチ回路がそれぞれ互いに直列的に接続された上アーム用スイッチおよび下アーム用スイッチを含むように構成し、上記加算手段が、上記第１のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチがそれぞれオフ状態およびオン状態に制御されており且つ上記第２および第３のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチがそれぞれオン状態およびオフ状態に制御されているときに上記インバータ装置の最大電流を検出するようにしてもよい。第１〜第３のスイッチ回路が上記状態のときは、第１のスイッチ回路の下アーム用スイッチを介して流れる電流は、第２および第３のスイッチ回路の上アーム用スイッチを介して流れる電流の和に等しくなる。したがって、第１の抵抗体に生じる電圧に基づいて、当該インバータ装置の最大出力電流を検出できる。
【００１７】
本発明の電流検出機能付きインバータ装置は、３相交流モータを駆動するインバータ装置であって、それぞれ上アーム用スイッチおよび下アーム用スイッチを含む第１〜第３のスイッチ回路と、前記第１〜第３のスイッチ回路にそれぞれ直列的に接続された第１〜第３の抵抗体と、前記第１〜第３の抵抗体に生じる電圧を加算し、前記インバータ装置を介して流れる電流を表す値としてその加算結果を出力する加算手段と、前記第１〜第３のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチを制御する制御回路、を備える。前記第１のスイッチ回路と前記３相交流モータとの間に流れる第１相電流、前記第２のスイッチ回路と前記３相交流モータとの間に流れる第２相電流、前記第３のスイッチ回路と前記３相交流モータとの間に流れる第３相電流の和は、ゼロである。そして、前記制御回路が、前記第１のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチをそれぞれオン状態およびオフ状態に制御し、かつ、前記第２および第３のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチをそれぞれオフ状態およびオン状態に制御しているときに、前記加算手段が、前記第１相電流の最大電流を検出する。
前記制御回路が、前記第１のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチをそれぞれオフ状態およびオン状態に制御し、かつ、前記第２および第３のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチをそれぞれオン状態およびオフ状態に制御しているときに、前記加算手段が、前記第１相電流の最大電流を検出するようにしてもよい。
【００１８】
上記インバータ装置は、上述した本発明の電流検出装置が提供する機能を備えており、簡単な構成で正確に正方向最大電流および負方向最大電流の双方を検出できる。よって、最大電流を正確に検出できるインバータ装置の小型化を図ることができる
なお、上記インバータ装置において、上記加算手段の出力が予め決められた閾値よりも大きかったときに上記第１〜第３のスイッチ回路を停止する過電流検出手段をさらに有するようにしてもよい。この構成によれば、当該インバータ装置に接続されている負荷および第１〜第３のスイッチ回路を過電流から即座に保護することができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。
図１は、本発明の実施形態のインバータ装置の構成を示す図である。なお、図１および上述した図９の双方において共通に使用されている符号は、同じものを指し示している。すなわち、本実施形態のインバータ装置は、Ｕ相用スイッチ回路（第１のスイッチ回路）１０、Ｖ相用スイッチ回路（第２のスイッチ回路）２０、およびＷ相用スイッチ回路（第３のスイッチ回路）３０を備える。また、これらのスイッチ回路１０、２０、３０には、直流電源である電源４０が接続されている。さらに、このインバータ装置には負荷としてモータ（３相交流モータ）５０が接続されているものとする。
【００２０】
Ｕ相用スイッチ回路１０は、互いに直列的に接続された上アーム用スイッチ１１および下アーム用スイッチ１２を備える。同様に、Ｖ相用スイッチ回路２０は上アーム用スイッチ２１および下アーム用スイッチ２２を備え、Ｗ相用スイッチ回路３０は上アーム用スイッチ３１および下アーム用スイッチ３２を備える。ここで、各スイッチ１１、１２、２１、２２、３１、３２は、それぞれ、例えば、ＭＯＳＦＥＴなどのトランジスタであり、不図示の制御回路によってそのオン／オフ状態が制御される。また、各スイッチ１１、１２、２１、２２、３１、３２には、それぞれ、ダイオードが並列に設けられている。
【００２１】
抵抗６１は、Ｕ相の電流を検出するためのシャント抵抗であって、Ｕ相用スイッチ回路１０に直列的に接続されている。同様に、抵抗６２および抵抗６３は、それぞれ、Ｖ相用スイッチ回路２０およびＷ相用スイッチ回路３０に直列的に接続されている。すなわち、抵抗６１、６２、６３は、それぞれ、スイッチ回路１０、２０、３０の下アーム用スイッチと電源４０の負極（例えば、接地）との間に設けられている。ここで、抵抗６１〜６３の抵抗値は、基本的に、互いに同じである。なお、電源４０の正極は、各スイッチ回路１０、２０、３０の上アーム用スイッチに接続されている。
【００２２】
加算回路（加算手段）７０は、各抵抗６１〜６３に生じる電圧（各抵抗の両端電圧）を加算し、その結果を出力する。ここで、抵抗６１、６２、６３に生じる電圧は、Ｕ相、Ｖ相、Ｗ相の電流を表している。従って、加算回路７０の出力電圧により、このインバータ装置の最大電流を検出することができる。なお、加算回路７０の構成、および加算回路７０の出力電圧によりインバータ装置の最大電流を検出することができる理由については、後で詳しく説明することにする。
【００２３】
コンパレータ（過電流検出手段）８０は、加算回路７０の出力電圧と予め決められた閾値電圧とを比較し、加算回路７０の出力電圧の方が大きかったときに、その出力を「Ｈ」から「Ｌ」に切り替える。ここで、上記閾値電圧は、モニタすべき過電流値に対応する電圧である。一方、加算回路７０の出力電圧は、インバータ装置により生成される電流を表す。したがって、コンパレータ８０は、過電流が発生したときに、そのことを表す信号を出力することができる。なお、コンパレータ８０により過電流が検出されたときは、たとえば、各スイッチ１１、１２、２１、２２、３１、３２を強制的にオフ状態に制御することにより、モータ５０或いはインバータ装置を構成する各部品（特に、各スイッチ自体）を保護するように制御系が動作する。
【００２４】
図２は、上記構成のインバータ装置を駆動する制御信号について説明する図である。なお、以下に示す制御信号の生成方法は、一実施例であって、本発明はこれに限定されるものではない。
図２において、三角波は、所定の周波数を持った周期波であり、制御信号を生成するための基準信号である。一方、各相ごとの信号波は、互いに同じ周波数のサイン波であるが、その位相は互いに１２０度ずつシフトしている。そして、各スイッチ１１、１２、２１、２２、３１、３２を制御するための制御信号は、上記三角波と各相ごとの信号波とを比較することによって生成される。たとえば、上アーム用スイッチ１１を制御するための制御信号は、三角波よりもＵ相用信号波の方が高いときに「Ｈ」となり、三角波よりもＵ相用信号波の方が低いときに「Ｌ」となる信号である。また、下アーム用スイッチ１２を制御するための制御信号は、上アーム用スイッチ１１を制御するための制御信号の反転信号である。そして、他のスイッチ２１、２２、３１、３２を制御するための制御信号も、同様の方法で生成される。
【００２５】
そして、上記制御信号を用いて各スイッチ１１、１２、２１、２２、３１、３２を制御することにより、図２に示すような３相交流が生成される。なお、以下の説明では、図１に示すように、インバータ装置からモータ５０へ向かう方向を「正方向」と呼び、モータ５０からインバータ装置へ向かう方向を「負方向」と呼ぶことにする。また、インバータ装置からモータ５０への各相ごとの出力電流をそれぞれ「Ｉu 」「Ｉv 」「Ｉw 」と定義すると、下記の関係が成り立つ。
Ｉu ＋Ｉv ＋Ｉw ＝０
次に、上記インバータ装置により生成される電流の最大値を検出する方法について説明する。
【００２６】
まず、図３〜図４を参照しながら、正方向電流の最大値を検出する方法について説明する。なお、ここでは、Ｕ相の出力電流である電流Ｉu が最大になるケースを想定する。
３相交流においては、基本的に、図２に示すように、各相の出力電流が順番に最大電流となる。そして、電流Ｉu が正方向最大電流となる期間は、電流Ｉv および電流Ｉw は、負方向に流れている。ここで、各スイッチ１１、１２、２１、２２、３１、３２のスイッチング周波数は、図２に示した三角波のそれと同じであり、３相交流の周波数と比較して十分に速いので、これらのスイッチがターンオン／ターンオフすることによる微小電流変化は無視することができる。
【００２７】
図３における時刻Ｔ１以前は、図４（ａ）に示すように、上アーム用スイッチ１１、２１、３１がそれぞれオン状態に制御されており、下アーム用スイッチ１２、２２、３２がそれぞれオフ状態に制御されている。この場合、各抵抗６１〜６３には電流は流れていない。このため、加算回路７０から出力される各抵抗６１〜６３に生じる電圧の加算値は、「０（ゼロ）」になる。
【００２８】
続いて、時刻Ｔ１〜Ｔ２においては、図４（ｂ）に示すように、上アーム用スイッチ３１がオフ状態に制御されると共に、下アーム用スイッチ３２がオン状態に制御される。このとき、電流Ｉw は、下アーム用スイッチ３２および抵抗６３を介して流れる。すなわち、抵抗６３には、電流Ｉw を表す電圧が生じることになる。したがって、各抵抗６１〜６３に生じる電圧の加算値は、「電流Ｉw 」を表す電圧値になる。
【００２９】
さらに、時刻Ｔ２〜Ｔ３（期間Ａ）においては、図４（ｃ）に示すように、上アーム用スイッチ２１、３１がオフ状態に制御されると共に、下アーム用スイッチ２２、３２がオン状態に制御される。このとき、電流Ｉv は、下アーム用スイッチ２２および抵抗６２を介して流れ、電流Ｉw は、下アーム用スイッチ３２および抵抗６３を介して流れる。すなわち、抵抗６２には電流Ｉv を表す電圧が生じ、抵抗６３には電流Ｉw を表す電圧が生じることになる。したがって、各抵抗６１〜６３に生じる電圧の加算値は、「電流Ｉv ＋電流Ｉw 」を表す電圧値になる。
【００３０】
このとき、インバータ装置の各相の出力電流（Ｉu 、Ｉv 、Ｉw ）の総和は、０（ゼロ）になる。すなわち「電流Ｉv ＋電流Ｉw 」は、「−（電流Ｉu ）」に一致することになる。ところが、図４（ｃ）に示すように、電流Ｉu が正方向に流れるのに対し、電流Ｉv および電流Ｉw は、それぞれ負方向に流れる。したがって、時刻Ｔ２〜Ｔ３において、加算回路７０の出力は、電流Ｉu を表すことになる。
【００３１】
なお、時刻Ｔ４以降の動作は、基本的に、時刻Ｔ３以前の動作と同じである。即ち、時刻Ｔ４〜Ｔ５（期間Ｂ）において、加算回路７０の出力は、電流Ｉu を表すことになる。
このように、図３〜図４に示す例では、加算回路７０の出力は、期間Ａおよび期間Ｂにおいて、Ｕ相の出力電流である電流Ｉu を表す。したがって、期間Ａまたは期間Ｂにおいて加算回路７０の出力をモニタすれば、電流Ｉu を検出することができる。ただし、過電流が発生しているか否かを調べるためには、期間Ａまたは期間Ｂを意識することなく、単に、加算回路７０の出力電圧が所定の閾値を越えるか否かをモニタするだけでよい。そして、本実施形態では、図１に示すように、コンパレータ８０を用いて加算回路７０の出力電圧と所定の閾値電圧とが比較され、その比較結果に応じて過電流が検出される構成を採用している。
【００３２】
次に、図５〜図６を参照しながら、負方向電流の最大値を検出する方法について説明する。なお、ここでは、Ｕ相の出力電流である電流Ｉu が最大になるケースを想定する。
図５における時刻Ｔ１以前は、図６（ａ）に示すように、上アーム用スイッチ１１、２１、３１がそれぞれオン状態に制御されており、下アーム用スイッチ１２、２２、３２がそれぞれオフ状態に制御されている。この場合、各抵抗６１〜６３には電流は流れていない。このため、加算回路７０から出力される各抵抗６１〜６３に生じる電圧の加算値は、「０（ゼロ）」になる。
【００３３】
続いて、時刻Ｔ１〜Ｔ２（期間Ｃ）においては、図６（ｂ）に示すように、上アーム用スイッチ１１がオフ状態に制御されると共に、下アーム用スイッチ１２がオン状態に制御される。これにより、電流Ｉu は、下アーム用スイッチ１２および抵抗６１を介して流れる。即ち、抵抗６１には、電流Ｉu を表す電圧が生じることになる。従って、各抵抗６１〜６３に生じる電圧の加算値は、「Ｉu 」を表す電圧値になる。
【００３４】
さらに、時刻Ｔ２〜Ｔ３においては、図６（ｃ）に示すように、上アーム用スイッチ１１、２１がオフ状態に制御されると共に、下アーム用スイッチ１２、２２がオン状態に制御される。このとき、電流Ｉu は、下アーム用スイッチ１２および抵抗６１を介して流れ、電流Ｉv は、抵抗６２および下アーム用スイッチ２２を介して流れる。すなわち、抵抗６１には電流Ｉu を表す電圧が生じ、抵抗６２には電流Ｉv を表す電圧が生じることになる。しかし、抵抗６１を介して流れる電流および抵抗６２を介して流れる電流は、互いに反対方向に流れる。このため、時刻Ｔ２〜Ｔ３における各抵抗６１〜６３に生じる電圧の加算値は、時刻Ｔ１〜Ｔ２における加算値よりも小さくなる。
【００３５】
なお、時刻Ｔ４以降の動作は、基本的に、時刻Ｔ３以前の動作と同じである。即ち、時刻Ｔ４〜Ｔ５（期間Ｄ）において、加算回路７０の出力は、電流Ｉu を表すことになる。
このように、図５〜図６に示す例では、加算回路７０の出力は、期間Ｃおよび期間Ｄにおいて、Ｕ相の出力電流である電流Ｉu を表す。したがって、期間Ａまたは期間Ｂにおいて加算回路７０の出力をモニタすれば、電流Ｉu を検出することができる。
【００３６】
なお、図３〜図６に示した例では、Ｕ相の出力電流が最大電流になった場合について説明したが、Ｖ相あるいはＷ相の出力電流が最大電流になった場合の動作も基本的に同じである。
以上説明したように、実施形態のインバータ装置においては、加算回路７０の出力をモニタすることにより、正方向の最大電流および負方向の最大電流の双方を検出することができる。また、上述のようにして最大電流を検出する機能は、抵抗および加算回路により実現されるので、その回路構成が簡単である。
【００３７】
図７は、加算回路７０の実施例である。なお、図７に示す回路構成は、１つの例であり、本発明はこれに限定されるものではない。
加算回路７０は、Ｕ相回路部７１Ｕ、Ｖ相回路部７１Ｖ、Ｗ相回路部７１Ｗを備える。ここで、Ｕ相回路部７１Ｕ、Ｖ相回路部７１Ｖ、Ｗ相回路部７１Ｗの構成は、基本的に互いに同じである。よって、ここでは、Ｕ相回路部７１Ｕについてその構成を説明する。
【００３８】
アンプ７２は、差動アンプであり、抵抗６１の両端に生じる電圧を増幅する。ここで、このアンプ７２の反転入力端子は、入力抵抗Ｒ１を介して抵抗６１の接地側端子に接続され、その非反転入力端子は、入力抵抗Ｒ２を介して抵抗６１のスイッチ側端子に接続される。また、アンプ７２の非反転入力端子は、抵抗Ｒ５を介して所定の電圧源に接続されている。さらに、アンプ７２の出力端子と反転入力端子との間には、帰還抵抗として抵抗Ｒ３が設けられている。そして、このアンプ７２により増幅された信号は、抵抗Ｒ４を介して出力される。
【００３９】
Ｕ相回路部７１Ｕ、Ｖ相回路部７１Ｖ、Ｗ相回路部７１Ｗの出力は、互いに電圧加算され、コンパレータ８０に導かれる。これにより、抵抗６１〜６３に生じた電圧の加算値がコンパレータ８０に与えられることになる。
このように、実施形態の電流検出装置（抵抗６１〜６３、加算回路７０、コンパレータ８０）は、公知文献２において使用されているような絶対値回路を設けることなく、正方向最大電流および負方向最大電流の双方を検出できるので、その構成が簡単であり、低コストで実現できる。
【００４０】
また、実施形態の電流検出回路は、公知文献２において使用されているようなダイオード回路を使用することなく最大電流を検出するので、ダイオードの順方向電圧のばらつき等の影響が生じることはなく、検出精度が向上する。
なお、上述の実施例では、抵抗６１、６２、６３が、電源４０の負極とスイッチ回路１０、２０、３０との間に設けられていたが、本発明はこれに限定されるものではない。すなわち、図８に示すように、抵抗６１、６２、６３は抵抗６４として、電源４０の負極とスイッチ回路１０、２０、３０との間に設けられてもよい。これにより、抵抗６４に流れる電流は抵抗６１、６２、６３を流れる電流を加算したものとなり、抵抗６４に生じる電圧は加算回路７０の出力と同等になるので、加算回路７０を省略することができる。
【００４１】
また、上述の実施例では、３相交流モータを駆動するケースについて説明したが、本発明はこれに限定されるものではない。すなわち、本発明は、出力電流の和が０（ゼロ）になるという条件の下で、交流モータ以外の負荷に電流を供給することができる。
【００４２】
【発明の効果】
本発明によれば、簡単な構成で、インバータ装置の正方向最大出力電流および負方向最大出力電流の双方を正確に検出できる。
【図面の簡単な説明】
【図１】本発明の実施形態のインバータ装置の構成を示す図である。
【図２】インバータ装置を駆動する制御信号について説明する図である。
【図３】正方向の最大電流が検出される期間のタイミング図である。
【図４】正方向に最大電流が流れているときのインバータ装置の状態を説明する図である。
【図５】負方向の最大電流が検出される期間のタイミング図である。
【図６】負方向に最大電流が流れているときのインバータ装置の状態を説明する図である。
【図７】加算回路の実施例である。
【図８】他の実施形態のインバータ装置の構成を示す図である。
【図９】３相交流モータを駆動する３相インバータ装置の基本構成を示す図である。
【符号の説明】
１０ Ｕ相用スイッチ回路（第１のスイッチ回路）
２０ Ｖ相用スイッチ回路（第２のスイッチ回路）
３０ Ｗ相用スイッチ回路（第３のスイッチ回路）
１１、２１、３１ 上アーム用スイッチ
１２、２２、３２ 下アーム用スイッチ
４０ 電源
５０ モータ（３相交流モータ）
６１〜６３ 抵抗
７０ 加算回路（加算手段）
７２ アンプ
８０ コンパレータ（過電流検出手段）
Claims (3)
- ３相交流モータを駆動するインバータ装置であって、
それぞれ上アーム用スイッチおよび下アーム用スイッチを含む第１〜第３のスイッチ回路と、
前記第１〜第３のスイッチ回路にそれぞれ直列的に接続された第１〜第３の抵抗体と、
前記第１〜第３の抵抗体に生じる電圧を加算し、前記インバータ装置を介して流れる電流を表す値としてその加算結果を出力する加算手段と、
前記第１〜第３のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチを制御する制御回路、を備え、
前記第１のスイッチ回路と前記３相交流モータとの間に流れる第１相電流、前記第２のスイッチ回路と前記３相交流モータとの間に流れる第２相電流、前記第３のスイッチ回路と前記３相交流モータとの間に流れる第３相電流の和がゼロであり、
前記制御回路が、前記第１のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチをそれぞれオン状態およびオフ状態に制御し、かつ、前記第２および第３のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチをそれぞれオフ状態およびオン状態に制御しているときに、前記加算手段が、前記第１相電流の最大電流を検出する
ことを特徴とする電流検出機能付きインバータ装置。 - ３相交流モータを駆動するインバータ装置であって、
それぞれ上アーム用スイッチおよび下アーム用スイッチを含む第１〜第３のスイッチ回路と、
前記第１〜第３のスイッチ回路にそれぞれ直列的に接続された第１〜第３の抵抗体と、
前記第１〜第３の抵抗体に生じる電圧を加算し、前記インバータ装置を介して流れる電流を表す値としてその加算結果を出力する加算手段と、
前記第１〜第３のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチを制御する制御回路、を備え、
前記第１のスイッチ回路と前記３相交流モータとの間に流れる第１相電流、前記第２のスイッチ回路と前記３相交流モータとの間に流れる第２相電流、前記第３のスイッチ回路と前記３相交流モータとの間に流れる第３相電流の和がゼロであり、
前記制御回路が、前記第１のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチをそれぞれオフ状態およびオン状態に制御し、かつ、前記第２および第３のスイッチ回路の上アーム用スイッチおよび下アーム用スイッチをそれぞれオン状態およびオフ状態に制御しているときに、前記加算手段が、前記第１相電流の最大電流を検出する
ことを特徴とする電流検出機能付きインバータ装置。 - 請求項１または２に記載のインバータ装置であって、
上記加算手段の出力が予め決められた閾値よりも大きかったときに、上記第１〜第３のスイッチ回路を停止する過電流検出手段をさらに有する
ことを特徴とする電流検出機能付きインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002308023A JP4127014B2 (ja) | 2002-10-23 | 2002-10-23 | 電流検出装置および電流検出機能付きインバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002308023A JP4127014B2 (ja) | 2002-10-23 | 2002-10-23 | 電流検出装置および電流検出機能付きインバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004147401A JP2004147401A (ja) | 2004-05-20 |
| JP4127014B2 true JP4127014B2 (ja) | 2008-07-30 |
Family
ID=32454277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002308023A Expired - Fee Related JP4127014B2 (ja) | 2002-10-23 | 2002-10-23 | 電流検出装置および電流検出機能付きインバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4127014B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101143577B1 (ko) * | 2007-08-30 | 2012-05-09 | 삼성전자주식회사 | 인버터의 과전류 보호장치 |
| US9620954B2 (en) | 2010-12-13 | 2017-04-11 | Infineon Technologies Americas Corp. | Semiconductor package having an over-temperature protection circuit utilizing multiple temperature threshold values |
| US9659845B2 (en) | 2010-12-13 | 2017-05-23 | Infineon Technologies Americas Corp. | Power quad flat no-lead (PQFN) package in a single shunt inverter circuit |
| US9449957B2 (en) | 2010-12-13 | 2016-09-20 | Infineon Technologies Americas Corp. | Control and driver circuits on a power quad flat no-lead (PQFN) leadframe |
| US9711437B2 (en) | 2010-12-13 | 2017-07-18 | Infineon Technologies Americas Corp. | Semiconductor package having multi-phase power inverter with internal temperature sensor |
| US9355995B2 (en) | 2010-12-13 | 2016-05-31 | Infineon Technologies Americas Corp. | Semiconductor packages utilizing leadframe panels with grooves in connecting bars |
| US9324646B2 (en) | 2010-12-13 | 2016-04-26 | Infineon Technologies America Corp. | Open source power quad flat no-lead (PQFN) package |
| US9443795B2 (en) | 2010-12-13 | 2016-09-13 | Infineon Technologies Americas Corp. | Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC) |
| US8587101B2 (en) | 2010-12-13 | 2013-11-19 | International Rectifier Corporation | Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections |
| US9362215B2 (en) | 2010-12-13 | 2016-06-07 | Infineon Technologies Americas Corp. | Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter |
| JP5511700B2 (ja) * | 2011-01-24 | 2014-06-04 | 三菱電機株式会社 | インバータ装置、ファン駆動装置、圧縮機駆動装置および空気調和機 |
| KR20140052138A (ko) * | 2012-10-19 | 2014-05-07 | 학교법인 두원학원 | 전류 검출용 션트저항을 포함하는 전동기용 인버터장치 |
| EP2775520B1 (en) * | 2013-03-07 | 2021-05-05 | Infineon Technologies Americas Corp. | Open source Power Quad Flat No-Lead (PQFN) leadframe |
| KR102014185B1 (ko) * | 2018-03-27 | 2019-08-26 | 엘에스산전 주식회사 | 인버터 피크전류 검출장치 |
-
2002
- 2002-10-23 JP JP2002308023A patent/JP4127014B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004147401A (ja) | 2004-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4127014B2 (ja) | 電流検出装置および電流検出機能付きインバータ装置 | |
| JP5750311B2 (ja) | インバータ駆動装置 | |
| JP6150757B2 (ja) | 負荷駆動装置 | |
| KR101628401B1 (ko) | 하이브리드 자동차 및 전기자동차의 인버터 고장 검출 방법 | |
| JP2004201427A (ja) | 電流検出装置及びそれを用いたｐｗｍインバータ | |
| JP2011067065A (ja) | モータ駆動装置 | |
| CN109643959B (zh) | 电力变换装置以及逻辑电路 | |
| JP2008118834A (ja) | サージ低減回路およびサージ低減回路を備えたインバータ装置 | |
| CN107112922B (zh) | 变流器和用于运行变流器的方法 | |
| JP2011205838A (ja) | モータ駆動装置 | |
| JPH02197295A (ja) | インバータ装置の電流検出装置 | |
| JP2006254671A (ja) | 三相電圧型インバータ装置 | |
| US9831801B2 (en) | Three-phase inverter system including control circuit to detect failure in an output current sensor | |
| JP2005147672A (ja) | 断線検出装置 | |
| JP2010028984A (ja) | 電力変換器 | |
| JP2003009508A (ja) | 電力用半導体装置 | |
| JPH06284747A (ja) | インバータ装置 | |
| JP6966233B2 (ja) | 三相モータの駆動装置およびそれを用いた電子機器、搬送機器 | |
| JP2006197771A (ja) | 磁極位置検出機能付きインバータ装置 | |
| JP2002238299A (ja) | インバータの故障検出方式 | |
| KR101143577B1 (ko) | 인버터의 과전류 보호장치 | |
| JP2007151359A (ja) | 電力変換装置 | |
| JP4775547B2 (ja) | インバータ装置 | |
| JPWO2014167719A1 (ja) | 電力変換装置、およびそれを備えたモータ駆動装置、およびそれを備えた送風機、圧縮機、およびそれらを備えた空気調和機、冷蔵庫、ならびに冷凍機 | |
| JP2005210871A (ja) | モータ駆動制御装置及びモータ電流検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080321 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080505 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |