JP4123998B2 - 電子回路装置およびその製造方法 - Google Patents
電子回路装置およびその製造方法 Download PDFInfo
- Publication number
- JP4123998B2 JP4123998B2 JP2003080299A JP2003080299A JP4123998B2 JP 4123998 B2 JP4123998 B2 JP 4123998B2 JP 2003080299 A JP2003080299 A JP 2003080299A JP 2003080299 A JP2003080299 A JP 2003080299A JP 4123998 B2 JP4123998 B2 JP 4123998B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- hole
- thermosetting resin
- electronic component
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000853 adhesive Substances 0.000 claims description 97
- 230000001070 adhesive effect Effects 0.000 claims description 97
- 229920005989 resin Polymers 0.000 claims description 35
- 239000011347 resin Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 33
- 229920001187 thermosetting polymer Polymers 0.000 claims description 32
- 239000011230 binding agent Substances 0.000 claims description 17
- 239000002952 polymeric resin Substances 0.000 claims description 13
- 229920003002 synthetic resin Polymers 0.000 claims description 12
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 8
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 8
- 239000002245 particle Substances 0.000 claims description 7
- 229920005992 thermoplastic resin Polymers 0.000 claims description 5
- -1 polyethylene terephthalate Polymers 0.000 claims description 4
- 239000000463 material Substances 0.000 description 17
- 239000000758 substrate Substances 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 9
- 239000003822 epoxy resin Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 229920000122 acrylonitrile butadiene styrene Polymers 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920002799 BoPET Polymers 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 239000004676 acrylonitrile butadiene styrene Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 239000012943 hotmelt Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920005668 polycarbonate resin Polymers 0.000 description 2
- 239000004431 polycarbonate resin Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- XECAHXYUAAWDEL-UHFFFAOYSA-N acrylonitrile butadiene styrene Chemical compound C=CC=C.C=CC#N.C=CC1=CC=CC=C1 XECAHXYUAAWDEL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229920005570 flexible polymer Polymers 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920006259 thermoplastic polyimide Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
- Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
- Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Combinations Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、電子部品を回路基板に実装した電子回路装置およびその製造方法に関し、特に回路基板の基板材料が高分子樹脂シートを用いた電子回路装置およびその製造方法に関する。
【0002】
【従来の技術】
近年、携帯電話に代表されるように電子機器の小型、軽量、薄型化の進展に伴い、電子機器に内蔵する電子回路装置の小型、軽量、薄型化に対する要求が増大してきている。そこで、大規模半導体集積回路(以下、LSIという)等の電子部品を高密度にかつ薄型に実装する技術が、従来から色々と提案されている(例えば、特許文献1)。
【0003】
図5は、この従来の電子回路装置の製造方法を示す主要工程の断面図である。回路基板41の電極(図示せず)と対応するLSI42の端子とをはんだバンプ43を介して接続させた電子回路装置である。製造方法は図5(A)に示すように、まず回路基板41の電極(図示せず)にはんだバンプ43を複数形成する。つぎに、図5(B)に示すように、円筒孔44を備えた熱可塑性ポリイミド樹脂からなる接着シート45をLSI42に接着する。なお、このとき円筒孔44とLSI42の表面に設けられている接続端子(図示せず)とがそれぞれ対応するように接着シート45が接着される。つぎに、図5(C)に示すように、円筒孔44にはんだバンプ43を嵌入した状態で、回路基板41とLSI42とを圧しながらはんだバンプ43の溶融温度以上に加熱し、はんだバンプ43を加熱溶融してLSI42の接続端子(図示せず)と回路基板41の電極(図示せず)とを接続すると同時に、加熱によって軟化した接着シート45で回路基板41とLSI42とを接着させて電子回路装置を得ていた。
【0004】
【特許文献1】
特開2000−340607号公報
【0005】
【発明が解決しようとする課題】
しかし、このような従来の技術では、電気的な接続材料として融点が200℃以上のはんだを用いているため、耐熱温度が低く、汎用性のある安価な高分子樹脂シートを回路基板材料として用いることができなかった。したがって、従来は、ガラス繊維を混合したエポキシ樹脂やセラミック板等耐熱温度の高い高価な回路基板材料を用いなければならず、電子回路装置が高価になる問題があった。
【0006】
また、接着シートを加熱してLSIと回路基板とを接着させる際、軟化した接着シートに空気が混入したり、あるいは熱溶融したはんだが広がる等して隣接するはんだバンプ間の電気抵抗が低くなる現象が発生しやすいため、信頼性の高い電子回路装置を歩留まりよく製造することが困難であった。
【0007】
そこで、本発明はかかる従来の問題点を解決して、高分子樹脂シートを回路基板に用いて、この基板上にLSI等の電子部品を実装して小型、軽量、薄型化と低価格化を実現した電子回路装置と、その製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記課題を解決するために、本発明による電子回路装置は、一方の面に接続端子を有する電子部品と回路基板とが貫通孔を有する接着シートを介して接着され、かつ電子部品の接続端子と回路基板に設けられた電極パッドとが貫通孔内の導電性接着剤によって接続されている構成からなる。この構成により、高分子樹脂からなり可撓性を有するシート状の基板を用いてLSI等の電子部品を実装しても、良好な信頼性を有する電子回路装置を実現できる。
【0009】
また、本発明の電子回路装置は、接続端子と電極パッドとの少なくとも一方が貫通孔方向に突出している構成を有する。この構成により、回路基板の電極パッドが形成されている領域部に凹凸があっても、導通抵抗のばらつきが小さな電子回路装置を得ることができる。
【0010】
また、本発明の電子回路装置は、回路基板の基板材料が高分子樹脂シートである構成を有する。この構成により、LSI等の電子部品を実装したフレキシブルな電子回路装置を得ることができる。
【0011】
また、本発明の電子回路装置は、高分子樹脂シートが、ポリエチレンテレフタレート、アクリロニトリルブタジエンスチレン、ポリカーボネートおよびポリイミドの群から選択されたいずれかである構成からなる。この構成により、安価な回路基板材料を用いることができ、良好な信頼性を有し、かつ安価な電子回路装置を実現できる。
【0012】
また、本発明の電子回路装置は、導電性接着剤が導電性粒子と熱硬化性樹脂結着剤とを主成分とする導電性ペーストである構成を有する。この構成により、低温で電子部品の接続端子と回路基板の電極パッドとの間を接続できるので、安価な基板材料を用いることができる。
【0013】
また、本発明の電子回路装置は、接着シートが熱硬化性樹脂または熱可塑性樹脂からなる構成を有する。この構成により、低温で電子部品と回路基板との間の接着を行えるので、安価な基板材料を用いることができる。
【0014】
また、本発明の電子回路装置は、導電性接着剤の主成分が導電性粒子と熱硬化性樹脂結着剤であり、かつ接着シートが熱硬化性樹脂からなり、熱硬化性樹脂の硬化開始温度が導電性接着剤の熱硬化性樹脂結着剤の硬化開始温度より低い構成を有する。この構成により、電子部品と回路基板との間を接着および導通接続するための加熱において、最初に接着シートが硬化して電子部品と回路基板間が接着され、その後に貫通孔内部の導電性接着剤が硬化して接続端子と電極パッドとの間の導通と接着が行われる。これにより、接着強度が大きく、かつ導通抵抗の小さい電子回路装置を容易に得ることができる。
【0015】
さらに、本発明の電子回路装置の製造方法は、貫通孔を有する接着シートの貫通孔を回路基板の表面に設けた電極パッドに位置合わせして接着シートを回路基板に接着するシート接着工程と、導電性接着剤を貫通孔内に付与する導電性接着剤付与工程と、電子部品の一方の表面に設けられた接続端子と回路基板に設けた電極パッドとを貫通孔内の導電性接着剤で接着し、かつ電子部品を接着シートに接着する電子部品接着工程とを有する方法からなる。この方法により、高分子樹脂からなるシート状の回路基板上へも電子部品を容易に実装できるだけでなく、低温で電子部品を実装できるので安価な基板材料を用いて低コストで、かつ信頼性の良好な電子回路装置を実現できる。
【0016】
さらに、本発明の電子回路装置の製造方法は、接着シートが熱硬化性樹脂または熱可塑性樹脂からなる方法である。この方法により、低温で電子部品と回路基板との間の接着を行うことができるので、安価な基板材料を用いた製造方法を実現できる。
【0017】
さらに、本発明の電子回路装置の製造方法は、導電性接着剤の主成分が導電性粒子と熱硬化性樹脂結着剤であり、かつ接着シートが熱硬化性樹脂からなり、この熱硬化性樹脂の硬化開始温度が導電性接着剤の熱硬化性樹脂結着剤の硬化開始温度より低い方法からなる。この方法により、最初に接着シートが硬化して電子部品と回路基板間が接着され、その後に貫通孔内部の導電性接着剤が硬化して接続端子と電極パッドとの間の導通と接着を行うようにすることができる。これにより、接着強度が大きく、かつ導通抵抗の小さく、しかも回路基板の反りが小さな電子回路装置を製造することができる。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態について、図1から図4を用いて説明する。
【0019】
図1は、本発明の実施の形態による電子回路装置の一構成例を模式的に示した断面図である。回路配線パターン(図示せず)を有する回路基板11には、所定の個所に電子部品15の接続端子16と対応する位置に電極パッド12が設けられている。LSI等の電子部品15には、一方の表面に、その表面から少なくとも突出した形状からなる接続端子16が形成されている。接着シート13には、接続端子16よりもやや大きな形状の貫通孔14が、それぞれの接続端子16に対応する位置に設けられている。電子部品15の接続端子16と回路基板11の電極パッド12とは、貫通孔14に充填された導電性接着剤17により接着されるとともに電気的に接続されている。さらに、回路基板11と電子部品15とは、接着シート13を介して接着されており、これにより信頼性の高い接続が可能である。
【0020】
回路基板11の基板材料としては、ガラス繊維入りエポキシ樹脂、セラミック板等の耐熱性基板、あるいはポリエチレンテレフタレート(PET)樹脂、アクリロニトリルブタジエンスチレン(ABS)樹脂、ポリカーボネート樹脂やポリイミド樹脂等の高分子樹脂からなるフィルムシート等、通常の回路基板に用いられているものであればいずれでも適用できる。なかでも、PET樹脂、ABS樹脂、ポリカーボネート樹脂やポリイミド樹脂等から作製されるフィルムシートは、汎用性プラスチックとして広く利用されているため安価であり、しかも回路基板11の板厚を50μm〜400μm程度に薄くできるため電子回路装置の薄型化に有効な点で好ましい。
【0021】
また、接着シート13としては、エポキシ樹脂やアクリル樹脂等の熱硬化性樹脂からなる接着シート、あるいは通常よく知られている熱可塑性樹脂からなるホットメルトシート等が適用できる。なお、接着シート13の厚さは、電子回路装置の薄型化、および回路基板11と電子部品15との接着強度の観点から、100μm〜800μmが好ましい範囲である。
【0022】
さらに、導電性接着剤17としては、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)、パラジウム(Pd)やAgとPdとの合金等の導電性物質を微細化した導電性粒子を結着剤に分散混合した導電性ペーストが好ましい。なかでも、結着剤がポリエステル樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂やポリウレタン樹脂等の熱硬化性樹脂結着剤は、回路基板11の電極パッド12と電子部品15の接続端子16とを強固に接着できる点で好ましい。
【0023】
なお、接着シート13と導電性接着剤17との組み合わせは、用いる回路基板11の基板材質および電子部品15の形状や材質等に応じて適宜最適な組み合わせを選択して用いることができる。なかでも、熱硬化性樹脂の接着シート13と熱硬化性樹脂結着剤を含む導電性接着剤17との組み合わせは、PET樹脂やABS樹脂等で作製される耐熱性の低い回路基板にも適用できるため、回路基板の選択自由度が広がる点で好ましい。特に、接着シート13の熱硬化性樹脂の硬化開始温度を導電性接着剤17として使用する導電性ペーストの熱硬化性樹脂結着剤の硬化開始温度より低くした組み合わせは、熱硬化性樹脂および熱硬化性樹脂結着剤の加熱硬化時におけるフィルムシートの反りを防止できる点で好ましい。
【0024】
本発明に適用できる電子部品15としては、LSIや抵抗、コンデンサまたはコイル等のチップ部品等通常の電子部品であればいずれでも適用できる。なお、図2に示すように、電子部品15の接続端子16または電極パッド12のいずれか一方を貫通孔14方向に積極的に突出させるようにバンプ20を形成してもよい。なお、図1と同じ要素については同一符号を付している。このような構造とすれば、導電性接着剤17との接触面積が広くなるため、接続端子16と電極パッド12とがより強固に接着でき、しかも接続端子16と電極パッド12との間の電気抵抗を低くできる。このとき、接続端子16と電極パッド12とを直接接触させるようにすることもできるが、その場合には接続端子16と電極パッド12との間の電気抵抗をさらに低くできる。
【0025】
図2(A)は、電子部品15の接続端子16表面にバンプ20を形成した構成を模式的に示す断面図である。接続端子16の表面に、例えばめっきプロセスによりAuからなるバンプ20を20μm〜100μm程度の厚さに形成すれば、接続抵抗を大幅に低減することができる。なお、このときに形成するバンプ20は少なくとも接着シート13に設けられた貫通孔14よりも大きな外形サイズとすること、およびその厚さを接着シート13の厚さよりは小さくすることが要求されるが、その他については特に制約はない。バンプ20の材料についても、上記したようなAuだけでなく、Cu、Niあるいははんだ等種々の材料を用いることができる。また、バンプ20の形成方法についても、めっきだけでなく、蒸着やスパッタリング等の方法により形成することもできる。
【0026】
図2(B)は、回路基板11の電極パッド12側にバンプ24を設けて接続する構成を模式的に示す断面図である。図2(A)の場合と同様に、回路基板11の電極パッド12の所定の個所にバンプ24を設けて接続したものである。バンプの形成方法および材料等については、図2(A)と同じようにすることができるので、説明は省略する。なお、このようにどちらかにバンプ20、24を形成すれば、導電性接着剤17の必要量が少なくてすむ。また、貫通孔14中へ導電性接着剤17を塗布するときに塗布量がばらついても、接続抵抗のばらつきが生じにくい。
【0027】
なお、本発明は電子部品15の接続端子16が必ずしもその表面から突出していることが必要ではなく、表面から窪んだ状態であっても同様に接続が可能である。
【0028】
つぎに、本発明の実施の形態による回路配線板の製造方法について説明する。図3および図4は、本発明の実施の形態の電子回路装置の一製造方法を示した工程断面図である。なお、図1と同じ要素については同じ符号を付している。
【0029】
まず、図3(A)に示すように、必要な配線が形成された回路基板11を用意する。この回路基板11にはあらかじめ抵抗やコンデンサ、あるいは半導体素子等がはんだ付け等により実装されていてもよいし、また配線のみが形成されていてもよい。この回路基板11の所定の位置で電子部品15を実装する領域部に電極パッド12が設けられている。また、接着シート13は、エポキシ樹脂やアクリル樹脂等の熱硬化性樹脂からなり、回路基板11の電極パッド12に対応する位置に貫通孔14が設けられている。
【0030】
この接着シート13と回路基板11とを位置合わせして、接着シート13を回路基板11に貼り付ける(この工程をシート接着工程という)。これを図3(B)に示す。つぎに、図3(C)に示すように、導電性接着剤17を貫通孔14に付与する(この工程を導電性接着剤付与工程という)。導電性接着剤17を貫通孔14に付与する方法としては、スクリーン印刷法、インクジェット法、描画法または転写法等種々の方法を用いることができる。なお、このときに導電性接着剤17は、接着シート13に設けられた貫通孔14の高さよりも少なくとも低くなるように塗布することが望ましい。しかし、接続端子16が電子部品15の表面から窪んでいる場合には、同じ高さとする必要があり、接続端子16あるいはこの接続端子16に設ける。
【0031】
接着シート13を貼り合わせた回路基板11の電極パッド12と電子部品15の接続端子16とを位置合わせした状態を図4(A)に示す。このようにして位置合わせした後、電子部品15を押し付けていくと、接着シート13は電子部品15および回路基板11の表面に確実に接触するので、これらが接着される。また、貫通孔14中の導電性接着剤17により、接続端子16と電極パッド12との間も機械的な接着と同時に電気的な導通が得られる(この工程を電子部品接着工程という)。この電子部品接着工程において、熱硬化性樹脂を接着シート13として用いる場合には、電子部品15を押し付けながら加熱してもよいし、押し付けた後に加熱しても良好な接着が可能である。
【0032】
このようにして、電子部品15を回路基板11上に実装した電子回路装置を得ることができる。電子部品15の接続端子16と回路基板11の電極パッド12との間を導電性接着剤17で接続しており、かつ電子部品15と回路基板11間を接着シート13により接着しているので、回路基板11としてシート状の基板を用いても良好な信頼性を有する接続が可能である。
【0033】
(実施例)
以下、電子部品15としてLSIを用い、回路基板11として高分子樹脂シート基板を用いて実装する場合について説明する。回路基板11、電子部品15および導電性接着剤17としては、下記のような材料を用いた。
【0034】
回路基板11としては、ポリエチレンテレフタレート(PET)フィルム、厚さは100μmで、両面に配線パターンが形成されている高分子樹脂シートを用いた。電子部品15としては、LSIであり、その接続端子16の表面には直径約0.4mmの半球状のバンプ20が形成されたものを用いた。バンプ20の配列のピッチは約0.4mmである。さらに、接着シート13としては、熱硬化性のホットメルトシート(ヘンケルジャパン社製の「マクロメルト6301」)を用いた。その厚さは、0.6mmで、硬化温度は80℃である。また、導電性接着剤17としては、Agペーストを用いた。そのAgペーストの結着剤としては、硬化温度110℃の熱硬化性エポキシ樹脂を用いた。
【0035】
まず、通常のスクリーン印刷法を用いて配線回路パターンをPETフィルムに印刷して、回路基板11を形成した。つぎに、図3で説明した方法により、回路基板11の電極パッド12の位置に合わせて直径0.6mmの貫通孔14を形成した接着シート13を回路基板11に接着した。その接着条件は、温度80℃、加熱時間15秒である。
【0036】
つぎに、導電性接着剤17を各貫通孔14内に0.005mm3〜0.007mm3付与した。このときの付与方法としては、スクリーン印刷法で行った。電子部品15の接続端子16と回路基板11の電極パッド12とを位置合わせして、電子部品15を接着シート13に貼り付けて、温度110℃、加熱時間30分で導電性接着剤17を硬化させた。これにより電子部品15であるLSIは、接着シート13を介して回路基板11に強固に接着された。同時に、接続端子16と電極パッド12との間も機械的および電気的に接続された。
【0037】
導電性接着剤17としてAgペーストを用いた場合、電極パッド12と接続端子16との間の導通抵抗値を測定したところ約20mΩであった。また、電子部品15であるLSIと、回路基板11であるPETフィルムとの間の接着強度も十分であり、かつPETフィルムの反りも実用上ほとんど問題ないレベルであることが見出された。
【0038】
【発明の効果】
本発明の電子回路装置は、一方の面に接続端子を有する電子部品と回路基板とが貫通孔を有する接着シートを介して接着され、かつ電子部品の接続端子と回路基板に設けられた電極パッドとが貫通孔内の導電性接着剤によって接続されている構成からなる。
【0039】
また、本発明の電子回路装置の製造方法は、貫通孔を有する接着シートの貫通孔を回路基板の表面に設けた電極パッドに位置合わせして接着シートを回路基板に接着するシート接着工程と、導電性接着剤を貫通孔内に付与する導電性接着剤付与工程と、電子部品の一方の表面に設けられた接続端子と回路基板に設けた電極パッドとを貫通孔内の導電性接着剤で接着し、かつ電子部品を接着シートに接着する電子部品接着工程とを有する方法からなる。
【0040】
この製造方法およびこの製造方法により作製された電子回路装置は、可撓性を有する高分子樹脂シート基板を用いながら、LSI等の電子部品を高信頼性よく実装できるので、高機能、かつ良好なフレキシブル性と信頼性を有する電子回路装置を安価に実現できるという大きな効果を奏する。
【図面の簡単な説明】
【図1】本発明の実施の形態による電子回路装置の一構成例を模式的に示す断面図
【図2】(A)同実施の形態の電子回路装置において、電子部品の接続端子表面にバンプを形成した構成を模式的に示す断面図
(B)同実施の形態の電子回路装置において、回路基板の電極パッド側にバンプを設けて接続する構成を模式的に示す断面図
【図3】同実施の形態の電子回路装置の一製造方法を示す工程断面図
【図4】同実施の形態の電子回路装置の一製造方法を示す工程断面図
【図5】従来の電子回路装置の製造方法を示す主要工程の断面図
【符号の説明】
11,41 回路基板
12 電極パッド
13,45 接着シート
14 貫通孔
15 電子部品
16 接続端子
17 導電性接着剤
20,24 バンプ
42 LSI
43 はんだバンプ
44 円筒孔
Claims (8)
- 一方の面に接続端子を有する電子部品と回路基板とが貫通孔を有する接着シートを介して接着され、かつ前記電子部品の前記接続端子と前記回路基板に設けられた電極パッドとが前記貫通孔内の導電性接着剤によって接続されている電子回路装置において、前記回路基板が、高分子樹脂シートであり、前記貫通穴は、前記接続端子より大きく、前記パッドに前記貫通穴に突出させるバンプがあり、前記パッドが前記貫通穴より大きいことを特徴とする電子回路装置。
- 前記高分子樹脂シートが、ポリエチレンテレフタレートであることを特徴とする請求項1に記載の電子回路装置。
- 前記導電性接着剤が、導電性粒子と熱硬化性樹脂結着剤とを主成分とする導電性ペーストであることを特徴とする請求項1から請求項2までのいずれかに記載の電子回路装置。
- 前記接着シートが、熱硬化性樹脂または熱可塑性樹脂からなることを特徴とする請求項1から請求項3までのいずれかに記載の電子回路装置。
- 前記導電性接着剤の主成分が導電性粒子と熱硬化性樹脂結着剤であり、かつ前記接着シートが熱硬化性樹脂からなり、前記熱硬化性樹脂の硬化開始温度が前記導電性接着剤の熱硬化性樹脂結着剤の硬化開始温度より低いことを特徴とする請求項1から請求項4までのいずれかに記載の電子回路装置。
- 貫通孔を有する接着シートの前記貫通孔を回路基板の表面に設けた電極パッドに位置合わせして前記接着シートを前記回路基板に接着するシート接着工程と、
導電性接着剤を前記貫通孔内に付与する導電性接着剤付与工程と、
電子部品の一方の表面に設けられた前記貫通穴より小さい接続端子と、前記回路基板に設けた前記貫通穴より大きな前記電極パッドにあるバンプとを前記貫通孔内の前記導電性接着剤で接着し、かつ前記電子部品を前記接着シートに接着する電子部品接着工程とを有することを特徴とする電子回路装置の製造方法。 - 前記接着シートが、熱硬化性樹脂または熱可塑性樹脂からなることを特徴とする請求項6に記載の電子回路装置の製造方法。
- 前記導電性接着剤の主成分が導電性粒子と熱硬化性樹脂結着剤であり、かつ前記接着シートが熱硬化性樹脂からなり、前記熱硬化性樹脂の硬化開始温度が前記導電性接着剤の熱硬化性樹脂結着剤の硬化開始温度より低いことを特徴とする請求項7に記載の電子回路装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003080299A JP4123998B2 (ja) | 2003-03-24 | 2003-03-24 | 電子回路装置およびその製造方法 |
US10/798,398 US7186925B2 (en) | 2003-03-24 | 2004-03-12 | Electronic circuit device and method of manufacturing the same |
CN2004100300680A CN1532919B (zh) | 2003-03-24 | 2004-03-18 | 电路装置及其制造方法 |
US11/699,433 US20070127224A1 (en) | 2003-03-24 | 2007-01-30 | Electronic circuit device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003080299A JP4123998B2 (ja) | 2003-03-24 | 2003-03-24 | 電子回路装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004288959A JP2004288959A (ja) | 2004-10-14 |
JP4123998B2 true JP4123998B2 (ja) | 2008-07-23 |
Family
ID=33127227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003080299A Expired - Fee Related JP4123998B2 (ja) | 2003-03-24 | 2003-03-24 | 電子回路装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7186925B2 (ja) |
JP (1) | JP4123998B2 (ja) |
CN (1) | CN1532919B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7241082B2 (ja) | 2018-08-10 | 2023-03-16 | 古野電気株式会社 | 船舶操縦支援システム、船舶制御装置、船舶制御方法、及びプログラム |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7459340B2 (en) | 2004-12-14 | 2008-12-02 | Casio Computer Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2006253225A (ja) * | 2005-03-08 | 2006-09-21 | Denso Corp | 回路基板、回路基板の製造方法、及び電子回路装置 |
JP4654865B2 (ja) * | 2005-09-30 | 2011-03-23 | パナソニック株式会社 | 電子部品実装方法 |
US7645942B2 (en) * | 2005-12-09 | 2010-01-12 | Xerox Corporation | Electrical interconnect with maximized electrical contact |
US7575302B2 (en) * | 2005-12-14 | 2009-08-18 | Xerox Corporation | Circuitry for printer |
US20080185705A1 (en) * | 2005-12-23 | 2008-08-07 | Tessera, Inc. | Microelectronic packages and methods therefor |
JP4735378B2 (ja) * | 2006-04-04 | 2011-07-27 | 日本電気株式会社 | 電子部品実装構造体およびその製造方法 |
US7964800B2 (en) * | 2006-05-25 | 2011-06-21 | Fujikura Ltd. | Printed wiring board, method for forming the printed wiring board, and board interconnection structure |
US20080226813A1 (en) * | 2007-03-16 | 2008-09-18 | Xerox Corporation | Method and System for A Composite Polymer for Printed MEMS |
KR100832650B1 (ko) * | 2007-06-13 | 2008-05-27 | 삼성전기주식회사 | 다층 인쇄회로기판 및 그 제조 방법 |
JP5342034B2 (ja) * | 2012-04-17 | 2013-11-13 | 株式会社東芝 | 電子部品および電子機器 |
TW201344268A (zh) * | 2012-04-27 | 2013-11-01 | Hon Hai Prec Ind Co Ltd | 晶片組裝結構、晶片組裝方法及光纖耦合模組 |
US9265147B2 (en) * | 2012-11-14 | 2016-02-16 | Fujikura Ltd. | Multi-layer wiring board |
JP2015135878A (ja) * | 2014-01-16 | 2015-07-27 | デクセリアルズ株式会社 | 接続体、接続体の製造方法、接続方法、異方性導電接着剤 |
US10553557B2 (en) | 2014-11-05 | 2020-02-04 | Infineon Technologies Austria Ag | Electronic component, system and method |
US10192846B2 (en) * | 2014-11-05 | 2019-01-29 | Infineon Technologies Austria Ag | Method of inserting an electronic component into a slot in a circuit board |
US10064287B2 (en) | 2014-11-05 | 2018-08-28 | Infineon Technologies Austria Ag | System and method of providing a semiconductor carrier and redistribution structure |
US20170245367A1 (en) * | 2016-02-22 | 2017-08-24 | Raytheon Company | Circuit card assembly (cca) with reduced susceptibility to deform under loading |
JP2019021752A (ja) * | 2017-07-14 | 2019-02-07 | 富士通株式会社 | 配線基板、電子機器、配線基板の製造方法及び電子機器の製造方法 |
JP7111457B2 (ja) * | 2017-10-27 | 2022-08-02 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP7160302B2 (ja) * | 2018-01-31 | 2022-10-25 | 三国電子有限会社 | 接続構造体および接続構造体の作製方法 |
JP7185252B2 (ja) | 2018-01-31 | 2022-12-07 | 三国電子有限会社 | 接続構造体の作製方法 |
EP4099807A1 (en) * | 2021-06-01 | 2022-12-07 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier interconnection and manufacturing method |
CN114900955A (zh) * | 2022-05-07 | 2022-08-12 | 微智医疗器械有限公司 | 电子元件与电路板的连接方法、电路板组件及电子设备 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5255431A (en) * | 1992-06-26 | 1993-10-26 | General Electric Company | Method of using frozen epoxy for placing pin-mounted components in a circuit module |
US5313021A (en) * | 1992-09-18 | 1994-05-17 | Aptix Corporation | Circuit board for high pin count surface mount pin grid arrays |
US5889326A (en) * | 1996-02-27 | 1999-03-30 | Nec Corporation | Structure for bonding semiconductor device to substrate |
US6020220A (en) * | 1996-07-09 | 2000-02-01 | Tessera, Inc. | Compliant semiconductor chip assemblies and methods of making same |
JP3578581B2 (ja) * | 1997-02-28 | 2004-10-20 | 富士通株式会社 | ベアチップの実装構造および実装方法およびそれに用いるインターポーザ |
JP2001510944A (ja) * | 1997-07-21 | 2001-08-07 | アギラ テクノロジーズ インコーポレイテッド | 半導体フリップチップ・パッケージおよびその製造方法 |
JP2000036518A (ja) * | 1998-07-16 | 2000-02-02 | Nitto Denko Corp | ウェハスケールパッケージ構造およびこれに用いる回路基板 |
JP2000340607A (ja) | 1999-05-27 | 2000-12-08 | Nec Corp | 半導体装置及びその製造方法 |
CN1126158C (zh) * | 1999-06-23 | 2003-10-29 | 沈明东 | 半导体晶片装置及其制造方法 |
US6245696B1 (en) * | 1999-06-25 | 2001-06-12 | Honeywell International Inc. | Lasable bond-ply materials for high density printed wiring boards |
US6675469B1 (en) * | 1999-08-11 | 2004-01-13 | Tessera, Inc. | Vapor phase connection techniques |
JP3365367B2 (ja) * | 1999-09-14 | 2003-01-08 | ソニーケミカル株式会社 | Cog実装品および接続材料 |
JP2001264667A (ja) * | 2000-03-15 | 2001-09-26 | Sony Corp | 光スキャニング装置 |
US6329609B1 (en) * | 2000-06-29 | 2001-12-11 | International Business Machines Corporation | Method and structure to prevent distortion and expansion of organic spacer layer for thin film transfer-join technology |
-
2003
- 2003-03-24 JP JP2003080299A patent/JP4123998B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-12 US US10/798,398 patent/US7186925B2/en not_active Expired - Fee Related
- 2004-03-18 CN CN2004100300680A patent/CN1532919B/zh not_active Expired - Fee Related
-
2007
- 2007-01-30 US US11/699,433 patent/US20070127224A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7241082B2 (ja) | 2018-08-10 | 2023-03-16 | 古野電気株式会社 | 船舶操縦支援システム、船舶制御装置、船舶制御方法、及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
US7186925B2 (en) | 2007-03-06 |
CN1532919A (zh) | 2004-09-29 |
JP2004288959A (ja) | 2004-10-14 |
US20040200065A1 (en) | 2004-10-14 |
US20070127224A1 (en) | 2007-06-07 |
CN1532919B (zh) | 2010-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4123998B2 (ja) | 電子回路装置およびその製造方法 | |
JP3962449B2 (ja) | 基板を結合する方法および構造 | |
US6147311A (en) | Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same | |
WO2001086716A1 (en) | Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same | |
KR100713333B1 (ko) | 다층 이방성 도전 필름 | |
JP4729963B2 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
EP1763295A2 (en) | Electronic component embedded board and its manufacturing method | |
JP2012532979A (ja) | 超音波接合用の異方性伝導性の接着剤及びこれを利用した電子部品間の接続方法 | |
KR101525158B1 (ko) | 인쇄회로기판 조립체 및 그 제조방법 | |
JP2004193334A (ja) | バンプ形成用シートおよびその製造方法 | |
JP2002217510A (ja) | 基板の接続構造とその製造方法 | |
JP2000243864A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4256719B2 (ja) | 電子部品実装体およびその製造方法 | |
JPH05218137A (ja) | 半導体装置の製造方法 | |
US5923535A (en) | Electronic device assembly | |
KR100807352B1 (ko) | 전극 패드 상에 다수 개의 돌기부들을 구비하는 전극, 이를 구비하는 부품 실장 구조를 갖는 전자기기 및 전자기기의 부품 실장 방법 | |
JP4282097B2 (ja) | 回路基板の接続方法、並びに接続構造体、及びそれに用いる接着フィルム | |
KR100735211B1 (ko) | 접속 신뢰성이 우수한 도전 입자를 구비한 이방성 도전필름 | |
JP2004006417A (ja) | 接続部材及びこれを用いた電極の接続構造 | |
JP3455602B2 (ja) | 半導体素子実装基板の製造方法 | |
JPH09306231A (ja) | 導電性微粒子及び基板 | |
JP4378788B2 (ja) | Icチップの接続方法 | |
JP2000068321A (ja) | 半導体装置およびその製造方法 | |
JP3596572B2 (ja) | 基板の接続方法 | |
KR100946597B1 (ko) | 눌림 특성이 우수한 도전성 입자 구조체와 그의 제조방법및 이를 이용한 이방성 도전 필름 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051027 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080225 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080428 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |