KR100807352B1 - 전극 패드 상에 다수 개의 돌기부들을 구비하는 전극, 이를 구비하는 부품 실장 구조를 갖는 전자기기 및 전자기기의 부품 실장 방법 - Google Patents
전극 패드 상에 다수 개의 돌기부들을 구비하는 전극, 이를 구비하는 부품 실장 구조를 갖는 전자기기 및 전자기기의 부품 실장 방법 Download PDFInfo
- Publication number
- KR100807352B1 KR100807352B1 KR1020060041607A KR20060041607A KR100807352B1 KR 100807352 B1 KR100807352 B1 KR 100807352B1 KR 1020060041607 A KR1020060041607 A KR 1020060041607A KR 20060041607 A KR20060041607 A KR 20060041607A KR 100807352 B1 KR100807352 B1 KR 100807352B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode pad
- protrusions
- substrate
- component mounting
- mounting structure
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 239000000853 adhesive Substances 0.000 claims description 41
- 230000001070 adhesive effect Effects 0.000 claims description 40
- 229920000642 polymer Polymers 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 description 12
- 239000011521 glass Substances 0.000 description 9
- 239000002245 particle Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000004840 adhesive resin Substances 0.000 description 3
- 229920006223 adhesive resin Polymers 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052797 bismuth Inorganic materials 0.000 description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000007373 indentation Methods 0.000 description 2
- 239000010954 inorganic particle Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 150000002460 imidazoles Chemical class 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
전극 패드 상에 다수 개의 돌기부들을 구비하는 전극, 이를 구비하는 부품 실장 구조를 갖는 전자기기 및 전자기기의 부품 실장 방법을 제공한다. 상기 부품 실장 구조를 갖는 전자기기는 하부 전극 패드를 갖는 하부 기판을 구비한다. 상기 하부 기판 상부에 상기 하부 전극 패드를 바라보는 면 상에 상부 전극 패드를 구비하는 상부 기판이 위치한다. 상기 하부 전극 패드의 상면 또는 상기 상부 전극 패드의 상기 하부 전극 패드를 바라보는 대향면 상에 형성되어, 상기 하부 전극 패드와 상기 상부 전극 패드를 전기적으로 접속시키는 다수 개의 돌기부들이 배치된다.
Description
도 1a, 도 1b, 도 1c 및 도 1d는 본 발명의 일 실시예 따른 부품 실장 방법을 나타낸 단면도들이다.
도 2 내지 도 8은 본 발명의 다른 실시예들에 따른 전극 구조 및 부품 실장 구조를 나타낸 단면도들이다.
도 9a 및 도 9b는 본 발명의 다른 실시예에 따른 전극 구조, 부품 실장 구조 및 부품 실장 방법을 나타낸 단면도들이다.
도 10 내지 도 13은 본 발명의 실시예들에 따른 돌기부 형태를 나타낸 평면도들이다.
(도면의 주요 부분에 대한 부호의 설명)
10 : 하부 기판 15a : 하부 전극 패드
15c : 하부 돌출부 AD : 접착제
20 : 상부 기판 25a : 상부 전극 패드
25b : 범프 25c : 상부 돌기부
25a_g, 25b_g : 함몰부
본 발명은 실장을 위한 전극의 구조, 이를 사용한 부품 실장 구조 및 부품 실장 방법에 관한 것으로, 보다 상세하게는 전극 패드 상에 다수 개의 돌기부들을 구비하는 전극의 구조, 이를 사용한 부품 실장 구조 및 부품 실장 방법에 관한 것이다.
평판 표시장치의 모듈 제조 공정 및 반도체 패키지 공정은 부품을 회로기판 상에 실장하는 부품 실장 공정을 필요로 한다. 이러한 부품 실장 공정에 사용되는 부품 실장 방법에는 칩 온 글라스(Chip On Glass; COG)법, 칩 온 필름(Chip On Film; COF)법, 칩 온 보드(Chip On Board; COB)법, 필름 온 글라스(Film On Glass; FOG)법, 필름 온 필름(Film On Film; FOF)법, 및 필름 온 보드(Film On Board; FOB)법이 있다.
상기 부품(칩, 필름)을 상기 회로기판(글라스, 필름, 보드) 상에 실장함에 있어서, 상기 부품의 전극은 상기 회로기판의 전극과 이방성 전도성 접착제 (Anisotropic Conductive ADhesive; ACA)을 매개로 하여 전기적으로 연결될 수 있다.
상기 이방성 전도성 접착제 (ACA)는 필름형태의 이방성 전도성 필름 (Anisotropic Conductive Film; ACF)와 페이스트 형태의 이방성 전도성 페이스트 (Anisotropic Conductive Paste; ACP)가 있는데, 접착제 수지와 접착제 수지 내에 불규칙적으로 분포되는 도전성 입자로 이루어진다. 상기 접착제 수지는 상기 부품과 상기 회로기판을 기계적으로 결합해주는 역할을 하고, 상기 도전성 입자는 전극과 전극사이에서 눌려 전기적 접속을 가능하게 한다.
그러나, 이러한 이방성 전도성 접착제를 사용하여 전기적인 접속을 하는 경우는 도전성 입자에 의해 전기적인 신뢰성은 확보할 수 있으나, 도전성 입자들이 불규칙하게 분포되어 있으므로 다수의 전극들 상에 불규칙한 수의 도전성 입자들이 위치할 수 있다. 따라서, 상기 전극들에 연결된 회로들 간의 전기 저항의 차이가 발생할 수 있다. 또한, 전극의 피치가 미세화 되어감에 따라 인접한 전극들은 상기 도전성 입자로 인해 쇼트(short)될 확률이 높다. 이에 더하여, 상기 도전성 입자는 고가의 재료이므로 제품의 단가를 높이는 단점이 있다.
이러한 이방성 전도성 접착제의 문제들로 인해 최근 비전도성 접착제를 적용하는 연구가 활발히 진행되고 있다. 그러나, 비전도성 접착제를 적용하는 경우, 신뢰성 있는 접속을 위해서는 전극의 재질이 금과 같이 우수한 연성 및 전성을 가진 금속 또는 저융점 솔더와 같이 접착제의 본딩온도 범위에서 용융접합이 가능한 재질에 한정된다는 단점이 있다. 그러나 이러한 경우, 연성회로기판과 영상표시패널의 접속 시와 같이 전극의 재질이 ITO인 경우는 접속이 전혀 불가능하다.
본 발명이 이루고자 하는 기술적 과제는 비전도성 접착제를 사용하는 경우에도 전극 재질의 제한 없이 신뢰성 있는 접속을 제공할 수 있는 전극 구조, 이를 사 용한 부품 실장 구조 및 부품 실장 방법을 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 실시예는 부품 실장 구조를 갖는 전자기기를 제공한다. 상기 부품 실장 구조는 하부 전극 패드를 갖는 하부 기판을 구비한다. 상기 하부 기판 상부에 상기 하부 전극 패드를 바라보는 면 상에 상부 전극 패드를 구비하는 상부 기판이 위치한다. 상기 하부 전극 패드 또는 상기 상부 전극 패드 상에 형성되어, 상기 하부 전극 패드와 상기 상부 전극 패드를 전기적으로 접속시키는 다수 개의 돌기부들이 배치된다.
상기 돌기부들은 상기 하부 전극 패드 상에 형성된 다수 개의 하부 돌기부들;및 상기 상부 전극 패드 상에 형성된 다수 개의 상부 돌기부들일 수 있다. 이 경우, 상기 상부 돌기부들과 상기 하부 돌기부들은 서로 맞닿을 수도 있고, 상기 상부 돌기부들은 상기 하부 돌기부들 사이에 위치하여 서로 치결합할 수도 있다.
상기 돌기부들은 연성 및 전성을 갖는 전도성 물질로 이루어질 수 있다. 상기 돌기부는 두 층 이상의 서브 층들을 구비할 수 있다.
상기 상부 전극 패드 상에 형성된 범프가 더 제공될 수 있다. 이 경우, 상기 돌기부들은 상기 범프와 상기 하부 전극 패드 사이에 위치할 수 있다. 이와는 달리, 상기 돌기부들은 상기 범프 내에 형성된 함몰부 주변의 돌출부들일 수 있다.
상기 돌기부들은 상기 하부 전극 패드 또는 상기 상부 전극 패드 내에 형성된 함몰부 주변의 돌출부들일 수 있다.
상기 돌기부들 사이에 위치하여 상기 하부 기판과 상기 상부 기판을 접착시 키는 비도전성 접착제가 더 제공될 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 실시예는 전극을 제공한다. 상기 전극은 전극 패드를 구비한다. 상기 전극 패드 상에 형성된 다수 개의 도전성 돌기부들이 제공된다.
상기 기술적 과제를 이루기 위하여 본 발명의 또 다른 실시예는 전자기기의 부품 실장 방법을 제공한다. 상기 부품 실장 방법은 하부 전극 패드를 구비하는 하부 기판을 제공하는 것을 구비한다. 상부 전극 패드를 구비하는 상부 기판을 제공한다. 상기 하부 전극 패드 또는 상기 상부 전극 패드 상에 다수 개의 돌기부들을 형성한다. 상기 하부 기판 상에 접착제를 도포한다. 상기 접착제가 도포된 하부 기판 상에 상기 상부 전극 패드가 상기 하부 기판을 바라보도록 상기 상부 기판을 위치시킨 후, 상기 돌기부들을 통해 상기 상부 전극 패드와 상기 하부 전극 패드가 전기적으로 접속하도록 상기 상부 기판과 상기 하부 기판을 접합시킨다.
상기 돌기부들을 형성하는 것은 상기 하부 전극 패드 상에 다수 개의 하부 돌기부들을 형성하고, 상기 상부 전극 패드 상에 다수 개의 상부 돌기부들을 형성함으로써 수행할 수 있다.
상기 상부 기판은 상기 상부 전극 패드 상에 형성된 범프를 더 포함할 수 있다. 이 경우, 상기 돌기부들은 상기 범프 내에 함몰부를 형성함으로써 정의되는 돌출부들일 수 있다.
이와는 달리, 상기 돌기부들은 상기 하부 전극 패드 또는 상기 상부 전극 패드 내에 함몰부를 형성함으로써 정의되는 돌출부들일 수 있다.
상기 접착제는 비도전성 접착제일 수 있다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예들을 첨부된 도면을 참조하여 보다 상세하게 설명한다. 도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소를 나타낸다.
도 1a, 도 1b, 도 1c 및 도 1d은 본 발명의 실시예에 따른 부품 실장 방법을 나타낸 단면도들이다.
도 1a를 참조하면, 하부 전극 패드(15a)를 구비하는 하부 기판(10)을 제공한다. 상기 하부 기판(10)은 전기 회로가 형성된 회로 기판으로서, 평판 표시 패널 등의 유리기판 또는 플라스틱 기판, 연성인쇄회로필름(FPC), 인쇄회로기판(PCB)일 수 있다. 상기 하부 전극 패드(15a)는 상기 하부 기판(10) 상에 형성된 전기 회로로 전기 신호를 입력 또는 상기 전기 회로에서 전기 신호를 출력하기 위한 단자이다. 상기 하부 전극 패드(15a)는 도전성 물질로 이루어지며, 예를 들어, ITO(Indium Tin Oxide) 등의 투명전극물질, 금, 은, 구리, 니켈, 알루미늄, 주석, 납, 백금, 비스무스, 인듐 등의 금속으로 이루어질 수 있다.
도 1b를 참조하면, 상부 전극 패드(25a)를 구비하는 상부 기판(20)을 제공한다. 상기 상부 기판(20)은 상기 하부 기판(10) 상에 실장하고자 하는 전기부품으 로서, 반도체칩 또는 연성인쇄회로필름(FPC)일 수 있다.
상기 상부 전극 패드(25a) 상에 서로 인접하는 다수 개의 돌기부들(25c)을 형성한다. 상기 다수 개의 돌기부들(25c) 사이의 공간에 상기 상부 전극 패드(25c)가 노출된다. 따라서, 하나의 상부 전극 패드(25a) 상에 형성된 다수 개의 돌기부들(25c)이 차지하는 면적은 상기 상부 전극 패드(25a)의 면적에 비해 작다. 바람직하게는, 다수 개의 돌기부들(25c)이 차지하는 면적은 상기 상부 전극 패드(25a)의 면적에 대해 10% 내지 90%이다.
상기 돌기부들(25c)은 금, 은, 구리, 니켈, 알루미늄, 주석, 납, 백금, 비스무스, 인듐, 이들 각각의 합금 또는 이들 중 둘 이상의 합금으로 이루어질 수 있다. 또한, 상기 돌기부들(25c)은 상기 돌기부들(25c)이 형성되는 전극 즉, 상기 상부 전극 패드(25a)와 같은 재질 또는 다른 재질일 수도 있다. 이러한 돌기부들(25c)을 형성하는 것은 무전해/전해 도금, 증착, 스퍼터링 또는 스크린 프린팅을 사용하여 수행할 수 있다.
한편, 상기 돌기부들(25c)은 전도성 고분자를 함유할 수 있다. 상기 전도성 고분자는 이방성 전도성 접착제 또는 등방성 전도성 접착제일 수 있다. 이 경우, 상기 돌기부들(25c)은 상기 전도성 접착제를 상기 상부 기판(20) 상에 도포한 후, 리소그래피법을 사용하여 패터닝함으로써 형성할 수 있다.
또한, 상기 돌기부들(25c)은 구형으로 도시되었으나, 이에 한정되지 않고 사각형, 삼각형, 마름모등 다양한 형태를 가질 수 있다. 구체적으로, 도 10에 도시된 바와 같이 반구형, 도 11에 도시된 바와 같이 육면체형, 도 12에 도시된 바와 같이 패드 전극(25a)을 종방향으로 횡단하는 형태, 도 13에 도시된 바와 같이 패드 전극(25a)을 횡방향으로 횡단하는 형태일 수 있다. 상기 돌기부들(25c)의 높이는 상기 돌기부들(25c)이 형성된 면 즉, 상기 상부 전극 패드(25a)로부터 0.5㎛ 내지 50㎛일 수 있다.
한편, 상기 돌기부들(25c)는 상술한 돌기부 형성 재료를 두 층 이상 적층하여 형성할 수도 있다.
도 1c를 참조하면, 상기 하부 기판(10) 및/또는 상기 돌기부(25c)가 형성된 상기 상부 기판(20)상에 접착제(AD)를 도포한다. 상기 접착제(AD)는 이방성 도전성 필름, 이방성 도전성 페이스트, 등방성 도전성 필름, 등방성 도전성 페이스트, 비도전성 필름 또는 비도전성 페이스트일 수 있다. 그러나, 상기 접착제는(AD)는 전극 패드(25a)의 피치가 극소화되는 경우에도 서로 인접하는 전극 패드들(25a) 또는 서로 다른 전극 패드(25a) 상에 형성된 돌기들(25c) 간의 단락을 일으키지 않는 비도전성 접착제인 것이 바람직하다.
상기 비도전성 접착제는 열경화성 수지일 수 있다. 상기 비도전성 접착제는 경화제 및 비도전성 무기입자를 더 함유할 수 있다. 상기 열경화성 수지는 에폭시 수지일 수 있고, 상기 경화제는 이미다졸 유도체 또는 아민 유도체일 수 있으며, 상기 비도전성 무기입자는 실리카, 실리콘 카바이드 또는 알루미나일 수 있다.
도 1d를 참조하면, 상기 접착제(AD)가 도포된 하부 기판(10) 상에 상기 상부 전극 패드(25a)가 상기 하부 기판(10)을 바라보도록 상기 상부 기판(20)을 위치시킨 후, 상기 상부 기판(20) 및/또는 상기 하부 기판(10)에 접합압력 및 접합열을 가하여 상기 상부 기판(10)과 상기 하부 기판(20)을 접합시킨다. 상기 접합열을 가하기 위한 온도의 범위는 상기 돌기부들(25c)의 재질 및 융점에 관계없이 100도 이상일 수 있다. 구체적으로, 상기 접합은 열압착(thermo-compressing)법, 초음파(ultrasonic)법, 적외선(IR), 레이저등을 사용하여 수행할 수 있다.
상술한 접합과정을 통해, 상기 상부 돌기부들(25c)이 상기 하부 전극 패드(15a)에 접속되어, 상기 상부 돌기부들(25c)을 통해 상기 상부 전극 패드(25a)와 상기 하부 전극 패드(15a)가 전기적으로 접속한다. 그 결과, 소정의 부품 즉, 상부 기판(20)이 회로기판 즉, 하부 기판(10) 상에 실장된 부품 실장 구조가 완성된다. 이러한 부품 실장 구조는 상기 상부 기판(20) 및 상기 하부 기판(10)의 종류에 따라 그 명칭이 달라진다. 구체적으로, 상기 상부 기판(20)이 반도체칩인 경우, 상기 하부 기판(20)은 유리 기판, 연성인쇄회로필름 또는 플라스틱 기판, 인쇄회로기판일 수 있는데, 이때의 부품 실장 구조는 각각 칩 온 글라스(COG), 칩 온 필름(COF), 칩 온 보드(COB)이다. 또한, 상기 상부 기판(20)이 연성인쇄회로필름인 경우, 상기 하부 기판(20)은 유리기판, 다른 연성인쇄회로필름 또는 플라스틱 기판, 인쇄회로기판일 수 있는데, 이 때의 부품 실장 구조는 각각 필름 온 글라스(FOG), 필름 온 필름(FOF), 필름 온 보드(FOB)이다.
상기 접합과정에서 접합압력은 상기 돌기부들(25c)에 집중될 수 있다. 왜냐하면, 상기 상부 전극 패드(25a) 상에 다수 개의 돌기부들(25c)이 형성되므로, 상기 돌기부들(25c)이 차지하는 면적이 상기 상부 전극 패드(25a)의 면적에 비해 작기 때문이다. 그 결과, 상기 돌기부들(25c)은 상기 하부 전극 패드(15a) 상에 신 뢰성 있게 접속할 수 있다.
또한, 상기 접합과정에서 하나의 전극 패드(25c) 상에 형성된 상기 다수 개의 돌기부들(25c) 사이에 상기 상부 전극 패드(25c)가 노출된 공간으로, 상기 접착제(AD)가 흘러들어올 수 있다. 그 후, 상기 경화제(AD)는 접합열로 인해 경화되면서 수축한다. 상기 접착제(AD)와 상기 돌기부들(25c)의 접촉면적은 상기 하나의 전극 패드(25c) 상에 하나의 돌기부가 형성된 경우에 비해 넓다. 따라서, 상기 경화로 인해 수축된 접착제(AD)는 상기 돌기부들(25c)을 상기 하부 전극 패드(15a) 상에 더욱 강하게 고정시킬 수 있고, 이로 인해 상기 하부 전극 패드(15a)와 상기 돌기부들(25c) 사이의 접속 신뢰성은 더욱 향상될 수 있다.
결과적으로, 상기 돌기부(25c)의 재료에 관계없이 상기 돌기부와 상기 전극 패드(15a) 사이의 우수한 접속신뢰성을 확보할 수 있다. 다시 말해서, 상기 돌기부(25c)가 연성 또는 전성을 갖지 않는 경우, 또한 상기 돌기부(25c)가 용융접합성이 있지 않은 경우에도 상기 전극 패드(15a)에 신뢰성 있게 접속할 수 있다. 이와 더불어서, 상기 돌기부(25c)의 변형 또는 용융을 유발시키기 위해 압력 또는 열을 과도하게 가할 필요가 없어 기판(10, 20)의 파손 위험을 줄일 수 있다.
또한, 도시된 바와 같이, 상기 상부 전극 패드(15a) 상에 추가적인 범프가 형성되지 않은 경우, 도전성볼을 함유하지 않은 비전도성 접착제로는 상기 상부 전극 패드(25a)와 상기 하부 전극 패드(15a)를 접속시킬 수 없으나, 상기 돌기부(25c)를 형성함으로써, 상기 상부 전극 패드(25a)와 상기 하부 전극 패드(15a)를 신뢰성 있게 접속시킬 수 있다. 나아가, 상기 돌기부(25c)가 상기 상부 전극 패 드(25a) 전체에 형성된 경우에 비해, 상기 돌기부(25c)가 상기 하부 전극 패드(15a)에 맞닿는 면적은 매우 감소하므로, 상기 돌기부가 상기 하부 전극 패드(15a)를 누른 흔적 이른바. 압흔을 찾아내기가 용이해져서 접속상태확인이 매우 용이해진다.
도 1d를 다시 참조하여, 본 발명의 일 실시예에 따른 전극 구조 및 부품 실장 구조를 설명한다.
도 1d를 참조하면, 하부 전극 패드(15a)를 구비하는 하부 기판(10)이 위치한다. 상기 하부 기판(10) 상부에 상기 하부 전극 패드(15a)를 바라보는 면 상에 상부 전극 패드(25a)를 구비하는 상부 기판(20)이 위치한다. 상기 상부 전극 패드(25a) 상에 형성되고, 상기 하부 전극 패드(15a)와 상기 상부 전극 패드(25a)를 전기적으로 접속시키는 다수 개의 돌기부들(25c)이 위치한다. 또한, 상기 하부 기판(10)과 상기 상부 기판(20) 사이 특히, 상기 돌기부들(25c) 사이에 상기 하부 기판(10)과 상기 상부 기판(20)을 접합시키는 접착제(AD)가 위치한다. 바람직하게는, 상기 접착제(AD)는 비도전성 접착제이다.
이 때, 상기 상부 기판(20)에 구비된 상부 전극 패드(25a)와 상기 상부 전극 패드(25a) 상에 형성된 다수 개의 돌기부들(25c)은 상기 상부 기판(20)의 전극 구조를 형성한다.
도 2는 본 발명의 다른 실시예에 따른 전극 구조, 부품 실장 구조 및 부품 실장 방법을 나타낸 단면도이다. 본 실시예는 후술하는 것을 제외하고는 도 1d를 참조하여 설명한 전극 구조, 부품 실장 구조 및 부품 실장 방법과 동일하다.
도 2를 참조하면, 상부 전극 패드(25a) 상에 범프(25b)가 형성된다. 이 때, 돌기부들(25c)은 상기 범프(25b) 상에 형성되고, 상기 범프(25b) 상에 형성된 돌기부들(25c)은 접합공정에 의해 상기 하부 전극 패드(15a)에 접속한다. 상기 범프(25b)는 금, 은, 구리, 니켈, 알루미늄, 주석, 납, 백금, 비스무스, 인듐, 이들 각각의 합금 또는 이들 중 둘 이상의 합금으로 이루어질 수 있다. 이와 같이, 상기 범프(25b)는 도전성 물질로 이루어지면 족하고, 연성 또는 전성을 가질 필요는 없다.
이 경우, 상기 상부 기판(20)의 전극 구조는 상기 상부 기판(20)에 구비된 상부 전극 패드(25a), 상기 상부 전극 패드(25a) 상에 형성된 범프(25b) 및 상기 범프(25b) 상에 형성된 다수 개의 돌기부들(25c)을 구비한다.
도 3은 본 발명의 다른 실시예에 따른 전극 구조, 부품 실장 구조 및 부품 실장 방법을 나타낸 단면도이다. 본 실시예는 후술하는 것을 제외하고는 도 1a 내지 도 1d를 참조하여 설명한 전극 구조, 부품 실장 구조 및 부품 실장 방법과 동일하다.
도 3을 참조하면, 상부 전극 패드(25a) 상에 범프(25b)가 형성된다. 이 때, 하부 돌기부들(15c)은 상기 하부 전극 패드(15a) 상에 형성된다. 상기 하부 전극 패드(15a) 상에 형성된 돌기부들(15c)은 접합공정에 의해 상기 상부 전극 패 드(25a) 상에 형성된 범프(25b)에 접속한다.
도 4는 본 발명의 다른 실시예에 따른 전극 구조, 부품 실장 구조 및 부품 실장 방법을 나타낸 단면도이다. 본 실시예는 후술하는 것을 제외하고는 도 1a 내지 도 1d를 참조하여 설명한 전극 구조, 부품 실장 구조 및 부품 실장 방법과 동일하다.
도 4를 참조하면, 상부 전극 패드(25a) 상에 범프(25b)가 형성된다. 이 때, 다수 개의 상부 돌기부들(25c)은 상기 범프(25b) 상에 형성된다. 또한, 다수 개의 하부 돌기부들(15c)이 하부 전극 패드(15a) 상에 형성된다. 상기 상부 돌기부들(25a)과 상기 하부 돌기부들(15c)은 서로 대응되도록 형성되어, 접합공정에 의해 상기 상부 돌기부들(25a)과 상기 하부 돌기부들(15c)은 서로 맞닿아 접속된다.
도 5는 본 발명의 다른 실시예에 따른 전극 구조, 부품 실장 구조 및 부품 실장 방법을 나타낸 단면도이다. 본 실시예는 돌기부(25c)의 단면이 사각형인 것을 제외하고는 도 2를 참조하여 설명한 전극 구조, 부품 실장 구조 및 부품 실장 방법과 동일하다.
도 6은 본 발명의 다른 실시예에 따른 전극 구조, 부품 실장 구조 및 부품 실장 방법을 나타낸 단면도이다. 본 실시예는 후술하는 것을 제외하고는 도 1a 내지 도 1d를 참조하여 설명한 전극 구조, 부품 실장 구조 및 부품 실장 방법과 동일하다.
도 6을 참조하면, 상부 전극 패드(25a) 상에 범프(25b)가 형성된다. 이 때, 다수 개의 상부 돌기부들(25c)은 상기 범프(25b) 상에 형성된다. 상기 상부 돌기부들(25c)의 단면 모양은 사각형일 수 있다. 또한, 다수 개의 하부 돌기부들(15c)이 하부 전극 패드(15a) 상에 형성된다. 이 때, 상기 상부 돌기부들(25c)은 상기 하부 돌기부들(15c) 사이에 위치하여, 접합공정에 의해 상기 상부 돌기부들(25c)과 상기 하부 돌기부들(15c)은 서로 치결합하며, 이와 동시에 상기 상부 돌기부들(25c)과 상기 하부 돌기부들(15c) 중 적어도 한쪽 이상은 상기 하부 전극 패드(15a) 와 상기 상부 전극 패드(25a)에 각각 접속한다.
도 7은 본 발명의 다른 실시예에 따른 전극 구조, 부품 실장 구조 및 부품 실장 방법을 나타낸 단면도이다. 본 실시예는 후술하는 것을 제외하고는 도 1a 내지 도 1d를 참조하여 설명한 전극 구조, 부품 실장 구조 및 부품 실장 방법과 동일하다.
도 7을 참조하면, 상부 전극 패드(25a) 상에 범프(25b)가 형성된다. 이 때, 돌기부들(25c)은 상기 범프(25b) 내에 형성된 함몰부(25b_g) 주변의 돌출부들(25c)일 수 있다. 상기 돌출부들(25c)은 접합공정에 의해 상기 하부 전극 패드(15a)에 접속한다. 상기 돌기부들(25c)을 형성하는 것은 상기 범프(25b) 내에 함몰부(25b_g)를 형성함으로써 수행할 수 있다. 이러한 함몰부(25b_g)는 리소그라피법을 사용하여 형성할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 전극 구조, 부품 실장 구조 및 부품 실장 방법을 나타낸 단면도이다. 본 실시예는 후술하는 것을 제외하고는 도 1a 내지 도 1d를 참조하여 설명한 전극 구조, 부품 실장 구조 및 부품 실장 방법과 동일하다.
도 8을 참조하면, 돌기부들(25c)은 상기 상부 전극 패드(25a) 내에 형성된 함몰부(25a_g) 주변의 돌출부들(25c)일 수 있다. 상기 돌출부들(25c)은 접합공정에 의해 하부 전극 패드(15a)에 접속한다. 상기 돌기부들(25c)을 형성하는 것은 상기 상부 전극 패드(25a) 내에 함몰부(25a_g)를 형성함으로써 수행할 수 있다. 이러한 함몰부(25a_g)는 리소그라피법을 사용하여 형성할 수 있다.
한편, 도면에 도시된 것과는 달리, 상기 돌출부들(25c)은 상기 하부 전극 패드(15a) 내에 형성되거나, 상기 상부 전극 패드(25a) 및 상기 하부 전극 패드(15a) 내에 모두 형성될 수 있다.
도 9a 및 도 9b는 본 발명의 다른 실시예에 따른 전극 구조, 부품 실장 구조 및 부품 실장 방법을 나타낸 단면도들이다. 본 실시예는 후술하는 것을 제외하고는 도 1a 내지 도 1d를 참조하여 설명한 전극 구조, 부품 실장 구조 및 부품 실장 방법과 동일하다.
도 9a를 참조하면, 하부 전극 패드(15a) 상에 고분자 코어부(15c_1)을 형성한다.
도 9b를 참조하면, 상기 고분자 코어부(15c_1) 상에 도전막(15c_2)을 코팅한 다. 그 결과, 상기 고분자 코어부(15c_1)와 상기 도전막(15c_2)은 돌기부(15c)를형성한다. 상기 돌기부(15c)는 접합공정에 의해 상부 전극 패드(25a)에 접속한다. 상기 도전막(15c_2)은 금속막일 수 있다.
한편, 도면에 도시된 것과는 달리, 상기 고분자 코어부(15c_1)와 상기 도전막(15c_2)을 구비하는 돌기부는 상기 상부 전극 패드(25a) 상에 형성되거나, 상기 상부 전극 패드(25a) 및 상기 하부 전극 패드(15a) 상에 모두 형성될 수 있다.
상술한 바와 같이 본 발명에 따르면, 첫째, 전극 패드 상에 다수 개의 돌기부들을 형성함으로써, 상기 접합과정에서 접합압력은 상기 돌기부들에 집중될 수 있다. 따라서, 적은 압력으로도 상기 돌기부들을 상기 맞은편 전극 패드 상에 신뢰성 있게 접속시킬 수 있다. 또한, 접합과정에서 하나의 전극 패드 상에 형성된 상기 다수 개의 돌기부들 사이로 접착제가 흘러들어올 수 있고, 상기 경화제는 접합열로 인해 경화되면서 수축하므로, 상기 돌기부들을 맞은편 전극 패드 상에 더욱 강하게 고정시킬 수 있고, 이로 인해 상기 맞은편 전극 패드와 상기 돌기부들 사이의 접속 신뢰성은 더욱 향상될 수 있다. 결과적으로, 상기 돌기부의 재료에 관계없이 상기 돌기부와 상기 맞은편 전극 패드 사이의 우수한 접속신뢰성을 확보할 수 있다.
둘째, 상하부 전극 패드들 상에 추가적인 범프가 형성되지 않은 경우에도, 도전성볼을 함유하지 않은 비도전성 접착제를 사용하여 상기 상하부 전극 패드들을 접속시키는 것이 가능해진다. 구체적으로, 적어도 일측 전극 패드 상에 돌기부들 을 형성함으로써, 상기 상부 전극 패드와 상기 하부 전극 패드를 신뢰성 있게 접속시킬 수 있다.
세째, 하나의 전극 패드 상에 다수 개의 돌기부들이 형성되어, 돌기부가 상기 전극 패드 전체에 형성된 경우에 비해, 돌기부가 맞은편 전극 패드에 맞닿는 면적은 매우 감소하므로, 돌기부가 맞은편 전극 패드를 누른 흔적 이른바. 압흔을 찾아내기가 용이해져서 접속상태확인이 매우 용이해진다.
네째, 종래에는 접착제로서 비도전성 접착제를 사용하는 경우에는 신뢰성있는 접합을 위해서는 전극 또는 범프의 재질이 한정되었으나, 본원발명에 따르면 비도전성 접착제를 사용하는 경우에도 전극 또는 범프의 재질에 대한 제한 없이 신뢰성 있는 접합을 얻을 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (24)
- 하부 전극 패드를 구비하는 하부 기판;상기 하부 기판 상부에 위치하고, 상기 하부 전극 패드를 바라보는 면 상에 상부 전극 패드를 구비하는 상부 기판; 및상기 하부 전극 패드의 상면 또는 상기 상부 전극 패드의 상기 하부 전극 패드를 바라보는 대향면 상에 형성되어, 상기 하부 전극 패드와 상기 상부 전극 패드를 전기적으로 접속시키는 다수 개의 돌기부들을 포함하는 것을 특징으로 하는 부품 실장 구조를 갖는 전자기기.
- 제1 항에 있어서,상기 돌기부들은 상기 하부 전극 패드의 상면 상에 형성된 다수 개의 하부 돌기부들;및 상기 상부 전극 패드의 상기 대향면 상에 형성된 다수 개의 상부 돌기부들인 것을 특징으로 하는 부품 실장 구조를 갖는 전자기기.
- 제2 항에 있어서,상기 상부 돌기부들과 상기 하부 돌기부들은 서로 맞닿는 것을 특징으로 하는 부품 실장 구조를 갖는 전자기기.
- 제2 항에 있어서,상기 상부 돌기부들은 상기 하부 돌기부들 사이에 위치하여 서로 치결합하는 것을 특징으로 하는 부품 실장 구조를 갖는 전자기기.
- 제1 항에 있어서,상기 돌기부들은 연성 및 전성을 갖는 전도성 물질로 이루어진 것을 특징으로 하는 부품 실장 구조를 갖는 전자기기.
- 제1 항에 있어서,상기 돌기부는 두 층 이상의 서브 층들을 구비하는 것을 특징으로 하는 부품 실장 구조를 갖는 전자기기.
- 제1 항에 있어서,상기 돌기부는 고분자 코어와 상기 고분자 코어 상에 위치하는 도전막을 구비하는 것을 특징으로 하는 부품 실장 구조를 갖는 전자기기.
- 제1 항에 있어서,상기 상부 전극 패드의 상면 상에 형성된 범프를 더 포함하고,상기 돌기부들은 상기 범프와 상기 하부 전극 패드 사이에 위치하는 것을 특징으로 하는 부품 실장 구조를 갖는 전자기기.
- 제1 항에 있어서,상기 상부 전극 패드의 상기 대향면 상에 형성된 범프를 더 포함하고,상기 돌기부들은 상기 범프 내에 형성된 함몰부 주변의 돌출부들인 것을 특징으로 하는 부품 실장 구조를 갖는 전자기기.
- 제1 항에 있어서,상기 돌기부들은 상기 하부 전극 패드 또는 상기 상부 전극 패드 내에 형성된 함몰부 주변의 돌출부들인 것을 특징으로 하는 부품 실장 구조를 갖는 전자기기.
- 제1 항에 있어서,상기 돌기부들 사이에 위치하여 상기 하부 기판과 상기 상부 기판을 접착시키는 비도전성 접착제를 더 포함하는 것을 특징으로 하는 부품 실장 구조를 갖는 전자기기.
- 전극 패드; 및상기 전극 패드의 상면 상에 형성되어 상기 전극 패드에 전기적으로 접속하는 다수 개의 도전성 돌기부들을 포함하는 것을 특징으로 하는 전극.
- 제12 항에 있어서,상기 돌기부들은 연성 및 전성을 갖는 전도성 물질로 이루어진 것을 특징으로 하는 전극.
- 제12 항에 있어서,상기 돌기부는 두 층 이상의 서브 층들을 구비하는 것을 특징으로 하는 전극.
- 제12 항에 있어서,상기 돌기부는 고분자 코어와 상기 고분자 코어 상에 위치하는 도전막을 구비하는 것을 특징으로 하는 전극.
- 제12 항에 있어서,상기 전극 패드의 상면 상에 형성된 범프를 더 포함하고,상기 돌기부들은 상기 범프 상에 위치하는 것을 특징으로 하는 전극.
- 제12 항에 있어서,상기 전극 패드의 상면 상에 형성된 범프를 더 포함하고,상기 돌기부들은 상기 범프 내에 형성된 함몰부 주변의 돌출부들인 것을 특징으로 하는 전극.
- 제12 항에 있어서,상기 돌기부들은 상기 전극 패드 내에 형성된 함몰부 주변의 돌출부들인 것을 특징으로 하는 전극.
- 하부 전극 패드를 구비하는 하부 기판을 제공하고,상부 전극 패드를 구비하는 상부 기판을 제공하고,상기 하부 전극 패드의 상면 또는 상기 상부 전극 패드의 상면 상에 다수 개의 돌기부들을 형성하고,상기 하부 기판 상에 접착제를 도포하고,상기 접착제가 도포된 하부 기판 상에 상기 상부 전극 패드가 상기 하부 기판을 바라보도록 상기 상부 기판을 위치시킨 후, 상기 돌기부들을 통해 상기 상부 전극 패드와 상기 하부 전극 패드가 전기적으로 접속하도록 상기 상부 기판과 상기 하부 기판을 접합시키는 것을 포함하는 것을 특징으로 하는 전자기기의 부품 실장 방법.
- 제19 항에 있어서,상기 돌기부들을 형성하는 것은상기 하부 전극 패드의 상면 상에 다수 개의 하부 돌기부들을 형성하고,상기 상부 전극 패드의 상면 상에 다수 개의 상부 돌기부들을 형성하는 것을 포함하는 것을 특징으로 하는 전자기기의 부품 실장 방법.
- 제19 항에 있어서,상기 상부 기판은 상기 상부 전극 패드의 상면 상에 형성된 범프를 더 포함하는 것을 특징으로 하는 전자기기의 부품 실장 방법.
- 제19 항에 있어서,상기 상부 기판은 상기 상부 전극 패드의 상면 상에 형성된 범프를 더 포함하고,상기 돌기부들은 상기 범프 내에 함몰부를 형성함으로써 정의되는 돌출부들인 것을 특징으로 하는 전자기기의 부품 실장 방법.
- 제19 항에 있어서,상기 돌기부들은 상기 하부 전극 패드 또는 상기 상부 전극 패드 내에 함몰부를 형성함으로써 정의되는 돌출부들인 것을 특징으로 하는 전자기기의 부품 실장 방법.
- 제19 항에 있어서,상기 접착제는 비도전성 접착제인 것을 특징으로 하는 전자기기의 부품 실장 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060041607A KR100807352B1 (ko) | 2006-05-09 | 2006-05-09 | 전극 패드 상에 다수 개의 돌기부들을 구비하는 전극, 이를 구비하는 부품 실장 구조를 갖는 전자기기 및 전자기기의 부품 실장 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060041607A KR100807352B1 (ko) | 2006-05-09 | 2006-05-09 | 전극 패드 상에 다수 개의 돌기부들을 구비하는 전극, 이를 구비하는 부품 실장 구조를 갖는 전자기기 및 전자기기의 부품 실장 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070109097A KR20070109097A (ko) | 2007-11-15 |
| KR100807352B1 true KR100807352B1 (ko) | 2008-02-28 |
Family
ID=39063656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060041607A KR100807352B1 (ko) | 2006-05-09 | 2006-05-09 | 전극 패드 상에 다수 개의 돌기부들을 구비하는 전극, 이를 구비하는 부품 실장 구조를 갖는 전자기기 및 전자기기의 부품 실장 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100807352B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102050054B1 (ko) * | 2013-05-03 | 2019-11-28 | 엘지이노텍 주식회사 | 반도체 패키지 장치 |
| KR102523979B1 (ko) | 2018-02-14 | 2023-04-21 | 삼성디스플레이 주식회사 | 표시 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050052356A (ko) * | 2003-11-28 | 2005-06-02 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| KR20060049747A (ko) * | 2004-07-05 | 2006-05-19 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치 |
-
2006
- 2006-05-09 KR KR1020060041607A patent/KR100807352B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050052356A (ko) * | 2003-11-28 | 2005-06-02 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| KR20060049747A (ko) * | 2004-07-05 | 2006-05-19 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070109097A (ko) | 2007-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6956475B2 (ja) | 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム | |
| US7166920B2 (en) | Electronic component, mounted structure, electro-optical device, and electronic device | |
| KR101993340B1 (ko) | 전자 부품의 실장 방법, 전자 부품의 접합 구조, 기판 장치, 디스플레이 장치, 디스플레이 시스템 | |
| JP4968665B2 (ja) | フラットディスプレイパネル及び接続構造 | |
| US20070127224A1 (en) | Electronic circuit device and method of manufacturing the same | |
| EP1763295A2 (en) | Electronic component embedded board and its manufacturing method | |
| US7109575B2 (en) | Low-cost flexible film package module and method of manufacturing the same | |
| TWI429339B (zh) | 電路板用之基材、電路板以及電路板的製造方法 | |
| JPWO2008050521A1 (ja) | ３次元電子回路装置 | |
| KR100807352B1 (ko) | 전극 패드 상에 다수 개의 돌기부들을 구비하는 전극, 이를 구비하는 부품 실장 구조를 갖는 전자기기 및 전자기기의 부품 실장 방법 | |
| US6853086B1 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
| JP2001223243A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US7671477B2 (en) | Technique for moderating stresses cause by a difference in thermal expansion coeffiecients between a substrate and an electronic component | |
| US20070063344A1 (en) | Chip package structure and bumping process | |
| JP2001203229A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100946597B1 (ko) | 눌림 특성이 우수한 도전성 입자 구조체와 그의 제조방법및 이를 이용한 이방성 도전 필름 | |
| US7312142B2 (en) | Method for making cable with a conductive bump array, and method for connecting the cable to a task object | |
| JP2008112911A (ja) | 基板間接続構造、基板間接続方法、表示装置 | |
| KR102579426B1 (ko) | 표시 장치 및 그 제조 방법 | |
| JP4484750B2 (ja) | 配線基板およびそれを備えた電子回路素子ならびに表示装置 | |
| TWI784661B (zh) | 軟性電路板之佈線結構 | |
| KR100766181B1 (ko) | 다층 이방성 도전 필름 | |
| KR20090106777A (ko) | 도전성 입자가 부착된 전극을 구비한 연성회로기판 및테이프 캐리어 패키지 | |
| JP7397589B2 (ja) | 電子デバイス及びその作製方法、並びに表示装置及びその作製方法 | |
| KR100761596B1 (ko) | 돌기형 전극을 구비한 반도체 디바이스 및 이를 이용한반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130208 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140213 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150122 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160127 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170123 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |