JP4121923B2 - 電気回路のための異常検出方法及び異常検出装置 - Google Patents

電気回路のための異常検出方法及び異常検出装置 Download PDF

Info

Publication number
JP4121923B2
JP4121923B2 JP2003328881A JP2003328881A JP4121923B2 JP 4121923 B2 JP4121923 B2 JP 4121923B2 JP 2003328881 A JP2003328881 A JP 2003328881A JP 2003328881 A JP2003328881 A JP 2003328881A JP 4121923 B2 JP4121923 B2 JP 4121923B2
Authority
JP
Japan
Prior art keywords
circuit
test
unit
resistance value
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003328881A
Other languages
English (en)
Other versions
JP2005091316A (ja
Inventor
裕美 高田
昌志 磯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2003328881A priority Critical patent/JP4121923B2/ja
Publication of JP2005091316A publication Critical patent/JP2005091316A/ja
Application granted granted Critical
Publication of JP4121923B2 publication Critical patent/JP4121923B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Description

この発明は、電気・電子回路に用いられる複数の部品または回路についての信頼性試験などを同時的に並行して行う方法及び装置に関し、特に、電気的なモニタリングによって異常の発生を検出する異常検出方法及びその装置に関する。
電気・電子回路の検査は、総試験時間短縮のために複数の検査対象回路を同時並行で試験することが多い。信頼性試験など長期にわたる計測が必要な場合は特に顕著である。このように同時的に複数の検査対象がある場合、検査対象に応じた数の計測器、あるいは検査対象と計測器との切替えのための選択手段のいずれかが必要となる。一般的に計測器は高価であるため、検査対象の選択手段を用意する方法が採用されている（例えば、特許文献１及び２参照。）。
特許文献１は、図１０に示すように、検査対象回路の抵抗値をモニタリングするための装置の例を示す。検査対象となる各テスト回路１−１〜１−ｎの２つの端子はそれぞれ選択手段２に接続され、該選択手段は抵抗測定器３に接続されている。選択手段２は、コントローラ４の制御下で、抵抗測定器３をテスト回路１−１〜１−ｎに選択的に接続する。従って、選択手段２を設けることで、複数の検査対象回路１−１〜１−ｎを順次切替えてそれぞれの抵抗値を測定することができ、これにより多数の検査対象回路を並行して試験することが可能となる。
また、特許文献２に記載の装置では、図１１に示すように、各被試験半導体回路１１〜１ｎにそれぞれ抵抗２1〜２n及びスイッチ３1〜３nを直列接続して構成される各単位回路が相互に並列接続されている。この単位回路から成る並列回路には電圧源４と電流計５が接続され、各単位回路の抵抗２1〜２nはそれぞれ独立的に電圧計６に接続されている。各被試験半導体回路１1〜１nの評価時には、電流計５で検出された並列回路の電流が異常値を示すと、単位回路毎における抵抗２1〜２nでの電圧降下が電圧計６で計測され、それぞれの電圧降下と各単位回路毎の抵抗２1〜２nでの電圧降下の正常値とが比較され、この比較結果で異常回路が特定される。この異常回路のスイッチ３1〜３nをオフにした後、引き続き残りの回路のモニタリングが継続される。
特開２００２−１６８９１７号公報 特開２０００−１４７０５９号公報
しかしながら、特許文献１に記載の技術では、１つの計測手段を多数の検査対象回路に選択的に接続するための選択手段が必要となり、自動化のためには選択手段の動作を制御するコントローラが不可欠となる上、制御を受ける選択手段が複雑化し、システム全体が高価にならざるを得ない。
また、特許文献２に記載の技術では、電圧を計測するための電圧計が単位回路の数分だけ必要か、または１つの電圧計を各抵抗に選択的に接続するための選択手段が必要となるために、システム全体としては高価にならざるを得ない。また自動化のためにスイッチをオフするための自動化回路が必要になる。
従って、本発明の目的は、スイッチング操作や切替え手段を用いることなく複数の検査対象回路の異常を検出し得る異常検出方法及び異常検出装置を提供することにある。
請求項１に記載の異常検出方法は、複数の電気・電子部品または電気・電子回路からなる検査対象回路を、同時的に並行して異常の発生を検出する異常検出方法であって、正常時にほぼ等しい抵抗値を有する複数の前記検査対象回路と、前記検査対象回路と該検査対象回路に直列に接続して合成抵抗が等しくなるように選定した補助抵抗を組み合せて試験単位回路部とし、複数の前記試験単位回路部を互いに並列に接続して並行試験回路を設定し、前記並行試験回路の合成電気抵抗を抵抗測定器で測定したときに、前記試験単位回路部の全てが正常な状態での該並行試験回路の第１の合成抵抗値Ｒ 0 と、いずれか一つの該試験単位回路部が異常を生じたときの該並行試験回路の第２の合成抵抗値Ｒ 0 ′と、該抵抗測定器の測定許容差及び該試験単位回路部の設定許容差の和で求まる合計許容差αにより次式
｜Ｒ 0 ′−Ｒ 0 ｜／（Ｒ 0 ′＋Ｒ 0 ）＞ α
が成り立つようにそれぞれの前記試験単位回路部を設定し、前記並行試験回路の電気抵抗値を検出することにより前記検査対象回路の異常の発生を検出する異常検出方法としたことを特徴とする。
請求項２に記載の異常検出方法は、複数の電気・電子部品または電気・電子回路からなる検査対象回路を、同時的に並行して異常の発生を検出する異常検出方法であって、正常時にほぼ等しい抵抗値を有する複数の前記検査対象回路と、 前記検査対象回路と該検査対象回路に並列に接続して合成抵抗が等しくなるように選定した補助抵抗を組み合せて試験単位回路部とし、複数の前記試験単位回路部を互いに直列に接続して並行試験回路を設定し、前記並行試験回路の合成電気抵抗を抵抗測定器で測定したときに、前記試験単位回路部の全てが正常な状態での該並行試験回路の第１の合成抵抗値Ｒ0と、いずれか一つの該試験単位回路部が異常を生じたときの該並行試験回路の第２の合成抵抗値Ｒ0′と、該抵抗測定器の測定許容差及び該試験単位回路部の設定許容差の和で求まる合計許容差αにより次式
｜Ｒ 0 ′−Ｒ 0 ｜／（Ｒ 0 ′＋Ｒ 0 ）＞ α
が成り立つようにそれぞれの前記試験単位回路部を設定し、前記並行試験回路の電気抵抗値を検出することにより前記検査対象回路の異常の発生を検出することを特徴とする。
請求項３に記載の異常検出方法は、請求項１または２に記載の異常検出方法において、前記検査対象回路が異常時に断線あるいは抵抗値が急激に上昇する回路であって、予め、前記各試験単位回路部が異常を生じる前後での前記並行試験回路のそれぞれの抵抗値の変化量を異常であると仮想した前記試験単位回路部の個数に関係付けて求め、前記測定値が変化したとき該測定値の変化分を予め求められた前記各抵抗値の変化量と比較し、この比較に基づいて異常を生じた試験単位回路部の個数を特定することを特徴とする。
請求項４に記載の異常検出方法は、複数の電気・電子部品または電気・電子回路からなる検査対象回路を、同時的に並行して異常の発生を検出する異常検出方法であって、正常時に電気抵抗値を互いに異にする抵抗値を有する前記検査対象回路と、前記検査対象回路と該検査対象回路に並列に接続して合成抵抗に重み付を与え、合成電気抵抗が段階的に変化するように選定した補助抵抗を組み合せて試験単位回路部とし、複数の前記試験単位回路部を互いに直列に接続して並行試験回路を設定し、前記並行試験回路の合成電気抵抗を抵抗測定器で測定したときに、ある一つの 前記試験単位回路部が異常であるときの前記並行試験回路の第２の合成抵抗値Ｒ 0 ′と、該一つの試験単位回路部に加えて他の一つの前記試験単位回路部が異常を生じたときの該並行試験回路の第３の合成抵抗値Ｒ 0 ′′と、該測定器の許容差と該試験単位回路部の許容差との和で示される合計許容差αとの間に次式
｜Ｒ 0 ′−Ｒ 0 ′′｜／（Ｒ 0 ′＋Ｒ 0 ′′）＞ α
が成り立ち電気抵抗値の段階的な変化が発生するようにそれぞれの前記試験単位回路部を設定し、前記並行試験回路で、前記各試験単位回路部が異常を生じる前後での抵抗値の変化量を、異常が生じたと仮想した該試験単位回路部に関係付けて記憶し、前記並行試験回路の合成電気抵抗を前記抵抗測定器で測定を行って、測定した合成電気抵抗に異常が生じたときは、測定した抵抗値の変化量と前記記憶している抵抗値の変化量を比較して、この比較に基づいて異常を生じたのがいずれの前記試験回路部であるかを判定することを特徴とする。
請求項５に記載の異常検出方法は、 複数の電気・電子部品または電気・電子回路からなる検査対象回路を、同時的に並行して異常の発生を検出する異常検出方法であって、正常時に電気抵抗値を互いに異にする抵抗値を有する前記検査対象回路と、前記検査対象回路と該検査対象回路に直列に接続して合成抵抗に重み付を与え、合成電気抵抗が段階的に変化するように選定した補助抵抗を組み合せて試験単位回路部とし、複数の前記試験単位回路部を互いに並列に接続して並行試験回路を設定し、前記並行試験回路の合成電気抵抗を抵抗測定器で測定したときに、ある一つの前記試験単位回路部が異常であるときの前記並行試験回路の第２の合成抵抗値Ｒ 0 ′と、該一つの試験単位回路部に加えて他の一つの前記試験単位回路部が異常を生じたときの該並行試験回路の第３の合成抵抗値Ｒ 0 ′′と、該測定器の許容差と該試験単位回路部の許容差との和で示される合計許容差αとの間に次式
｜Ｒ 0 ′−Ｒ 0 ′′｜／（Ｒ 0 ′＋Ｒ 0 ′′）＞ α
が成り立ち電気抵抗値の段階的な変化が発生するようにそれぞれの前記試験単位回路部を設定し、前記並行試験回路で、前記各試験単位回路部が異常を生じる前後での抵抗値の変化量を、異常が生じたと仮想した該試験単位回路部に関係付けて記憶し、前記並行試験回路の合成電気抵抗を前記抵抗測定器で測定を行って、測定した合成電気抵抗に異常が生じたときは、測定した抵抗値の変化量と前記記憶している抵抗値の変化量を比較して、この比較に基づいて異常を生じたのがいずれの前記試験回路部であるかを判定することを特徴とする。
請求項６に記載の異常検出方法は請求項１乃至５のいずれか一つに記載の異常検出方法において、前記試験単位回路部は静電容量を有し、該静電容量の等価抵抗値がこれに接続された前記補助抵抗の抵抗値よりも小さいことを特徴とする。
請求項７に記載の異常検出方法は、請求項１乃至６のいずれか一つに記載の異常検出方法において、前記補助抵抗は、前記検査対象回路に比較して充分な耐久性を有することを特徴とする。
請求項８に記載の異常検出方法は、請求項１、２、４、５のいずれか一つに記載の異常検出方法において、前記試験単位回路部の許容差は、試験温度範囲の抵抗値変化分を含むことを特徴とする。
請求項９に記載の異常検出方法は、請求項１、２、４、５のいずれか一つに記載の異常検出方法において、前記試験単位回路部の前記検査対象回路は、回路本体部分と該本体部分から伸び、回路基板に接続される接合部分とを有し、前記接合部分と前記基板との接合部における耐久性は前記回路本体部分におけるそれよりも優れていることを特徴とする。
請求項１０に記載の異常検出方法は、請求項１、２、４、５のいずれか一つに記載の異常検出方法において、前記試験単位回路部の前記検査対象回路は、回路本体部分と該本体部分から伸び、回路基板に接続される接合部分とを有し、前記回路本体部分における耐久性は前記接合部分と前記基板との接合部におけるそれよりも優れていることを特徴とする。
請求項１１に記載の異常検出装置は、複数の電気・電子部品または電気・電子回路からなる検査対象回路を、同時的に並行して異常の発生を検出する異常検出装置であって、電気抵抗値を測定する抵抗測定器と、メモリと、前記抵抗測定器により測定された抵抗値に基づいて前記検査対象回路に異常が生じたか否かを判定する判定回路と、表示部とを備え、前記検査対象回路は正常時にほぼ等しい抵抗値を有すると共に、異常時に断線あるいは抵抗値が急激に上昇する回路であって、前記検査対象回路と該検査対象回路に直列に接続して合成抵抗が等しくなるように選定した補助抵抗を組み合せて試験単位回路部とし、複数の前記試験単位回路部を互いに並列に接続して並行試験回路を設定し、前記試験単位回路部の全てが正常な状態での該並行試験回路の第１の合成抵抗値Ｒ 0 と、いずれか一つの該試験単位回路部が異常を生じたときの該並行試験回路の第２の合成抵抗値Ｒ 0 ′と、該抵抗測定器の測定許容差及び該試験単位回路部の設定許容差の和で求まる合計許容差αにより次式
｜Ｒ 0 ′−Ｒ 0 ｜／（Ｒ 0 ′＋Ｒ 0 ）＞ α
が成り立つようにそれぞれの前記試験単位回路部を設定し、前記メモリには、前記各試験単位回路部が異常を生じる前後での前記並行試験回路のそれぞれの電気抵抗値の各変化量が、該変化量を与える異常な試験単位回路の個数に関連して格納されており、前記判定回路は、抵抗測定器による測定抵抗値の変化分と前記メモリに格納された前記各変化量との差分を算出する演算処理部を有し、前記並行試験回路の合成電気抵抗を前記抵抗測定器で測定して、前記演算処理部により求められた前記差分が前記合計許容差α内にあるとき、異常が生じた旨及び当該差分を与えた前記変化量についての前記試験単位回路の個数についての情報を前記表示部に表示させることを特徴とする。
請求項１２に記載の異常検出装置は、
複数の電気・電子部品または電気・電子回路からなる検査対象回路を、同時的に並行して異常の発生を検出する異常検出装置であって、電気抵抗値を測定する抵抗測定器と、メモリと、前記抵抗測定器により測定された抵抗値に基づいて前記検査対象回路に異常が生じたか否かを判定する判定回路と、表示部とを備え、前記検査対象回路は正常時にほぼ等しい抵抗値を有すると共に、異常時に断線あるいは抵抗値が急激に上昇する回路であって、前記検査対象回路と該検査対象回路に並列に接続して合成抵抗が等しくなるように選定した補助抵抗を組み合せて試験単位回路部とし、複数の前記試験単位回路部を互いに直列に接続して並行試験回路を設定し、前記試験単位回路部の全てが正常な状態での該並行試験回路の第１の合成抵抗値Ｒ 0 と、いずれか一つの該試験単位回路部が異常を生じたときの該並行試験回路の第２の合成抵抗値Ｒ 0 ′と、該抵抗測定器の測定許容差及び該試験単位回路部の設定許容差の和で求まる合計許容差αにより次式
｜Ｒ 0 ′−Ｒ 0 ｜／（Ｒ 0 ′＋Ｒ 0 ）＞ α
が成り立つようにそれぞれの前記試験単位回路部を設定し、前記メモリには、前記各試験単位回路部が異常を生じる前後での前記並行試験回路のそれぞれの電気抵抗値の各変化量が、該変化量を与える異常な試験単位回路の個数に関連して格納されており、前記判定回路は、抵抗測定器による測定抵抗値の変化分と前記メモリに格納された前記各変化量との差分を算出する演算処理部を有し、前記並行試験回路の合成電気抵抗を前記抵抗測定器で測定して、前記演算処理部により求められた前記差分が前記合計許容差α内にあるとき、異常が生じた旨及び当該差分を与えた前記変化量についての前記試験単位回路の個数についての情報を前記表示部に表示させることを特徴とする。
請求項１３に記載の異常検出装置は、複数の電気・電子部品または電気・電子回路からなる検査対象回路を、同時的に並行して異常の発生を検出する異常検出装置であって、電気抵抗値を測定する抵抗測定器と、メモリと、前記抵抗測定器により測定された抵抗値に基づいて前記検査対象回路に異常が生じたか否かを判定する判定回路と、表示部とを備え、前記検査対象回路は正常時にほぼ等しい抵抗値を有すると共に、異常時に断線あるいは抵抗値が急激に上昇する回路であって、前記検査対象回路と該検査対象回路に直列に接続して合成抵抗が等しくなるように選定した補助抵抗を組み合せて試験単位回路部とし、複数の前記試験単位回路部を互いに並列に接続して並行試験回路を設定し、前記並行試験回路の合成電気抵抗を抵抗測定器で測定したときに、ある一つの前記試験単位回路部が異常であるときの前記並行試験回路の第２の合成抵抗値Ｒ 0 ′と、該一つの試験単位回路部に加えて他の一つの前記試験単位回路部が異常を生じたときの該並行試験回路の第３の合成抵抗値Ｒ 0 ′′と、該測定器の許容差と該試験単位回路部の許容差との和で示される合計許容差αとの間に次式
｜Ｒ 0 ′−Ｒ 0 ′′｜／（Ｒ 0 ′＋Ｒ 0 ′′）＞ α
が成り立ち電気抵抗値の段階的な変化が発生するようにそれぞれの前記試験単位回路部を設定し、前記メモリには、前記並行試験回路で前記各試験単位回路部が異常を生じる前後での抵抗値の変化量を、異常が生じたと仮想した該試験単位回路部に関係付けて格納し、前記判定回路は、前記抵抗測定器による測定抵抗値の変化分と前記メモリに格納された前記各変化量との差分を算出する演算処理部を有し、該演算処理部により求められた前記差分が前記合計許容差α内にあるとき、異常が生じた旨及び当該差分を与えた前記変化量についての前記試験単位回路部を特定する情報を前記表示部に表示させることを特徴とする。
請求項１４に記載の異常検出装置は、複数の電気・電子部品または電気・電子回路からなる検査対象回路を、同時的に並行して異常の発生を検出する異常検出装置であって、電気抵抗値を測定する抵抗測定器と、メモリと、前記抵抗測定器により測定された抵抗値に基づいて前記検査対象回路に異常が生じたか否かを判定する判定回路と、表示部とを備え、前記検査対象回路は正常時にほぼ等しい抵抗値を有すると共に、異常時に断線あるいは抵抗値が急激に上昇する回路であって、前記検査対象回路と該検査対象回路に並列に接続して合成抵抗が等しくなるように選定した補助抵抗を組み合せて試験単位回路部とし、複数の前記試験単位回路部を互いに直列に接続して並行試験回路を設定し、前記並行試験回路の合成電気抵抗を抵抗測定器で測定したときに、ある一つの前記試験単位回路部が異常であるときの前記並行試験回路の第２の合成抵抗値Ｒ 0 ′と、該一つの試験単位回路部に加えて他の一つの前記試験単位回路部が異常を生じたときの該並行試験回路の第３の合成抵抗値Ｒ 0 ′′と、該測定器の許容差と該試験単位回路部の許容差との和で示される合計許容差αとの間に次式
｜Ｒ 0 ′−Ｒ 0 ′′｜／（Ｒ 0 ′＋Ｒ 0 ′′）＞ α
が成り立ち電気抵抗値の段階的な変化が発生するようにそれぞれの前記試験単位回路部を設定し、前記メモリには、前記並行試験回路で前記各試験単位回路部が異常を生じる前後での抵抗値の変化量を、異常が生じたと仮想した該試験単位回路部に関係付けて格納し、前記判定回路は、前記抵抗測定器による測定抵抗値の変化分と前記メモリに格納された前記各変化量との差分を算出する演算処理部を有し、該演算処理部により求められた前記差分が前記合計許容差α内にあるとき、異常が生じた旨及び当該差分を与えた前記変化量についての前記試験単位回路部を特定する情報を前記表示部に表示させることを特徴とする。
請求項１５に記載の異常検出装置は、請求項１１乃至１４のいずれか一つに記載の装置において、前記試験単位回路部は静電容量を有し、該静電容量の等価抵抗値がこれに接続された前記補助抵抗の抵抗値よりも小さいことを特徴とする。
請求項１，２に記載の方法によれば、互いに並列または直列に接続された複数の試験単位回路部で構成される並行試験回路の電気抵抗値の変化分が閾値である合計許容差αを超えたとき前記試験単位回路部に異常が生じたと判定されることから、スイッチング操作や切替え手段を用いることなく複数の試験単位回路部のいずれかに異常が発生したことを検出することができる。
請求項１，２に記載の方法によれば、総ての試験単位回路部が正常な状態での並行試験回路の第１の合成抵抗値Ｒ0と、ある一つの前記試験単位回路部が異常を生じたときの前記並行試験回路の第２の合成抵抗値Ｒ′0と、前記測定器の許容差及び前記試験単位回路部の許容差の和で示される合計許容差αとの間に式（１）が成り立つように前記試験単位回路部を選定することにより、各試験単位回路部の異常毎に前記並行試験回路の電気抵抗値を段階的に変化させることができるので、この段階的な抵抗変化を検出することにより、各試験単位回路部の異常を確実に検出することができる。
また、請求項１及び２に記載の方法によれば、検査対象回路と、該検査対象回路に直列又は並列に接続される補助抵抗とで試験単位回路部を構成することにより、補助抵抗の抵抗値をこれが接続された検査対象回路の抵抗値に応じて、各試験単位回路部の合成電気抵抗が互いに等しく設定することができ、これにより、検査対象回路の抵抗値のばらつきの如何に拘わらず、誤り無く異常を検出することができる。
請求項３に記載の方法によれば、予め各試験単位回路部が異常を生じる前後での並行試験回路のそれぞれの抵抗値の変化量を異常であると仮想した試験単位回路部の個数に関係付けて求めておき、測定値が変化したとき該測定値の変化分を予め求められた前記各抵抗値の変化量と比較することにより、異常を生じた試験単位回路部の個数を知ることができる。
請求項４，５に記載の方法によれば、並行試験回路の電気抵抗の測定値が変化したときに、該測定値の変化分を予め求められた各試験単位回路部が異常であるときの並行試験回路のそれぞれの抵抗値の変化量と比較することにより、スイッチング操作や切替え手段を用いることなく、試験単位回路部の異常の発生を検出することができ、しかも異常がいずれの試験単位回路部で生じたかを特定することができる。
請求項４，５に記載の方法によれば、ある一つの試験単位回路部が異常であるときの並行試験回路の第２の合成抵抗値Ｒ0′と、前記一つの試験単位回路部に加えて他の一つの試験単位回路部が異常を生じたときの並行試験回路の第３の合成抵抗値Ｒ0′′と、前記測定器の許容差と前記試験単位回路部の許容差との和で示される合計許容差αとの間に式（２）が成り立つように前記試験単位回路部を選定することにより、各試験単位回路部の異常の発生毎に前記並行試験回路の電気抵抗値を段階的に変化させることができるので、この段階的な抵抗変化を検出することにより、各試験単位回路部の異常の発生を確実に検出することができると共に、異常がいずれの試験単位回路部で生じたかを確実に検出することができる。
請求項４及び５に記載の方法によれば、検査対象回路と、該検査対象回路に直列または並列に接続される補助抵抗とで試験単位回路部を構成し、補助抵抗の抵抗値をこれが接続された検査対象回路の抵抗値に応じて選択することにより、各試験単位回路部のそれぞれに重み付を与えることができるので、検査対象回路の抵抗値のばらつきの如何に拘わらず、各試験単位回路部の合成電気抵抗を各検査対象回路の異常の発生毎に段階的に変化させることができ、これにより検査対象回路の抵抗値のばらつきに拘わらず、該検査対象回路の異常の発生を検出することができ、あるいはいずれの試験単位回路に異常が生じたかを知ることができる。
請求項６に記載の方法によれば、試験回路部に静電容量を適用することができ、この場合、静電容量の等価抵抗値がこれに接続される補助抵抗の抵抗値よりも小さくなるように該補助抵抗の抵抗値を設定することにより、静電容量の異常の検出を正確に行うことができる。
請求項７に記載の方法によれば、検査対象回路に比較して充分な耐久性を有する補助抵抗を用いることにより、この補助抵抗の異常による誤判定を確実に防止することができる。
請求項８に記載の方法によれば、試験単位回路に温度変化を与える加速試験などにおいても、試験単位回路の温度変化に伴う抵抗値変化が予め考慮されていることから、この温度変化に起因する抵抗値変化による誤検出を確実に防止することができる。
請求項９に記載の方法によれば、回路基板への接続部となる検査対象回路の接合部分は、その回路本体部分よりも耐久性が優れていることから、前記接合部分での劣化などによる誤判定が確実に防止でき、回路本体部分の正確な評価が可能となる。
請求項１０に記載の方法によれば、検査対象回路の回路本体部分は回路基板への接続部となる接合部分よりも耐久性が優れていることから、前記回路本体部に代えて前記接合部分での異常の発生を確実に検出することができるので、前記回路本体部の評価に代えて前記接合部分での評価が可能となる。
請求項１１，１２に記載の装置によれば、総ての試験単位回路部が正常な状態での並行試験回路の第１の合成抵抗値Ｒ0と、ある一つの前記試験単位回路部が異常を生じたときの前記並行試験回路の第２の合成抵抗値Ｒ′0と、前記測定器の許容差及び前記試験単位回路部の許容差の和で示される合計許容差αとの間に式（１）が成り立つように前記試験単位回路部が選定され、判定回路が抵抗測定器による測定抵抗値の変化分とメモリに格納された各抵抗値の変化量との差分を算出し、求められた前記差分と前記合計許容差αとの比較により、スイッチング操作や切替え手段を用いることなく、試験単位回路部の異常の発生を検出することができ、しかも異常を生じた試験単位回路部の個数を知ることができる。
請求項１１及び１２に記載の発明によれば、検査対象回路と、該検査対象回路に並列または直列接続される補助抵抗とで試験単位回路部を構成し、補助抵抗の抵抗値をこれが接続された検査対象回路の抵抗値に応じて選択することにより、各試験単位回路部の合成電気抵抗が段階的に変化するようにそれぞれに重み付を与えることができるので、検査対象回路の抵抗値のばらつきの如何に拘わらず、異常の発生を検出することができる。
請求項１３，１４に記載の発明によれば、ある一つの前記試験単位回路部が異常であるときの前記並行試験回路の第２の合成抵抗値Ｒ0′と、前記一つの試験単位回路部に加えて他の一つの前記試験単位回路部が異常を生じたときの前記並行試験回路の第３の合成抵抗値Ｒ0′′と、前記測定器の許容差と前記試験単位回路部の許容差との和で示される合計許容差αとの間に式（２）が成り立つように前記試験単位回路部が選定され、判定回路が前記抵抗測定器による測定抵抗値の変化分とメモリに格納された前記各抵抗値の変化量との差分を算出し、求められた前記差分と前記合計許容差αとの比較により、スイッチング操作や切替え手段を用いることなく、試験単位回路部の異常の発生を検出することができ、しかもいずれの試験単位回路部が異常を生じたのかを知ることができる。
請求項１３及び１４に記載の発明によれば、検査対象回路と、該検査対象回路に並列または直列接続される補助抵抗とで試験単位回路部を構成し、補助抵抗の抵抗値をこれが接続された検査対象回路の抵抗値に応じて選択することにより、各試験単位回路部の合成電気抵抗が段階的に変化するようにそれぞれに重み付を与えることができるので、検査対象回路の抵抗値のばらつきの如何に拘わらず、異常の発生を検出することができる。
請求項１５に記載の装置によれば、試験回路部に静電容量を適用することができ、この場合、静電容量の等価抵抗値がこれに接続される補助抵抗の抵抗値よりも小さくなるように該補助抵抗の抵抗値を設定することにより、異常の発生を正確に検出し、いずれの試験単位回路に異常が生じたかを正確に知ることができる。
以上のように、本発明の方法によれば、複数の測定手段や選択手段を用いることなく、またスイッチ切替による作業を伴うことなく、試験単位回路の異常の発生を検出することができる。
また、本発明の方法によれば、複数の測定手段や選択手段を用いることなく、またスイッチ切替による作業を伴うことなく、試験単位回路部の異常の発生を検出することができ、しかも異常がいずれの試験単位回路部で生じたかを知ることができる。
また、本発明の装置によれば、本発明の方法を比較的容易且つ安価に実施することができ、試験単位回路の異常の発生を正確に検出することができる。
また、本発明の装置によれば、本発明の方法を比較的容易且つ安価に実施することができ、試験単位回路部の異常の発生を正確に検出することができ、しかも異常がいずれの試験単位回路部で生じたかを正確に知ることができる。
本発明が特徴とするところは、図示の実施例に沿っての以下の説明により、さらに明らかとなろう。
図１は本発明に係る異常検出方法を実施する異常検出装置を概略的に示すブロック図である。
本発明に係る異常検出装置１０は、試験対象である複数の検査対象回路１１（１１−１〜１１−ｎ）を含む並行試験回路１２の両端子１２ａ、１２ａの間の電気抵抗値を測定する抵抗測定器１３と、該抵抗測定器により得られた抵抗値データを処理する例えばパーソナルコンピュータのような情報処理装置１４とを備える。
各検査対象回路１１（１１−１〜１１−ｎ）は、正常時に規定のほぼ等しい抵抗値を持ち、異常時に断線や回路の抵抗値が急激に上昇する回路、または逆に正常な状態が開放状態で、故障などによって導通状態に至る回路である。具体的には、抵抗体の回路基板へのはんだ付けの接合部分や半導体回路内の導体部分などである。
各検査対象回路１１（１１−１〜１１−ｎ）には、図１に示す例では、それぞれに直列に補助抵抗１５（１５−１〜１５−ｎ）が接続されている。互いに直列接続された各検査対象回路１１（１１−１〜１１−ｎ）及び補助抵抗１５（１５−１〜１５−ｎ）は、試験単位回路部１６を構成し、該試験単位回路部の並列接続により並行試験回路１２が構成されている。
補助抵抗１５（１５−１〜１５−ｎ）は、抵抗値の製造誤差が同一の、例えば５％の許容差で製造された抵抗体の中から、各検査対象回路１１（１１−１〜１１−ｎ）の抵抗値のばらつきに応じて、それぞれの試験単位回路部１６での合成が等しくなるように、選択されたものが使用される。このような検査対象回路１１（１１−１〜１１−ｎ）の各補助抵抗１５（１５−１〜１５−ｎ）は、該補助抵抗の劣化による検出結果の誤りを防止するために、検査対象回路１１（１１−１〜１１−ｎ）に比較して充分に優れた耐久性を持つものが使用される。
従って、全ての検査対象回路１１（１１−１〜１１−ｎ）が正常な状態では、各試験単位回路部１６の合成抵抗は等しく保持され、この試験単位回路部１６の合成抵抗の変化は、検査対象回路１１（１１−１〜１１−ｎ）の異常で生じると考えることができる。
また、並行試験回路１２の各試験単位回路部１６の全てが正常な状態での並行試験回路１２の第１の合成抵抗値Ｒ0と、ある一つの試験単位回路部１６が異常を生じたときの並行試験回路１２の第２の合成抵抗値Ｒ′0と、測定器１３の許容差及び試験単位回路部１６の許容差の和で示される合計許容差αとの間に次式（１）
｜Ｒ0′−Ｒ0｜／（Ｒ0′＋Ｒ0）＞α …（１）
が成り立つように、設定されている。
式（１）は、並行試験回路１２のうちの任意の一つの試験単位回路部１６が異常を生じたとき、すなわち任意の一つの試験単位回路部１６の検査対象回路１１（１１−１〜１１−ｎ）に異常が生じた場合に成り立つ。
試験単位回路部１６を並列接続して構成された並行試験回路１２の端子間すなわち並行試験回路１２の抵抗を測定する抵抗測定器１３からの出力は、情報処理装置１４に出力される。情報処理装置１４は、メモリ１７と、抵抗測定器１３からの測定データに基づいて試験単位回路部１６に異常が生じたか否かを判定する判定回路１８と、該判定回路により異常が生じたと判定されたとき異常がある旨を表示するための例えば液晶表示板を有する表示部１９とを備える。抵抗測定器１３として、測定値を記録紙等に連続的あるいは定期的に記録できる抵抗測定器を用いることが望ましい。情報処理装置１４として、パーソナルコンピュータを利用することができる。
情報処理装置１４のメモリ１７には、並行試験回路１２を構成する各試験単位回路部１６の検査対象回路１１（１１−１〜１１−ｎ）のそれぞれが異常を生じた場合における並行試験回路１２の電気抵抗値に関するデータの一つとして、判定回路１８による比較のための閾値が格納されている。この閾値として、前記合計許容差αが格納（記憶）されている。また、メモリ１７には、後述するように抵抗測定器１３からの測定抵抗値についてのデータが逐次格納（記憶）される。
判定回路１８は、抵抗測定器１３からの測定抵抗値の変化分を算出する演算処理部１８ａと、出力部１８ｂとを有する。演算処理部１８ａは、また、求めた測定抵抗値の変化分とメモリ１７に格納された合計許容差αとを比較する。この演算処理部１８ａでの比較結果により測定抵抗値の変化分が合計許容差αを超えると、判定回路１８は、その出力部１８ｂから表示部１９に異常発生信号を出力する。
図２は、並行試験回路１２の全ての検査対象回路１１（１１−１〜１１−ｎ）が正常な状態からそのうちのある一つの検査対象回路１１−１〜１１−ｎが異常を生じた状態に変移したときの並行試験回路１２の合成抵抗値の変化を示すグラフである。グラフの横軸は時間（ｔ）を示し、その縦軸は抵抗値（ｒ）を示す。
図２に示す例では、並行試験回路１２の各検査対象回路１１（１１−１〜１１−ｎ）が正常な状態では、並行試験回路１２の合成抵抗抵抗値は比較的低い値Ａを示すが、一つの検査対象回路１１、例えば検査対象回路１１−１が異常を示すと、該検査対象回路の異常によって並行試験回路１２の合成抵抗値は抵抗値Ａよりも高い値Ｂを示す。
このような検査対象回路１１（１１−１〜１１−ｎ）の異常の前後での並行試験回路１２の抵抗値の変化（Ｂ−Ａ）は、新たに異常を生じる検査対象回路１１（１１−１〜１１−ｎ）の個数に応じて増大する。しかも、前記した式（１）に示した条件を満たすように各補助抵抗１５（１５−１〜１５−ｎ）の値を設定することにより、検査対象回路１１（１１−１〜１１−ｎ）のいずれの異常によっても、図２に示すように、検査対象回路１１（１１−１〜１１−ｎ）の異常発生前後で並行試験回路１２に、異常を生じた検査対象回路１１（１１−１〜１１−ｎ）の個数に応じて、合計許容差αを超える階段状の明確な抵抗値変化が得られる。
情報処理装置１４は、前記したように、並行試験回路１２の抵抗値の入力を受けると、それぞれの抵抗値をメモリ１７に格納し、該メモリ内の抵抗値データから、判定回路１８が抵抗値の変化量を検出し、この変化量がメモリ１７に格納された閾値である合計許容差αを超えると表示部１９に異常が生じた旨を表示する。
従って、従来のような複数の測定手段や選択手段を用いることなく、またスイッチ切替による作業を伴うことなく、試験単位回路の異常の発生を検出することができる。
メモリ１７に格納されるデータとして、総ての検査対象回路１１（１１−１〜１１−ｎ）が正常である場合から、並行試験回路１２を構成する検査対象回路１１（１１−１〜１１−ｎ）が順次異常を生じ、結果的にそれらの総てが異常を生じた場合における並行試験回路１２の抵抗値の各変化量についてのデータを、各変化量を求めるに際し異常が生じていると仮想した検査対象回路１１（１１−１〜１１−ｎ）の個数に関連付けて格納することができる。
この場合、判定回路１８の演算処理部１８ａは、メモリ１７に格納された前記抵抗値の総ての変化量と、抵抗測定器１３からの抵抗測定値の変化分との差分を演算し、求められた差分が合計許容差α内にあるとき、この差分を与えた当該変化量に対応する異常な検査対象回路１１（１１−１〜１１−ｎ）の個数についての情報をメモリ１７から読み出し、個数についての情報信号を異常情報信号と共に表示部１９に供給する。従って、表示部１９には異常の発生と共に、異常を生じた検査対象回路１１（１１−１〜１１−ｎ）の個数についての情報が表示されることから、検査対象回路１１（１１−１〜１１−ｎ）の異常の発生及び異常を生じた検査対象回路１１（１１−１〜１１−ｎ）の個数を知ることができる。
前記した異常検出装置１０では、並行試験回路１２を構成する各試験単位回路部１６の検査対象回路１１（１１−１〜１１−ｎ）の例えば断線による異常によって、図２に示すように、並行試験回路１２の抵抗値が階段状に変化することから、異常を生じる検査対象回路１１の数が２個、３個…と増加するに従い、異常が発生した時点で抵抗値は順次階段状に値が変化する。この階段状に変化した時点が並行試験回路１２のいずれかの試験単位回路部１６の寿命を示す。
従って、異常検出装置１０を用いた並行試験回路１２のモニタリング試験により、並行試験回路１２の抵抗値の階段状の変化を読み取り、この変化した時点を順次記録していくことで、例えば寿命診断に用いられるワイブル解析などが可能になる。
また、並行試験回路１２の抵抗値が変化した時点間の時間を測定することで、異常が生じた時間または温度サイクル試験でのサイクル数を測定することができる。
前記したように、試験単位回路部１６毎の異常を明確に判定する上で、総ての検査対象回路１１（１１−１〜１１−ｎ）が正常な状態で各試験単位回路部１６が等しい抵抗値を示すように、しかも前記式（１）を満たすように、各検査対象回路１１（１１−１〜１１−ｎ）の抵抗値のばらつきに応じて適正な抵抗値を示す補助抵抗１５（１５−１〜１５−ｎ）が選定される。このような補助抵抗１５（１５−１〜１５−ｎ）を用いることにより、検査対象回路１１（１１−１〜１１−ｎ）の抵抗値のばらつきの如何に拘わらず、各検査対象回路１１（１１−１〜１１−ｎ）の異常を検出することができる。
しかしながら、検査対象回路１１（１１−１〜１１−ｎ）が相互にほぼ等しい抵抗値を示し、かつ検査対象回路１１（１１−１〜１１−ｎ）のみで式（１）が満たされる場合、図３に示すように、検査対象回路１１（１１−１〜１１−ｎ）のみで各試験単位回路部１６を構成し、補助抵抗１５（１５−１〜１５−ｎ）を不要とすることができる。
また、図１及び図３に示した例では、試験単位回路部１６を相互に並列接続した例を示したが、図４に示すように、互いに等しい抵抗値を示す各試験単位回路部１６を相互に直列接続することができる。図４の例では、各検査対象回路１１（１１−１〜１１−ｎ）に補助抵抗１５（１５−１〜１５−ｎ）が並列に接続されて各試験単位回路部１６が構成されている。
図４に示す例では、例えば検査対象回路１１（１１−１〜１１−ｎ）が、前記したと同様に、例えば正常時に抵抗値を持ち、異常時に断線状態になるような回路である場合、異常を生じた検査対象回路１１（１１−１〜１１−ｎ）の抵抗値は上昇する。具体的には、完全に断線するような故障を生じる検査対象回路１１（１１−１〜１１−ｎ）が用いられた場合、正常な状態の試験単位回路部１６の抵抗値は、検査対象回路１１（１１−１〜１１−ｎ）とこれに並列接続された補助抵抗１５（１５−１〜１５−ｎ）との並列回路の抵抗値となるが、異常を生じた試験単位回路部１６では、断線によって検査対象回路１１（１１−１〜１１−ｎ）が失われたものと等しくなるために、補助抵抗１５（１５−１〜１５−ｎ）の抵抗値と等しくなる。
従って、互いに直列接続された試験単位回路部１６からなる並行試験回路１２の両端子１２ａ、１２ａ間の電気抵抗値を情報処理装置１４でモニタリングすることにより、並行試験回路１１の検査対象回路１１（１１−１〜１１−ｎ）の異常の発生あるいは異常を生じた個数を知ることができる。
また、互いに直列接続された試験単位回路部１６からなる並行試験回路１２の場合においても、式（１）を満たすように補助抵抗１５（１５−１〜１５−ｎ）を選択することにより、異常発生時の並行試験回路１２の抵抗値を階段状に明確に変化させることができる。
図５は、検査対象回路１１（１１−１〜１１−ｎ）の一例を示す概略図である。図５には、回路基板２０の配線に接続された電気抵抗器２１からなる検査対象回路１１と、回路基板２０上で電気抵抗器２１に接続された表面実装用抵抗体２２からなる補助抵抗１５とで構成される試験単位回路部１６が示されている。
このような試験単位回路部１６が温度サイクル試験を受けるとき、補助抵抗１５は熱応力を生じ難く、検査対象回路１１に比較して充分に長い寿命を持つものが用いられる。この点で、表面実装用抵抗体２２は、１．０ｍｍ×０．５ｍｍの大きさのものを用いることが望ましい。このサイズの表面実装用抵抗体２２は、このタイプで最も小型であることから、熱膨張の影響を受け難く、長寿命である。表面実装用抵抗体２２に代えて、リード線を有するタイプの抵抗体あるいは回路基板２０と同一の熱線膨張係数を有する抵抗体を用いることができる。
また、各試験単位回路部１６の前記許容差が試験温度範囲の抵抗値変化分を含むように、その抵抗値が選定される。このような温度変化による抵抗値変化分を考慮することにより、試験単位回路部１６の正常及び異常時における並行試験回路１２の抵抗値変化量に温度変化の誤差を超える差分を生じさせることができる。
検査対象回路１１である電気抵抗器２１の異常の有無を確実に検出するために、補助抵抗１５である表面実装用抵抗体２２は電気抵抗器２１よりも耐久性に優れ、長寿命を示すものが用いられる。
また、電気抵抗器２１が、図５に示すように、抵抗器本体２１ａと、該抵抗器本体から伸長する一対のリード端子２１ｂとからなり、該リード端子が回路基板２０の配線への接合部分２１ｃで回路基板２０に接続されているとき、抵抗器本体２１ａの耐久性の試験では、接合部分２１ｃに抵抗器本体２１ａの耐久性よりも高い耐久性が要求される。例えば、高湿度における抵抗器本体２１ａの耐久性試験の場合、イオンマイグレーション等によるリード端子に関連する短絡が発生しない程度に接合部２１ｃを近傍の配線部と十分に離された位置に設けることで、接合部分２１ｃでの耐湿性を高めて該接合部分での耐久性を抵抗器本体２１ａのそれよりも高めることができる。
他方、電気抵抗器２１の接合部分２１ｃの高温試験の場合、接合部分２１ｃに比較して抵抗器本体２１ａにより高い耐久性が要求される。この場合、検査対象回路１１に、試験温度範囲が動作温度範囲となるような抵抗器本体２１ａを有する電気抵抗器２１が選定される。
前記した検査対象回路１１（１１−１〜１１−ｎ）を静電容量を有する回路で構成することができる。この回路は、正常な状態が開放状態で、故障などによって導通状態に至る回路例の一つである。
検査対象回路１１（１１−１〜１１−ｎ）がコンデンサなどの静電容量を持つ素子で構成される場合、検査対象回路１１（１１−１〜１１−ｎ）は、正常状態では、直流電源を有する抵抗測定器に対しては断線状態を示す。しかしながら、抵抗測定器１３に、例えばＬＣＲメータのように交流で計測する計器を用いることにより、静電容量の等価直列抵抗を計測することができる。このような静電容量は、短絡のような異常を生じると、その等価抵抗値が急激に低下する。
従って、電気抵抗器２１のような抵抗素子からなる検査対象回路１１とは逆に、静電容量を有する検査対象回路１１（１１−１〜１１−ｎ）からなる並行試験回路１２では、各検査対象回路１１が正常時には比較的高い抵抗値を示し、いずれかの検査対象回路１１（１１−１〜１１−ｎ）に異常が生じると、並行試験回路１２の抵抗値は急激に低下する。そのため、この抵抗値の変化を情報処理装置１４で処理することにより、電気抵抗器２１を有する検査対象回路１１（１１−１〜１１−ｎ）におけると同様に、検査対象回路１１（１１−１〜１１−ｎ）の異常の発生及びその個数を検出することができる。
検査対象回路１１（１１−１〜１１−ｎ）が静電容量を有する場合、各検査対象回路１１の等価直列抵抗値がこれに接続される補助抵抗１５（１５−１〜１５−ｎ）の抵抗値よりも充分に小さくなり、各試験単位回路部１６の合成抵抗値が等しくなり、しかも式（１）を満たすように、各補助抵抗１５（１５−１〜１５−ｎ）が選定される。
図６は本発明に係る他の異常検出方法を実施する他の異常検出装置を概略的に示すブロック図である。
図６に示す異常検出装置１１０は、実施例１におけると同様な複数の検査対象回路１１（１１−１〜１１−ｎ）を含む並行試験回路１１２の両端子１２ａ、１２ａの間の電気抵抗値を測定する抵抗測定器１３と、該抵抗測定器により得られた抵抗値データを処理するパーソナルコンピュータのような情報処理装置１４とを備える。
各検査対象回路１１（１１−１〜１１−ｎ）は、正常時に互いに異なる抵抗値を持ち、異常時に断線や回路の抵抗値が急激に上昇する前記したと同様な抵抗回路である。この抵抗回路に代えて、実施例２でも、正常な状態が開放状態で、故障などによって導通状態に至る前記した静電回路を適用することができるが、以下では、検査対象回路１１が抵抗体である例に沿って説明する。
各検査対象回路１１（１１−１〜１１−ｎ）は、図１に示した例におけると同様に、それぞれに直列に補助抵抗１５（１５−１〜１５−ｎ）が接続されている。互いに直列接続された各検査対象回路１１（１１−１〜１１−ｎ）及び補助抵抗１５（１５−１〜１５−ｎ）は、試験単位回路部１１６を構成し、該試験単位回路部の並列接続により並行試験回路１１２が構成されている。しかしながら、試験単位回路部１１６はそれぞれ異なる抵抗値を示すように、各補助抵抗１５（１５−１〜１５−ｎ）が選定されている点で、実施例１と異なる。
すなわち、全ての検査対象回路１１（１１−１〜１１−ｎ）が正常な状態では、各試験単位回路部１１６の合成抵抗は相互に異なるように、各検査対象回路１１（１１−１〜１１−ｎ）の抵抗値に応じて選定されている。
また、並行試験回路１１２の各試験単位回路部１１６のうち、ある一つの試験単位回路部１１６が異常であるときの並行試験回路１１２の第２の合成抵抗値Ｒ0′と、一つの前記試験単位回路部１１６に加えて他の一つの試験単位回路部１１６が異常を生じたときの並行試験回路１１２の第３の合成抵抗値Ｒ0′′と、測定器１３の許容差と試験単位回路部１１６の許容差との和で示される合計許容差αとの間に次式（２）
｜Ｒ0′−Ｒ0′′｜／（Ｒ0′＋Ｒ0′′）＞α …（２）
が成り立つように、設定されている。
式（２）は、並行試験回路１１２のうちの任意の一つの試験単位回路部１１６が異常を生じたとき、すなわち任意の一つの試験単位回路部１１６の検査対象回路１１（１１−１〜１１−ｎ）に異常が生じた場合に成り立つ。
試験単位回路部１１６の抵抗値が相互に異なり、しかも式（２）を満足するように、検査対象回路１１（１１−１〜１１−ｎ）の抵抗値に応じて、該各検査対象回路１１に接続される補助抵抗１５（１５−１〜１５−ｎ）の抵抗値を選定することで、並行試験回路１１２の抵抗値は、異常を生じる試験単位回路部１１６に応じて、異常を生じる前後での並行試験回路１１２の抵抗値変化量が異なる。そのため、情報処理装置１４で並行試験回路１２の抵抗変化量を検知することにより、後述するように、異常を起こした試験単位回路部１１６すなわち異常を起こした検査対象回路１１（１１−１〜１１−ｎ）を知ることができる。
検査対象回路１１（１１−１〜１１−ｎ）の一つに異常が生じると、並行試験回路１１２の抵抗値は、図２に示した例におけると同様に、変化する（Ａ−Ｂ）。この抵抗値の変化について、説明の簡素化のために、補助抵抗１５（１５−１〜１５−ｎ）が用いられない場合に沿って説明する。
例えば検査対象回路１１−１に異常が生じる前後での並行試験回路１１２の合成抵抗値の変化を考えると、この検査対象回路１１−１に異常が生じる前、すなわち総ての検査対象回路１１（１１−１〜１１−ｎ）が正常であるときの並行試験回路１１２の合成抵抗値Ｒ0は、図８に示すように、異常を生じる前の正常な検査対象回路１１−１の抵抗値Ｒxと、該検査対象回路１１−１が異常になった後の並行試験回路１１２′の合成抵抗値Ｒ0′との並列合成抵抗で示される。
従って、総ての検査対象回路１１（１１−１〜１１−ｎ）が正常であるときの並行試験回路１１２の合成抵抗値Ｒ0と、一つの検査対象回路１１（１１−１〜１１−ｎ）が異常を生じたときの並行試験回路１１２′の合成抵抗値Ｒ0′とを用いて、次式（３）から異常をじた検査対象回路１１の正常（１１−１〜１１−ｎ）な抵抗値Ｒxを求めることができる。
Ｒx ＝Ｒ0′・Ｒ0 ／（Ｒ0′−Ｒ0） …（３）
各検査対象回路１１（１１−１〜１１−ｎ）の抵抗値、すなわち補助抵抗１５が設けられている場合には検査対象回路１１（１１−１〜１１−ｎ）と補助抵抗１５（１５−１〜１５−ｎ）とから成る各試験単位回路部１１６の抵抗値は、相互に異なるように設定されていることから、基本的には、この抵抗値すなわち並行試験回路１１２の抵抗値の変化量を算出することができ、この変化量と後述するメモリ１７に格納された並行試験回路１１２の各抵抗変化量との比較により、いずれの検査対象回路１１（１１−１〜１１−ｎ）が異常を生じたかを知ることができる。以下、並行試験回路１１２に抵抗値変化が生じる毎に、前記したと同様な手順によって、順次異常を生じた検査対象回路１１（１１−１〜１１−ｎ）を特定することができる。
図９に示すように、各試験単位回路部１１６を検査対象回路１１（１１−１〜１１−ｎ）と補助抵抗１５（１５−１〜１５−ｎ）との並列回路で構成し、試験単位回路部１１６を相互に直列接続することによって並行試験回路１１２を構成することができる。この場合においても、各試験単位回路部１１６の抵抗値が相互に異なりかつ式（２）を満たすように、補助抵抗１５（１５−１〜１５−ｎ）が選定される。
図９に示した並行試験回路１１２では、例えば一つの検査対象回路１１−１が断線による異常を生じると、該検査対象回路を含む一つの試験単位回路部１１６の抵抗値は、補助抵抗１５−１との合成抵抗値から該補助抵抗１５−１の抵抗値に変化する。すなわち、異常を生じる検査対象回路１１−１を含む試験単位回路部１１６の異常を生じる前の抵抗値Ｒxと、その補助抵抗１５−１の抵抗値ｒXと、異常を生じる前後での検査対象回路１１−１を含む試験単位回路部１１６の抵抗変化量とは、次式（４）で示される関係を有する。
ＲIX＝ｒx 2／（Ｒx＋ｒX） … （４）
従って、式（４）の演算処理により、異常を生じた試験単位回路部１１６を特定することができる。
再び図６を参照するに、異常検出装置１１０のメモリ１７には、予め、各試験単位回路部１１６の検査対象回路１１（１１−１〜１１−ｎ）が異常を生じる前後での並行試験回路１１２のそれぞれの電気抵抗値の各変化量が、該変化量を与える異常な検査対象回路１１（１１−１〜１１−ｎ）を含む試験単位回路１１６を特定する情報に関連して格納されており、判定回路１８は、抵抗測定器１３による測定抵抗値の変化分とメモリ１７に格納された前記各変化量との差分を算出する演算処理部１８ａを有し、該演算処理部により求められた前記差分が前記合計許容差α内にあるとき、異常が生じた旨及び当該差分を与えた前記変化量についての前記試験単位回路部を特定する情報を前記表示部に表示させる。
すなわち、図６あるいは図８に示す例では、演算処理部１８ａは式（３）を実行し、図９に示す例では演算処理部１８ａは式（４）を実行することにより、並行試験回路１２の抵抗値変化から異常を生じた検査対象回路１１（１１−１〜１１−ｎ）を特定するための抵抗値を求め、この値をメモリ１７に格納された抵抗値データと比較することにより、異常を生じた検査対象回路１１（１１−１〜１１−ｎ）を特定し、その情報を出力部１８ｂから表示部１９に出力する。
また、メモリ１７に、それぞれの検査対象回路１１（１１−１〜１１−ｎ）が単独で異常を生じた場合から総ての検査対象回路１１に異常を生じた場合まで、異常を生じる各検査対象回路１１（１１−１〜１１−ｎ）の総ての組み合わせにおいて、それぞれの異常発生前後に対応した並行試験回路１２の抵抗値の変化量のデータを格納することができる。この場合、演算処理部１８ａの演算処理により求めた並行試験回路１２の抵抗値の変化量をメモリ１７に予め格納された並行試験回路１２の変化量データと比較することにより、異常を生じる複数の検査対象回路１１（１１−１〜１１−ｎ）をも特定することができる。
実施例２においても、各試験単位回路部１１６の前記許容差は試験温度範囲の抵抗値変化分を含むように考慮され、補助抵抗１５（１５−１〜１５−ｎ）は、検査対象回路１１（１１−１〜１１−ｎ）に比較して充分な耐久性を有するものが用いられる。
また、実施例１におけると同様、検査対象回路１１（１１−１〜１１−ｎ）に、実施例１で示したと同様な表面実装用抵抗体２２のような抵抗回路あるいは補助抵抗１５（１５−１〜１５−ｎ）の抵抗値よりも充分に小さな等価抵抗値を示す静電容量を適用することができる。
本発明に係る検出方法を実施する検出装置を概略的に示すブロック図である。 本発明に係る検出装置の抵抗測定器により測定される並行試験回路の抵抗変化の一例を示すグラフである。 図１に示した並行試験回路の他の例を示すブロック図である。 図１に示した並行試験回路のさらに他の例を示すブロック図である。 試験単位回路部の一例を示す概略図である。 本発明に係る他の検出方法を実施する検出装置を概略的に示すブロック図である。 異常を生じる前の並行試験回路と、異常を生じた検査対象回路及び該検査対象回路を含む並行試験回路との等価関係を示すブロック図である。 図６に示した検出装置における並行試験回路の他の例を示すブロック図である。 図６に示した検出装置における並行試験回路のさらに他の例を示すブロック図である。 従来の検出装置を示すブロック図である。 従来の他の検出装置を示すブロック図である。
符号の説明
１０、１１０ 異常検出装置
１１（１１−１〜１１−ｎ） 検査対象回路
１２、１１２ 並行試験回路
１３ 抵抗測定器
１５（１５−１〜１５−ｎ） 補助抵抗
１６、１１６ 試験単位回路部
１７ メモリ
１８ 判定回路
１８ａ 演算処理部
１８ｂ 出力部
１９ 表示部
２０ 回路基板
２１ａ 回路本体部分（抵抗器本体）
２１ｃ 接合部分

Claims (15)

  1. 複数の電気・電子部品または電気・電子回路からなる検査対象回路を、同時的に並行して異常の発生を検出する異常検出方法であって、
    正常時にほぼ等しい抵抗値を有する複数の前記検査対象回路と、
    前記検査対象回路と該検査対象回路に直列に接続して合成抵抗が等しくなるように選定した補助抵抗を組み合せて試験単位回路部とし、
    複数の前記試験単位回路部を互いに並列に接続して並行試験回路を設定し、
    前記並行試験回路の合成電気抵抗を抵抗測定器で測定したときに、前記試験単位回路部の全てが正常な状態での該並行試験回路の第１の合成抵抗値Ｒ 0 と、いずれか一つの該試験単位回路部が異常を生じたときの該並行試験回路の第２の合成抵抗値Ｒ 0 ′と、該抵抗測定器の測定許容差及び該試験単位回路部の設定許容差の和で求まる合計許容差αにより次式
    ｜Ｒ 0 ′−Ｒ 0 ｜／（Ｒ 0 ′＋Ｒ 0 ）＞ α
    が成り立つようにそれぞれの前記試験単位回路部を設定し、
    前記並行試験回路の電気抵抗値を検出することにより前記検査対象回路の異常の発生を検出することを特徴とする異常検出方法。
  2. 複数の電気・電子部品または電気・電子回路からなる検査対象回路を、同時的に並行して異常の発生を検出する異常検出方法であって、
    正常時にほぼ等しい抵抗値を有する複数の前記検査対象回路と、
    前記検査対象回路と該検査対象回路に並列に接続して合成抵抗が等しくなるように選定した補助抵抗を組み合せて試験単位回路部とし、
    複数の前記試験単位回路部を互いに直列に接続して並行試験回路を設定し、
    前記並行試験回路の合成電気抵抗を抵抗測定器で測定したときに、前記試験単位回路部の全てが正常な状態での該並行試験回路の第１の合成抵抗値Ｒ0と、いずれか一つの該試験単位回路部が異常を生じたときの該並行試験回路の第２の合成抵抗値Ｒ0′と、該抵抗測定器の測定許容差及び該試験単位回路部の設定許容差の和で求まる合計許容差αにより次式
    ｜Ｒ0′−Ｒ0｜／（Ｒ0′＋Ｒ0）＞ α
    が成り立つようにそれぞれの前記試験単位回路部を設定し、
    前記並行試験回路の電気抵抗値を検出することにより前記検査対象回路の異常の発生を検出することを特徴とする異常検出方法。
  3. 前記検査対象回路が異常時に断線あるいは抵抗値が急激に上昇する回路であって、
    予め、前記各試験単位回路部が異常を生じる前後での前記並行試験回路のそれぞれの抵抗値の変化量を異常であると仮想した前記試験単位回路部の個数に関係付けて求め、前記測定値が変化したとき該測定値の変化分を予め求められた前記各抵抗値の変化量と比較し、この比較に基づいて異常を生じた試験単位回路部の個数を特定することを特徴とする請求項１または２に記載の異常検出方法。
  4. 複数の電気・電子部品または電気・電子回路からなる検査対象回路を、同時的に並行して異常の発生を検出する異常検出方法であって、
    正常時に電気抵抗値を互いに異にする抵抗値を有する前記検査対象回路と、
    前記検査対象回路と該検査対象回路に並列に接続して合成抵抗に重み付を与え、合成電気抵抗が段階的に変化するように選定した補助抵抗を組み合せて試験単位回路部とし、
    複数の前記試験単位回路部を互いに直列に接続して並行試験回路を設定し、
    前記並行試験回路の合成電気抵抗を抵抗測定器で測定したときに、ある一つの 前記試験単位回路部が異常であるときの前記並行試験回路の第２の合成抵抗値Ｒ 0 ′と、該一つの試験単位回路部に加えて他の一つの前記試験単位回路部が異常を生じたときの該並行試験回路の第３の合成抵抗値Ｒ 0 ′′と、該測定器の許容差と該試験単位回路部の許容差との和で示される合計許容差αとの間に次式
    ｜Ｒ 0 ′−Ｒ 0 ′′｜／（Ｒ 0 ′＋Ｒ 0 ′′）＞ α
    が成り立ち電気抵抗値の段階的な変化が発生するようにそれぞれの前記試験単位回路部を設定し、
    前記並行試験回路で、前記各試験単位回路部が異常を生じる前後での抵抗値の変化量を、異常が生じたと仮想した該試験単位回路部に関係付けて記憶し、
    前記並行試験回路の合成電気抵抗を前記抵抗測定器で測定を行って、測定した合成電気抵抗に異常が生じたときは、測定した抵抗値の変化量と前記記憶している抵抗値の変化量を比較して、この比較に基づいて異常を生じたのがいずれの前記試験回路部であるかを判定することを特徴とする異常検出方法。
  5. 複数の電気・電子部品または電気・電子回路からなる検査対象回路を、同時的に並行して異常の発生を検出する異常検出方法であって、
    正常時に電気抵抗値を互いに異にする抵抗値を有する前記検査対象回路と、
    前記検査対象回路と該検査対象回路に直列に接続して合成抵抗に重み付を与え、合成電気抵抗が段階的に変化するように選定した補助抵抗を組み合せて試験単位回路部とし、
    複数の前記試験単位回路部を互いに並列に接続して並行試験回路を設定し、
    前記並行試験回路の合成電気抵抗を抵抗測定器で測定したときに、ある一つの前記試験単位回路部が異常であるときの前記並行試験回路の第２の合成抵抗値Ｒ 0 ′と、該一つの試験単位回路部に加えて他の一つの前記試験単位回路部が異常を生じたときの該並行試験回路の第３の合成抵抗値Ｒ 0 ′′と、該測定器の許容差と該試験単位回路部の許容差との和で示される合計許容差αとの間に次式
    ｜Ｒ 0 ′−Ｒ 0 ′′｜／（Ｒ 0 ′＋Ｒ 0 ′′）＞ α
    が成り立ち電気抵抗値の段階的な変化が発生するようにそれぞれの前記試験単位回路部を設定し、
    前記並行試験回路で、前記各試験単位回路部が異常を生じる前後での抵抗値の変化量を、異常が生じたと仮想した該試験単位回路部に関係付けて記憶し、
    前記並行試験回路の合成電気抵抗を前記抵抗測定器で測定を行って、測定した合成電気抵抗に異常が生じたときは、測定した抵抗値の変化量と前記記憶している抵抗値の変化量を比較して、この比較に基づいて異常を生じたのがいずれの前記試験回路部であるかを判定することを特徴とする異常検出方法。
  6. 前記試験単位回路部は静電容量を有し、該静電容量の等価抵抗値がこれに接続された前記補助抵抗の抵抗値よりも小さいことを特徴とする請求項１乃至５のいずれか一つに記載の異常検出方法。
  7. 前記補助抵抗は、前記検査対象回路に比較して充分な耐久性を有するように設定することを特徴とする請求項１乃至６のいずれか一つに記載の異常検出方法。
  8. 前記試験単位回路部の前記許容差は、試験温度範囲の抵抗値変化分を含む請求項１、２、４、５のいずれか一つに記載の異常検出方法。
  9. 前記試験単位回路部の前記検査対象回路は、回路本体部分と該本体部分から伸び、回路基板に接続される接合部分とを有し、前記接合部分と前記基板との接合部における耐久性は前記回路本体部分におけるそれよりも優れているように設定することを特徴とする請求項１、２、４、５のいずれか一つに記載の異常検出方法。
  10. 前記試験単位回路部の前記検査対象回路は、回路本体部分と該本体部分から伸び、回路基板に接続される接合部分とを有し、前記回路本体部分における耐久性は前記接合部分と前記基板との接合部におけるそれよりも優れているように設定することを特徴とする請求項１、２、４、５のいずれか一つに記載の異常検出方法。
  11. 複数の電気・電子部品または電気・電子回路からなる検査対象回路を、同時的に並行して異常の発生を検出する異常検出装置であって、
    電気抵抗値を測定する抵抗測定器と、メモリと、前記抵抗測定器により測定された抵抗値に基づいて前記検査対象回路に異常が生じたか否かを判定する判定回路と、表示部とを備え、
    前記検査対象回路は正常時にほぼ等しい抵抗値を有すると共に、異常時に断線あるいは抵抗値が急激に上昇する回路であって、
    前記検査対象回路と該検査対象回路に直列に接続して合成抵抗が等しくなるように選定した補助抵抗を組み合せて試験単位回路部とし、
    複数の前記試験単位回路部を互いに並列に接続して並行試験回路を設定し、
    前記試験単位回路部の全てが正常な状態での該並行試験回路の第１の合成抵抗値Ｒ 0 と、いずれか一つの該試験単位回路部が異常を生じたときの該並行試験回路の第２の合成抵抗値Ｒ 0 ′と、該抵抗測定器の測定許容差及び該試験単位回路部の設定許容差の和で求まる合計許容差αにより次式
    ｜Ｒ 0 ′−Ｒ 0 ｜／（Ｒ 0 ′＋Ｒ 0 ）＞ α
    が成り立つようにそれぞれの前記試験単位回路部を設定し、
    前記メモリには、前記各試験単位回路部が異常を生じる前後での前記並行試験回路のそれぞれの電気抵抗値の各変化量が、該変化量を与える異常な試験単位回路の個数に関連して格納されており、
    前記判定回路は、抵抗測定器による測定抵抗値の変化分と前記メモリに格納された前記各変化量との差分を算出する演算処理部を有し、
    前記並行試験回路の合成電気抵抗を前記抵抗測定器で測定して、前記演算処理部により求められた前記差分が前記合計許容差α内にあるとき、異常が生じた旨及び当該差分を与えた前記変化量についての前記試験単位回路の個数についての情報を前記表示部に表示させることを特徴とする異常検出装置。
  12. 複数の電気・電子部品または電気・電子回路からなる検査対象回路を、同時的に並行して異常の発生を検出する異常検出装置であって、
    電気抵抗値を測定する抵抗測定器と、メモリと、前記抵抗測定器により測定された抵抗値に基づいて前記検査対象回路に異常が生じたか否かを判定する判定回路と、表示部とを備え、
    前記検査対象回路は正常時にほぼ等しい抵抗値を有すると共に、異常時に断線あるいは抵抗値が急激に上昇する回路であって、
    前記検査対象回路と該検査対象回路に並列に接続して合成抵抗が等しくなるように選定した補助抵抗を組み合せて試験単位回路部とし、
    複数の前記試験単位回路部を互いに直列に接続して並行試験回路を設定し、
    前記試験単位回路部の全てが正常な状態での該並行試験回路の第１の合成抵抗値Ｒ 0 と、いずれか一つの該試験単位回路部が異常を生じたときの該並行試験回路の第２の合成抵抗値Ｒ 0 ′と、該抵抗測定器の測定許容差及び該試験単位回路部の設定許容差の和で求まる合計許容差αにより次式
    ｜Ｒ 0 ′−Ｒ 0 ｜／（Ｒ 0 ′＋Ｒ 0 ）＞ α
    が成り立つようにそれぞれの前記試験単位回路部を設定し、
    前記メモリには、前記各試験単位回路部が異常を生じる前後での前記並行試験回路のそれぞれの電気抵抗値の各変化量が、該変化量を与える異常な試験単位回路の個数に関連して格納されており、
    前記判定回路は、抵抗測定器による測定抵抗値の変化分と前記メモリに格納された前記各変化量との差分を算出する演算処理部を有し、
    前記並行試験回路の合成電気抵抗を前記抵抗測定器で測定して、前記演算処理部により求められた前記差分が前記合計許容差α内にあるとき、異常が生じた旨及び当該差分を与えた前記変化量についての前記試験単位回路の個数についての情報を前記表示部に表示させることを特徴とする異常検出装置。
  13. 複数の電気・電子部品または電気・電子回路からなる検査対象回路を、同時的に並行して異常の発生を検出する異常検出装置であって、
    電気抵抗値を測定する抵抗測定器と、メモリと、前記抵抗測定器により測定された抵抗値に基づいて前記検査対象回路に異常が生じたか否かを判定する判定回路と、表示部とを備え、
    前記検査対象回路は正常時にほぼ等しい抵抗値を有すると共に、異常時に断線あるいは抵抗値が急激に上昇する回路であって、
    前記検査対象回路と該検査対象回路に直列に接続して合成抵抗が等しくなるように選定した補助抵抗を組み合せて試験単位回路部とし、
    複数の前記試験単位回路部を互いに並列に接続して並行試験回路を設定し、
    前記並行試験回路の合成電気抵抗を抵抗測定器で測定したときに、ある一つの前記試験単位回路部が異常であるときの前記並行試験回路の第２の合成抵抗値Ｒ 0 ′と、該一つの試験単位回路部に加えて他の一つの前記試験単位回路部が異常を生じたときの該並行試験回路の第３の合成抵抗値Ｒ 0 ′′と、該測定器の許容差と該試験単位回路部の許容差との和で示される合計許容差αとの間に次式
    ｜Ｒ 0 ′−Ｒ 0 ′′｜／（Ｒ 0 ′＋Ｒ 0 ′′）＞ α
    が成り立ち電気抵抗値の段階的な変化が発生するようにそれぞれの前記試験単位回路部を設定し、
    前記メモリには、前記並行試験回路で前記各試験単位回路部が異常を生じる前後での抵抗値の変化量を、異常が生じたと仮想した該試験単位回路部に関係付けて格納し、
    前記判定回路は、前記抵抗測定器による測定抵抗値の変化分と前記メモリに格納された前記各変化量との差分を算出する演算処理部を有し、該演算処理部により求められた前記差分が前記合計許容差α内にあるとき、異常が生じた旨及び当該差分を与えた前記変化量についての前記試験単位回路部を特定する情報を前記表示部に表示させることを特徴とする異常検出装置。
  14. 複数の電気・電子部品または電気・電子回路からなる検査対象回路を、同時的に並行して異常の発生を検出する異常検出装置であって、
    電気抵抗値を測定する抵抗測定器と、メモリと、前記抵抗測定器により測定された抵抗値に基づいて前記検査対象回路に異常が生じたか否かを判定する判定回路と、表示部とを備え、
    前記検査対象回路は正常時にほぼ等しい抵抗値を有すると共に、異常時に断線あるいは抵抗値が急激に上昇する回路であって、
    前記検査対象回路と該検査対象回路に並列に接続して合成抵抗が等しくなるように選定した補助抵抗を組み合せて試験単位回路部とし、
    複数の前記試験単位回路部を互いに直列に接続して並行試験回路を設定し、
    前記並行試験回路の合成電気抵抗を抵抗測定器で測定したときに、ある一つの前記試験単位回路部が異常であるときの前記並行試験回路の第２の合成抵抗値Ｒ 0 ′と、該一つの試験単位回路部に加えて他の一つの前記試験単位回路部が異常を生じたときの該並行試験回路の第３の合成抵抗値Ｒ 0 ′′と、該測定器の許容差と該試験単位回路部の許容差との和で示される合計許容差αとの間に次式
    ｜Ｒ 0 ′−Ｒ 0 ′′｜／（Ｒ 0 ′＋Ｒ 0 ′′）＞ α
    が成り立ち電気抵抗値の段階的な変化が発生するようにそれぞれの前記試験単位回路部を設定し、
    前記メモリには、前記並行試験回路で前記各試験単位回路部が異常を生じる前後での抵抗値の変化量を、異常が生じたと仮想した該試験単位回路部に関係付けて格納し、
    前記判定回路は、前記抵抗測定器による測定抵抗値の変化分と前記メモリに格納された前記各変化量との差分を算出する演算処理部を有し、該演算処理部により求められた前記差分が前記合計許容差α内にあるとき、異常が生じた旨及び当該差分を与えた前記変化量についての前記試験単位回路部を特定する情報を前記表示部に表示させることを特徴とする異常検出装置。
  15. 前記試験単位回路部は静電容量を有し、該静電容量の等価抵抗値がこれに接続された前記補助抵抗の抵抗値よりも小さいことを特徴とする請求項１１乃至１４のいずれか一つに記載の異常検出装置。
JP2003328881A 2003-09-19 2003-09-19 電気回路のための異常検出方法及び異常検出装置 Expired - Fee Related JP4121923B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003328881A JP4121923B2 (ja) 2003-09-19 2003-09-19 電気回路のための異常検出方法及び異常検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003328881A JP4121923B2 (ja) 2003-09-19 2003-09-19 電気回路のための異常検出方法及び異常検出装置

Publications (2)

Publication Number Publication Date
JP2005091316A JP2005091316A (ja) 2005-04-07
JP4121923B2 true JP4121923B2 (ja) 2008-07-23

Family

ID=34458320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003328881A Expired - Fee Related JP4121923B2 (ja) 2003-09-19 2003-09-19 電気回路のための異常検出方法及び異常検出装置

Country Status (1)

Country Link
JP (1) JP4121923B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008089680A (ja) * 2006-09-29 2008-04-17 Brother Ind Ltd 画像形成装置及びその検査方法
JP6671891B2 (ja) * 2015-08-21 2020-03-25 学校法人 芝浦工業大学 電子部品試験装置、電子部品試験方法
CN113715767B (zh) * 2020-05-25 2022-10-04 华晨宝马汽车有限公司 用于探测车辆玻璃破碎的装置及车辆

Also Published As

Publication number Publication date
JP2005091316A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
CN103048607B (zh) 一种基于给定阈值的数控成品电路板性能退化测评方法
CN110595524B (zh) 传感器饱和故障检测
JP3816975B2 (ja) 製造欠陥分析装置
WO2008041678A1 (fr) Appareil de test de carte et procédé de test de carte
EP1039389B1 (en) Method and apparatus for adaptively learning test error sources to reduce the total number of test measurements required in real-time
JP4121923B2 (ja) 電気回路のための異常検出方法及び異常検出装置
KR20140146535A (ko) 기판검사장치
JP2012149914A (ja) プリント基板劣化検査装置および劣化検査方法
JP2015225040A (ja) 基板検査装置、及び検査治具
US20010028256A1 (en) Diagnostic apparatus for electronics circuit and diagnostic method using same
JP5018373B2 (ja) 抵抗測定装置および抵抗測定方法
JP5944121B2 (ja) 回路基板検査装置および回路基板検査方法
CN111103560B (zh) 传感器诊断设备和方法
CN110794290A (zh) 基板检测装置及基板检测方法
JP4417762B2 (ja) 回路配線検査方法およびその装置
JP4314096B2 (ja) 半導体集積回路検査装置および半導体集積回路検査方法
JP2001056354A (ja) 伝導性導線上の微細短絡による接触不良感知方法
KR20140009027A (ko) 기판 검사 장치 및 기판 검사 방법
JPH0275087A (ja) 磁気ラインセンサ
JP4967690B2 (ja) 接触検査装置
JP2006177765A (ja) アーステスター及びその接地抵抗測定方法
JPS63252271A (ja) 半導体検査装置
JPH10300823A (ja) プローバの点検方法
JP4911598B2 (ja) 絶縁検査装置及び絶縁検査方法
JP4107897B2 (ja) 回路配線検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080430

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140509

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees