JP3816975B2 - 製造欠陥分析装置 - Google Patents
製造欠陥分析装置 Download PDFInfo
- Publication number
- JP3816975B2 JP3816975B2 JP27795395A JP27795395A JP3816975B2 JP 3816975 B2 JP3816975 B2 JP 3816975B2 JP 27795395 A JP27795395 A JP 27795395A JP 27795395 A JP27795395 A JP 27795395A JP 3816975 B2 JP3816975 B2 JP 3816975B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- lead
- current
- voltage source
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【産業上の利用分野】
本発明は、広くは、自動的試験装置に関し、更に詳しくは、プリント回路板上で欠陥を有する接続を位置決めする方法及び装置に関する。
【0002】
【従来の技術】
プリント回路板(PCB)の製造においては、多数の電気的素子が回路板にはんだ付けされる。素子のプリント回路板への接続で欠陥を有するものが、完成したPCBにおける欠陥の大きなパーセンテージを占める。欠陥を有する素子もまた、完成したプリント回路板における欠陥の原因である。
【0003】
これらのタイプの欠陥に対して試験をするために、PCB製造業者は、PCBの欠陥を検出するために自動試験装置(以下では、テスタという)を伝統的に用いてきた。従来のテスタは、PCBを保持するための固定装置(フィクスチャ)を含む。この固定装置は、アレー状に配列された多数の導電性ピンから成る「ネイルのベッド」(bed of nails)を含み、ネイル・ベッド型固定装置と称することとする。PCBが固定装置内に置かれたときに、各ピンは、PCB上の特定の位置又は「ノード」に接触する。このようにして、テスタは、PCBに対して電気的に接触する。
【0004】
テスタは、信号源と測定デバイスとを含む。デジタル信号を発生する信号源もあるし、交流又は直流電圧又は電流を発生する信号源もある。測定デバイスは、同じタイプの信号を受信する。
【0005】
信号源と測定デバイスとは、スイッチング・ネットワークを介して、ピンに接続される。このようにして、種々の信号をPCB上の選択されたノードに印加することができ、選択されたノードにおいて信号が測定され得る。
【0006】
信号源と、測定デバイスと、スイッチング・ネットワークとは、制御回路に接続される。制御回路は、試験技術者によってプログラムされた試験を実行する。試験の最中には、テスタは、PCBの選択された部分に、信号を印加する。適切に機能しているPCBのこれらの信号に対する応答は、制御回路の中にプログラムされている。応答が測定され、測定された応答がプログラムされた予測の応答と一致しないときには、エラーが指示される。このテスタを用いることによって、適切に機能していない素子や素子の欠陥を有する接続に起因する欠陥が検出できる。
【0007】
近年では、電子素子の製造における品質管理が増加してきた。また、新しい検査技術によれば、PCB上に取り付けるのに先立って欠陥のある素子を除去することができる。その結果として、欠陥を有する素子に関してPCBを試験することの重要性は低下している。むしろ、製造業者は、PCBの試験を、ある場合には、素子の接続に欠陥があるものを探すことだけに限定することを選択している。素子の適切な動作は問題にせずに、素子の接続における欠陥だけを検出するテスタは、「製造欠陥分析装置」と称されている。
【0008】
製造欠陥分析装置の幾つかでは、半導体電子素子は該素子とグランドとの各リード線の間にダイオードを形成するような態様で構成されているという事実を利用している。これらのダイオードは、このデバイスの通常の動作の間には、逆バイアスがかけられ、よって非導通である。しかし、その存在によって、適切に接続された素子においては、導通経路の形成が可能になる。その導通経路を検出することによって、リード線が適切に接続されていることが確認できる。
【0009】
米国特許第4779041号(Williamson)は、半導体素子の1つのリード線に接続されるべきPCB上のノードに電流を与え、そのリード線に付随する寄生ダイオードに順バイアスをかける。次に、そのノードでの電圧が、測定される。測定された電圧は、ダイオードの両端での電圧降下と半導体素子の物質に亘る電圧降下とを加えたものを反映しているはずである。同時に、より大きな電流がこのデバイスの第2のリード線に接続されるべきノードに加えられる。この電流もまた、基板を流れ更に大きな電圧降下を生じるはずである。この両方のリード線がPCBに適切に接続されている場合には、電圧の増加が第1のリード線において測定されるはずである。電圧の増加が観測できない場合には、リード線の少なくとも一方がPCBに接続されていないことを示す。
【0010】
この試験のアプローチには、幾つかの短所がある。第1に、PCB上の各ノードは、複数のデバイスのリード線に接続されることが多い。試験されているリード線に加えられた電流は、実際には、同じノードに接続されたすべてのリード線に共有されることになる。結果として、試験されているリード線を流れる電流は、著しく減少し、よって、測定される信号は比較的小さくなる。小さな測定された信号は、ノイズに起因する誤った測定の可能性を増大させ、そうでなければ、高価な測定装置を必要とする。
【0011】
従来技術の方法の第2の短所は、試験のために電流が加えられる2つのノードがその回路板の別の素子を介して相互に接続されている場合に生じる。ある素子では、一方のリード線に加えられた電流は、他方のリード線における電圧変化を生じさせる。この場合には、従来技術の方法では、リード線が適切に接続されているかどうかとは無関係に、第2の素子を介して結合される信号によって、両方のリード線が回路板に適切に接続されていると表示される。誤った読み取りを回避するために、「ガーディング」と呼ばれる技術を用いなければならない。このガーディングによって、プリント回路板上の2つのノードの間の接続は接地され、それによって、第2のリード線に加えられた電流が第1のリード線での電圧に影響し得る方法は、試験されているデバイスを介してとなる。しかし、ガーディングが常に可能であるとは限らない。たとえば、第1及び第2のリード線の間の接続が1つの抵抗を介するものである場合には、ガーディングは効果を発揮しない。また、非常に小さな信号レベルが関係している場合には、ガーディングが有効でないことがある。更に、ガーディングは、プリント回路板を分析しどの素子のどのリード線が各測定を行うために接地されなければならないかを判断するのに複雑なプログラム発生器を必要とする。そのようなプログラムは、遅く不正確であることが多い。結果として、試験技術者は、これらのプログラムの提供するガーディング方式を手でチェックして適切な変更を施さなければならない。この問題は、PCB上のすべての素子のすべてのリード線について試験をしなければならない製造欠陥分析装置では、深刻である。
【0012】
ほとんどのPCBでは各ノードに複数の電気的素子が接続されていることにより、別の問題が生じる。試験電流が第2のノードに加えられるときに、第1のノードにおいて誘導される電圧は、試験の行われている部分の基板を流れる電流と、その部分を接地するPCB上のトレースを流れる電流と、に関係する。他の素子が第2のノードに接続されると、電流がPCB上のトレースに流れる。この電流は、試験に用いられる第1のノードにおいて検出され得る電圧を誘導する。よって、第2のリード線がPCB又はデバイスに適切に接続されていない場合には、誤信号が生じ得る。
【0013】
もう1つの問題は、従来技術のアプローチでは、2つの電流信号を独立に提供するテスタが必要になる。多くの市販のテスタは、この能力を有していない。
【0014】
欧州特許出願0 575 061 A1(Alexander)では、半導体素子における寄生ダイオードを利用している。この欧州特許出願では、半導体素子の電力及び接地ピンが、基準電圧に接続されている。交流電圧が、別のピンに印加される。すべてのピンが適切に接続されている場合には、印加された電圧は、ダイオードを逆バイアスし、電流が半導体素子の内部を流れる。この電流は、素子の上に置かれたプローブによって間接的に感知される。
【0015】
このアプローチは、プローブが試験される素子の上に設置されることを要求するという問題を有する。そのような構成は、テスタの設計を複雑にする。特に、通常は容易に入手できる素子であるネイル・ベッド型固定装置を、プローブを保持しそのプローブへの電気的接続を備えるように修正しなければならない。更なる問題が、部品の上に複数の接地及び電力源帰路がある場合に生じる。これらの複数の帰路は、既に非常に小さい信号のレベルを低下させるからである。
【0016】
【発明の概要】
以上を念頭に置くと、本発明の目的は、試験対象であるPCBの上で保持装置への付加的な固定を必要とせずに、開回路を検出する単純な製造欠陥分析装置を提供することである。
【0017】
本発明の更なる目的は、市販のテスタの中にプログラム可能な製造欠陥検出方法を提供することである。
【0018】
本発明の更なる方法は、PCBの上に設置される素子や試験のために選択されるノードのタイプとはおおむね独立の製造欠陥を検出する正確で信頼性の高い方法を提供することである。
【0019】
以上の及びそれ以外の目的は、電力源とPCB上の選択されたノードの間に接続され得る電流メータとを有するテスタにおいて達成される。本発明の方法によれば、電圧源は、1つの素子の2つのリード線に接続され、電圧源を流れる電流が測定される。同じ電圧源と電流メータとは、また、同じ2つのリード線に個別に接続され、電流が測定される。これらの測定値から、リード線の間の共通の抵抗の指標が計算される。この共通の抵抗値が所定の範囲内にある場合には、半導体素子の2つの選択されたリード線と接地リード線とは、PCBに適切に接続されていると判断される。本発明の1つの実施例では、この方法が、市販のネイル・ベッド型のテスタをプログラムすることによって実行される。
【0020】
本発明の別の実施例では、2つの異なる電圧源が、別個の複数のリード線に与えられる。1つだけの電圧源がリード線を駆動する場合と両方の電圧源がリード線を駆動する場合との1つのリード線への電流の差が測定される。測定された電流差は、両方のリード線の適切な接続の指標として用いられる。
【0021】
本発明の別の特徴によれば、製造欠陥分析装置が、信号の小さな変化を正確に測定できる回路を用いて実現される。この回路は、サンプル・ホールド回路に接続された入力を有する差動増幅器によって実現される。スイッチが、入力信号を、最初に、サンプル・ホールド回路に接続し、次に、直接に、差動増幅器の第2の入力に接続する。
【0022】
【実施例】
図1は、本発明による製造欠陥分析装置として動作するようにプログラムされ得るテスタ100を示す。図1は、テスタ100に取り付けられた固定装置104に設置されたプリント回路板(PCB)102を示している。固定装置104は、従来のネイル・ベッド型の固定装置であり、複数のネイルないしピン106を含む。
【0023】
PCB102は、多数の半導体素子108を有する。素子108のリード線109は、正しく製造された回路板では、PCB102上の導電性トレースに、はんだ付けされている。ピン106は、試験信号を印加し又は印加された試験信号への応答を確認する目的で、これらの導電性トレースに接触する。
【0024】
ピン106は、スイッチング・ネットワーク114を介して、信号源116と信号受信装置118とのどちらか一方に接続される。信号源116は、適切な時間に試験信号を提供する。同様に、信号受信装置118は、適切な時間に信号を受信し、その信号をプログラムされた予測値と比較する。試験コントローラ120は、制御信号を、信号源116、信号受信装置118及びスイッチング・ネットワーク114に提供し、任意の時間にどの信号がどのピン106に印加されるか、また、任意の時間にピン106の中のどれがどの信号受信装置118に接続されるかを制御する。
【0025】
テスタ100の動作は、制御ステーション112を介して、人間であるユーザによってプログラムされる。制御ステーション112は、デジタル・バス等を介して、信号源116、信号受信装置118及び試験コントローラ120に接続され、これらの構成要素に制御情報を与える。
【0026】
制御ステーション112は、キーボードやディスプレイ端末など(図示せず)のユーザ・インターフェースを備えた汎用コンピュータである。ディスク・ドライブ(図示せず)などのデータ記憶装置も含まれる。試験プログラムがこれらのデバイスに記憶されており、コンピュータ内のプロセッサによって実行される。制御ステーション112は、また、試験の最中に発生されたデータを受け取り、それを人間であるオペレータにとって便利なフォーマットで表示する。
【0027】
好適実施例においては、テスタ100は、たとえば、米国カリフォルニア州ウォルナット・クリークのテラダイン社の製造によるZ1800、又は、他の製造業者によって販売される同等な製品などの、市販の回路板テスタである。しかし、本発明の長所は、その簡潔性(シンプルさ)である。本発明の方法による試験を行うためには、必要であるのは、信号源116が1つの電圧源を含み信号受信装置118が1つの電流測定回路を含むことだけである。別個の試験コントローラ120は、本発明では必須でない。制御ステーション112は、信号源116の内部の電圧源、信号受信装置118の内部の電流メータ、及びスイッチング・ネットワーク114を直接に制御することもできる。
【0028】
次に図2〜図4に移ると、テスタ100のプログラミングが更に詳細に記載されている。図2は、半導体素子108の一部と等価な電気回路を示す。3本のリード線109(1)、109(2)、109(3)が示されている。リード線109(3)は、素子108の接地リード線である。すべての信号リード線は、通常の半導体素子では、半導体基板を介して接地されている。この接続は、ダイオードD1又はD2と抵抗RSとを介するように示されている。RSは、基板自体の抵抗の全体とピンと接地との間の経路に付随するそれ以外の抵抗とを表している。
【0029】
図2〜図4は、半導体素子108の内部の回路の他の部分は示していない。しかし、典型的な半導体素子が、その素子に機能を提供する多数のトランジスタ又はそれ以外のデバイスを含むことは理解されよう。これらの付加的な素子は、本明細書で述べる試験方法に影響を与えないので、図示されていない。本明細書に記載される方法論によれば、プリント回路板上に取り付けられる素子のタイプとは無関係に、製造上の欠陥を検出することができる。
【0030】
試験の第1のステップでは、電圧源V1がリード線109(1)とリード線109(3)との間に接続される。図1から分かるように、信号源116は、スイッチング・ネットワーク114を介して、PCB102上の導電性トレース110に接触するピン106の1つに接続される。導電性トレース110は、所望のリード線が接続されるべきものとして選択される。ここでは、リード線が接続されるべきトレースへの接続を、そのリード線に接続すると称する。しかし、この試験の1つの目的は当該リード線が実際にそのトレースに接続されているかどうかを決定することである。同様に、図2〜図4は、接続は直接にリード線109になされていることを示しており、その接続が断絶している可能性は反映されていない。
【0031】
電圧源V1は、好ましくは、−0.1Vと−5Vとの間の出力電圧を有する。更には、−0.7Vと−1.2Vとの間の電圧を有するのが好ましい。しかし、用いられる厳密な電圧は、試験の対象であるデバイスのタイプに依存して変動し得る。この電圧レベルは、好ましくは、10mAから1Aの範囲の電流に対しては0.01%の範囲内で一定であり、それによって、種々の素子からの複数のリード線を同じノードに接続することができて試験の間は電流をすべてシンクすることが可能になる。電圧源V1は、ダイオードD1とダイオードD2とに順バイアスをかける極性をもって接続される。
【0032】
電流メータ202は、電圧源V1と直列に接続される。電流メータ202は、好ましくは、電圧源V1からの電流を示すデジタル出力信号を生じる。電流メータ202は、好ましくは、少なくとも10mAから1Aの範囲を有し、この範囲に亘って10マイクロアンペアごとに分解するのに十分な精度を有する。
【0033】
図2に示した第1の測定では、リード線109(1)とリード線109(2)とが相互に接続されている。この構成によって、電流I1が測定され、その値が記録される。
【0034】
図3は、この試験の次のステップを示す。図3では、電圧源V1と電流メータ202とが、リード線109(1)とリード線109(3)との間で直列に接続されている。電流I2が測定され、記録される。
【0035】
図4は、この試験の次のステップを示す。このステップでは、電圧源V1と電流メータ202とが、リード線109(2)とリード線109(3)との間で直列に接続されている。電流I3が測定され、記録される。
【0036】
いったん、3つの電流I1、I2、I3が測定されると、リード線109(1)及び109(2)とグランドとの間の共通の抵抗が計算できる。この計算された抵抗をRSとする。測定された値は、制御ステーション112に提供され、そこで、計算を行うコンピュータ・プログラムが実行される。共通の抵抗を計算するのに必要な方程式は、I1を計算するのには、オームの法則を図2の回路に適用することによって導かれる。すなわち、
【数1】
I1=(V1−VD)/(R1||R2+RS)
ここで、R1及びR2は、それぞれ、リード線109(1)、109(2)の中への差動モードの抵抗であり、記号R1||R2は、抵抗が並列であることを意味する。VDは、順バイアスをかけたダイオードの両端での電圧降下である。
【0037】
この方程式は、次のように書き直すことができる。すなわち、
【数2】
RS={(V1−VD)−I1(R1||R2)}/I1
図3及び図4の構成に関してなされる測定によって、R1及びR2を測定された値によって表現することが可能になる。すなわち、
【数3】
I2=(V1−VD)/(R1+RS)
【数4】
I3=(V1−VD)/(R2+RS)
であり、これらは、次のように書き直すことができる。
【0038】
【数5】
RS={(V1−VD)−I2RS)}/I2
【数6】
RS={(V1−VD)−I3RS)}/I3
以上の方程式から、RSは、次のように表現できる。
【0039】
【数7】
RS=V1(I2+I3−I1)/2I2I3
この方程式は、RSが(R1+R2)よりもはるかに小さい場合に有効である。この条件は、R1及びR2はダイオードの抵抗を表しRSは半導体物質の抵抗を表すので、通常は成立している。
【0040】
この最後の方程式は、電流の測定値と印加された電圧とだけによって表現されている。RSは、したがって、この方程式を用いて計算され得る。
【0041】
RSの値を実際に計算する必要はない。電流の差である(I2+I3−I1)が物質の抵抗の十分な指標であり、RSの実際の値をオームで計算する必要はない。以下の記述では、電流の差である(I2+I3−I1)もまた、RSと称することにする。図1のテスタでは、RSの計算は、制御ステーション112において行われる。
【0042】
リード線109(1)とリード線109(2)とがPCBに適切に接続されているかどうかを判断するためには、RSの計算値をその測定に対する既知の適切な値の範囲と比較する。既知の適切な値は、典型的には、正しく組み立てられていることが分かっている回路板上で、測定を反復することによって、決定される。測定された電流差が予測値の範囲よりも著しく低い場合には、リード線109(1)、109(2)、又は109(3)の中の1つがPCBに適切に接続されておらず、エラーが指示される。典型的には、既知の適切な値の約3分の1の値がスレショルドとして用いられる。
【0043】
試験されているリード線がPCB上の他の素子に接続されているときには、試験されているリード線が接続されているノードから流れる電流が存在することが理解できるだろう。これらの電流は、図2〜図4では、IL1、IL2として示されている。これらの電流は、試験技術の精度には影響しないが、その理由は、測定された電流の差がリード線109(1)、109(2)の間の物質を介しての共通抵抗にだけ比例するからである。
【0044】
PCBを試験するには、各素子のリード線を対として試験のために選択することが必要である。各リード線は、少なくとも1つの対に含まれていなければならない。回路板の全体を試験するために、スイッチング・ネットワーク114は、最初に、リード線の1つの対を試験するように構成されている。電流の測定が行われて、ピンの間の共通抵抗が計算され、予測値と比較される。エラーが存在する場合には、任意の適宜の態様で報告される。試験は、次に、別の対を選択することによって先に進み、PCB上のすべてのリード線が対に含まれるまで試験は継続される。
【0045】
試験対象のPCB上に半導体集積回路以外の他の素子が存在する場合には、従来型の回路内試験技術に従って試験される。抵抗やコンデンサなどの素子の適切な接続を確認する試験技術は、広く知られている。
【0046】
上述した素子試験方法は、接地リード線と共にリード線を対で選択することに関する。PCBを試験する際には、試験技術者は、通常は、「ネット・リスト」と呼ばれるものへのアクセスを有する。ネット・リストは、どのリード線が相互に接続されているか、すなわち同じネット上にあるかどうかを記載したものである。PCB上の1つのネットは接地ネットであり、それによって、各素子のどのリード線が接地されているかを知ることができる。試験に用いられるリード線の対はランダムに選択し得るが、その理由は、本発明による試験方法が、素子上のリード線の任意の対に対して機能するからである。しかし、「学習モード」を用いることが望まれることもある。学習モードでは、既知の適切なPCBが試験用固定装置内に置かれ、リード線の対に対する測定が、試験で用いられるリード線対が作成されるまで、行われる。
【0047】
リード線対のこのリストは、可能な限り短いことが好ましく、それによって、試験を迅速に完了することができる。また、選択された対によって、試験が可能な限り正確でなければならない。試験を可能な限り正確にすることができるような対の選択には幾つかの方法がある。1つの方法は、比較的高い電流差(I2+I3−I1)を生じる対だけを選択することである。こうすることにより、測定は、ノイズによる影響を受けにくくなる。また、最初の測定が失敗である場合には、1本のリード線を試験するのに複数の対を用いることもできる。これにより、スプリアス信号又はPCB上の素子における偏差に起因する欠陥は報告されなくなる。試験を更に正確にする更なる方法は、ピンの各対に対して、そのピンの対を最も正確に試験する電圧レベルを学習することである。試験をより正確にする更に別の方法は、ネット上の他の素子が誤った正の信号を生じないことを保証することである。
【0048】
図5及び図6は、学習モードの間のテスタ100(図1)の動作の流れ図を示す。この2つの図は一体であるが単に便宜的に2つに分離されており、記号Bの箇所で連続する。プログラムは、ネットリストから既知の適切なPCB上の素子の1つを選択することによって、ステップ302で開始する。ステップ304では、選択された素子の上の1本の信号リード線が選択される。ステップ306では、素子上の第2のリード線が選択され、先にステップ304で選択されたリード線と対を生じる。
【0049】
ステップ308では、選択された対に対する電流差(I2+I3−I1)が測定される。その測定方法は、図2〜図4に関して上述した通りである。
【0050】
ステップ310では、測定された電流差が、試験での使用に適切な範囲と比較される。典型的な回路板では、この範囲は、好ましくは、1μAから10μAである。測定された電流差が受け入れ可能な範囲内であれば、このリード線の対はリード線対のデータベースに加えられる。
【0051】
次はステップ314に進む。ステップ304で選択されたリード線と対にできる信号リード線が更にある場合には、別のリード線がステップ306で選択される。ステップ308及びステップ310が、更に、指示があればステップ312が、反復される。
【0052】
最初に選択されたリード線と対を作ることのできるリード線がない場合には、ステップ316に進む。対の第1のリード線としてまだ用いられていない素子上のリード線が更にある場合には、ステップ304に戻る。ステップ304で、新たなリード線が対の第1のリード線として選択される。ステップ306、308、310、312が、更に、必要であれば314が、反復され、データベースに更なるリード線対を加える。
【0053】
1つの素子上のすべてのリード線が対になると、ステップ318に進む。ネット・リストに更に素子が記載されている場合には、ステップ302に戻り、そこで別の素子が選択される。このプロセスは、所望の範囲における共通モードの抵抗値を有する可能なすべての対が識別されるまで、反復される。
【0054】
流れ図は図6に進み、図5から継続するこの図では、図5におけるプロセスのステップによって作成されたデータベースから、試験において用いられたリード線の対を選択するのに必要なステップを示している。ステップ320では、1つの素子がネット・リストから選択される。
【0055】
ステップ322では、選択された素子が別の素子に並列に接続されているかどうかを判断する。2つの素子が並列に接続されているとは、一方の素子の2以上のリード線が他方の素子の2以上のリード線に接続されていることである。配列接続の例は、アドレス・バスに接続されたチップである。アドレス・バスは、16の別々の信号線を有し得る。各信号線は、そのバスに接続された各素子の1つのリード線に至る。素子U1及びU2が共にそのバスに接続されている場合には、素子U1のリード線L1、L16は、バスの複数の線に接続されている可能性があり、他方で、U2のリード線L17、L32もバスの複数の線に接続されている可能性がある。よって、U1のリード線L1〜L16は、それぞれが、U2のリード線L17〜L32の中の1つに接続されている。
【0056】
本発明による試験のためには、他の素子と共有された線に接続されている組からリード線対を選択することは望ましくない。たとえば、素子U1のリード線L1、L2は、素子U2のリード線L17、L18に接続されている。リード線L1、L2が試験のための対として選択され試験の結果として適切な接続であると判断されたとしても、U1上のL1、L2は適切に接続されているので、又は、U2上のL17、L18は適切に接続されているので、このテストが正しい接続を報告しているかどうかは判断できない。したがって、U1を試験するためにL1、L2を選択しても、エラーを発見できない。
【0057】
ステップ322で判断されたように、選択された素子への並列接続が存在する場合には、ステップ324に進む。ステップ324では、一意的(ユニーク)なリード線が識別される。一意的なリード線とは、当該素子上の別のリード線と対を作ることができその両方が別の素子上のリード線には接続されていないリード線である。上述の例では、素子U1のリード線L17は、素子U2には接続されていないならば、試験のためにリード線L1〜L16と対を作ることのできるユニークなリード線である。
【0058】
次にステップ326に進み、ここでは、分離した(disjoint)対が選択される。分離した対とは、最大で、1つよりも多くの対を作るリード線を有さないリード線対である。たとえば、1つの素子が10の信号リード線を有する場合には、これらのリード線は5つの分離した対にグループ分けできる。しかし、この素子が別の素子と並列に接続されている場合には、1つの一意的なリード線を、複数の対がその一意的なリード線を共有するように、複数の対で用いる必要がある。同様に、ステップ310(図5)での判断の結果として、分離した対を作成するのに必要な対は、ピンの対のデータベースには含まれていない可能性がある。しかし、選択されたピンの対の組は、可能な限り小さな重複で対を選択することによって、最小化できる。
【0059】
次にステップ328に進む。いったん対の組が選択され素子上のすべてのリード線が試験されると、一次的な対による試験が故障を指示している場合には、二次的な対が試験に用いられる。たとえば、リード線L1、L17が一次的な対として用いられたとする。この対が、試験の結果として、エラーがあるとの指示を生じた場合には、リード線L1、L17を含む他の二次的な対が試験される。この付加的な試験によって、実際にはエラーは存在しないとか、又は、エラーは当初の一次的な対におけるリード線の1つに限定されることがわかる。好適実施例では、6つの二次的な対が選択されている。
【0060】
選択された素子が他の素子と並列に接続されていない場合には、ステップ330に進む。ステップ330では、分離した対が選択される。ステップ330は、ステップ326と、ステップ330では一意的な対を用いることについて考える必要がない点を除いて、同一である。次にステップ332に進み、ここでは、二次的な対が選択される。ステップ332は、一意的な対を用いることについて考える必要がない点を除いて、ステップ328に類似する。
【0061】
いったん二次的な対が選択されると、ステップ334に進む。ステップ334では、更なる素子が存在しない場合には、ステップ320に戻り、そこで別の素子が選択される。分離した二次的な対を選択するプロセスは、すべての残りの対について継続される。
【0062】
試験を行うための対がいったん選択されると、ステップ336に進む。試験で用いられるリード線の第1の対が選択される。これらのリード線は、図2〜図4に示されるように、電圧源と電流メータとに接続される。第1の電圧が回路に印加され、電流が測定される。次に、電圧を上昇させ、更に電流を測定する。
【0063】
ステップ340では、印加された電圧と測定された電流とが比較される。電流が電圧の上昇に伴って実質的に線形に増加していない場合には、印加された電圧が、ダイオードD1及びD2のターンオン電圧に近いか又はそれよりも低いことを示している。第1の電圧がダイオードのターンオン電圧に近い場合には、電流は、電圧よりもはるかに大きなパーセンテージで増加しなければならない。そのような場合には、更に高い電圧を試験のために用いることが推奨される。そうでなければ、試験に用いた電圧源における僅かな変動が、誤った結果を生じさせ得る。したがって、ステップ340で電流の非線形の増加が検出される場合には、ステップ342に進み、そこで、そのリード線対に関しては更に高い電圧が用いられるべきであるという指示が記憶される。
【0064】
この更に高い電圧を所定の値にし得る。また、この更に高い電圧を適合的に選択し得る。適合的に電圧を選択するために、当初の電圧をゼロ又は非常に低い値に選択することができる。次に、電圧を小さなステップで、電流の非線形な増加が観測されるまで上昇させることができる。電流のこの非線形な増加は、ダイオードのブレークダウン電圧に達していることを示している。次に、電圧をこのブレークダウン電圧の僅かに上まで増加させ得る。電圧は、電圧源の予測される可変可能性よりも大きな値だけブレークダウン電圧よりも高く設定されるべきである。しかし、試験を行っている素子を損傷し得る電流を生じるほどの高い値に、電圧を設定してはならない。
【0065】
次にステップ344に進み、そこでは、更なる対がチェックされる必要があるかどうかが判断される。更に対が残っている場合には、ステップ336に戻り、別の対が選択されてプロセスが反復される。
【0066】
以上で本発明の好適実施例を説明してきたが、種々の別の実施例も可能であることは、当業者には明らかであろう。たとえば、図7は、2つのリード線の間の共通モード抵抗の値を示す電流を測定する別の方法を示している。図7には、リード線109(1)に接続された電流メータ406が示されている。電圧源404は、電流メータ406と直列に接続されている。電流源404がオンされると、第1の電流が測定される。次に、電圧源402が、リード線109(2)に接続される。両方の電圧源402、404が共にオンされると、電流が、再びメータ406によって測定される。電流の変化が共通モード抵抗を示す。電流の変化が、リード線109(1)、109(2)、109(3)が適切に接続されていることを示す。
【0067】
電圧源402、404の電圧レベルは、固定することもできるし、上述の技術の1つに従って変動させることもできる。多くのタイプの集積回路について、電圧源404に関しては0.9V、電圧源402に関しては1.2Vが適切であることがわかっている。
【0068】
図7に示した方法は、図2〜図4に示した方法よりも、測定の回数が少なく計算量も少なくてもよいという長所を有している。したがって、回路板の試験をより迅速に行うのに用いることができる。逆に、図7の方法は、正確に測定し得る信号レベルのために、2つの別個の電圧源を必要とする。
【0069】
試験速度と精度とを高めるためには、図8の回路が用いられる。その回路は、信号の変化を正確に測定する。図8は、電流メータ406などのメータを代替し、また、2つの異なる測定から電流差を別個に計算することを不要にする回路を示している。
【0070】
図8の回路は、信号センサを含む。電流信号の変化を感知するためには、信号センサは、抵抗又は磁気ピックアップであり得る。バッファ増幅器又はそれ以外の標準的な技術もまた用いられ得る。電圧信号の変化を測定する際には、信号センサは除くことができる。
【0071】
信号センサ502によって生じる電圧信号は、スイッチ504に至る。当初は、スイッチ504は、信号センサ502を、サンプル・ホールド回路506に接続するように構成される。サンプル・ホールド回路506は、第1回目の信号のレベルを記憶する。
【0072】
スイッチ504は、次に、信号センサ502を差動増幅器508の第1の入力に接続するように切り替えられる。差動増幅器508の第2の入力は、サンプル・ホールド回路506に接続されている。このようにして、サンプル増幅器508は、入力信号が変化した量を計算する。この値は、アナログ・デジタル・コンバータ510によってデジタル形式に変換される。このデジタル値は、直接に制御ステーション112に与えられ得る。上述のように変化を測定しこれらの測定値を試験対象の回路への電圧源の接続に関して調整するのに必要な制御信号は、明示的には示されていない。そのような制御手段が必要であり標準的な設計慣行に従って実現され得ることは理解されよう。
【0073】
更に、別の変更も可能である。たとえば、3回の電流測定がなされることが既に説明されている。この測定を行う順序が結果に対して意味をもたないことは理解されよう。更に、2つのリード線を用いて共通モードの抵抗値測定をすることが説明された。任意の数のピンを用いることができる。また、好適実施例で用いられる電圧源の精度は所与である。この精度は、本発明にとって重要ではなく、電圧源の精度が劣れば、試験の結果の精度も低下するだけである。また、電圧源は一定である必要はない。電圧源の変動が予測できて電流測定をその電圧源の変化に比例してスケーリングできれば、正確な結果が達成できる。同様のことは、試験に用いられる電流メータの精度に関しても当てはまる。メータの精度が劣る場合には、既知の信号処理技術を用いて、試験をより正確にすることができる。たとえば、測定する前に信号を増幅し、測定プロセスにおける不完全性の効果を減少させることができる。また、測定エラーの効果は、複数の電流測定を行いその平均を取ることによって減少させ得る。
【0074】
また、PCBに逆向きに挿入された素子を識別する技術もある。素子が対称的でない場合には、その素子が逆向きに挿入され試験されたすべての対が開回路を示すならば、その接地リード線は、予測される位置にないことになる。素子が対称的であれば、逆向きに挿入されているとしても、接地リード線への接続はなされる。しかし、各ピン対で測定された予測される共通モード抵抗値を記憶することによって、PCB上で組み立てられる各素子のプロフィールを作成できる。素子が逆向きに挿入されている場合には、測定された共通モードの抵抗値は、その素子のすべてのリード線は接続されているが記憶されたプロフィールには合致しないことを示し得る。このようにして、逆向きに挿入された対称的なチップを検出できる。
【0075】
したがって、本発明は、冒頭の特許請求の範囲によってのみ画定されるべきである。
【図面の簡単な説明】
【図1】本発明を利用するようにプログラムし得るテスタのブロック図である。
【図2】試験の最中のある時点で形成される等価回路の回路図である。
【図3】試験の最中のある時点で形成される等価回路の回路図である。
【図4】試験の最中のある時点で形成される等価回路の回路図である。
【図5】学習モードの間に本発明によるテスタを動作させるソフトウェアの流れ図の前半である。
【図6】図5に続く、学習モードの間に本発明によるテスタを動作させるソフトウェアの流れ図の後半である。
【図7】本発明の別の実施例の回路図である。
【図8】信号における小さな変化を測定するのに有用な回路の回路図である。
Claims (7)
- 複数の素子を有するプリント回路板上の開回路を検出する方法であって、前記素子のそれぞれが複数の信号リード線と前記プリント回路板上の導電性トレースに接続された少なくとも1本の接地リード線とを有する方法において、
(a)電圧源の1つの端子を前記接地リード線に、前記電圧源の第2の端子を2つの信号リード線に接続し、所定の電圧レベルを印加する間に前記電圧源を流れる電流を測定するステップと、
(b)前記電圧源の1つの端子を前記接地リード線に、前記第2の端子を前記2つの信号リード線の第1のものに接続し、前記所定の電圧レベルを印加する間に前記電圧源を流れる電流を測定するステップと、
(c)前記電圧源の1つの端子を前記接地リード線に、前記第2の端子を前記2つの信号リード線の第2のものに接続し、前記所定の電圧レベルを印加する間に前記電圧源を流れる電流を測定するステップと、
(d)前記2つの信号リード線と前記接地リード線との間の共通モード抵抗値の指示を計算するステップと、
(e)前記共通モード抵抗値の指示が所定の範囲の外にある場合には欠陥を指示するステップと、
を含むことを特徴とする方法。 - 請求項1記載の方法において、共通モード抵抗値の前記指示は、ステップ(a)で測定された前記電流とステップ(b)及び(c)で測定された前記電流の和との間の差を計算することによって計算されることを特徴とする方法。
- 請求項2記載の方法において、欠陥を指示する前記ステップは、前記計算された指示が所定のスレショルドよりも低いときには開回路故障を指示するステップを含むことを特徴とする方法。
- 請求項1記載の方法において、電圧源を接続する前記3つのステップは、同一の電圧源を接続するステップを含むことを特徴とする方法。
- 請求項4記載の方法において、電圧源を接続する前記3つのステップは、ネイル・ベッド型固定装置を介して、1つの電圧源を前記プリント回路板に接続するステップを含むことを特徴とする方法。
- 請求項1記載の方法において、前記プリント回路板に設置された複数の素子の上の信号リード線の複数の対に対して、ステップ(a)からステップ(e)を反復するステップを含むことを特徴とする方法。
- 請求項6記載の方法において、前記プリント回路板に設置された前記複数の素子の中の一部の素子の上の信号リード線の対に対して電流を測定するために、前記所定の電圧が変更されることを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/329,031 US5521513A (en) | 1994-10-25 | 1994-10-25 | Manufacturing defect analyzer |
US329031 | 2002-12-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08242100A JPH08242100A (ja) | 1996-09-17 |
JP3816975B2 true JP3816975B2 (ja) | 2006-08-30 |
Family
ID=23283569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27795395A Expired - Fee Related JP3816975B2 (ja) | 1994-10-25 | 1995-10-25 | 製造欠陥分析装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US5521513A (ja) |
EP (1) | EP0714032B1 (ja) |
JP (1) | JP3816975B2 (ja) |
DE (1) | DE69534364T2 (ja) |
TW (1) | TW283205B (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5736862A (en) * | 1995-06-22 | 1998-04-07 | Genrad, Inc. | System for detecting faults in connections between integrated circuits and circuit board traces |
US5966020A (en) * | 1996-10-30 | 1999-10-12 | Intel Corporation | Method and apparatus for facilitating detection of solder opens of SMT components |
US6227957B1 (en) * | 1998-05-22 | 2001-05-08 | Nilfisk-Advance, Inc. | Battery powered, riding, floor burnishing machine |
US6266787B1 (en) * | 1998-10-09 | 2001-07-24 | Agilent Technologies, Inc. | Method and apparatus for selecting stimulus locations during limited access circuit test |
US6783620B1 (en) | 1998-10-13 | 2004-08-31 | Matsushita Electronic Materials, Inc. | Thin-laminate panels for capacitive printed-circuit boards and methods for making the same |
US6114015A (en) * | 1998-10-13 | 2000-09-05 | Matsushita Electronic Materials, Inc. | Thin-laminate panels for capacitive printed-circuit boards and methods for making the same |
US6661242B1 (en) * | 2001-12-20 | 2003-12-09 | Xilinx, Inc. | Using a DUT pin at known voltage to determine channel path resistance in automated test equipment test channels |
GB2389471B (en) * | 2002-06-06 | 2005-09-21 | Sun Microsystems Inc | Latent fault detection in redundant power supply systems |
US6948140B2 (en) * | 2002-09-01 | 2005-09-20 | Agilent Technologies, Inc. | Methods and apparatus for characterizing board test coverage |
GB2394780B (en) * | 2002-10-29 | 2006-06-14 | Ifr Ltd | A method of and apparatus for testing for integrated circuit contact defects |
CN100437130C (zh) * | 2005-04-06 | 2008-11-26 | 华硕电脑股份有限公司 | 制造缺陷分析***及其检测方法 |
TWI275812B (en) * | 2005-04-11 | 2007-03-11 | Asustek Comp Inc | Test converting card and test apparatus with test converting card |
US7279907B2 (en) * | 2006-02-28 | 2007-10-09 | Freescale Semiconductor, Inc. | Method of testing for power and ground continuity of a semiconductor device |
US7496466B2 (en) * | 2007-01-19 | 2009-02-24 | Huntron, Inc. | System for fault determinations for high frequency electronic circuits |
FR2928060B1 (fr) * | 2008-02-25 | 2010-07-30 | Groupe Des Ecoles De Telecommunications Get Ecole Nat Superieure Des Telecommunications Enst | Procede de test de circuits de cryptographie, circuit de cryptographie securise apte a etre teste, et procede de cablage d'un tel circuit. |
TWI375809B (en) * | 2008-04-07 | 2012-11-01 | King Yuan Electronics Co Ltd | Method for continuity test of integrated circuit |
CN101571570B (zh) * | 2008-04-29 | 2013-05-22 | 京元电子股份有限公司 | 集成电路连续性测试方法及集成电路接触电阻的测量方法 |
TWI461715B (zh) * | 2012-12-06 | 2014-11-21 | Wistron Corp | 測試裝置以及電子裝置的測試方法 |
US9664728B2 (en) * | 2013-04-14 | 2017-05-30 | Infineon Technologies Austria Ag | Detection of defective electrical connections |
JP6780085B2 (ja) * | 2017-02-15 | 2020-11-04 | 株式会社Fuji | 装着機、測定方法 |
CN110967615B (zh) * | 2018-09-30 | 2022-06-21 | 鸿富锦精密电子(成都)有限公司 | 电路板故障诊断装置及诊断方法 |
US11191152B2 (en) * | 2019-01-18 | 2021-11-30 | Hewlett Packard Enterprise Development Lp | Printed circuit board signal layer testing |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3763430A (en) * | 1972-01-14 | 1973-10-02 | Burroughs Corp | Circuit testing method and apparatus |
AT391762B (de) * | 1985-11-26 | 1990-11-26 | Alcatel Austria Ag | Vorrichtung zum pruefen von leiterplatten |
US4864219A (en) * | 1987-03-19 | 1989-09-05 | Genrad, Inc. | Method and apparatus for verifying proper placement of integrated circuits on circuit boards |
US4779041A (en) * | 1987-05-20 | 1988-10-18 | Hewlett-Packard Company | Integrated circuit transfer test device system |
US4779043A (en) * | 1987-08-26 | 1988-10-18 | Hewlett-Packard Company | Reversed IC test device and method |
US4894605A (en) * | 1988-02-24 | 1990-01-16 | Digital Equipment Corporation | Method and on-chip apparatus for continuity testing |
FR2660072B1 (fr) * | 1990-03-21 | 1992-07-24 | Int Market Dev | Appareil de test de circuit imprime. |
US5072175A (en) * | 1990-09-10 | 1991-12-10 | Compaq Computer Corporation | Integrated circuit having improved continuity testability and a system incorporating the same |
US5124660A (en) * | 1990-12-20 | 1992-06-23 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
US5254953A (en) * | 1990-12-20 | 1993-10-19 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
DE4110551C1 (ja) * | 1991-03-30 | 1992-07-23 | Ita Ingenieurbuero Fuer Testaufgaben Gmbh, 2000 Hamburg, De | |
US5426361A (en) * | 1991-09-09 | 1995-06-20 | Simmons; Selwyn D. | Electronic reconfigurable interconnect system |
US5469064A (en) * | 1992-01-14 | 1995-11-21 | Hewlett-Packard Company | Electrical assembly testing using robotic positioning of probes |
IT1259395B (it) * | 1992-05-29 | 1996-03-13 | Luciano Bonaria | Metodo di rilevamento di connesioni erronee in schede elettroniche |
GB9212646D0 (en) * | 1992-06-15 | 1992-07-29 | Marconi Instruments Ltd | A method of and equipment for testing the electrical conductivity of a connection |
US5294883A (en) * | 1992-08-04 | 1994-03-15 | International Business Machines Corporation | Test detector/shutoff and method for BiCMOS integrated circuit |
JP3214766B2 (ja) * | 1992-08-06 | 2001-10-02 | アジレント・テクノロジーズ・インク | 接続検査のための装置 |
US5357191A (en) * | 1992-11-09 | 1994-10-18 | Probot, Inc. | Method and apparatus for testing circuit boards |
US5420500A (en) * | 1992-11-25 | 1995-05-30 | Hewlett-Packard Company | Pacitive electrode system for detecting open solder joints in printed circuit assemblies |
-
1994
- 1994-10-25 US US08/329,031 patent/US5521513A/en not_active Expired - Lifetime
-
1995
- 1995-09-18 TW TW084109754A patent/TW283205B/zh not_active IP Right Cessation
- 1995-10-23 DE DE69534364T patent/DE69534364T2/de not_active Expired - Lifetime
- 1995-10-23 EP EP95307508A patent/EP0714032B1/en not_active Expired - Lifetime
- 1995-10-25 JP JP27795395A patent/JP3816975B2/ja not_active Expired - Fee Related
- 1995-11-20 US US08/560,854 patent/US5554928A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5521513A (en) | 1996-05-28 |
DE69534364D1 (de) | 2005-09-15 |
JPH08242100A (ja) | 1996-09-17 |
US5554928A (en) | 1996-09-10 |
EP0714032A2 (en) | 1996-05-29 |
EP0714032B1 (en) | 2005-08-10 |
DE69534364T2 (de) | 2006-06-14 |
EP0714032A3 (en) | 1997-04-09 |
TW283205B (ja) | 1996-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3816975B2 (ja) | 製造欠陥分析装置 | |
JP3363951B2 (ja) | インサーキット・テスト装置システム | |
US5557209A (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
US7385410B2 (en) | Method of and apparatus for testing for integrated circuit contact defects | |
US5736862A (en) | System for detecting faults in connections between integrated circuits and circuit board traces | |
US7075307B1 (en) | Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements | |
JPH01112179A (ja) | 回路板検査装置および方法 | |
EP1039389B1 (en) | Method and apparatus for adaptively learning test error sources to reduce the total number of test measurements required in real-time | |
US20210311118A1 (en) | Systems and methods for automatic time domain reflectometer measurement on a uni-directional drive channel | |
EP0439922B1 (en) | Integrated circuit transfer test device system utilizing lateral transistors | |
US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
CN213210440U (zh) | 一种用于集成电路自动测试机的小电流量测校准架构 | |
CN109270480B (zh) | 检测源监控单元的方法 | |
CN109792148B (zh) | 保护电路 | |
JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
US7084648B2 (en) | Semiconductor testing | |
KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
JPH06160487A (ja) | Cmos型集積回路のテストパターンおよび試験方法,テストパターンの作成方法 | |
Schrift | Digital bus faults measuring techniques | |
KR970022342A (ko) | 반도체 장치의 테스트 장치 | |
JP2002057454A (ja) | 集積回路の接合状態判定方法、及び集積回路の接合状態検査装置 | |
WO2000002057A1 (en) | Apparatus for detecting electrical shorts and opens on circuit boards having a plurality of bus lines | |
JPH04253351A (ja) | 接触抵抗の測定方法 | |
KR20050019335A (ko) | 저 저항 측정기의 저항 측정 방법 | |
JPH1131728A (ja) | 基板検査装置における半導体素子検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050614 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051020 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060119 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060609 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |