JP4117780B2 - 基準電圧回路および電子機器 - Google Patents
基準電圧回路および電子機器 Download PDFInfo
- Publication number
- JP4117780B2 JP4117780B2 JP2002352220A JP2002352220A JP4117780B2 JP 4117780 B2 JP4117780 B2 JP 4117780B2 JP 2002352220 A JP2002352220 A JP 2002352220A JP 2002352220 A JP2002352220 A JP 2002352220A JP 4117780 B2 JP4117780 B2 JP 4117780B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- reference voltage
- depletion
- voltage circuit
- enhancement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一定の基準電圧を出力する半導体装置に関するものである。
【０００２】
【従来の技術】
電源電圧変動や温度変動に対し、安定した出力電圧が得られる基準電圧回路として従来は図２に示す回路が使われている（例えば、特許文献１参照。）。
同一導電型のディプレッションタイプＭＯＳトランジスタ１のソースとエンハンスメントタイプＭＯＳトランジスタ２のドレインとを直列に接続し、前記ディプレッションタイプＭＯＳトランジスタ１のゲートとソースを接続し、前記エンハンスメントタイプＭＯＳトランジスタ２のゲートとドレインを接続し、高電圧供給端子１１２を前記ディプレッションタイプＭＯＳトランジスタ１のドレインに設け、低電圧供給端子１０１を前記エンハンスメントタイプＭＯＳトランジスタのソースに設け、出力端子１１０を上記両ＭＯＳトランジスタの接続点に設けた構造になっている。（以後ＥＤ型基準電圧回路と称す。端子１１２をＥＤ型基準電圧の高電圧供給端子とする。）
基準電圧回路は、理想的にはいかなる電圧でも一定の電圧を出力するはずであるが、実際には印加された電圧により出力電圧が変動してしまう。このため ＥＤ型基準電圧回路に加わる電圧を一定にするためのカスコード回路を付け加える場合がある。
【０００３】
図３に前記ＥＤ型基準電圧回路の高電圧供給端子１１２と高電圧供給端子１００の間にＥＤ型基準電圧回路に加わる電圧を一定にするためのカスコード回路を付け加えたＥＤ型基準電圧回路の一例を示す。
【０００４】
前記ＥＤ型基準電圧回路の高電圧供給端子１１２（ディプレッションタイプＭＯＳトランジスタ１のドレイン）に直列に同一導電型ＭＯＳトランジスタ７のソースを接続し、前記同一導電型ＭＯＳトランジスタ７のドレインを高電圧供給端子１００に接続し、ゲートに定電圧源１０により定電圧を供給する構造とする。このように構成すると、ＥＤ型基準電圧回路の高電圧供給端子１１２に加わる電圧が、高電圧供給端子１００の電圧がある電圧以上では一定の電圧となるため、高電圧供給端子１００の電圧が変動した場合でもＥＤ型基準電圧回路の出力端子１１０の電圧は変動の影響を受けることがない。
【０００５】
【特許文献１】
特公平４−６５５４６号公報 （第６−７頁、第２図）
【０００６】
【発明が解決しようとする課題】
上記構成のＥＤ型基準電圧回路を２個使用する場合の回路を図４に示す。図４の回路の場合カスコード接続されている、それぞれの同一導電型トランジスタ７，８は同じ電圧を供給されているが、マスクずれなどの原因によりゲートーソース間電圧がそれぞれの同一導電型トランジスタ７，８で変わり、このためそれぞれのＥＤ型基準電圧回路の高電圧供給端子１１２、１１３に違いが生じ、 ＥＤ型基準電圧回路の高電圧供給端子に加わる電圧の違いにより出力電圧の違いを生じてしまうことがあった。このため２個の基準電圧の出力端子電圧１１０，１１１を精度よく一致させ使用する必要がある場合に問題となった。
【０００７】
【課題を解決するための手段】
本発明は上記課題を解決するために、２つのＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのドレインに直列にそれぞれディプレッションタイプＭＯＳトランジスタのソースを接続し、直列に接続された上記ディプレッションタイプＭＯＳトランジスタのゲートをお互いのソースに接続されていることにより、それぞれのＥＤ型基準電圧回路に加わる電圧の違いを減少させた。
【０００８】
本願発明にかかる基準電圧回路は、第１の電圧端子と、第２の電圧端子と、前記第１の電圧端子と前記第２の電圧端子の間に接続された第１のED型基準電圧回路と、前記第１の電圧端子と前記１のED型基準電圧回路との間に接続された第１のデプレションMOSトランジスタと、を有する。さらに、前記第１の電圧端子と前記第２の電圧端子の間に接続された第２のED型基準電圧回路と、前記第１の電圧端子と前記２のED型基準電圧回路との間に接続された第２のデプレションMOSトランジスタと、を有する。そして、前記第１のデプレションMOSトランジスタのゲート端子が、前記２のED型基準電圧回路と前記第２のデプレションMOSトランジスタの間の電位に接続されており、前記第２のデプレションMOSトランジスタのゲート端子が、前記１のED型基準電圧回路と前記第１のデプレションMOSトランジスタの間の電位に接続されていることを特徴とする。
【０００９】
さらに、本願発明にかかる基準電圧回路は、前記第１および第２のED型基準電圧回路は、直列に接続されたデプレションMOSトランジスタとエンハンスメントMOSトランジスタと、を有し、前記デプレションMOSトランジスタと前記エンハンスメントMOSトランジスタのゲート電極は共通であり、前記エンハンスメントMOSトランジスタと前記エンハンスメントMOSトランジスタの接続点の電圧を出力とすることを特徴とする。
【００１０】
また、N個のE D型基準電圧回路を有する場合の一例として、本願発明の基準電圧回路は、エンハンスメントタイプＭＯＳトランジスタと、前記第エンハンスメントMOSトランジスタのドレインにソースが直列に接続されたディプレッションタイプＭＯＳトランジスタと、を有し、前記エンハンスメントタイプＭＯＳトランジスタのソースは、第２の電圧の電圧端子に接続されており、前記ディプレッションタイプＭＯＳトランジスタのゲートは、前記ディプレッションタイプＭＯＳトランジスタのソースに接続されており、前記エンハンスメントタイプＭＯＳトランジスタのゲートは、前記エンハンスメントタイプＭＯＳトランジスタのドレインに接続されており、第１の電圧端子と第２の電圧端子の間に接続され、出力端子を前記エンハンスメントタイプＭＯＳトランジスタと前記ディプレッションタイプＭＯＳトランジスタの接続端子とするN（２≦n≦N）個のE D型基準電圧回路を有する。
【００１１】
さらに、各々の前記ED型基準電圧回路と前記第１の電圧端子との間に接続されたN個のディプレッションタイプＭＯＳトランジスタを有する。
【００１２】
そして、第1番目のＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのドレインに第1番目のディプレッションタイプＭＯＳトランジスタのソースが直列に接続する。そして、第２番目のＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのドレインに第２番目のディプレッションタイプＭＯＳトランジスタのソースを直列に接続する。
【００１３】
さらに、前記第１番目と第２番目のディプレッションタイプトランジスタのドレインに前記第１の電圧端子を接続する。さらに、前記第１番目と第２番目のディプレッションタイプトランジスタの基板電圧を前記第２の電圧端子に接続する。さらに、前記第１番目のディプレッションタイプＭＯＳトランジスタのゲートをドレインが第１の電圧端子に接続された前記第２番目のディプレッションタイプＭＯＳトランジスタのソースに接続する。
【００１４】
さらに、第ｎ−１番目のＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのドレインに第ｎ−1番目のディプレッションタイプＭＯＳトランジスタのソースを直列に接続する。
【００１５】
さらに、第ｎ番目のＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのドレインに第ｎ番目のディプレッションタイプＭＯＳトランジスタのソースを直列に接続する。
【００１６】
さらに、前記第ｎ−１番目と第ｎ番目のディプレッションタイプトランジスタのドレインに第１の電圧端子を接続し、前記第ｎ−１番目と第ｎ番目のディプレッションタイプトランジスタの基板電圧を前記第２の電圧端子に接続する。
【００１７】
さらに、前記第ｎ−1番目のディプレッションタイプＭＯＳトランジスタのゲートを前記第ｎ番目のディプレッションタイプＭＯＳトランジスタのソースに接続し、第Ｎ番目のディプレッションタイプＭＯＳトランジスタのゲートを、第１のディプレッションタイプＭＯＳトランジスタのソースに接続したことを特徴とする。
【００１８】
また、本願発明の電子機器は、上記基準電圧回路を有することを特徴とする。
【００１９】
【発明の実施の形態】
図１は本発明の基準電圧の回路図である。以下にこの発明の実施例を図１に基づいて説明する。
【００２０】
同一導電型のディプレッションタイプＭＯＳトランジスタ１のソースとエンハンスメントタイプＭＯＳトランジスタ２のドレインとを直列に接続し、前記ディプレッションタイプＭＯＳトランジスタ１のゲートとソースを接続し、前記エンハンスメントタイプＭＯＳトランジスタ２のゲートとドレインを接続し、ディプレッションタイプＭＯＳトランジスタ１のドレインに直列にディプレッションタイプＭＯＳトランジスタ３のソースに接続されている。
【００２１】
おなじ電圧を出力するために、同様の構成で同一導電型のディプレッションタイプＭＯＳトランジスタ４のソースとエンハンスメントタイプＭＯＳトランジスタ５のドレインとを直列に接続し、前記ディプレッションタイプＭＯＳトランジスタ４のゲートとソースを接続し、前記エンハンスメントタイプＭＯＳトランジスタ５のゲートとドレインを接続し、ディプレッションタイプＭＯＳトランジスタ４のドレインに直列にディプレッションタイプＭＯＳトランジスタ６のソースが接続されている。
【００２２】
さらに上記ディプレッションタイプＭＯＳトランジスタ３のゲートをＥＤ型基準電圧回路の高電圧供給端子１１３に接続し、上記ディプレッションタイプＭＯＳトランジスタ６のゲートをＥＤ型基準電圧回路の高電圧供給端子１１２に接続した。さらに上記ディプレッションタイプＭＯＳトランジスタ３のドレインを高電圧供給端子１００に接続し、上記ディプレッションタイプＭＯＳトランジスタ６のドレインをＥＤ型基準電圧回路の高電圧供給端子１０２に接続した。
【００２３】
さらに、上記エンハンスメントトランジスタ２のソースを低電圧供給端子１０１に接続し、上記エンハンスメントトランジスタ５のソースを低電圧供給端子１０３に接続した。さらに、上記同一導電型ディプレジョントランジスタ３の基板電位を低電圧供給端子１０１に接続し、上記同一導電型ディプレジョントランジスタ６の基板電位を低電圧供給端子１０３に接続した。
【００２４】
本発明の動作を、図５を基に説明する。図５は、ディプレッションタイプＭＯＳトランジスタ３、６のドレイン−ソース間電圧とドレイン電流を示した図である。ディプレッションタイプＭＯＳトランジスタ３、６のサイズが適正に設定されていれば、ディプレッションタイプＭＯＳトランジスタ３、６に流れるドレイン電流は、ＥＤ型基準電圧回路１１０、１１１によって決められる。
【００２５】
このとき、ディプレッションタイプＭＯＳトランジスタ３、６がマスクずれなどの原因により、ドレイン−ソース間電圧とドレイン電流の関係式に違いが生じたとする。
【００２６】
このとき、ディプレッションタイプＭＯＳトランジスタ３とディプレッションタイプＭＯＳトランジスタ６のドレイン−ソース間電圧には違いが生じる。しかしディプレッションタイプＭＯＳトランジスタ３のゲート電圧は高電圧供給端子１０２の電圧からディプレッションタイプＭＯＳトランジスタ６のドレイン−ソース間電圧を引いたものとなる。ディプレッションタイプＭＯＳトランジスタ６のゲート電圧は高電圧供給端子１００の電圧からディプレッションタイプＭＯＳトランジスタ３のドレイン−ソース間電圧を引いたものとなる。高電圧供給端子１００、１０２の電圧が等しければ、ドレイン−ソース間電圧が高いディプレッションタイプＭＯＳトランジスタ３のゲート電圧はドレイン−ソース間電圧が低いディプレッションタイプＭＯＳトランジスタ６と高電圧供給端子１０２の差となるため、ゲート電圧が上昇しドレイン−ソース間電圧とドレイン電流の関係式が図の矢印のように変化する。ディプレッションタイプＭＯＳトランジスタ６についてもドレイン−ソース間電圧が低いディプレッションタイプＭＯＳトランジスタ６のゲート電圧はドレイン−ソース間電圧が高いディプレッションタイプＭＯＳトランジスタ３と高電圧供給端子１００の差となるため、ゲート電圧が下降しドレイン−ソース間電圧とドレイン電流の関係式が図の矢印のように変化する。
【００２７】
図６は本発明のディプレッショントランジスタ３、６のドレイン−ソース間電圧とドレイン電流の関係式である。図のようにそれぞれのドレイン−ソース間電圧とドレイン電流の関係式は、ドレイン−ソース間電圧が同電位になるように変化するため、ＥＤ型基準電圧回路２０、２１の高電圧供給端子１１２，１１３に供給される電圧は同電位となり、基準電圧出力端子１１０、１１１に出力される電圧は、等しくなる。
【００２８】
尚、３個のＥＤ型基準電圧回路を有する基準電圧回路の場合でも、第一のＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのゲート端子を第二のＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのソース端子に接続し、第二のＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのゲート端子に第三のＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのソース端子を接続し、第三のＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのゲートを、更に第一のＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタソースに接続されている。これによっても、それぞれのＥＤ型基準電圧回路に加わる電圧の違いを低減させ、それぞれの出力電圧の差を小さくすることができる。同様に複数個のＥＤ型基準電圧回路を有する基準電圧回路の場合にも適用できる。
【００２９】
図７は本発明の基準電圧の別の実施例である。以下にこの発明の実施例を図７に基づいて説明する。同一導電型のディプレッションタイプＭＯＳトランジスタ１のソースとエンハンスメントタイプＭＯＳトランジスタ２のドレインとを直列に接続し、前記ディプレッションタイプＭＯＳトランジスタ１のゲートとソースを接続し、前記エンハンスメントタイプＭＯＳトランジスタ２のゲートとドレインを接続し、ディプレッションタイプＭＯＳトランジスタ１のドレインに直列にディプレッションタイプＭＯＳトランジスタ３のソースが接続されている。
【００３０】
前記エンハンスメントトランジスタ２のソースに直列にエンハンスメントトランジスタ１１のドレインを接続し、前記エンハンスメントトランジスタ１１のゲートが前記エンハンスメントトランジスタ２のソースに接続されている。おなじ電圧を出力するために、同様の構成で同一導電型のディプレッションタイプＭＯＳトランジスタ４のソースとエンハンスメントタイプＭＯＳトランジスタ５のドレインとを直列に接続し、前記ディプレッションタイプＭＯＳトランジスタ４のゲートとソースを接続し、前記エンハンスメントタイプＭＯＳトランジスタ５のゲートとドレインを接続し、ディプレッションタイプＭＯＳトランジスタ４のドレインに直列にディプレッションタイプＭＯＳトランジスタ６のソースが接続されている。
【００３１】
前記エンハンスメントトランジスタ５のソースに直列にエンハンスメントトランジスタ１２のドレインを接続し、前記エンハンスメントトランジスタ１２のゲートが前記エンハンスメントトランジスタ５のソースに接続されている。さらに上記ディプレッションタイプＭＯＳトランジスタ３のゲートをＥＤ型基準電圧回路の高電圧供給端子１１３に接続し、上記ディプレッションタイプＭＯＳトランジスタ６のゲートがＥＤ型基準電圧回路の高電圧供給端子１１２に接続されている。
【００３２】
さらに、上記ディプレッションタイプＭＯＳトランジスタ３のドレインを高電圧供給端子１００に接続し、上記ディプレッションタイプＭＯＳトランジスタ６のドレインをＥＤ型基準電圧回路の高電圧供給端子１０２に接続した。さらに上記エンハンスメントトランジスタ１１のソースを低電圧供給端子１０１に接続し、上記エンハンスメントトランジスタ１２のソースを低電圧供給端子１０３に接続されている。
【００３３】
さらに、上記同一導電型ディプレジョントランジスタ３の基板電位を低電圧供給端子１０１に接続し、上記同一導電型ディプレジョントランジスタ６の基板電位が低電圧供給端子１０３に接続されている。
【００３４】
このように構成することにより、エンハンスメントトランジスタとディプレッショントランジスタの閾値によることなく、出力電圧を変更し、高精度の2つの基準電圧を発生する基準電圧回路を構成することが可能となる。今回の説明では直列に接続したエンハンスメントトランジスタは２つのみであるが、３つ以上直列に接続しても同様に回路を構成できる。
【００３５】
図８は、本発明の高電圧を基準とした基準電圧の別の実施例である。以下にこの発明の実施例を図８に基づいて説明する。
【００３６】
同一導電型のディプレッションタイプＭＯＳトランジスタ１のドレインと異導電型ディプレッショントランジスタ１５のドレインを接続し、エンハンスメントタイプＭＯＳトランジスタ２のソースと異導電型ディプレッショントランジスタ１５のソースをＥＤ型基準電圧回路の出力電圧端子１１０で直列に接続し、前記ディプレッションタイプＭＯＳトランジスタ１のゲートとソースを接続し、前記エンハンスメントタイプＭＯＳトランジスタ２のゲートとドレインが接続されている。おなじ電圧を出力するために、同様の構成で同一導電型のディプレッションタイプＭＯＳトランジスタ４のドレインと異導電型ディプレッショントランジスタ１６のドレインを接続し、エンハンスメントタイプＭＯＳトランジスタ５のソースと異導電型ディプレッショントランジスタ１６のソースをＥＤ型基準電圧回路の出力電圧端子１１１で直列に接続し、前記ディプレッションタイプＭＯＳトランジスタ４のゲートとソースを接続し、前記エンハンスメントタイプＭＯＳトランジスタ５のゲートとドレインが接続されている。さらに上記異導電型ディプレッションタイプＭＯＳトランジスタ１５のゲートをＥＤ型基準電圧回路の出力電圧端子１１１に接続し、上記異導電型ディプレッションタイプＭＯＳトランジスタ１６のゲートがＥＤ型基準電圧回路の出力電圧端子１１０に接続されている。さらに上記エンハンスメントＭＯＳトランジスタ２のドレインを高電圧供給端子１００に接続し、上記エンハンスメントＭＯＳトランジスタ５のドレインがＥＤ型基準電圧回路の高電圧供給端子１０２に接続されている。
【００３７】
さらに、上記同一導電型ディプレッショントランジスタ１のソースを低電圧供給端子１０１に接続し、上記同一導電型ディプレッショントランジスタ４のソースを低電圧供給端子１０３に接続されている。
【００３８】
さらに、上記異導電型ディプレジョントランジスタ１５の基板電位を高電圧供給端子１０１に接続し、上記異導電型ディプレジョントランジスタ１６の基板電位を高電圧供給端子１０３に接続した。このように構成することにより、図９に示すような、高電圧を基準にする高精度の2つの基準電圧を発生する発生する基準電圧回路を構成することが可能となる。
【００３９】
本願発明にかかる電子機器によれば、以上のように説明した基準電圧回路を有するので、高精度な基準電圧の出力が可能となり、該電子機器の性能をより向上させることができる。
【００４０】
【発明の効果】
本発明は、特に、２つのＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのドレインに直列にそれぞれディプレッションタイプＭＯＳトランジスタのソースを接続し、直列に接続された上記ディプレッションタイプＭＯＳトランジスタのゲートをお互いのソースに接続されていることにより、それぞれのＥＤ型基準電圧回路に加わる電圧の違いを減少させ、それぞれの出力電圧の差を小さくする。
【図面の簡単な説明】
【図１】本発明の基準電圧回路の一例である。
【図２】従来の基準電圧回路の一例である。
【図３】従来の基準電圧回路の一例である。
【図４】従来の基準電圧回路の一例である。
【図５】ディプレッショントランジスタのドレイン−ソース間電圧とドレイン電流の関係式である。
【図６】本発明のディプレッショントランジスタ３．６のドレイン−ソース間電圧とドレイン電流の関係式である。
【図７】本発明の基準電圧回路の別の実施例である。
【図８】本発明の基準電圧回路の別の実施例である。
【図９】図８に示す基準電圧回路の出力電圧と高電圧供給端子電圧との関係図である。
【符号の説明】
１、３、４、６ ディプレッションタイプＭＯＳトランジスタ
２、５、１１、１２ エンハンスメントタイプＭＯＳトランジスタ
７、８ 同一導電型ＭＯＳトランジスタ
１５、１６ 異導電型ディプレッションタイプＭＯＳトランジスタ
１０ 定電圧源
２０、２１ ＥＤ型基準電圧回路
１００、１０２ 高電圧供給端子
１０１、１０３ 低電圧供給端子
１１０、１１１ 基準電圧出力端子
１１２、１１３ ＥＤ型基準電圧回路の高電圧供給端子
１１４、１１５ 接続端子
【発明の属する技術分野】
本発明は、一定の基準電圧を出力する半導体装置に関するものである。
【０００２】
【従来の技術】
電源電圧変動や温度変動に対し、安定した出力電圧が得られる基準電圧回路として従来は図２に示す回路が使われている（例えば、特許文献１参照。）。
同一導電型のディプレッションタイプＭＯＳトランジスタ１のソースとエンハンスメントタイプＭＯＳトランジスタ２のドレインとを直列に接続し、前記ディプレッションタイプＭＯＳトランジスタ１のゲートとソースを接続し、前記エンハンスメントタイプＭＯＳトランジスタ２のゲートとドレインを接続し、高電圧供給端子１１２を前記ディプレッションタイプＭＯＳトランジスタ１のドレインに設け、低電圧供給端子１０１を前記エンハンスメントタイプＭＯＳトランジスタのソースに設け、出力端子１１０を上記両ＭＯＳトランジスタの接続点に設けた構造になっている。（以後ＥＤ型基準電圧回路と称す。端子１１２をＥＤ型基準電圧の高電圧供給端子とする。）
基準電圧回路は、理想的にはいかなる電圧でも一定の電圧を出力するはずであるが、実際には印加された電圧により出力電圧が変動してしまう。このため ＥＤ型基準電圧回路に加わる電圧を一定にするためのカスコード回路を付け加える場合がある。
【０００３】
図３に前記ＥＤ型基準電圧回路の高電圧供給端子１１２と高電圧供給端子１００の間にＥＤ型基準電圧回路に加わる電圧を一定にするためのカスコード回路を付け加えたＥＤ型基準電圧回路の一例を示す。
【０００４】
前記ＥＤ型基準電圧回路の高電圧供給端子１１２（ディプレッションタイプＭＯＳトランジスタ１のドレイン）に直列に同一導電型ＭＯＳトランジスタ７のソースを接続し、前記同一導電型ＭＯＳトランジスタ７のドレインを高電圧供給端子１００に接続し、ゲートに定電圧源１０により定電圧を供給する構造とする。このように構成すると、ＥＤ型基準電圧回路の高電圧供給端子１１２に加わる電圧が、高電圧供給端子１００の電圧がある電圧以上では一定の電圧となるため、高電圧供給端子１００の電圧が変動した場合でもＥＤ型基準電圧回路の出力端子１１０の電圧は変動の影響を受けることがない。
【０００５】
【特許文献１】
特公平４−６５５４６号公報 （第６−７頁、第２図）
【０００６】
【発明が解決しようとする課題】
上記構成のＥＤ型基準電圧回路を２個使用する場合の回路を図４に示す。図４の回路の場合カスコード接続されている、それぞれの同一導電型トランジスタ７，８は同じ電圧を供給されているが、マスクずれなどの原因によりゲートーソース間電圧がそれぞれの同一導電型トランジスタ７，８で変わり、このためそれぞれのＥＤ型基準電圧回路の高電圧供給端子１１２、１１３に違いが生じ、 ＥＤ型基準電圧回路の高電圧供給端子に加わる電圧の違いにより出力電圧の違いを生じてしまうことがあった。このため２個の基準電圧の出力端子電圧１１０，１１１を精度よく一致させ使用する必要がある場合に問題となった。
【０００７】
【課題を解決するための手段】
本発明は上記課題を解決するために、２つのＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのドレインに直列にそれぞれディプレッションタイプＭＯＳトランジスタのソースを接続し、直列に接続された上記ディプレッションタイプＭＯＳトランジスタのゲートをお互いのソースに接続されていることにより、それぞれのＥＤ型基準電圧回路に加わる電圧の違いを減少させた。
【０００８】
本願発明にかかる基準電圧回路は、第１の電圧端子と、第２の電圧端子と、前記第１の電圧端子と前記第２の電圧端子の間に接続された第１のED型基準電圧回路と、前記第１の電圧端子と前記１のED型基準電圧回路との間に接続された第１のデプレションMOSトランジスタと、を有する。さらに、前記第１の電圧端子と前記第２の電圧端子の間に接続された第２のED型基準電圧回路と、前記第１の電圧端子と前記２のED型基準電圧回路との間に接続された第２のデプレションMOSトランジスタと、を有する。そして、前記第１のデプレションMOSトランジスタのゲート端子が、前記２のED型基準電圧回路と前記第２のデプレションMOSトランジスタの間の電位に接続されており、前記第２のデプレションMOSトランジスタのゲート端子が、前記１のED型基準電圧回路と前記第１のデプレションMOSトランジスタの間の電位に接続されていることを特徴とする。
【０００９】
さらに、本願発明にかかる基準電圧回路は、前記第１および第２のED型基準電圧回路は、直列に接続されたデプレションMOSトランジスタとエンハンスメントMOSトランジスタと、を有し、前記デプレションMOSトランジスタと前記エンハンスメントMOSトランジスタのゲート電極は共通であり、前記エンハンスメントMOSトランジスタと前記エンハンスメントMOSトランジスタの接続点の電圧を出力とすることを特徴とする。
【００１０】
また、N個のE D型基準電圧回路を有する場合の一例として、本願発明の基準電圧回路は、エンハンスメントタイプＭＯＳトランジスタと、前記第エンハンスメントMOSトランジスタのドレインにソースが直列に接続されたディプレッションタイプＭＯＳトランジスタと、を有し、前記エンハンスメントタイプＭＯＳトランジスタのソースは、第２の電圧の電圧端子に接続されており、前記ディプレッションタイプＭＯＳトランジスタのゲートは、前記ディプレッションタイプＭＯＳトランジスタのソースに接続されており、前記エンハンスメントタイプＭＯＳトランジスタのゲートは、前記エンハンスメントタイプＭＯＳトランジスタのドレインに接続されており、第１の電圧端子と第２の電圧端子の間に接続され、出力端子を前記エンハンスメントタイプＭＯＳトランジスタと前記ディプレッションタイプＭＯＳトランジスタの接続端子とするN（２≦n≦N）個のE D型基準電圧回路を有する。
【００１１】
さらに、各々の前記ED型基準電圧回路と前記第１の電圧端子との間に接続されたN個のディプレッションタイプＭＯＳトランジスタを有する。
【００１２】
そして、第1番目のＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのドレインに第1番目のディプレッションタイプＭＯＳトランジスタのソースが直列に接続する。そして、第２番目のＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのドレインに第２番目のディプレッションタイプＭＯＳトランジスタのソースを直列に接続する。
【００１３】
さらに、前記第１番目と第２番目のディプレッションタイプトランジスタのドレインに前記第１の電圧端子を接続する。さらに、前記第１番目と第２番目のディプレッションタイプトランジスタの基板電圧を前記第２の電圧端子に接続する。さらに、前記第１番目のディプレッションタイプＭＯＳトランジスタのゲートをドレインが第１の電圧端子に接続された前記第２番目のディプレッションタイプＭＯＳトランジスタのソースに接続する。
【００１４】
さらに、第ｎ−１番目のＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのドレインに第ｎ−1番目のディプレッションタイプＭＯＳトランジスタのソースを直列に接続する。
【００１５】
さらに、第ｎ番目のＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのドレインに第ｎ番目のディプレッションタイプＭＯＳトランジスタのソースを直列に接続する。
【００１６】
さらに、前記第ｎ−１番目と第ｎ番目のディプレッションタイプトランジスタのドレインに第１の電圧端子を接続し、前記第ｎ−１番目と第ｎ番目のディプレッションタイプトランジスタの基板電圧を前記第２の電圧端子に接続する。
【００１７】
さらに、前記第ｎ−1番目のディプレッションタイプＭＯＳトランジスタのゲートを前記第ｎ番目のディプレッションタイプＭＯＳトランジスタのソースに接続し、第Ｎ番目のディプレッションタイプＭＯＳトランジスタのゲートを、第１のディプレッションタイプＭＯＳトランジスタのソースに接続したことを特徴とする。
【００１８】
また、本願発明の電子機器は、上記基準電圧回路を有することを特徴とする。
【００１９】
【発明の実施の形態】
図１は本発明の基準電圧の回路図である。以下にこの発明の実施例を図１に基づいて説明する。
【００２０】
同一導電型のディプレッションタイプＭＯＳトランジスタ１のソースとエンハンスメントタイプＭＯＳトランジスタ２のドレインとを直列に接続し、前記ディプレッションタイプＭＯＳトランジスタ１のゲートとソースを接続し、前記エンハンスメントタイプＭＯＳトランジスタ２のゲートとドレインを接続し、ディプレッションタイプＭＯＳトランジスタ１のドレインに直列にディプレッションタイプＭＯＳトランジスタ３のソースに接続されている。
【００２１】
おなじ電圧を出力するために、同様の構成で同一導電型のディプレッションタイプＭＯＳトランジスタ４のソースとエンハンスメントタイプＭＯＳトランジスタ５のドレインとを直列に接続し、前記ディプレッションタイプＭＯＳトランジスタ４のゲートとソースを接続し、前記エンハンスメントタイプＭＯＳトランジスタ５のゲートとドレインを接続し、ディプレッションタイプＭＯＳトランジスタ４のドレインに直列にディプレッションタイプＭＯＳトランジスタ６のソースが接続されている。
【００２２】
さらに上記ディプレッションタイプＭＯＳトランジスタ３のゲートをＥＤ型基準電圧回路の高電圧供給端子１１３に接続し、上記ディプレッションタイプＭＯＳトランジスタ６のゲートをＥＤ型基準電圧回路の高電圧供給端子１１２に接続した。さらに上記ディプレッションタイプＭＯＳトランジスタ３のドレインを高電圧供給端子１００に接続し、上記ディプレッションタイプＭＯＳトランジスタ６のドレインをＥＤ型基準電圧回路の高電圧供給端子１０２に接続した。
【００２３】
さらに、上記エンハンスメントトランジスタ２のソースを低電圧供給端子１０１に接続し、上記エンハンスメントトランジスタ５のソースを低電圧供給端子１０３に接続した。さらに、上記同一導電型ディプレジョントランジスタ３の基板電位を低電圧供給端子１０１に接続し、上記同一導電型ディプレジョントランジスタ６の基板電位を低電圧供給端子１０３に接続した。
【００２４】
本発明の動作を、図５を基に説明する。図５は、ディプレッションタイプＭＯＳトランジスタ３、６のドレイン−ソース間電圧とドレイン電流を示した図である。ディプレッションタイプＭＯＳトランジスタ３、６のサイズが適正に設定されていれば、ディプレッションタイプＭＯＳトランジスタ３、６に流れるドレイン電流は、ＥＤ型基準電圧回路１１０、１１１によって決められる。
【００２５】
このとき、ディプレッションタイプＭＯＳトランジスタ３、６がマスクずれなどの原因により、ドレイン−ソース間電圧とドレイン電流の関係式に違いが生じたとする。
【００２６】
このとき、ディプレッションタイプＭＯＳトランジスタ３とディプレッションタイプＭＯＳトランジスタ６のドレイン−ソース間電圧には違いが生じる。しかしディプレッションタイプＭＯＳトランジスタ３のゲート電圧は高電圧供給端子１０２の電圧からディプレッションタイプＭＯＳトランジスタ６のドレイン−ソース間電圧を引いたものとなる。ディプレッションタイプＭＯＳトランジスタ６のゲート電圧は高電圧供給端子１００の電圧からディプレッションタイプＭＯＳトランジスタ３のドレイン−ソース間電圧を引いたものとなる。高電圧供給端子１００、１０２の電圧が等しければ、ドレイン−ソース間電圧が高いディプレッションタイプＭＯＳトランジスタ３のゲート電圧はドレイン−ソース間電圧が低いディプレッションタイプＭＯＳトランジスタ６と高電圧供給端子１０２の差となるため、ゲート電圧が上昇しドレイン−ソース間電圧とドレイン電流の関係式が図の矢印のように変化する。ディプレッションタイプＭＯＳトランジスタ６についてもドレイン−ソース間電圧が低いディプレッションタイプＭＯＳトランジスタ６のゲート電圧はドレイン−ソース間電圧が高いディプレッションタイプＭＯＳトランジスタ３と高電圧供給端子１００の差となるため、ゲート電圧が下降しドレイン−ソース間電圧とドレイン電流の関係式が図の矢印のように変化する。
【００２７】
図６は本発明のディプレッショントランジスタ３、６のドレイン−ソース間電圧とドレイン電流の関係式である。図のようにそれぞれのドレイン−ソース間電圧とドレイン電流の関係式は、ドレイン−ソース間電圧が同電位になるように変化するため、ＥＤ型基準電圧回路２０、２１の高電圧供給端子１１２，１１３に供給される電圧は同電位となり、基準電圧出力端子１１０、１１１に出力される電圧は、等しくなる。
【００２８】
尚、３個のＥＤ型基準電圧回路を有する基準電圧回路の場合でも、第一のＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのゲート端子を第二のＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのソース端子に接続し、第二のＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのゲート端子に第三のＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのソース端子を接続し、第三のＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのゲートを、更に第一のＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタソースに接続されている。これによっても、それぞれのＥＤ型基準電圧回路に加わる電圧の違いを低減させ、それぞれの出力電圧の差を小さくすることができる。同様に複数個のＥＤ型基準電圧回路を有する基準電圧回路の場合にも適用できる。
【００２９】
図７は本発明の基準電圧の別の実施例である。以下にこの発明の実施例を図７に基づいて説明する。同一導電型のディプレッションタイプＭＯＳトランジスタ１のソースとエンハンスメントタイプＭＯＳトランジスタ２のドレインとを直列に接続し、前記ディプレッションタイプＭＯＳトランジスタ１のゲートとソースを接続し、前記エンハンスメントタイプＭＯＳトランジスタ２のゲートとドレインを接続し、ディプレッションタイプＭＯＳトランジスタ１のドレインに直列にディプレッションタイプＭＯＳトランジスタ３のソースが接続されている。
【００３０】
前記エンハンスメントトランジスタ２のソースに直列にエンハンスメントトランジスタ１１のドレインを接続し、前記エンハンスメントトランジスタ１１のゲートが前記エンハンスメントトランジスタ２のソースに接続されている。おなじ電圧を出力するために、同様の構成で同一導電型のディプレッションタイプＭＯＳトランジスタ４のソースとエンハンスメントタイプＭＯＳトランジスタ５のドレインとを直列に接続し、前記ディプレッションタイプＭＯＳトランジスタ４のゲートとソースを接続し、前記エンハンスメントタイプＭＯＳトランジスタ５のゲートとドレインを接続し、ディプレッションタイプＭＯＳトランジスタ４のドレインに直列にディプレッションタイプＭＯＳトランジスタ６のソースが接続されている。
【００３１】
前記エンハンスメントトランジスタ５のソースに直列にエンハンスメントトランジスタ１２のドレインを接続し、前記エンハンスメントトランジスタ１２のゲートが前記エンハンスメントトランジスタ５のソースに接続されている。さらに上記ディプレッションタイプＭＯＳトランジスタ３のゲートをＥＤ型基準電圧回路の高電圧供給端子１１３に接続し、上記ディプレッションタイプＭＯＳトランジスタ６のゲートがＥＤ型基準電圧回路の高電圧供給端子１１２に接続されている。
【００３２】
さらに、上記ディプレッションタイプＭＯＳトランジスタ３のドレインを高電圧供給端子１００に接続し、上記ディプレッションタイプＭＯＳトランジスタ６のドレインをＥＤ型基準電圧回路の高電圧供給端子１０２に接続した。さらに上記エンハンスメントトランジスタ１１のソースを低電圧供給端子１０１に接続し、上記エンハンスメントトランジスタ１２のソースを低電圧供給端子１０３に接続されている。
【００３３】
さらに、上記同一導電型ディプレジョントランジスタ３の基板電位を低電圧供給端子１０１に接続し、上記同一導電型ディプレジョントランジスタ６の基板電位が低電圧供給端子１０３に接続されている。
【００３４】
このように構成することにより、エンハンスメントトランジスタとディプレッショントランジスタの閾値によることなく、出力電圧を変更し、高精度の2つの基準電圧を発生する基準電圧回路を構成することが可能となる。今回の説明では直列に接続したエンハンスメントトランジスタは２つのみであるが、３つ以上直列に接続しても同様に回路を構成できる。
【００３５】
図８は、本発明の高電圧を基準とした基準電圧の別の実施例である。以下にこの発明の実施例を図８に基づいて説明する。
【００３６】
同一導電型のディプレッションタイプＭＯＳトランジスタ１のドレインと異導電型ディプレッショントランジスタ１５のドレインを接続し、エンハンスメントタイプＭＯＳトランジスタ２のソースと異導電型ディプレッショントランジスタ１５のソースをＥＤ型基準電圧回路の出力電圧端子１１０で直列に接続し、前記ディプレッションタイプＭＯＳトランジスタ１のゲートとソースを接続し、前記エンハンスメントタイプＭＯＳトランジスタ２のゲートとドレインが接続されている。おなじ電圧を出力するために、同様の構成で同一導電型のディプレッションタイプＭＯＳトランジスタ４のドレインと異導電型ディプレッショントランジスタ１６のドレインを接続し、エンハンスメントタイプＭＯＳトランジスタ５のソースと異導電型ディプレッショントランジスタ１６のソースをＥＤ型基準電圧回路の出力電圧端子１１１で直列に接続し、前記ディプレッションタイプＭＯＳトランジスタ４のゲートとソースを接続し、前記エンハンスメントタイプＭＯＳトランジスタ５のゲートとドレインが接続されている。さらに上記異導電型ディプレッションタイプＭＯＳトランジスタ１５のゲートをＥＤ型基準電圧回路の出力電圧端子１１１に接続し、上記異導電型ディプレッションタイプＭＯＳトランジスタ１６のゲートがＥＤ型基準電圧回路の出力電圧端子１１０に接続されている。さらに上記エンハンスメントＭＯＳトランジスタ２のドレインを高電圧供給端子１００に接続し、上記エンハンスメントＭＯＳトランジスタ５のドレインがＥＤ型基準電圧回路の高電圧供給端子１０２に接続されている。
【００３７】
さらに、上記同一導電型ディプレッショントランジスタ１のソースを低電圧供給端子１０１に接続し、上記同一導電型ディプレッショントランジスタ４のソースを低電圧供給端子１０３に接続されている。
【００３８】
さらに、上記異導電型ディプレジョントランジスタ１５の基板電位を高電圧供給端子１０１に接続し、上記異導電型ディプレジョントランジスタ１６の基板電位を高電圧供給端子１０３に接続した。このように構成することにより、図９に示すような、高電圧を基準にする高精度の2つの基準電圧を発生する発生する基準電圧回路を構成することが可能となる。
【００３９】
本願発明にかかる電子機器によれば、以上のように説明した基準電圧回路を有するので、高精度な基準電圧の出力が可能となり、該電子機器の性能をより向上させることができる。
【００４０】
【発明の効果】
本発明は、特に、２つのＥＤ型基準電圧回路のディプレッションタイプＭＯＳトランジスタのドレインに直列にそれぞれディプレッションタイプＭＯＳトランジスタのソースを接続し、直列に接続された上記ディプレッションタイプＭＯＳトランジスタのゲートをお互いのソースに接続されていることにより、それぞれのＥＤ型基準電圧回路に加わる電圧の違いを減少させ、それぞれの出力電圧の差を小さくする。
【図面の簡単な説明】
【図１】本発明の基準電圧回路の一例である。
【図２】従来の基準電圧回路の一例である。
【図３】従来の基準電圧回路の一例である。
【図４】従来の基準電圧回路の一例である。
【図５】ディプレッショントランジスタのドレイン−ソース間電圧とドレイン電流の関係式である。
【図６】本発明のディプレッショントランジスタ３．６のドレイン−ソース間電圧とドレイン電流の関係式である。
【図７】本発明の基準電圧回路の別の実施例である。
【図８】本発明の基準電圧回路の別の実施例である。
【図９】図８に示す基準電圧回路の出力電圧と高電圧供給端子電圧との関係図である。
【符号の説明】
１、３、４、６ ディプレッションタイプＭＯＳトランジスタ
２、５、１１、１２ エンハンスメントタイプＭＯＳトランジスタ
７、８ 同一導電型ＭＯＳトランジスタ
１５、１６ 異導電型ディプレッションタイプＭＯＳトランジスタ
１０ 定電圧源
２０、２１ ＥＤ型基準電圧回路
１００、１０２ 高電圧供給端子
１０１、１０３ 低電圧供給端子
１１０、１１１ 基準電圧出力端子
１１２、１１３ ＥＤ型基準電圧回路の高電圧供給端子
１１４、１１５ 接続端子
Claims (7)
- 同じ電圧を出力する二つのＥＤ型基準電圧回路を有する基準電圧回路であって、
電源端子とＧＮＤ端子の間に直列に接続された第１のディプレションＭＯＳトランジスタおよび第１のＥＤ型基準電圧回路と、
前記電源端子と前記ＧＮＤ端子の間に直列に接続された第２のディプレションＭＯＳトランジスタおよび第２のＥＤ型基準電圧回路と、を有し、
前記第１のディプレションＭＯＳトランジスタのゲート電極は前記第２のディプレションＭＯＳトランジスタのソース電極に接続し、
前記第２のディプレションＭＯＳトランジスタのゲート電極は前記第１のディプレションＭＯＳトランジスタのソース電極に接続した
ことを特徴とする基準電圧回路。 - 前記第１および第２のディプレションＭＯＳトランジスタは、
基板をＧＮＤ端子に接地したｎチャネル型であることを特徴とする請求項１に記載の基準電圧回路。 - 前記ＥＤ型基準電圧回路は、直列に接続されたディプレションＭＯＳトランジスタとエンハンスメントＭＯＳトランジスタと、を有し、
前記ディプレションＭＯＳトランジスタのゲート電極およびソース電極と、前記エンハンスメントＭＯＳトランジスタのゲート電極およびドレイン電極は共通であり、
前記ディプレションＭＯＳトランジスタと前記エンハンスメントＭＯＳトランジスタの接続点を出力端子とする、
請求項１から２のいずれかに記載の基準電圧回路。 - 前記ＥＤ型基準電圧回路は、直列に接続されたディプレションＭＯＳトランジスタと第１および第２のエンハンスメントＭＯＳトランジスタと、を有し、
前記ディプレションＭＯＳトランジスタのゲート電極およびソース電極と、前記第１のエンハンスメントＭＯＳトランジスタのゲート電極およびドレイン電極は共通であり、
前記第２のエンハンスメントＭＯＳトランジスタのゲート電極およびドレイン電極は共通であり、
前記ディプレションＭＯＳトランジスタと前記第１のエンハンスメントＭＯＳトランジスタの接続点を出力端子とする、
請求項１から２のいずれかに記載の基準電圧回路。 - 同じ電圧を出力する二つのＥＤ型基準電圧回路を有する基準電圧回路であって、
電源端子にゲート電極およびドレイン電極を共通に接続されたエンハンスメントＭＯＳトランジスタと、ＧＮＤ端子にゲート電極およびソース電極を共通に接続されたディプレションＭＯＳトランジスタからなり、前記エンハンスメントＭＯＳトランジスタのソース電極を出力端子とする、第１および第２のＥＤ型基準電圧回路と、
前記第１のＥＤ型基準電圧回路の前記エンハンスメントＭＯＳトランジスタと前記ディプレションＭＯＳトランジスタの間に直列に接続された第１のディプレションＭＯＳトランジスタと、
前記第２のＥＤ型基準電圧回路の前記エンハンスメントＭＯＳトランジスタと前記ディプレションＭＯＳトランジスタの間に直列に接続された第２のディプレションＭＯＳトランジスタと、を有し、
前記第１および第２のディプレションＭＯＳトランジスタの基板は電源端子に接続されており、
前記第１のディプレションＭＯＳトランジスタのゲート端子は前記第２のＥＤ型基準電圧回路の出力端子に接続し、前記第２のディプレションＭＯＳトランジスタのゲート端子は前記第１のＥＤ型基準電圧回路の出力端子に接続した
ことを特徴とする基準電圧回路。 - 同じ電圧を出力する複数のＥＤ型基準電圧回路を有する基準電圧回路であって、
電源端子とＧＮＤ端子の間に直列に接続されたディプレションＭＯＳトランジスタおよびＥＤ型基準電圧回路をＭ個備え、
前記ディプレションＭＯＳトランジスタは基板をＧＮＤ端子に接地したｎチャネル型であり、
第ｍ番目のディプレションＭＯＳトランジスタのゲート電極を第ｍ＋１番目のディプレションＭＯＳトランジスタのソース電極に接続し、
第Ｍ番目のディプレションＭＯＳトランジスタのゲート電極を第１番目のディプレションＭＯＳトランジスタのソース電極に接続したことを特徴とする基準電圧回路。（Ｍは３以上の整数、ｍは１≦ｍ＜Ｍの整数） - 請求項１から６のいずれかに記載の基準電圧回路を有することを特徴とする電子機器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002352220A JP4117780B2 (ja) | 2002-01-29 | 2002-12-04 | 基準電圧回路および電子機器 |
| TW092100810A TWI251733B (en) | 2002-01-29 | 2003-01-15 | Reference voltage circuit and electronic device |
| KR1020030003240A KR100890849B1 (ko) | 2002-01-29 | 2003-01-17 | 기준전압회로 및 전자기기 |
| US10/349,887 US6798277B2 (en) | 2002-01-29 | 2003-01-23 | Reference voltage circuit and electronic device |
| CN031042082A CN1435739B (zh) | 2002-01-29 | 2003-01-29 | 基准电压电路和电子器件 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002020624 | 2002-01-29 | ||
| JP2002-20624 | 2002-01-29 | ||
| JP2002352220A JP4117780B2 (ja) | 2002-01-29 | 2002-12-04 | 基準電圧回路および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003295957A JP2003295957A (ja) | 2003-10-17 |
| JP4117780B2 true JP4117780B2 (ja) | 2008-07-16 |
Family
ID=27667442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002352220A Expired - Fee Related JP4117780B2 (ja) | 2002-01-29 | 2002-12-04 | 基準電圧回路および電子機器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6798277B2 (ja) |
| JP (1) | JP4117780B2 (ja) |
| KR (1) | KR100890849B1 (ja) |
| CN (1) | CN1435739B (ja) |
| TW (1) | TWI251733B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100785266B1 (ko) * | 2004-10-15 | 2007-12-12 | 전자부품연구원 | 온도 특성을 개선한 기준전압 발생기 |
| US20070140897A1 (en) * | 2005-12-21 | 2007-06-21 | Hongna Wang | Ph stable biguanide composition and method of treatment and prevention of infections |
| JP4703406B2 (ja) * | 2006-01-12 | 2011-06-15 | 株式会社東芝 | 基準電圧発生回路および半導体集積装置 |
| JP4800781B2 (ja) * | 2006-01-31 | 2011-10-26 | セイコーインスツル株式会社 | 電圧レベルシフト回路、および半導体集積回路 |
| JP4761458B2 (ja) * | 2006-03-27 | 2011-08-31 | セイコーインスツル株式会社 | カスコード回路および半導体装置 |
| JP5078502B2 (ja) | 2007-08-16 | 2012-11-21 | セイコーインスツル株式会社 | 基準電圧回路 |
| JP5306094B2 (ja) * | 2009-07-24 | 2013-10-02 | セイコーインスツル株式会社 | 基準電圧回路及び電子機器 |
| JP5695392B2 (ja) * | 2010-03-23 | 2015-04-01 | セイコーインスツル株式会社 | 基準電圧回路 |
| JP5767847B2 (ja) * | 2011-04-15 | 2015-08-19 | ローム株式会社 | 基準電流生成回路及びこれを用いた電源装置 |
| JP6008496B2 (ja) * | 2011-12-21 | 2016-10-19 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
| JP6289083B2 (ja) * | 2013-02-22 | 2018-03-07 | エイブリック株式会社 | 基準電圧発生回路 |
| CN104102266A (zh) * | 2014-07-11 | 2014-10-15 | 南京芯力微电子有限公司 | 基准电压产生电路 |
| JP7240075B2 (ja) * | 2019-07-08 | 2023-03-15 | エイブリック株式会社 | 定電圧回路 |
| US11681313B2 (en) | 2020-11-25 | 2023-06-20 | Changxin Memory Technologies, Inc. | Voltage generating circuit, inverter, delay circuit, and logic gate circuit |
| EP4033661B1 (en) | 2020-11-25 | 2024-01-24 | Changxin Memory Technologies, Inc. | Control circuit and delay circuit |
| EP4033312A4 (en) | 2020-11-25 | 2022-10-12 | Changxin Memory Technologies, Inc. | CONTROL CIRCUIT AND DELAY CIRCUIT |
| EP4033664B1 (en) * | 2020-11-25 | 2024-01-10 | Changxin Memory Technologies, Inc. | Potential generation circuit, inverter, delay circuit, and logic gate circuit |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4267501A (en) * | 1979-06-21 | 1981-05-12 | Motorola, Inc. | NMOS Voltage reference generator |
| JPS56108258A (en) * | 1980-02-01 | 1981-08-27 | Seiko Instr & Electronics Ltd | Semiconductor device |
| US4561702A (en) * | 1984-05-09 | 1985-12-31 | Texas Instruments Incorporated | CMOS Address buffer circuit |
| US4633086A (en) * | 1985-04-09 | 1986-12-30 | Grumman Aerospace Corporation | Input circuit for infrared detector |
| JP2509596B2 (ja) * | 1987-01-14 | 1996-06-19 | 株式会社東芝 | 中間電位生成回路 |
| EP0439149B1 (en) * | 1990-01-23 | 1996-03-27 | Nec Corporation | Semiconductor digital circuits |
| US5296801A (en) * | 1991-07-29 | 1994-03-22 | Kabushiki Kaisha Toshiba | Bias voltage generating circuit |
| JP2522468B2 (ja) * | 1992-02-26 | 1996-08-07 | 日本電気株式会社 | 基準電圧発生回路 |
| FR2693327B1 (fr) * | 1992-07-06 | 1994-08-26 | Sgs Thomson Microelectronics | Circuit de commutation de haute tension. |
| JPH08162942A (ja) * | 1994-11-29 | 1996-06-21 | Mitsubishi Electric Corp | 出力回路、入力回路、およびこれらを用いた入出力インタフェースシステム |
| US6072723A (en) * | 1999-05-06 | 2000-06-06 | Intel Corporation | Method and apparatus for providing redundancy in non-volatile memory devices |
| JP2001159923A (ja) * | 1999-12-03 | 2001-06-12 | Fuji Electric Co Ltd | 基準電圧回路 |
| JP4020182B2 (ja) * | 2000-06-23 | 2007-12-12 | 株式会社リコー | 基準電圧発生回路及び電源装置 |
-
2002
- 2002-12-04 JP JP2002352220A patent/JP4117780B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-15 TW TW092100810A patent/TWI251733B/zh not_active IP Right Cessation
- 2003-01-17 KR KR1020030003240A patent/KR100890849B1/ko active IP Right Grant
- 2003-01-23 US US10/349,887 patent/US6798277B2/en not_active Expired - Lifetime
- 2003-01-29 CN CN031042082A patent/CN1435739B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI251733B (en) | 2006-03-21 |
| CN1435739B (zh) | 2010-04-28 |
| KR100890849B1 (ko) | 2009-03-27 |
| US6798277B2 (en) | 2004-09-28 |
| TW200302411A (en) | 2003-08-01 |
| CN1435739A (zh) | 2003-08-13 |
| US20030174014A1 (en) | 2003-09-18 |
| KR20030065328A (ko) | 2003-08-06 |
| JP2003295957A (ja) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4117780B2 (ja) | 基準電圧回路および電子機器 | |
| US8212545B2 (en) | Reference voltage circuit and electronic device | |
| KR101099406B1 (ko) | 캐스코드 회로 및 반도체 장치 | |
| US7453318B2 (en) | Operational amplifier for outputting high voltage output signal | |
| JPH08335122A (ja) | 基準電圧用半導体装置 | |
| US10191504B2 (en) | Leakage current compensation circuit and semiconductor device | |
| US6717451B1 (en) | Precision analog level shifter with programmable options | |
| Kumar et al. | Bulk Driven Circuits for Low Voltage Applications. | |
| US6400185B2 (en) | Fixed transconductance bias apparatus | |
| JP3424434B2 (ja) | リーク電流補償回路 | |
| JP2001142552A (ja) | 温度補償型定電流回路 | |
| JP3945412B2 (ja) | レベルシフト回路 | |
| EP0913932A2 (en) | A buffering integrated circuit | |
| JP2787867B2 (ja) | 定電流回路 | |
| JPH01108622A (ja) | 電流制御回路 | |
| JP4121781B2 (ja) | 電界効果トランジスタを用いた基準電圧源回路 | |
| US7236030B2 (en) | Method to implement hysteresis in a MOSFET differential pair input stage | |
| JPH09130232A (ja) | 半導体集積回路装置 | |
| US20060267675A1 (en) | PMOS current mirror with cascaded PMOS transistors and zero voltage gate threshold transistor | |
| CN117130423A (zh) | 参考电压电路 | |
| JPS6119227A (ja) | Ｍｏｓ入力回路装置 | |
| CN117850524A (zh) | 偏置电流生成电路及芯片 | |
| KR20040008495A (ko) | 집적회로의 지연장치 | |
| JP2001016078A (ja) | 多結晶シリコン回路 | |
| JP2004242119A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040304 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080417 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4117780 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |