JP3783865B2 - 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路 - Google Patents
半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路 Download PDFInfo
- Publication number
- JP3783865B2 JP3783865B2 JP2003037825A JP2003037825A JP3783865B2 JP 3783865 B2 JP3783865 B2 JP 3783865B2 JP 2003037825 A JP2003037825 A JP 2003037825A JP 2003037825 A JP2003037825 A JP 2003037825A JP 3783865 B2 JP3783865 B2 JP 3783865B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- wiring
- internal circuit
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置とそのバーンインテスト(BT)方法、製造方法並びにBT制御回路に関し、特に詳しくはウエハ状態でバーンインテスト可能な半導体装置に関する。
【0002】
【従来の技術】
半導体装置は製品の信頼性を高めるため製造段階において高温状態あるいは高電圧印加状態で連続動作させるバーンインテスト(以下、BTとする)を実施している。このBTを実施することで、事前に欠陥のある故障品を排除して製品の信頼性を高めている。従来、半導体装置のBTはウエハ上のチップを切り離し、パッケージングした状態で行われていた。しかし、近年コスト低減の為ウエハ状態でBTを実施することが要求されている。その理由は、パッケージ状態でBTを行うと、高温に耐えるBT用のテストボードの費用、そのテストボードへテストする半導体集積回路を挿抜する工数、BTで不良となる物に対しても組立費用が発生するなどコストを引き上げる要因が多数存在するためである。一方、チップ状態で直接回路基板に実装する技術が確立され、ウエハやチップの状態で顧客へ納入することが増えてきている。さらに、ウエハやチップ状態での出荷においても、車載品などに於いては高い品質保証が要求され、ウエハBTは必要不可欠となってきている。
【0003】
ウェハ状態においてBTを行うことができる半導体装置が開発されている。(例えば、特許文献1)。特許文献1に開示されている構成の半導体装置では、不良チップを検出した場合、電源電圧の低下を防ぐためにウェハテストの最後にパッド間に大電流を流して不良チップから良品チップを電気的に切り離していた。しかし、ウエハ状態でのBTに於いて試験中のチップがBT中に不良となり、電源と他の配線や接地電位と短絡状態になると電源電圧の低下やウエハ自体の発熱などBTが継続できない状態に陥ってしまうという問題があった。また、BTは一旦開始したら終了まで途中で中断することなく実施するのが工数低減のため望ましい。しかしこの半導体装置ではBT中もしくはBTを一時中断した状態にて断続的にチップの状態を検査しなければならないという問題がある。
【0004】
この問題を解決する半導体集積回路装置が開示されている(例えば、特許文献2)。この半導体装置の構成を図6に示す。図6はウェハの構成を示すブロック図である。9はパット、10はイネーブル信号用パッド、11はゲート回路、12は半導体チップ(ICチップ)である。ウエハ上の半導体チップ12の各々に1対1で接続されたゲート回路11を用いて、BT中に不良と判定された半導体チップ12への電源供給及び入出力信号の授受を行えないようにする。これにより、不良チップを個別に他の半導体チップから電気的に切り離すことが可能になり、不良チップを良品チップから電気的に分離して不良品チップからの干渉や影響を防止するというものである。
【0005】
上述の構成ではBT中に半導体チップ12が不良となった際にゲート回路11を動作させ電源の供給を停止する信号(イネーブル信号)をウエハの外から受け取らなければならない。その為に不良を検出するための大規模な外付け回路で常にモニタすることが必要になる。
【0006】
【特許文献1】
特開平11−354721号公報
【特許文献2】
特開平10−125747号公報
【0007】
【発明が解決しようとする課題】
このように、従来のBTでは、不良チップが検出された際にBTを中断しなければならないという問題点やBTのための外付け回路が大規模となってしまうという問題点があった。
【0008】
本発明は、このような問題点を解決するためになされたもので、BTを中断することなく、BTを容易に行うことができる半導体装置とそのバーンインテスト方法、製造方法並びにBT制御回路を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明にかかる半導体装置は、内部回路と、前記内部回路にバーンインテスト(BT)用電源電圧を供給するBT用電源配線と、前記内部回路にBT用信号を供給するBT用信号配線と、前記内部回路のインピーダンスに基づいたBTストップ信号を出力するBT用制御回路と、前記BT用電源配線に接続され、前記BTストップ信号に応じて前記内部回路にBT用電源電圧の供給を停止する第1のスイッチング手段、及び前記BT用信号配線に接続され、前記BTストップ信号に応じて前記内部回路にBT用信号の供給を停止する第2のスイッチング手段と、を備え、前記BT用制御回路は、BT中に前記内部回路のインピーダンスの変化に応じて出力される監視電圧を監視する手段を有し、前記監視した結果に基づいて前記BTストップ信号を出力することを特徴とするものである。これにより、BTを中断することなく、BTを容易に行うことができる。
【0010】
本発明にかかる半導体装置は、スクライブラインで分けられた複数の半導体チップが設けられた半導体装置であって、前記半導体チップの各々に対応して設けられた内部回路と、前記各々の内部回路にBT用電源電圧を供給するBT用電源配線と、前記各々の内部回路にBT用信号を供給するBT用信号配線と、前記BT用電源電圧を前記BT用電源配線に入力するためのBT用電源パッドと、前記BT用信号を前記BT用信号配線に入力するためのBT用信号パッドと、前記半導体チップの各々に設けられ、前記内部回路のインピーダンスに基づいたBTストップ信号を出力するBT用制御回路と、前記BT用電源配線に接続され、前記BTストップ信号に応じて前記内部回路にBT用電源電圧の供給を停止する第1のスイッチング手段、及び前記BT用信号配線に接続され、前記BTストップ信号に応じて前記内部回路にBT用信号の供給を停止する第2のスイッチング手段と、を備え、前記BT用制御回路は、BT中に前記内部回路のインピーダンスの変化に応じて出力される監視電圧を監視する手段を有し、前記監視した結果に基づいて前記BTストップ信号を出力することを特徴とするものである。これにより、BTを中断することなく、BTを容易に行うことができる。
【0011】
本発明にかかるBT制御回路は、半導体装置のバーンインテスト(BT)を制御するBT制御回路であって、BT中に前記半導体装置の内部回路のインピーダンスの変化に応じて出力される監視電圧を監視する手段を有し、前記監視した結果に基づいて前記半導体装置への電源供給の停止を制御するストップ信号を出力することを特徴とするものである。これにより、BTを中断することなく、BTを容易に行うことができる。
【0012】
本発明にかかる半導体装置のバーンインテスト方法は、半導体チップが複数設けられたウェハ状態において半導体装置のバーンインテスト(BT)を行うBT方法であって、前記半導体チップの各々に設けられた内部回路に、共通のBT用電源配線を介してBT用電源電圧を供給するステップと、前記内部回路の各々に、共通のBT用信号配線を介してBT用信号を供給するステップと、前記内部回路に対応するBT制御回路にBT用電源電圧を供給するステップと、前記BT制御回路が前記内部回路のインピーダンスの変化に応じて出力される監視電圧を監視するステップと、前記BT制御回路が前記監視するステップの結果に基づいてBTストップ信号を出力するステップと、前記BTストップ信号に基づいて前記内部回路にBT用電源電圧およびBT用信号の供給を停止するステップと、を備えるものである。これにより、簡易な装置、機器でウエハ状態でのBTを行なうことができる。
【0013】
本発明にかかる半導体装置の製造方法は、複数の半導体チップが設けられたウェハ状態において、前記半導体チップの各々設けられた内部回路に、共通のBT用電源配線を介してBT用電源電圧を供給するステップと、前記内部回路の各々に共通のBT用信号配線を介してBT用信号を供給するステップと、前記各々の内部回路に対応するBT制御回路にBT用電源電圧を供給するステップと、前記BT制御回路が前記内部回路のインピーダンスの変化に応じて出力される監視電圧を監視するステップと、前記BT制御回路が前記監視するステップの結果に基づいてBTストップ信号を出力するステップと、前記BTストップ信号に基づいて前記内部回路にBT用電源電圧およびBT用信号の供給を停止するステップと、前記ウェハをスクライブして半導体チップに切り離すステップと、BT用電源電圧およびBT用信号の供給が停止された内部回路に対応する半導体チップを除去するステップと、を備えるものである。これにより、半導体装置の信頼性を高めることができる。
【0014】
【発明の実施の形態】
発明の実施の形態1.
本実施の形態にかかる半導体装置の構成を図1乃至図4に示す。図1は半導体チップの構成を示すブロック図、2はBT用制御回路の構成を示すブロック図、図3はウェハ上に設けられた複数の半導体チップの構成を示す平面図、図4は半導体ウェハ全体の構成を示す平面図である。1はチップ、2はBT用電源配線、2aはBT用電源パッド、3はBT用リセット配線、3aはBT用リセットパッド、4はBT用クロック配線、4aはBT用クロックパッド、5はBTストップ配線、6はBT制御回路、7は内部回路、8はBT端子、13は接地配線、13aは接地用パッド、14はBT用パッドユニット、15はVDD端子、16はリセット端子、17はクロック端子、18はコンパレータ、19はNchトランジスタ、20はスクライブライン、21はヒューズ、22はPchトランジスタ、23はNG_CHIP信号、24はBTモード配線、25はBTモード端子である。
【0015】
図1に示す様にチップ1には内部回路7が設けられている。この内部回路7はメモリやプロセッサ等を含む半導体デバイスであり、バーンインテスト(BT)は高温環境下あるいは定格電圧以上の高電圧を印加した状態で内部回路7が正常に動作するかのテストを行っている。そして不良となったチップを出荷前に排除して、チップの信頼性を高めている。例えば、バーンイン炉の中に半導体ウェハを格納し、高温環境下において動作させ、ゲート絶縁膜や層間絶縁膜の初期不良を検出している。ウェハ上に多数設けられたチップ1同士をつなぐようにBT用電源配線2、BT用リセット配線3、BT用クロック配線4、接地配線13(GND)が共通に配線され、電気的に接続されている。これらの配線はスクライブライン20をまたがって設けられており、ウェハ上に設けられた全てのチップ1に共通の電圧、信号を入力することができる。
さらに各々のチップ1には内部回路7のBTを制御するためのBT制御回路6が設けられている。BT用電源配線2はそれぞれのチップ1で分岐された後、抵抗R3を通りVDD端子15を介して内部回路7にBT用電源電圧を供給している。BT用リセット配線3は、それぞれのチップ1で分岐された後、リセット端子16を介して内部回路7にBT用リセット信号を供給している。BT用クロック配線4も、それぞれのチップ1で分岐された後クロック端子17を介して内部回路7にBT用クロック信号を供給している。またBT用電源配線2はもう一箇所分岐され、BT制御回路6にもBT用電源電圧を供給している。このBT用電源電圧、BTリセット信号、BTクロック信号を用いてBTが行われる。これらの配線、端子、回路がBTを行うBT回路を構成しており、内部回路7が高温環境下で正常に動作するか否かのテストを行う。これらの内部回路7及びBT回路はそれぞれのチップに対して設けられている。
【0016】
BT制御回路6はBTの実行中に内部回路7が不良になった事をチップ単位で検出し、不良となったチップへの電源電圧及び信号(クロック信号、リセット信号)の供給をBT実行中に停止する。BT制御回路6は、内部回路7のインピーダンス変化を常時監視しており、インピーダンスの変化により不良と判定された場合は、そのチップがBTに必要とする電源電圧及び信号(リセット信号、クロック信号)の供給を停止する。従って、不良となったチップ1へ過剰な電流が流れBT用電源配線から他の良品チップへの電源供給ができない、あるいは他の良品チップへの信号がストップする等の不具合をなくし、ウエハ自体が発熱することで特性が変わることもなく、他のチップのテストに影響を与えることがない。よって中断することなく不良チップを電気的に切り離すことができ、BTを継続して行うことができる。
【0017】
BT用電源配線2、BT用リセット配線3、BT用クロック配線4は図3に示す様にBT用パッドユニット14内に設けたBT用電源パッド2a、BT用リセットパッド3a、BT用クロックパッド4aをプロービングすることで外部電源(図示せず)、リセット信号を発生するリセット信号生成回路(図示せず)及びクロックを出力するクロック生成回路(図示せず)に接続され、BT用電源電圧およびBT用の各信号が供給される。また接地配線13もBT用パッドユニット14内に設けられた接地用パッド13aに接続されており、接地用パッド13aをプロービングすることにより接地される。BT用電源配線2、BT用リセット配線3、BT用クロック配線4、接地配線13はスクライブライン20をまたいで各チップ上に設けられている。
また、図3のチップ1を含むウェハ全体の構成を図4に示す。それぞれの配線は、例えばウエハのオリエンテーションフラット(以下オリフラと記す)部付近に設けたBT用パッドユニット14に接続される。このBT用パッドユニット内のパッドを介して外部の電源、信号生成回路と接続され電源電圧及び信号の供給を受ける。BT用パッドユニット14は、内蔵するチップ1の消費電力に応じてその必要ユニット数を変えることで、消費電力の大きいチップが搭載されたウェハにおいても電源の供給が可能となる。BT用パッドユニット14内のそれぞれのパッド位置を予め決められた座標に固定することで、各製品で共通のBT用パッドユニット14を使用することができる。よって、複数の品種が存在しても共通のプローブカードでBTを実施可能である。BT時に必要とする信号の数が少ないため、BT用プローブカードのニードル数が少なくすることができる。また、各チップ1の内部回路7のBT用電源配線又はBT用信号をそれぞれ電気的に接続することで、入力パッドを共通化することができる。これにより、簡易な装置や機器でBTを実施することができ、BTを実施するためのコストや工数を削減することが出来る。
【0018】
BT回路の動作について図1を用いて詳細に説明する。図1に示す様にBT制御回路6からのBTストップ信号5はBT用電源配線2−R3間、BT用リセット配線3−リセット端子16間、BTクロック配線4−クロック端子17間のそれぞれに設けられたトランジスタのゲートに接続されている。BT用電源電圧は、スイッチング手段であるトランジスタにより接続あるいは切断が行われR3を介して内部回路7に入力され、BT用リセット信号及びBT用クロック信号はスイッチング手段であるトランジスタにより接続あるいは切断が行われ内部回路7に入力される。BTストップ信号5はこれらのトランジスタのオン/オフを制御可能である。なお、BTストップ信号5によりH及びLのクロック信号、H及びLのリセット信号の供給を停止するため、BT用リセット配線3−リセット端子16間、BTクロック配線4−クロック端子17間にはPchとNchの二つのトランジスタが設けられている。PchのゲートにはBTストップ信号5が直接入力され、Nchのゲートには反転回路を介してBTストップ信号が入力されている。BT用電源配線2からVDD端子15の間には、前述のPchトランジスタと抵抗R3があり、抵抗R3−VDD端子15の間のB点にて分岐し、BT制御回路6にも入力されている。尚、VDD端子15−GND端子までの内部インピーダンスをR4とする。さらにBT制御回路6の電源電圧をBT用電源配線2あるいはVDD端子15のどちらから得るかを切り替えるPchトランジスタ22が設けられている。Pchトランジスタ22のゲートはウェハ状態ではプルアップいる。このプルアップするために設けられたゲートまでの配線の一部は、チップ間のスクライブライン20に形成されている。この配線はスクライブする際に切断される。従ってウェハ状態ではトランジスタのゲートはBT用電源配線2に接続され、スクライブ後は抵抗を介して接地電極13に接続される。すなわち、ウェハ状態において、Pchトランジスタ22のゲートがスクライブラインを越えて隣のチップのBT用電源配線2に接続されており、トランジスタはオフの状態である。よって、BT制御回路6はBT用電源配線2からBT用電源電圧が供給される。一方、スクライブライン20でチップ単位に切り離された場合、Pchトランジスタ22のゲートはプルダウンされ、VDD端子15から電源電圧が供給される。BT制御回路6からは内部回路7をBTモードにするため、BT端子8からBTモード配線24を通じBTモード端子25にLが入力される。BTモード端子25がLである時、内部回路7はBTモードとなる。反対にBTモード端子25がHである時、内部回路7はBTモードから抜ける。
【0019】
次にBT制御回路6の内部構成について図2を用いて説明する。BT制御回路6において、BT用電源配線2は2個所で分岐されている。1つ目の配線は抵抗成分R5と抵抗成分R6を介して接地配線13に接続されている。2つ目の配線は抵抗成分R1、Nchトランジスタ19、BT端子8、ヒューズ21、抵抗成分R2を介して接地配線13に接続される。図2に示すようにR5とR6の間の点をA点、R3とR4の間の点をB点とする。R3〜R6の抵抗分圧比は、内部回路7が正常に動作している時のR4のインピーダンスにおいて、A点の電位(Ref電位)がB点の電位より低くなるように設定されている。A点とB点からの信号はNG_CHIP信号を出力するためのコンパレータ18に入力される。A点の電位がB点の電位より低い時、コンパレータ18はNG_CHIP信号をHとして出力する。NG_CHIP信号は、Nchトランジスタ19のゲートに入力され、NG_CHIP信号がHの時Nchトランジスタ19はオンした状態となる。R1とR2の抵抗分圧比は、Nchトランジスタ19がオンした状態でBTストップ信号5がLになるように設定されている。さらに、前述したように、内部回路7はBT端子8に接続されたBTモード端子25をLにすることでBTモードへ、HにすることでBTモードから抜けるよう構成されている。このBT端子8はウェハ状態でプロービングが可能であるように設けられることが望ましい。これにより、予め不良と判明しているチップのBT端子8−GND13間にヒューズ21の定格電流以上の電流を印可することで、BT端子8−R2間のヒューズ21を切断することが可能である。予め不良と判明しているチップへはBT用の電源電圧及び信号が供給されないようにすることが可能である。
【0020】
BTの実行中に内部回路7に故障が発生して短絡状態となった場合は、インピーダンスR4が小さくなる。従ってR3〜R6の抵抗分圧比が変わり、B点の電位がA点より低くなる。コンパレータ18の出力であるNG_CHIP信号はHからLに変化する。この変化の様子を図5に示す。図5に示されるように内部回路7が正常に動作している時はB点の電位がA点よりも高いため、コンパレータ18の出力信号であるNG_CHIP信号はHである。BT中に内部回路7に不良が発生し短絡状態になった場合、B点の電位がA点よりも低くなるためコンパレータ18の出力信号であるNG_CHIP信号はLに変わる。すなわち、B点の電位がある一定の値より低くなった場合、NG_CHIP信号がLに変わる。このようにコンパレータ18は内部回路7のインピーダンスR4に基づいて、内部回路7が正常に動作しているか否かを判別し、判別結果をNchトランジスタ19に出力する。
NG_CHIP信号がLに変わると、Nchトランジスタ19がオフ状態となりBTストップ信号5はHになる。この結果、BTストップ信号5に接続されたトランジスタはオフとなり、内部回路7へのBT用電源電圧、BT用リセット信号及びBT用クロック信号の供給が絶たれる。
このようにBT中に不良になったチップのBT用電源をBT処理中に自動的に遮断することが可能になる。よって、BT中に故障したチップ1のみウェハ上から電気的に切り離された状態となる。これにより、BT用電源電圧及びBT用の各信号が異常なチップの内部回路に伝わって、正常なチップへの悪影響を及ぼすことがなくなる。すなわち、不良となったチップへ過剰な電流が流れ、BT用電源電圧が供給できない、あるいは信号がストップするなどの不具合をなくし、ウェハ自体が発熱することで特性が変わったりすることがなくなり、正常に動作している他のチップに影響を与えることなくBTを継続して行うことができる。また、チップ1に内部回路7のインピーダンスを監視するBT制御回路6を備えているため、チップの不良を検出するための外付け回路、機器が不要となる。さらに、後の工程で不良となったチップを電気的に切り離す必要もなくなる。これにより、簡易な構成の装置、機器でBTを行うことが可能になり、コストや工数の低減につながる。
【0021】
上述したようにBT制御回路6は常時内部回路7の状態を監視しており、内部回路7が短絡してインピーダンスR4が低下した時にBT用電源電圧、BT用リセット信号、BT用クロック信号の供給を停止する。そして、BTの次の工程でBT端子8―GND13間に定格電流以上の電流を印加してヒューズ21を切断する。ヒューズ21を切断することにより、BTストップ信号はHに切り替わる。そしてBTストップ配線5に接続されたトランジスタはオフし、BT用電源及び信号の供給が絶たれると同時にBT端子8からのBTモード信号もHに変わり、チップ1はBTモードから抜ける。
【0022】
発明の実施の形態2.
本発明にかかる半導体装置はチップ単位にダイシングした後においても、VDD端子15、リセット端子16、クロック端子17、BTモード端子25を用いて同様にBTを行うことができる。つまり、従来パッケージングした状態で行っていたBTも従来と同様に実施することが可能である。以下にチップ状態でのBTについて図1、図2を用いて説明する。チップにダイシングする前に、ヒューズ21に定格電流以上の電流を印加して、ヒューズ21を切断する。BTストップ信号はHになり、BT用電源配線2―VDD端子15間、BT用リセット配線3―リセット端子16間、BTクロック配線4―クロック端子17間に設けられたトランジスタのゲートはオフに変わる。そして、内部回路7へのBT用電源電圧及びBT用信号の供給が遮断される。このようにチップにスクライブする前にヒューズを切断することにより、BTストップ信号をHの状態に維持することができる。これにより、トランジスタをオフ状態に切り替えることができ、BT用電源配線2、BT用リセット配線3、BT用クロック配線4からのBT用電源電圧及びBT用信号の供給を停止することができる。
【0023】
一方、ウェハがスクライブライン20でチップ単位にダイシングされると、Pchトランジスタ22のゲートに接続されている配線の一部も切断される。BT制御回路6へのBT用電源電圧の供給はBT用電源配線2からVDD端子15に自動的に切り替わる。このVDD端子15からBT用電源電圧を供給することができる。また、BT用の信号も、リセット端子16クロック端子17を介して供給することができる。スクライブしたことにより、BT用電源配線2、BT用リセット配線3及びBT用クロック配線4が電気的に浮いた状態であっても、BT制御回路6にVDD端子15から電源電圧が供給される。これにより、BTストップ信号がHとなり、BT用電源配線2、BT用信号配線(BT用リセット配線3、BT用クロック配線4)につながるトランジスタのオフを維持することができ、内部回路7には影響がない。
【0024】
スクライブしてチップに切り離された後、VDD端子15、リセット端子16、クロック端子17を介して内部回路7にBT用電源電圧と各信号を供給し、さらにBTモード端子25をLにすることで、チップをBTモードにしBTを実行する。このように、ヒューズを切断し各配線と内部回路7との接続を自動的に遮断することによって、チップ状態でのBTを実行することができる。
【0025】
その他の実施の形態.
本発明は実施の形態に限らず様々な変更が可能である。回路構成や配線等は図示した構成に限らず、同等の構成であればよい。例えば、ヒューズ21の切断は電気的動作による切断ではなくレーザー光を用いた切断であっても良い。またトランジスタ以外のスイッチング手段、スイッチング素子、スイッチング回路等の制御手段を用いても良い。上述のバーンインテストによって、不良と判別されたチップ1を除去することにより、半導体装置の信頼性を高めるバーンインテストを実施することが出来る。
【0026】
【発明の効果】
本発明によれば、半導体ウェハ状態におけるBTを中断することなく容易に行うことができる半導体装置とその製造方法並びにバーンインテスト方法、BT制御回路を提供することができる。
【図面の簡単な説明】
【図1】本発明にかかる半導体チップの回路構成を示すブロック図である。
【図2】本発明にかかる半導体チップのBT制御回路の回路構成を示すブロック図である。
【図3】本発明にかかる半導体チップのウェハ状態での構成を示す平面図である。
【図4】本発明にかかる半導体チップが設けられたウェハ全体の構成を示す平面図である。
【図5】本発明にかかるBT制御回路に設けられたコンパレータの出力信号を示す図である。
【図6】ウェハ状態でBTを行う従来の半導体集積回路の回路構成を示すブロック図である。
【符号の説明】
1 チップ、2 BT用電源配線、2a BT用電源パッド、
3 BT用リセット配線、3a BT用リセットパッド、
4 BT用クロック配線、4a BT用クロックパッド、
5 BTストップ信号、6 BT制御回路、7 内部回路、8 BT端子、
9 パット、10 イネーブル信号用パッド、11 ゲート回路、
12 ICチップ、13 接地配線、13a 接地用パッド、
14 BT用パッドユニット、15 VDD端子、16 リセット端子、
17 クロック端子、18 コンパレータ、19 Nchトランジスタ、
20 スクライブライン、21 ヒューズ、22 Pchトランジスタ、
23 NG_CHIP信号、24 BTモード配線、25 BTモード端子
Claims (13)
- 内部回路と、
前記内部回路にバーンインテスト(BT)用電源電圧を供給するBT用電源配線と、
前記内部回路にBT用信号を供給するBT用信号配線と、
前記内部回路のインピーダンスに基づいたBTストップ信号を出力するBT用制御回路と、
前記BT用電源配線に接続され、前記BTストップ信号に応じて前記内部回路にBT用電源電圧の供給を停止する第1のスイッチング手段、及び前記BT用信号配線に接続され、前記BTストップ信号に応じて前記内部回路にBT用信号の供給を停止する第2のスイッチング手段と、を備え、
前記BT用制御回路は、BT中に前記内部回路のインピーダンスの変化に応じて出力される監視電圧を監視する手段を有し、前記監視した結果に基づいて前記BTストップ信号を出力することを特徴とする半導体装置。 - 前記BT制御回路に設けられ、前記内部回路をBTモードにするためのBTモード信号を出力するBT端子をさらに備えた請求項1記載の半導体装置。
- 前記内部回路のインピーダンスが所定の値より低くなった場合に、前記第1のスイッチング手段がBT用電源電圧の供給を停止し、前記第2のスイッチング手段がBT用信号の供給を停止することを特徴とする請求項1又は2記載の半導体装置。
- スクライブラインで分けられた複数の半導体チップが設けられた半導体装置であって、
前記半導体チップの各々に対応して設けられた内部回路と、
前記各々の内部回路にBT用電源電圧を供給するBT用電源配線と、
前記各々の内部回路にBT用信号を供給するBT用信号配線と、
前記BT用電源電圧を前記BT用電源配線に入力するためのBT用電源パッドと、
前記BT用信号を前記BT用信号配線に入力するためのBT用信号パッドと、
前記半導体チップの各々に設けられ、前記内部回路のインピーダンスに基づいたBTストップ信号を出力するBT用制御回路と、
前記BT用電源配線に接続され、前記BTストップ信号に応じて前記内部回路にBT用電源電圧の供給を停止する第1のスイッチング手段、及び前記BT用信号配線に接続され、前記BTストップ信号に応じて前記内部回路にBT用信号の供給を停止する第2のスイッチング手段と、を備え、
前記BT用制御回路は、BT中に前記内部回路のインピーダンスの変化に応じて出力される監視電圧を監視する手段を有し、前記監視した結果に基づいて前記BTストップ信号を出力することを特徴とする半導体装置。 - 前記BT制御回路に入力される電源電圧の供給元を、前記BT用電源配線にするか、または、前記内部回路のVDD端子にするかを切り替える切り替え制御信号を供給する電源電圧供給元切り替え手段をさらに備え、
前記電源電圧供給元切り替え手段からの前記切り替え制御信号がスクライブライン上を経由した配線を介して供給されることによって、前記電源電圧の供給元が前記BT用電源配線に選択され、
前記スクライブラインを切断することによって、前記電源電圧の供給元を前記BT用電源配線から前記内部回路のVDD端子に切り替わる請求項4記載の半導体装置。 - 前記BT制御回路の配線の一部を溶断することによって、前記内部回路にBT用電源電圧およびBT用信号の供給が停止されることを特徴とする請求項5記載の半導体装置。
- 前記各々の内部回路の前記BT用信号配線が電気的に接続されていることを特徴とする請求項4、5又は6記載の半導体装置。
- 前記各々の内部回路の前記BT用電源配線が電気的に接続されていることを特徴とする請求項4乃至7いずれかに記載の半導体装置。
- 半導体装置のバーンインテスト(BT)を制御するBT制御回路であって、
BT中に前記半導体装置の内部回路のインピーダンスの変化に応じて出力される監視電圧を監視する手段を有し、前記監視した結果に基づいて前記半導体装置への電源供給の停止を制御するストップ信号を出力することを特徴とするBT制御回路。 - 前記監視する手段は、BT用電源配線から供給される電圧から所定の電圧を生成し、前記生成した所定の電圧と前記監視電圧とを比較する比較回路を、を備えることを特徴とする請求項9記載のBT制御回路。
- 半導体チップが複数設けられたウェハ状態において半導体装置のバーンインテスト(BT)を行うBT方法であって、
前記半導体チップの各々に設けられた内部回路に、共通のBT用電源配線を介してBT用電源電圧を供給するステップと、
前記内部回路の各々に、共通のBT用信号配線を介してBT用信号を供給するステップと、
前記内部回路に対応するBT制御回路にBT用電源電圧を供給するステップと、
前記BT制御回路が前記内部回路のインピーダンスの変化に応じて出力される監視電圧を監視するステップと、
前記BT制御回路が前記監視するステップの結果に基づいてBTストップ信号を出力するステップと、
前記BTストップ信号に基づいて前記内部回路にBT用電源電圧およびBT用信号の供給を停止するステップと、を備える半導体装置のBT方法。 - 複数の半導体チップが設けられたウェハ状態において、
前記半導体チップの各々設けられた内部回路に、共通のBT用電源配線を介してBT用電源電圧を供給するステップと、
前記内部回路の各々に共通のBT用信号配線を介してBT用信号を供給するステップと、
前記各々の内部回路に対応するBT制御回路にBT用電源電圧を供給するステップと、
前記BT制御回路が前記内部回路のインピーダンスの変化に応じて出力される監視電圧を監視するステップと、
前記BT制御回路が前記監視するステップの結果に基づいてBTストップ信号を出力するステップと、
前記BTストップ信号に基づいて前記内部回路にBT用電源電圧およびBT用信号の供給を停止するステップと、
前記ウェハをスクライブして半導体チップに切り離すステップと、
BT用電源電圧およびBT用信号の供給が停止された内部回路に対応する半導体チップを除去するステップと、を備える半導体装置の製造方法。 - 前記BT制御回路にBT用電源電圧を供給するステップでは、一部がスクライブライン上に設けられた配線を介して供給される制御信号によって、前記電源配線を介してBT用電源電圧を供給し、
前記スクライブして半導体チップに切り離すステップ後、前記制御信号の配線が切断され、前記内部回路のVDD端子を介して前記BT制御回路に電源電圧を供給するステップを備えることを特徴とする請求項12に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003037825A JP3783865B2 (ja) | 2003-01-22 | 2003-02-17 | 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003013226 | 2003-01-22 | ||
JP2003037825A JP3783865B2 (ja) | 2003-01-22 | 2003-02-17 | 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004281425A JP2004281425A (ja) | 2004-10-07 |
JP3783865B2 true JP3783865B2 (ja) | 2006-06-07 |
Family
ID=33301515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003037825A Expired - Fee Related JP3783865B2 (ja) | 2003-01-22 | 2003-02-17 | 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3783865B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081384A (ja) * | 2007-09-27 | 2009-04-16 | Nec Electronics Corp | 半導体装置 |
CN111257715B (zh) * | 2020-02-19 | 2022-06-24 | 上海韦尔半导体股份有限公司 | 一种晶圆测试方法及装置 |
-
2003
- 2003-02-17 JP JP2003037825A patent/JP3783865B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004281425A (ja) | 2004-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100466984B1 (ko) | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법 | |
US8237462B2 (en) | Method for wafer-level testing of integrated circuits | |
KR100228322B1 (ko) | 반도체 집적회로의 검사방법 | |
JP2002313860A (ja) | 半導体装置 | |
JP4789308B2 (ja) | 半導体装置のテスト電源供給回路 | |
US9575114B2 (en) | Test system and device | |
US20080191728A1 (en) | Isolation circuit | |
JP3783865B2 (ja) | 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路 | |
JP2000124279A (ja) | ウエハバーンインに対応する半導体装置 | |
US7948728B2 (en) | Semiconductor device and method for inspecting the same | |
US20080093597A1 (en) | Semiconductor device | |
JP2007141882A (ja) | 半導体装置、半導体装置の試験装置および試験方法 | |
US6809378B2 (en) | Structure for temporarily isolating a die from a common conductor to facilitate wafer level testing | |
KR100821095B1 (ko) | 반도체 테스트장치 및 그 테스트방법 | |
JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
JP2014033000A (ja) | 半導体装置および半導体装置の試験方法 | |
JP2000124280A (ja) | ウエハバーンインに対応する半導体装置 | |
JPH10135286A (ja) | 高温不良選別装置及び高温不良選別方法 | |
JP2954076B2 (ja) | 半導体集積回路ウェハ及びその試験方法 | |
JPS6187349A (ja) | 半導体ウエハ | |
JPH11121564A (ja) | 半導体集積回路装置 | |
KR100470989B1 (ko) | 검증용프로우브카드 | |
KR0151836B1 (ko) | 웨이퍼 레벨 번인 및 테스트 방법 | |
KR20060005820A (ko) | 반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법 | |
JPH08279538A (ja) | 半導体装置の検査方法及びプローブカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050620 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060308 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140324 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |