JP4112106B2

JP4112106B2 - 撮像装置

Info

Publication number: JP4112106B2
Application number: JP02462899A
Authority: JP
Inventors: 政実城殿; 英明吉田
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 1999-02-02
Filing date: 1999-02-02
Publication date: 2008-07-02
Anticipated expiration: 2019-02-02
Also published as: JP2000224600A

Description

【０００１】
【発明の属する技術分野】
この発明は、高画素のインターレース走査型固体撮像素子を備え、該固体撮像素子の擬似的なノンインターレース走査時に生じる第１の信号と第２の信号の電荷蓄積時間差を補正できるようにした撮像装置に関する。
【０００２】
【従来の技術】
近年、マルチメディア機器への画像データの入力が可能な電子的撮像装置いわゆる電子スチルカメラの開発が行われている。電子スチルカメラは、一般にＣＣＤ撮像素子などの固体撮像素子を用いて画像を取得し、取得した画像を液晶パネル等のビューファインダに表示すると共に、使用者によるトリガーの押し下げに応じて画像を記録媒体に記録するようになっている。この電子スチルカメラには、尚一層の高画質化や操作性の向上が望まれているが、この要望に応えるには、画素数の多いＣＣＤ撮像素子を使用する一方で、撮影する画像と同じ画角の画像をビューファインダによりリアルタイムで確認できることが不可欠である。
【０００３】
ところで、高画素のＣＣＤ撮像素子を用いると、高画質の画像は得られるけれども、１画面の画像読み出し速度が遅くなるため、ビューファインダには動画として認識される画像を表示できなくなる。
【０００４】
そのため、従来は例えば特開平１０−１３６２４４号公報に開示されているように、各水平方向に配列されている画素の電荷を垂直方向に加算するライン加算読み出し、あるいは垂直方向に配列されている画素を間引いて読み出す間引き読み出しを行って、画質は落ちるが１画面の画像読み出しを高速で行って、動画表示に対応できるようにしている。
【０００５】
しかしながら、上記公報に開示されているような従来のライン加算、あるいは間引き読み出し方式は、ノンインターレース方式に対応させたものであり、このような高速読み出し方式をインターレース方式に対応させた具体的な技術については、上記公報には何も開示されていない。
【０００６】
一般的なインターライン型のＣＣＤ撮像素子にインターレース方式を適用した場合は、例えば図４に示すような構成が考えられている。この構成例は、４相駆動型のもので、２画素が最小繰り返し単位であるが説明の都合上16画素を１組として図示され、各垂直転送路に沿った垂直方向に繰り返し配列されている。図４において、各画素１は□の中に１から16までの数字を入れて示している。１組の各画素には、垂直転送路２のａグループとｂグループの２つの垂直転送電極１ａ，１ｂ；２ａ，２ｂ；・・・・・16ａ，16ｂがそれぞれ対応させて配置され、各画素１はそれぞれ移送ゲート３を介して垂直転送路２のａグループの転送電極１ａ，２ａ，・・・・・16ａに対応する垂直転送路２の転送チャネルに接続されている。そして、垂直転送路２の各電極は、位相がそれぞれ１／４異なる４相シフトパルスを供給するシフトパルス印加引き出し電極４とそれぞれ接続され、４相シフトパルスが４個１組の転送電極に順次印加されて、移送ゲート３を介して垂直転送路２へ移送された電荷が一方向に転送されるようになっている。なお、図４において、５はシフトパルス入力端子である。
【０００７】
ここで、垂直転送路２の転送電極のうち、ｂグループの転送電極１ｂ，２ｂ，・・・・・16ｂは単純に電荷転送に寄与するだけの電極であるが、ａグループの転送電極１ａ，２ａ，・・・・・16ａは電荷転送を行うと共に、移送ゲート３を開くためのゲートパルス印加電極としても機能するように共通化されている。したがって、通常のシフトパルスが印加されるときには電荷転送動作が行われるが、所定のタイミングである一定値以上の電圧が所定のａグループの転送電極に選択的に印加されることにより、その選択された所定の転送電極に対応する移送ゲート３が開かれ、画素電荷が垂直転送路２へ移送されるようになっている。
【０００８】
そして、４相駆動の場合は、４こまの転送電極単位、例えば転送電極１ａ，１ｂ，２ａ，２ｂに対応する垂直転送路の４つの転送チャネルが１つの単位となり、１画素分の電荷しか入ることができないようになっており、したがって、垂直転送路２による転送画素数は、本来垂直方向に配列されている画素数の半分ということになり、インターレース方式の走査に対応するものとなっている。
【０００９】
一般にカラーＣＣＤ撮像素子としては、ベイヤー配置の色フィルタを備えた単板カラーＣＣＤ撮像素子が用いられるが、次にベイヤー配置の色フィルタを有し上記構成の垂直転送路を備えたＣＣＤ撮像素子の具体的なインターレース走査方式の読み出し例を図５に基づいて説明する。図５において、左端の欄に示した数字は、垂直方向の16画素の繰り返し構成の１組の画素群の順番を示しており、各読み出しモードにおける読み出し画素あるいは非読み出し画素の表示は、ベイヤー配置のカラーフィルタの水平方向２画素分を切り取って表示している。そして、16画素の１組の画素群において読み出される画素にはハッチングを施して示している。
【００１０】
この撮像装置は通常の高画質な静止画撮影を行う際には従来のインターレース方式の読み出しを行うものであって、これに関しては詳述を省略するが、当然全画素の情報が完全に独立に読み出されるから、高解像度が得られる反面、ＯddとＥven の２つのフィールドで同一の蓄積時間（露光量）の画像信号を得るために、電子的シャッタの他に光学的シャッタを併用することが前提となっている。（ここで、光学的シャッタとは、光学系に介挿され光の透過／遮断を制御する作用体を指すことは言うまでもなく、例えば液晶等の電気光学素子なども含むものであるが、この後本明細書においては、最も一般に使用される機械的シャッタによってこれを代表させて論ずるものとする。）以下ではこの通常のインターレース読み出しである全画素読み出しモードとは異なる、特殊駆動を行う場合の各読み出しモードについて詳述する。
【００１１】
まず、読み出しモードとして、２倍速加算モードについて説明する。この読み出しモードは、２つのフィールドで全画素を読み出し一画面の画像とする方式で、第１フィールド目に読み出される画素を、垂直転送路（ＶＣＣＤ）への読み出しタイミングのＯddの欄においてハッチングを付して示し、第２フィールド目に読み出される画素をＥven の欄においてハッチングを付して示している。この読み出し方式は、一般のインターレース方式の読み出しと同じであり、ただ垂直転送路から水平転送路に転送する時点で、読み出し画素の電荷を２画素分ずつ加算し、２倍速で読み出すようにした点で異なるのみである。したがって、この場合は、ＯddとＥven の２つのフィールドで同一の蓄積時間（露光量）の画像信号を得るために、電子的シャッタの他に機械的シャッタを併用している。
【００１２】
この読み出しモードにおける動作をタイミングチャートで示すと、図６に示すようになる。図６において、Ｖ_SUBは、ＣＣＤ撮像素子の蓄積電荷を基板側へ掃き出しリセットさせるためのリセットパルス信号であり、このリセットパルス信号Ｖ_SUBを印加したのちシャッタを閉じるまでの時間Ｔが電荷蓄積時間となる。ＴＧ−Ｏddは第１のフィールドにおいて奇数番目の画素の電荷を転送ゲートを介して垂直転送路へ移送するためのゲートパルス信号であり、ＴＧ−Ｅven は第２のフィールドにおいて偶数番目の画素の電荷を転送ゲートを介して垂直転送路へ移送するためのゲートパルス信号である。このようにこの読み出しモードでは機械的シャッタを用いているため、ＯddとＥven の２つのフィールドで同一の蓄積時間の画像信号を得ることができる。
【００１３】
次に、上記ＣＣＤ撮像素子における２倍速非加算モードの読み出しについて説明する。機械的シャッタを併用した場合、次のシャッタ動作のためのシャッタチャージに時間を要するので、また耐久性の面からも連続動作を行わせることはできない。この２倍速非加算モードにおいては、機械的シャッタを用いずに電子的シャッタのみを用いて擬似的ノンインターレース走査形式の読み出しを行うようにしたもので、垂直転送路（ＶＣＣＤ）への読み出しタイミングとして、１フィールドの画像信号に対して第１の読み出し（図５において１stと表示）と第２の読み出し（図５において２ndと表示）の２回の読み出しを、短時間間隔で行うようにして、擬似的ノンインターレース走査による１画面の画像信号を取得するものである。
【００１４】
すなわち、１stのタイミングでは、Ｇ，Ｂ信号を取り出すため２番目及び４番目の画素の画素信号、並びに10番目及び12番目の画素の画素信号を読み出し、２ndのタイミングではＲ，Ｇ信号を取り出すために、色フィルタの配列関係で５番目及び７番目の画素の画素信号並びに13番目及び15番目の画素の画素信号を読み出す。
【００１５】
ところで、このような読み出しを行う場合、例えば１stのタイミングで読み出す４番目の画素と２ndのタイミングで読み出す５番目の画素とは隣接しているので、１stと２ndのタイミングでの読み出しを単に短時間間隔で読み出すように設定するのみでは、１stと２ndのタイミングにおける読み出し画素電荷が垂直転送路において混合してしまい、個別の信号として転送できなくなる。そこで、この読み出しモードにおいては、図７のタイミングチャートに示すように、１stのタイミングｔ₁のＴＧ−１stのゲートパルス信号で、２，４，10，12番目の画素の電荷を垂直転送路へ移送ゲートを介して移送し読み出した後に、垂直転送路（ＶＣＣＤ）に１シフトパルスを印加し、１ステップ分垂直転送を行う。その後、２ndのタイミングｔ₂においてＴＧ−２ndのゲートパルス信号で、５，７，13，15番目の画素の電荷を垂直転送路に移送ゲートを介して読み出すようにしている。
【００１６】
このように１stと２ndのタイミングでの読み出しの間に１ステップの垂直転送を行うことにより、４番目と５番目の画素の電荷は、その間に１ステップの転送チャネルをおいて読み出されることになり、したがって、隣接した転送チャネルには読み出されないので、読み出し電荷が混合されるおそれはなくなる。
【００１７】
以下、垂直転送路で順次転送を行い垂直転送路から水平転送路への転送時に、動作上は加算されるが、１stと２ndのタイミングでの読み出しは１つおきに間引かれた状態で画素信号が読み出されているので、各水平ブランキング期間に、２回垂直転送を行い垂直方向２画素中の１画素の画素信号が、信号電荷としては非加算状態で読み出されることになり、２倍速非加算モードの読み出しが得られる。
【００１８】
【発明が解決しようとする課題】
ところで、上記のように機械的シャッタを用いて２フィールドで１画面の画像信号を得る場合には、各フィールドの信号間には電荷蓄積時間差が生じないので問題はないが、電子シャッタのみを用い１フィールドの画像信号に対してインターレース走査方式をとるために、垂直転送路への第１の読み出しと第２の読み出しの２回の読み出しを短時間間隔で行って、１画面の画像信号を取得する場合は、図７に示すように、両者間に短い時間であるが時間差Δｔが生じる。したがって、露出時間についても掃き出しリセットパルス信号Ｖ_SUBの印加時から第１及び第２のゲートパルスＴＧ−１st，ＴＧ−２ndの印加時までに時間差が生じ、その間に蓄積される蓄積電荷にも若干の差が生じ、露出時間の差だけ明るさが変わることになる。よって、そのまま１画面の処理を行うと、上記２倍速非加算モードの場合は２ライン毎に輝度差が発生する。一般的にはΔｔは数十μｓ程度の小さいものであり、露出時間Ｔが長い場合はΔｔは誤差として余り影響を与えないが、露出時間Ｔが短い場合は顕著な輝度差を生じさせる。特にライン間の露出誤差は、僅かな誤差でも輝度差が目立つという問題点がある。
【００１９】
本発明は、電荷蓄積差を伴う第１の信号と第２の信号とを読み出すようにしたインターレース走査型撮像素子を用いた撮像装置における上記問題点を解消するためになされたもので、擬似的なノンインターレース走査時に生じる第１の信号と第２の信号の電荷蓄積時間差を補正できるようにした撮像装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
上記問題点を解決するため、請求項１に係る発明は、２次元アレイ状に複数個の受光素子を画素として配置してなる感光部のうちの偶数ラインに配置され、第１の色フィルタ列が配置された第１の感光部と、前記感光部のうちの奇数ラインに配置され、第２の色フィルタ列が配置された第２の感光部と、前記感光部の奇数ラインから始まる８個の奇数ラインと偶数ラインとを交互に繰り返す配列において、偶数ラインであって２，４番目の前記第１の感光部で蓄積された第１の信号電荷を垂直転送部に転送した後、該垂直転送部内で前記第１の信号電荷を１ステップ分転送する第１の転送制御手段と、該第１の転送制御手段による前記第１の信号電荷の転送の後、前記感光部の奇数ラインから始まる８個の奇数ラインと偶数ラインとを交互に繰り返す前記配列において、奇数ラインであって５，７番目の前記第２の感光部で蓄積された第２の信号電荷を垂直転送部に転送する第２の転送制御手段と、前記第１の転送制御手段により転送された第１の信号電荷及び第２の転送制御手段により転送された第２の信号電荷を、垂直転送部から水平転送部に順次転送すると共に、前記感光部の連続する複数ラインに対応する前記第１の信号電荷及び第２の信号電荷を、転送に際して、それぞれ加算するように構成されている第３の転送制御手段と、前記第３の転送制御手段により水平転送部に転送された前記第１及び第２の信号電荷を順次読み出すための第４の転送制御手段と、を有するインターレース走査型撮像素子と、前記第１の信号電荷の垂直転送部への転送による前記第１の感光部における電荷蓄積時間と前記第２の信号電荷の垂直転送部への転送による前記第２の感光部における電荷蓄積時間の差に応じて、前記第４の転送制御手段の制御により読み出された前記第１の信号電荷又は前記第２の信号電荷の出力レベルを補正する補正手段とで撮像装置を構成するものである。
【００２１】
このように構成された撮像装置においては、第１の感光部で蓄積された第１の信号電荷は、第１の転送制御手段により垂直転送部に移送された後、垂直転送部内で１ステップ分転送され、次いで第２の感光部で蓄積された第２の信号電荷が第２の転送制御手段により垂直転送部へ移送される。そして、垂直転送部から第１及び第２の信号電荷は第３の転送制御手段により水平転送部へ転送され、第４の転送制御手段により水平転送部から順次読み出され、読み出された第１及び第２の信号電荷は、出力レベル補正手段により、第１の感光部における電荷蓄積時間と第２の感光部における電荷蓄積時間の差に応じてその出力レベルが補正されて出力される。
【００２２】
これにより、第１及び第２の感光部の電荷蓄積時間差による第１の信号電荷と第２の信号電荷の出力レベル差は、補正手段により補正され、輝度差のない画像信号を得ることができる。
【００２３】
また請求項２に係る発明は、２次元アレイ状に複数個の受光素子を画素として配置してなる感光部を有するインターレース走査型撮像素子の露光量を電子的シャッタ及び又は光学的シャッタにより制御することが可能に構成されている撮像装置において、前記感光部のうちの偶数ラインに配置され、第１の色フィルタ列が配置された第１の感光部と、前記感光部のうちの奇数ラインに配置され、第２の色フィルタ列が配置された第２の感光部と、前記感光部の奇数ラインから始まる８個の奇数ラインと偶数ラインとを交互に繰り返す配列において、２，４番目の前記第１の感光部で蓄積された第１の信号電荷を垂直転送部に転送した後、該垂直転送部内で前記第１の信号電荷を１ステップ分転送する第１の転送制御手段と、該第１の転送制御手段による前記第１の信号電荷の転送の後、前記感光部の奇数ラインから始まる８個の奇数ラインと偶数ラインとを交互に繰り返す前記配列において、５，７番目の前記第２の感光部で蓄積された第２の信号電荷を垂直転送部に転送する第２の転送制御手段と、前記第１の転送制御手段により転送された第１の信号電荷及び第２の転送制御手段により転送された第２の信号電荷を、垂直転送部から水平転送部に順次転送すると共に、前記感光部の連続する複数ラインに対応する前記第１の信号電荷及び第２の信号電荷を、転送に際して、それぞれ加算するように構成されている第３の転送制御手段と、前記第３の転送制御手段により水平転送部に転送された前記第１及び第２の信号電荷を順次読み出すための第４の転送制御手段と、前記電子的シャッタにより露光量を制御したときのみ、前記第１の信号電荷の垂直転送部への転送による前記第１の感光部における電荷蓄積時間と前記第２の信号電荷の垂直転送部への転送による前記第２の感光部における電荷蓄積時間の差に応じて、前記第４の転送制御手段の制御により読み出された前記第１の信号電荷又は前記第２の信号電荷の出力レベルを補正する補正手段とで撮像装置を構成するものである。
【００２４】
このように構成した撮像装置においては、電子的シャッタにより露光量を制御したときのみ、第１及び第２の信号電荷は出力レベル補正手段により、第１の感光部における電荷蓄積時間と第２の感光部における電荷蓄積時間の差に応じて、その出力レベルが補正されて出力される。
【００２５】
光学的シャッタを併用した場合は、第１の感光部における電荷蓄積時間と第２の感光部における電荷蓄積時間は等しくなり、したがって第１及び第２の信号電荷の出力レベルも等しくなり補正の必要がない。これに対し、電子的シャッタのみを用いて露光量を制御したとき、すなわち、第１及び第２の転送制御手段により第１の感光部と第２の感光部から第１及び第２の信号電荷を垂直転送部へ移送を行って露光量を制御するときは、必然的に第１及び第２の信号電荷の出力レベルの差が生じるので、このときのみ補正手段で出力レベルの補正を行うようにすることにより、補正を必要とするときのみ効率的により適確に第１及び第２の信号電荷の出力レベルの補正を行うことができる。
【００２６】
【発明の実施の形態】
次に、実施の形態について説明する。図１は、本発明の撮像装置の実施の形態に係るＣＣＤ撮像素子を用いた電子カメラの全体構成を示すブロック構成図である。図１において、11は光信号を電気的な信号に光電変換する単板カラーＣＣＤ撮像素子で、電子的シャッタ機能をもつものであり、該ＣＣＤ撮像素子11には、レンズ12及び絞り・シャッタ機構13を通って、被写体光が入力されるようになっている。ＣＣＤ撮像素子11の出力は、相関二重サンプリング回路やプリアンプからなるプリプロセス回路14でノイズを除去されたのち増幅される。15はアナログデータであるプリプロセス回路14の出力をデジタルデータに変換するＡ／Ｄ変換器で、16はＣＣＤ撮像素子11からの信号を映像データとして処理するカメラ信号処理回路であり、ＣＣＤ撮像素子11の１フレームによる擬似的ノンインターレース走査時における第１及び第２の撮像信号の出力レベルのゲイン補正回路も含むものである。17は、本来の撮影に先立ってＣＣＤ撮像素子11からの撮像信号等を用いて、フォーカスを制御するためにＡＦ情報を取り出すＡＦ検波回路、露出を制御するためにＡＥ情報を取り出すＡＥ検波回路及びホワイトバランスを設定するためにＡＷＢ情報を取り出すＡＷＢ検波回路であり、このＡＦ，ＡＥ，ＡＷＢ検波回路17からの出力信号はＣＰＵ18を介して、レンズ12へＡＦ情報を、絞り・シャッタ機構13へＡＥ情報を、カメラ信号処理回路16へＡＷＢ情報を与えるようになっている。
【００２７】
19はデータ量を圧縮処理する圧縮回路（ＪＰＥＧ）で、該圧縮回路19で圧縮処理された画像データが、メモリカードＩ／Ｆ24を介して着脱可能なメモリカード25へ記録されるようになっている。20はメモリコントローラで、21はＤＲＡＭであり、これらは映像データの色処理等を行う際に作業用メモリとして用いられるものである。22は表示回路で、23はＬＣＤ表示部であり、これらはメモリカード25に記録されたデータを読み出し表示させ、撮影状態の確認などに用いられる。26はメモリカード25に記録されているデータをパソコン27へ転送するために用いるパソコンＩ／Ｆである。28はＣＣＤ撮像素子11を駆動するタイミングパルス等を発生するＣＣＤドライバであり、ＣＰＵ18の制御にしたがってＣＣＤ撮像素子11を各種読み出しモードで駆動するものである。29は絞り・シャッタ機構13を駆動する絞り・シャッタドライバ、30はストロボ機構で、ＡＥ情報によりＣＰＵ18を介して制御される。31はＣＰＵの入力キーで、ＣＣＤ撮像素子の各種読み出しモードの設定、各種撮影モードの設定、トリガースイッチの駆動等が行えるようになっている。
【００２８】
次に、ＣＣＤ撮像素子11の構成について説明する。このＣＣＤ撮像素子11は２次元アレイ状に複数個の受光素子を画素として配置してなる感光部を有するインターライン型のＣＣＤ撮像素子でベイヤー配置の色フィルタを有している。ベイヤー配列の色フィルタは、図２に示すように、奇数ラインにはＲ（赤）とＧ（緑）のフィルタを交互に並べ、偶数ラインにはＧ（緑）とＢ（青）のフィルタを交互に並べ、Ｇ（緑）のフィルタを全体で市松模様に並べて構成されている。
【００２９】
そして、図４に示したＣＣＤ撮像素子と同様に、このＣＣＤ撮像素子は垂直方向の16の画素１が１組とされ、垂直転送路２に沿った垂直方向に繰り返し配列されている。そして、各１組の各画素１には、垂直転送路２のａグループとｂグループの２つの垂直転送電極１ａ，１ｂ；２ａ，２ｂ；・・・・・16ａ，16ｂがそれぞれ対応させて配置され、各画素１はそれぞれ移送ゲート３を介して垂直転送路２のａグループの転送電極１ａ，２ａ，・・・・・16ａに対応する垂直転送路２の各転送チャネルに接続されている。そして、垂直転送路２の各電極は、位相がそれぞれ１／４異なる４相シフトパルスを供給するシフトパルス印加引き出し電極４とそれぞれ接続され、４相シフトパルスが４個１組の転送電極に順次印加されて、移送ゲート３を介して垂直転送路２へ移送された電荷が一方向転送されるようになっている。なお、繰り返し配列される各組の画素群の構成数は、16個としたものを示しているが、８個とすることもできる。
【００３０】
次に、このように構成したＣＣＤ撮像素子の具体的な特殊駆動の読み出し例を、先に示した図５を用いて説明する。まず、読み出しモードとして、２倍速加算モードについて説明する。この読み出しモードは、２つのフィールドで全画素を読み出し一画面の画像とする方式で、第１フィールド目に読み出される画素を、垂直転送路（ＶＣＣＤ）への読み出しタイミングのＯddの欄においてハッチングを付して示し、第２フィールド目に読み出される画素をＥven の欄においてハッチングを付して示している。この読み出し方式は、一般のインターレース方式の読み出しと同じであり、ただ垂直転送路から水平転送路に転送する時点で、読み出し画素の電荷を２画素分ずつ加算し、２倍速で読み出すようにした点で異なるのみである。したがって、この場合は、ＯddとＥven の２つのフィールドで同一の蓄積時間（露光量）の画像信号を得るためには、電子的シャッタの他に機械的シャッタを併用する必要がある。
【００３１】
次に、２倍速非加算モードの読み出しについて説明する。機械的シャッタを併用した場合、次のシャッタ動作のためのシャッタチャージに時間を要するので、連続動作を行わせることはできない。この２倍速非加算モードにおいては、機械的シャッタを用いずに擬似的にノンインターレース形式の読み出しを行うようにしたもので、垂直転送路（ＶＣＣＤ）への読み出しタイミングとして、１フィールドの画像信号に対して第１の読み出し（１stと表示）と第２の読み出し（２ndと表示）の２回の読み出しを行い、１画面の画像信号を取得するものである。
【００３２】
すなわち、１stのタイミングでは、Ｇ，Ｂ信号を取り出すため２番目及び４番目の画素の画素信号、並びに10番目及び12番目の画素の画素信号を読み出し、２ndのタイミングではＲ，Ｇ信号を取り出すために、色フィルタの配列関係で５番目及び７番目の画素の画素信号並びに13番目及び15番目の画素の画素信号を読み出す。
【００３３】
なお、このような読み出しを行う場合、例えば１stのタイミングで読み出す４番目の画素と２ndのタイミングで読み出す５番目の画素とは隣接しているので、１stと２ndのタイミングでの読み出しを単に短時間間隔で読み出すように設定するのみでは、１stと２ndのタイミングにおける読み出し画素電荷が垂直転送路において混合してしまい、個別に転送できなくなるので、先に図７のタイミングチャートに示したように、１stのタイミングｔ₁のＴＧ−１stのゲートパルス信号で、２，４，10，12番目の画素の電荷を垂直転送路へ移送ゲートを介して移送し読み出した後に、垂直転送路（ＶＣＣＤ）に１シフトパルスを印加し、１ステップ分垂直転送を行う。その後、２ndのタイミングｔ₂においてＴＧ−２ndのゲートパルス信号で、５，７，13，15番目の画素の電荷を垂直転送路に移送ゲートを介して読み出すようにしている。
【００３４】
このように１stと２ndのタイミングでの読み出しの間に１ステップの垂直転送を行うことにより、４番目と５番目の画素の電荷は、その間に１ステップの転送チャネルをおいて読み出されることになり、したがって、隣接した転送チャネルには読み出されないので、読み出し電荷が混合されるおそれはなくなる。
【００３５】
以下、垂直転送路で順次転送を行い垂直転送路から水平転送路への転送時に、動作上は加算されるが、１stと２ndのタイミングでの読み出しは１つおきに間引かれた状態で画素信号が読み出されているので、各水平ブランキング期間に、２回垂直転送を行い垂直方向２画素中の１画素の画素信号が、信号電荷としては非加算状態で読み出されることになり、２倍速非加算モードの読み出しが得られる。
【００３６】
次に、２倍速非加算モードで上記のように１st及び２ndのタイミングで読み出された第１及び第２の信号電荷には、ＴＧ１st，ＴＧ２ndの２つのゲートパルス信号のタイミングにはΔｔの差があるため、出力レベルに若干の差が生じている。そこで、本実施の形態においては、カメラ信号処理回路16に設けたゲイン補正回路により、出力レベルのゲイン補正を行うようにしている。
【００３７】
このゲイン補正回路による信号電荷の出力レベルのゲイン補正は、全画素２倍速加算読み出しモード時のように、機械的シャッタを併用している場合は不要なので、ゲイン補正回路による出力レベルのゲイン補正動作は、図３のフローチャートに示すように行われる。すなわち、まずＣＰＵ18において機械的シャッタが使用されているか否かの判断が行われる（ステップＳ１）。使用している場合はカメラ信号処理回路16においてはゲイン補正は行わないで信号処理が行われる。一方、機械的シャッタが使用されていない場合は、これは電子的シャッタのみ用いられている場合に相当するが、ＴＧ−１stのタイミングで読み出された１stデータはそのままとし、ＴＧ−２ndのタイミングで読み出された２ndデータに対しては、２nd×｛Ｔ／（Ｔ＋Δｔ）｝のゲイン補正が行われる。これにより、ライン毎の輝度差のない２倍速非加算モードの画像信号が得られる。
【００３８】
なお、上記実施の形態においては、信号電荷のゲイン補正はＡ／Ｄ変換後の信号処理回路においてディジタル的な演算処理で行うようにしたものを示したが、プリプロセス回路においてアナログ的にゲイン補正を行うようにしてもよい。この場合はプリプロセス回路において入力信号をタイミングによって複数のゲインアンプに振り分けてゲイン補正をしたり、あるいは単一のゲインアンプで入力信号を時系列的にゲイン補正することができる。
【００３９】
【発明の効果】
以上実施の形態に基づいて説明したように、請求項１に係る発明によれば、第１の信号電荷を蓄積する第１の感光部における電荷蓄積時間と第２の信号電荷を蓄積する第２の感光部における電荷蓄積時間の差に応じて第１及び第２の信号電荷の出力レベルを補正手段で補正するようにしているので、特殊駆動時においても輝度差のない画像信号を得ることの可能なインターレース走査型撮像装置を実現することができる。また請求項２に係る発明によれば、電子的シャッタを用いたときのみ第１及び第２の感光部における電荷蓄積時間差に応じて第１及び第２の信号電荷の出力レベルを補正手段で補正するようにしているので、補正を必要とするときのみ効率的により適確に出力レベルを補正することができる。
【図面の簡単な説明】
【図１】本発明に係る撮像装置の実施の形態に係るＣＣＤ撮像素子を用いた電子カメラの全体構成を示すブロック構成図である。
【図２】ベイヤー配置の色フィルタの構成を示す図である。
【図３】図１に示した実施の形態におけるカメラ信号処理回路内のゲイン補正回路の動作を説明するためのフローチャートである。
【図４】従来の４相駆動構成のインターレース走査形ＣＣＤ撮像素子の垂直転送路部分の構成を示す図である。
【図５】図４に示したＣＣＤ撮像素子を用いた各種読み出しモードの読み出し態様を示す図である。
【図６】図４に示したＣＣＤ撮像素子において、機械的シャッタを用いた２フィールド２回読み出しモードにおける読み出し動作態様を説明するためのタイミングチャートである。
【図７】図４に示したＣＣＤ撮像素子において、機械的シャッタを用いない１フィールド２回読み出しモードにおける読み出し動作態様を説明するためのタイミングチャートである。
【符号の説明】
１画素
２垂直転送路
３移送ゲート
４シフトパルス印加引き出し電極
５引き出し電極入力端子
11 ＣＣＤ撮像素子
12 レンズ
13 絞り・シャッタ機構
14 プリプロセス回路
15 Ａ／Ｄ変換器
16 カメラ信号処理回路
17 ＡＦ，ＡＥ，ＡＷＢ検波回路
18 ＣＰＵ
19 圧縮回路
20 メモリコントローラ
21 ＤＲＡＭ
22 表示回路
23 ＬＣＤ表示部
24 メモリカードＩ／Ｆ
25 着脱可能なメモリカード
26 パソコンＩ／Ｆ
27 パソコン
28 ＣＣＤドライバ
29 絞り・シャッタドライバ
30 ストロボ機構
31 入力キー

Claims

２次元アレイ状に複数個の受光素子を画素として配置してなる感光部のうちの偶数ラインに配置され、第１の色フィルタ列が配置された第１の感光部と、
前記感光部のうちの奇数ラインに配置され、第２の色フィルタ列が配置された第２の感光部と、
前記感光部の奇数ラインから始まる８個の奇数ラインと偶数ラインとを交互に繰り返す配列において、偶数ラインであって２，４番目の前記第１の感光部で蓄積された第１の信号電荷を垂直転送部に転送した後、該垂直転送部内で前記第１の信号電荷を１ステップ分転送する第１の転送制御手段と、
該第１の転送制御手段による前記第１の信号電荷の転送の後、前記感光部の奇数ラインから始まる８個の奇数ラインと偶数ラインとを交互に繰り返す前記配列において、奇数ラインであって５，７番目の前記第２の感光部で蓄積された第２の信号電荷を垂直転送部に転送する第２の転送制御手段と、
前記第１の転送制御手段により転送された第１の信号電荷及び第２の転送制御手段により転送された第２の信号電荷を、垂直転送部から水平転送部に順次転送すると共に、前記感光部の連続する複数ラインに対応する前記第１の信号電荷及び第２の信号電荷を、転送に際して、それぞれ加算するように構成されている第３の転送制御手段と、
前記第３の転送制御手段により水平転送部に転送された前記第１及び第２の信号電荷を順次読み出すための第４の転送制御手段と、
を有するインターレース走査型撮像素子と、
前記第１の信号電荷の垂直転送部への転送による前記第１の感光部における電荷蓄積時間と前記第２の信号電荷の垂直転送部への転送による前記第２の感光部における電荷蓄積時間の差に応じて、前記第４の転送制御手段の制御により読み出された前記第１の信号電荷又は前記第２の信号電荷の出力レベルを補正する補正手段と、
を備えていることを特徴とする撮像装置。
２次元アレイ状に複数個の受光素子を画素として配置してなる感光部を有するインターレース走査型撮像素子の露光量を電子的シャッタ及び又は光学的シャッタにより制御することが可能に構成されている撮像装置において、
前記感光部のうちの偶数ラインに配置され、第１の色フィルタ列が配置された第１の感光部と、
前記感光部のうちの奇数ラインに配置され、第２の色フィルタ列が配置された第２の感光部と、
前記感光部の奇数ラインから始まる８個の奇数ラインと偶数ラインとを交互に繰り返す配列において、２，４番目の前記第１の感光部で蓄積された第１の信号電荷を垂直転送部に転送した後、該垂直転送部内で前記第１の信号電荷を１ステップ分転送する第１の転送制御手段と、
該第１の転送制御手段による前記第１の信号電荷の転送の後、前記感光部の奇数ラインから始まる８個の奇数ラインと偶数ラインとを交互に繰り返す前記配列において、５，７番目の前記第２の感光部で蓄積された第２の信号電荷を垂直転送部に転送する第２の転送制御手段と、
前記第１の転送制御手段により転送された第１の信号電荷及び第２の転送制御手段により転送された第２の信号電荷を、垂直転送部から水平転送部に順次転送すると共に、前記感光部の連続する複数ラインに対応する前記第１の信号電荷及び第２の信号電荷を、転送に際して、それぞれ加算するように構成されている第３の転送制御手段と、
前記第３の転送制御手段により水平転送部に転送された前記第１及び第２の信号電荷を順次読み出すための第４の転送制御手段と、
前記電子的シャッタにより露光量を制御したときのみ、前記第１の信号電荷の垂直転送部への転送による前記第１の感光部における電荷蓄積時間と前記第２の信号電荷の垂直転送部への転送による前記第２の感光部における電荷蓄積時間の差に応じて、前記第４の転送制御手段の制御により読み出された前記第１の信号電荷又は前記第２の信号電荷の出力レベルを補正する補正手段と、
を備えていることを特徴とする撮像装置。
前記第１の色フィルタ列の配置と前記第２の色フィルタ列の配置は、両者を並べることによりベイヤー配置となるように構成されていることを特徴とする請求項１又は２に係る撮像装置。