JP4112106B2 - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP4112106B2 JP4112106B2 JP02462899A JP2462899A JP4112106B2 JP 4112106 B2 JP4112106 B2 JP 4112106B2 JP 02462899 A JP02462899 A JP 02462899A JP 2462899 A JP2462899 A JP 2462899A JP 4112106 B2 JP4112106 B2 JP 4112106B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- signal charge
- photosensitive
- control means
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Description
【発明の属する技術分野】
この発明は、高画素のインターレース走査型固体撮像素子を備え、該固体撮像素子の擬似的なノンインターレース走査時に生じる第1の信号と第2の信号の電荷蓄積時間差を補正できるようにした撮像装置に関する。
【0002】
【従来の技術】
近年、マルチメディア機器への画像データの入力が可能な電子的撮像装置いわゆる電子スチルカメラの開発が行われている。電子スチルカメラは、一般にCCD撮像素子などの固体撮像素子を用いて画像を取得し、取得した画像を液晶パネル等のビューファインダに表示すると共に、使用者によるトリガーの押し下げに応じて画像を記録媒体に記録するようになっている。この電子スチルカメラには、尚一層の高画質化や操作性の向上が望まれているが、この要望に応えるには、画素数の多いCCD撮像素子を使用する一方で、撮影する画像と同じ画角の画像をビューファインダによりリアルタイムで確認できることが不可欠である。
【0003】
ところで、高画素のCCD撮像素子を用いると、高画質の画像は得られるけれども、1画面の画像読み出し速度が遅くなるため、ビューファインダには動画として認識される画像を表示できなくなる。
【0004】
そのため、従来は例えば特開平10−136244号公報に開示されているように、各水平方向に配列されている画素の電荷を垂直方向に加算するライン加算読み出し、あるいは垂直方向に配列されている画素を間引いて読み出す間引き読み出しを行って、画質は落ちるが1画面の画像読み出しを高速で行って、動画表示に対応できるようにしている。
【0005】
しかしながら、上記公報に開示されているような従来のライン加算、あるいは間引き読み出し方式は、ノンインターレース方式に対応させたものであり、このような高速読み出し方式をインターレース方式に対応させた具体的な技術については、上記公報には何も開示されていない。
【0006】
一般的なインターライン型のCCD撮像素子にインターレース方式を適用した場合は、例えば図4に示すような構成が考えられている。この構成例は、4相駆動型のもので、2画素が最小繰り返し単位であるが説明の都合上16画素を1組として図示され、各垂直転送路に沿った垂直方向に繰り返し配列されている。図4において、各画素1は□の中に1から16までの数字を入れて示している。1組の各画素には、垂直転送路2のaグループとbグループの2つの垂直転送電極1a,1b;2a,2b;・・・・・16a,16bがそれぞれ対応させて配置され、各画素1はそれぞれ移送ゲート3を介して垂直転送路2のaグループの転送電極1a,2a,・・・・・16aに対応する垂直転送路2の転送チャネルに接続されている。そして、垂直転送路2の各電極は、位相がそれぞれ1/4異なる4相シフトパルスを供給するシフトパルス印加引き出し電極4とそれぞれ接続され、4相シフトパルスが4個1組の転送電極に順次印加されて、移送ゲート3を介して垂直転送路2へ移送された電荷が一方向に転送されるようになっている。なお、図4において、5はシフトパルス入力端子である。
【0007】
ここで、垂直転送路2の転送電極のうち、bグループの転送電極1b,2b,・・・・・16bは単純に電荷転送に寄与するだけの電極であるが、aグループの転送電極1a,2a,・・・・・16aは電荷転送を行うと共に、移送ゲート3を開くためのゲートパルス印加電極としても機能するように共通化されている。したがって、通常のシフトパルスが印加されるときには電荷転送動作が行われるが、所定のタイミングである一定値以上の電圧が所定のaグループの転送電極に選択的に印加されることにより、その選択された所定の転送電極に対応する移送ゲート3が開かれ、画素電荷が垂直転送路2へ移送されるようになっている。
【0008】
そして、4相駆動の場合は、4こまの転送電極単位、例えば転送電極1a,1b,2a,2bに対応する垂直転送路の4つの転送チャネルが1つの単位となり、1画素分の電荷しか入ることができないようになっており、したがって、垂直転送路2による転送画素数は、本来垂直方向に配列されている画素数の半分ということになり、インターレース方式の走査に対応するものとなっている。
【0009】
一般にカラーCCD撮像素子としては、ベイヤー配置の色フィルタを備えた単板カラーCCD撮像素子が用いられるが、次にベイヤー配置の色フィルタを有し上記構成の垂直転送路を備えたCCD撮像素子の具体的なインターレース走査方式の読み出し例を図5に基づいて説明する。図5において、左端の欄に示した数字は、垂直方向の16画素の繰り返し構成の1組の画素群の順番を示しており、各読み出しモードにおける読み出し画素あるいは非読み出し画素の表示は、ベイヤー配置のカラーフィルタの水平方向2画素分を切り取って表示している。そして、16画素の1組の画素群において読み出される画素にはハッチングを施して示している。
【0010】
この撮像装置は通常の高画質な静止画撮影を行う際には従来のインターレース方式の読み出しを行うものであって、これに関しては詳述を省略するが、当然全画素の情報が完全に独立に読み出されるから、高解像度が得られる反面、OddとEven の2つのフィールドで同一の蓄積時間(露光量)の画像信号を得るために、電子的シャッタの他に光学的シャッタを併用することが前提となっている。(ここで、光学的シャッタとは、光学系に介挿され光の透過/遮断を制御する作用体を指すことは言うまでもなく、例えば液晶等の電気光学素子なども含むものであるが、この後本明細書においては、最も一般に使用される機械的シャッタによってこれを代表させて論ずるものとする。)以下ではこの通常のインターレース読み出しである全画素読み出しモードとは異なる、特殊駆動を行う場合の各読み出しモードについて詳述する。
【0011】
まず、読み出しモードとして、2倍速加算モードについて説明する。この読み出しモードは、2つのフィールドで全画素を読み出し一画面の画像とする方式で、第1フィールド目に読み出される画素を、垂直転送路(VCCD)への読み出しタイミングのOddの欄においてハッチングを付して示し、第2フィールド目に読み出される画素をEven の欄においてハッチングを付して示している。この読み出し方式は、一般のインターレース方式の読み出しと同じであり、ただ垂直転送路から水平転送路に転送する時点で、読み出し画素の電荷を2画素分ずつ加算し、2倍速で読み出すようにした点で異なるのみである。したがって、この場合は、OddとEven の2つのフィールドで同一の蓄積時間(露光量)の画像信号を得るために、電子的シャッタの他に機械的シャッタを併用している。
【0012】
この読み出しモードにおける動作をタイミングチャートで示すと、図6に示すようになる。図6において、VSUB は、CCD撮像素子の蓄積電荷を基板側へ掃き出しリセットさせるためのリセットパルス信号であり、このリセットパルス信号VSUB を印加したのちシャッタを閉じるまでの時間Tが電荷蓄積時間となる。TG−Oddは第1のフィールドにおいて奇数番目の画素の電荷を転送ゲートを介して垂直転送路へ移送するためのゲートパルス信号であり、TG−Even は第2のフィールドにおいて偶数番目の画素の電荷を転送ゲートを介して垂直転送路へ移送するためのゲートパルス信号である。このようにこの読み出しモードでは機械的シャッタを用いているため、OddとEven の2つのフィールドで同一の蓄積時間の画像信号を得ることができる。
【0013】
次に、上記CCD撮像素子における2倍速非加算モードの読み出しについて説明する。機械的シャッタを併用した場合、次のシャッタ動作のためのシャッタチャージに時間を要するので、また耐久性の面からも連続動作を行わせることはできない。この2倍速非加算モードにおいては、機械的シャッタを用いずに電子的シャッタのみを用いて擬似的ノンインターレース走査形式の読み出しを行うようにしたもので、垂直転送路(VCCD)への読み出しタイミングとして、1フィールドの画像信号に対して第1の読み出し(図5において1stと表示)と第2の読み出し(図5において2ndと表示)の2回の読み出しを、短時間間隔で行うようにして、擬似的ノンインターレース走査による1画面の画像信号を取得するものである。
【0014】
すなわち、1stのタイミングでは、G,B信号を取り出すため2番目及び4番目の画素の画素信号、並びに10番目及び12番目の画素の画素信号を読み出し、2ndのタイミングではR,G信号を取り出すために、色フィルタの配列関係で5番目及び7番目の画素の画素信号並びに13番目及び15番目の画素の画素信号を読み出す。
【0015】
ところで、このような読み出しを行う場合、例えば1stのタイミングで読み出す4番目の画素と2ndのタイミングで読み出す5番目の画素とは隣接しているので、1stと2ndのタイミングでの読み出しを単に短時間間隔で読み出すように設定するのみでは、1stと2ndのタイミングにおける読み出し画素電荷が垂直転送路において混合してしまい、個別の信号として転送できなくなる。そこで、この読み出しモードにおいては、図7のタイミングチャートに示すように、1stのタイミングt1 のTG−1stのゲートパルス信号で、2,4,10,12番目の画素の電荷を垂直転送路へ移送ゲートを介して移送し読み出した後に、垂直転送路(VCCD)に1シフトパルスを印加し、1ステップ分垂直転送を行う。その後、2ndのタイミングt2 においてTG−2ndのゲートパルス信号で、5,7,13,15番目の画素の電荷を垂直転送路に移送ゲートを介して読み出すようにしている。
【0016】
このように1stと2ndのタイミングでの読み出しの間に1ステップの垂直転送を行うことにより、4番目と5番目の画素の電荷は、その間に1ステップの転送チャネルをおいて読み出されることになり、したがって、隣接した転送チャネルには読み出されないので、読み出し電荷が混合されるおそれはなくなる。
【0017】
以下、垂直転送路で順次転送を行い垂直転送路から水平転送路への転送時に、動作上は加算されるが、1stと2ndのタイミングでの読み出しは1つおきに間引かれた状態で画素信号が読み出されているので、各水平ブランキング期間に、2回垂直転送を行い垂直方向2画素中の1画素の画素信号が、信号電荷としては非加算状態で読み出されることになり、2倍速非加算モードの読み出しが得られる。
【0018】
【発明が解決しようとする課題】
ところで、上記のように機械的シャッタを用いて2フィールドで1画面の画像信号を得る場合には、各フィールドの信号間には電荷蓄積時間差が生じないので問題はないが、電子シャッタのみを用い1フィールドの画像信号に対してインターレース走査方式をとるために、垂直転送路への第1の読み出しと第2の読み出しの2回の読み出しを短時間間隔で行って、1画面の画像信号を取得する場合は、図7に示すように、両者間に短い時間であるが時間差Δtが生じる。したがって、露出時間についても掃き出しリセットパルス信号VSUB の印加時から第1及び第2のゲートパルスTG−1st,TG−2ndの印加時までに時間差が生じ、その間に蓄積される蓄積電荷にも若干の差が生じ、露出時間の差だけ明るさが変わることになる。よって、そのまま1画面の処理を行うと、上記2倍速非加算モードの場合は2ライン毎に輝度差が発生する。一般的にはΔtは数十μs程度の小さいものであり、露出時間Tが長い場合はΔtは誤差として余り影響を与えないが、露出時間Tが短い場合は顕著な輝度差を生じさせる。特にライン間の露出誤差は、僅かな誤差でも輝度差が目立つという問題点がある。
【0019】
本発明は、電荷蓄積差を伴う第1の信号と第2の信号とを読み出すようにしたインターレース走査型撮像素子を用いた撮像装置における上記問題点を解消するためになされたもので、擬似的なノンインターレース走査時に生じる第1の信号と第2の信号の電荷蓄積時間差を補正できるようにした撮像装置を提供することを目的とする。
【0020】
【課題を解決するための手段】
上記問題点を解決するため、請求項1に係る発明は、2次元アレイ状に複数個の受光素子を画素として配置してなる感光部のうちの偶数ラインに配置され、第1の色フィルタ列が配置された第1の感光部と、前記感光部のうちの奇数ラインに配置され、第2の色フィルタ列が配置された第2の感光部と、前記感光部の奇数ラインから始まる8個の奇数ラインと偶数ラインとを交互に繰り返す配列において、偶数ラインであって2,4番目の前記第1の感光部で蓄積された第1の信号電荷を垂直転送部に転送した後、該垂直転送部内で前記第1の信号電荷を1ステップ分転送する第1の転送制御手段と、該第1の転送制御手段による前記第1の信号電荷の転送の後、前記感光部の奇数ラインから始まる8個の奇数ラインと偶数ラインとを交互に繰り返す前記配列において、奇数ラインであって5,7番目の前記第2の感光部で蓄積された第2の信号電荷を垂直転送部に転送する第2の転送制御手段と、前記第1の転送制御手段により転送された第1の信号電荷及び第2の転送制御手段により転送された第2の信号電荷を、垂直転送部から水平転送部に順次転送すると共に、前記感光部の連続する複数ラインに対応する前記第1の信号電荷及び第2の信号電荷を、転送に際して、それぞれ加算するように構成されている第3の転送制御手段と、前記第3の転送制御手段により水平転送部に転送された前記第1及び第2の信号電荷を順次読み出すための第4の転送制御手段と、を有するインターレース走査型撮像素子と、前記第1の信号電荷の垂直転送部への転送による前記第1の感光部における電荷蓄積時間と前記第2の信号電荷の垂直転送部への転送による前記第2の感光部における電荷蓄積時間の差に応じて、前記第4の転送制御手段の制御により読み出された前記第1の信号電荷又は前記第2の信号電荷の出力レベルを補正する補正手段とで撮像装置を構成するものである。
【0021】
このように構成された撮像装置においては、第1の感光部で蓄積された第1の信号電荷は、第1の転送制御手段により垂直転送部に移送された後、垂直転送部内で1ステップ分転送され、次いで第2の感光部で蓄積された第2の信号電荷が第2の転送制御手段により垂直転送部へ移送される。そして、垂直転送部から第1及び第2の信号電荷は第3の転送制御手段により水平転送部へ転送され、第4の転送制御手段により水平転送部から順次読み出され、読み出された第1及び第2の信号電荷は、出力レベル補正手段により、第1の感光部における電荷蓄積時間と第2の感光部における電荷蓄積時間の差に応じてその出力レベルが補正されて出力される。
【0022】
これにより、第1及び第2の感光部の電荷蓄積時間差による第1の信号電荷と第2の信号電荷の出力レベル差は、補正手段により補正され、輝度差のない画像信号を得ることができる。
【0023】
また請求項2に係る発明は、2次元アレイ状に複数個の受光素子を画素として配置してなる感光部を有するインターレース走査型撮像素子の露光量を電子的シャッタ及び又は光学的シャッタにより制御することが可能に構成されている撮像装置において、前記感光部のうちの偶数ラインに配置され、第1の色フィルタ列が配置された第1の感光部と、前記感光部のうちの奇数ラインに配置され、第2の色フィルタ列が配置された第2の感光部と、前記感光部の奇数ラインから始まる8個の奇数ラインと偶数ラインとを交互に繰り返す配列において、2,4番目の前記第1の感光部で蓄積された第1の信号電荷を垂直転送部に転送した後、該垂直転送部内で前記第1の信号電荷を1ステップ分転送する第1の転送制御手段と、該第1の転送制御手段による前記第1の信号電荷の転送の後、前記感光部の奇数ラインから始まる8個の奇数ラインと偶数ラインとを交互に繰り返す前記配列において、5,7番目の前記第2の感光部で蓄積された第2の信号電荷を垂直転送部に転送する第2の転送制御手段と、前記第1の転送制御手段により転送された第1の信号電荷及び第2の転送制御手段により転送された第2の信号電荷を、垂直転送部から水平転送部に順次転送すると共に、前記感光部の連続する複数ラインに対応する前記第1の信号電荷及び第2の信号電荷を、転送に際して、それぞれ加算するように構成されている第3の転送制御手段と、前記第3の転送制御手段により水平転送部に転送された前記第1及び第2の信号電荷を順次読み出すための第4の転送制御手段と、前記電子的シャッタにより露光量を制御したときのみ、前記第1の信号電荷の垂直転送部への転送による前記第1の感光部における電荷蓄積時間と前記第2の信号電荷の垂直転送部への転送による前記第2の感光部における電荷蓄積時間の差に応じて、前記第4の転送制御手段の制御により読み出された前記第1の信号電荷又は前記第2の信号電荷の出力レベルを補正する補正手段とで撮像装置を構成するものである。
【0024】
このように構成した撮像装置においては、電子的シャッタにより露光量を制御したときのみ、第1及び第2の信号電荷は出力レベル補正手段により、第1の感光部における電荷蓄積時間と第2の感光部における電荷蓄積時間の差に応じて、その出力レベルが補正されて出力される。
【0025】
光学的シャッタを併用した場合は、第1の感光部における電荷蓄積時間と第2の感光部における電荷蓄積時間は等しくなり、したがって第1及び第2の信号電荷の出力レベルも等しくなり補正の必要がない。これに対し、電子的シャッタのみを用いて露光量を制御したとき、すなわち、第1及び第2の転送制御手段により第1の感光部と第2の感光部から第1及び第2の信号電荷を垂直転送部へ移送を行って露光量を制御するときは、必然的に第1及び第2の信号電荷の出力レベルの差が生じるので、このときのみ補正手段で出力レベルの補正を行うようにすることにより、補正を必要とするときのみ効率的により適確に第1及び第2の信号電荷の出力レベルの補正を行うことができる。
【0026】
【発明の実施の形態】
次に、実施の形態について説明する。図1は、本発明の撮像装置の実施の形態に係るCCD撮像素子を用いた電子カメラの全体構成を示すブロック構成図である。図1において、11は光信号を電気的な信号に光電変換する単板カラーCCD撮像素子で、電子的シャッタ機能をもつものであり、該CCD撮像素子11には、レンズ12及び絞り・シャッタ機構13を通って、被写体光が入力されるようになっている。CCD撮像素子11の出力は、相関二重サンプリング回路やプリアンプからなるプリプロセス回路14でノイズを除去されたのち増幅される。15はアナログデータであるプリプロセス回路14の出力をデジタルデータに変換するA/D変換器で、16はCCD撮像素子11からの信号を映像データとして処理するカメラ信号処理回路であり、CCD撮像素子11の1フレームによる擬似的ノンインターレース走査時における第1及び第2の撮像信号の出力レベルのゲイン補正回路も含むものである。17は、本来の撮影に先立ってCCD撮像素子11からの撮像信号等を用いて、フォーカスを制御するためにAF情報を取り出すAF検波回路、露出を制御するためにAE情報を取り出すAE検波回路及びホワイトバランスを設定するためにAWB情報を取り出すAWB検波回路であり、このAF,AE,AWB検波回路17からの出力信号はCPU18を介して、レンズ12へAF情報を、絞り・シャッタ機構13へAE情報を、カメラ信号処理回路16へAWB情報を与えるようになっている。
【0027】
19はデータ量を圧縮処理する圧縮回路(JPEG)で、該圧縮回路19で圧縮処理された画像データが、メモリカードI/F24を介して着脱可能なメモリカード25へ記録されるようになっている。20はメモリコントローラで、21はDRAMであり、これらは映像データの色処理等を行う際に作業用メモリとして用いられるものである。22は表示回路で、23はLCD表示部であり、これらはメモリカード25に記録されたデータを読み出し表示させ、撮影状態の確認などに用いられる。26はメモリカード25に記録されているデータをパソコン27へ転送するために用いるパソコンI/Fである。28はCCD撮像素子11を駆動するタイミングパルス等を発生するCCDドライバであり、CPU18の制御にしたがってCCD撮像素子11を各種読み出しモードで駆動するものである。29は絞り・シャッタ機構13を駆動する絞り・シャッタドライバ、30はストロボ機構で、AE情報によりCPU18を介して制御される。31はCPUの入力キーで、CCD撮像素子の各種読み出しモードの設定、各種撮影モードの設定、トリガースイッチの駆動等が行えるようになっている。
【0028】
次に、CCD撮像素子11の構成について説明する。このCCD撮像素子11は2次元アレイ状に複数個の受光素子を画素として配置してなる感光部を有するインターライン型のCCD撮像素子でベイヤー配置の色フィルタを有している。ベイヤー配列の色フィルタは、図2に示すように、奇数ラインにはR(赤)とG(緑)のフィルタを交互に並べ、偶数ラインにはG(緑)とB(青)のフィルタを交互に並べ、G(緑)のフィルタを全体で市松模様に並べて構成されている。
【0029】
そして、図4に示したCCD撮像素子と同様に、このCCD撮像素子は垂直方向の16の画素1が1組とされ、垂直転送路2に沿った垂直方向に繰り返し配列されている。そして、各1組の各画素1には、垂直転送路2のaグループとbグループの2つの垂直転送電極1a,1b;2a,2b;・・・・・16a,16bがそれぞれ対応させて配置され、各画素1はそれぞれ移送ゲート3を介して垂直転送路2のaグループの転送電極1a,2a,・・・・・16aに対応する垂直転送路2の各転送チャネルに接続されている。そして、垂直転送路2の各電極は、位相がそれぞれ1/4異なる4相シフトパルスを供給するシフトパルス印加引き出し電極4とそれぞれ接続され、4相シフトパルスが4個1組の転送電極に順次印加されて、移送ゲート3を介して垂直転送路2へ移送された電荷が一方向転送されるようになっている。なお、繰り返し配列される各組の画素群の構成数は、16個としたものを示しているが、8個とすることもできる。
【0030】
次に、このように構成したCCD撮像素子の具体的な特殊駆動の読み出し例を、先に示した図5を用いて説明する。まず、読み出しモードとして、2倍速加算モードについて説明する。この読み出しモードは、2つのフィールドで全画素を読み出し一画面の画像とする方式で、第1フィールド目に読み出される画素を、垂直転送路(VCCD)への読み出しタイミングのOddの欄においてハッチングを付して示し、第2フィールド目に読み出される画素をEven の欄においてハッチングを付して示している。この読み出し方式は、一般のインターレース方式の読み出しと同じであり、ただ垂直転送路から水平転送路に転送する時点で、読み出し画素の電荷を2画素分ずつ加算し、2倍速で読み出すようにした点で異なるのみである。したがって、この場合は、OddとEven の2つのフィールドで同一の蓄積時間(露光量)の画像信号を得るためには、電子的シャッタの他に機械的シャッタを併用する必要がある。
【0031】
次に、2倍速非加算モードの読み出しについて説明する。機械的シャッタを併用した場合、次のシャッタ動作のためのシャッタチャージに時間を要するので、連続動作を行わせることはできない。この2倍速非加算モードにおいては、機械的シャッタを用いずに擬似的にノンインターレース形式の読み出しを行うようにしたもので、垂直転送路(VCCD)への読み出しタイミングとして、1フィールドの画像信号に対して第1の読み出し(1stと表示)と第2の読み出し(2ndと表示)の2回の読み出しを行い、1画面の画像信号を取得するものである。
【0032】
すなわち、1stのタイミングでは、G,B信号を取り出すため2番目及び4番目の画素の画素信号、並びに10番目及び12番目の画素の画素信号を読み出し、2ndのタイミングではR,G信号を取り出すために、色フィルタの配列関係で5番目及び7番目の画素の画素信号並びに13番目及び15番目の画素の画素信号を読み出す。
【0033】
なお、このような読み出しを行う場合、例えば1stのタイミングで読み出す4番目の画素と2ndのタイミングで読み出す5番目の画素とは隣接しているので、1stと2ndのタイミングでの読み出しを単に短時間間隔で読み出すように設定するのみでは、1stと2ndのタイミングにおける読み出し画素電荷が垂直転送路において混合してしまい、個別に転送できなくなるので、先に図7のタイミングチャートに示したように、1stのタイミングt1 のTG−1stのゲートパルス信号で、2,4,10,12番目の画素の電荷を垂直転送路へ移送ゲートを介して移送し読み出した後に、垂直転送路(VCCD)に1シフトパルスを印加し、1ステップ分垂直転送を行う。その後、2ndのタイミングt2 においてTG−2ndのゲートパルス信号で、5,7,13,15番目の画素の電荷を垂直転送路に移送ゲートを介して読み出すようにしている。
【0034】
このように1stと2ndのタイミングでの読み出しの間に1ステップの垂直転送を行うことにより、4番目と5番目の画素の電荷は、その間に1ステップの転送チャネルをおいて読み出されることになり、したがって、隣接した転送チャネルには読み出されないので、読み出し電荷が混合されるおそれはなくなる。
【0035】
以下、垂直転送路で順次転送を行い垂直転送路から水平転送路への転送時に、動作上は加算されるが、1stと2ndのタイミングでの読み出しは1つおきに間引かれた状態で画素信号が読み出されているので、各水平ブランキング期間に、2回垂直転送を行い垂直方向2画素中の1画素の画素信号が、信号電荷としては非加算状態で読み出されることになり、2倍速非加算モードの読み出しが得られる。
【0036】
次に、2倍速非加算モードで上記のように1st及び2ndのタイミングで読み出された第1及び第2の信号電荷には、TG1st,TG2ndの2つのゲートパルス信号のタイミングにはΔtの差があるため、出力レベルに若干の差が生じている。そこで、本実施の形態においては、カメラ信号処理回路16に設けたゲイン補正回路により、出力レベルのゲイン補正を行うようにしている。
【0037】
このゲイン補正回路による信号電荷の出力レベルのゲイン補正は、全画素2倍速加算読み出しモード時のように、機械的シャッタを併用している場合は不要なので、ゲイン補正回路による出力レベルのゲイン補正動作は、図3のフローチャートに示すように行われる。すなわち、まずCPU18において機械的シャッタが使用されているか否かの判断が行われる(ステップS1)。使用している場合はカメラ信号処理回路16においてはゲイン補正は行わないで信号処理が行われる。一方、機械的シャッタが使用されていない場合は、これは電子的シャッタのみ用いられている場合に相当するが、TG−1stのタイミングで読み出された1stデータはそのままとし、TG−2ndのタイミングで読み出された2ndデータに対しては、2nd×{T/(T+Δt)}のゲイン補正が行われる。これにより、ライン毎の輝度差のない2倍速非加算モードの画像信号が得られる。
【0038】
なお、上記実施の形態においては、信号電荷のゲイン補正はA/D変換後の信号処理回路においてディジタル的な演算処理で行うようにしたものを示したが、プリプロセス回路においてアナログ的にゲイン補正を行うようにしてもよい。この場合はプリプロセス回路において入力信号をタイミングによって複数のゲインアンプに振り分けてゲイン補正をしたり、あるいは単一のゲインアンプで入力信号を時系列的にゲイン補正することができる。
【0039】
【発明の効果】
以上実施の形態に基づいて説明したように、請求項1に係る発明によれば、第1の信号電荷を蓄積する第1の感光部における電荷蓄積時間と第2の信号電荷を蓄積する第2の感光部における電荷蓄積時間の差に応じて第1及び第2の信号電荷の出力レベルを補正手段で補正するようにしているので、特殊駆動時においても輝度差のない画像信号を得ることの可能なインターレース走査型撮像装置を実現することができる。また請求項2に係る発明によれば、電子的シャッタを用いたときのみ第1及び第2の感光部における電荷蓄積時間差に応じて第1及び第2の信号電荷の出力レベルを補正手段で補正するようにしているので、補正を必要とするときのみ効率的により適確に出力レベルを補正することができる。
【図面の簡単な説明】
【図1】本発明に係る撮像装置の実施の形態に係るCCD撮像素子を用いた電子カメラの全体構成を示すブロック構成図である。
【図2】ベイヤー配置の色フィルタの構成を示す図である。
【図3】図1に示した実施の形態におけるカメラ信号処理回路内のゲイン補正回路の動作を説明するためのフローチャートである。
【図4】従来の4相駆動構成のインターレース走査形CCD撮像素子の垂直転送路部分の構成を示す図である。
【図5】図4に示したCCD撮像素子を用いた各種読み出しモードの読み出し態様を示す図である。
【図6】図4に示したCCD撮像素子において、機械的シャッタを用いた2フィールド2回読み出しモードにおける読み出し動作態様を説明するためのタイミングチャートである。
【図7】図4に示したCCD撮像素子において、機械的シャッタを用いない1フィールド2回読み出しモードにおける読み出し動作態様を説明するためのタイミングチャートである。
【符号の説明】
1 画素
2 垂直転送路
3 移送ゲート
4 シフトパルス印加引き出し電極
5 引き出し電極入力端子
11 CCD撮像素子
12 レンズ
13 絞り・シャッタ機構
14 プリプロセス回路
15 A/D変換器
16 カメラ信号処理回路
17 AF,AE,AWB検波回路
18 CPU
19 圧縮回路
20 メモリコントローラ
21 DRAM
22 表示回路
23 LCD表示部
24 メモリカードI/F
25 着脱可能なメモリカード
26 パソコンI/F
27 パソコン
28 CCDドライバ
29 絞り・シャッタドライバ
30 ストロボ機構
31 入力キー
Claims (3)
- 2次元アレイ状に複数個の受光素子を画素として配置してなる感光部のうちの偶数ラインに配置され、第1の色フィルタ列が配置された第1の感光部と、
前記感光部のうちの奇数ラインに配置され、第2の色フィルタ列が配置された第2の感光部と、
前記感光部の奇数ラインから始まる8個の奇数ラインと偶数ラインとを交互に繰り返す配列において、偶数ラインであって2,4番目の前記第1の感光部で蓄積された第1の信号電荷を垂直転送部に転送した後、該垂直転送部内で前記第1の信号電荷を1ステップ分転送する第1の転送制御手段と、
該第1の転送制御手段による前記第1の信号電荷の転送の後、前記感光部の奇数ラインから始まる8個の奇数ラインと偶数ラインとを交互に繰り返す前記配列において、奇数ラインであって5,7番目の前記第2の感光部で蓄積された第2の信号電荷を垂直転送部に転送する第2の転送制御手段と、
前記第1の転送制御手段により転送された第1の信号電荷及び第2の転送制御手段により転送された第2の信号電荷を、垂直転送部から水平転送部に順次転送すると共に、前記感光部の連続する複数ラインに対応する前記第1の信号電荷及び第2の信号電荷を、転送に際して、それぞれ加算するように構成されている第3の転送制御手段と、
前記第3の転送制御手段により水平転送部に転送された前記第1及び第2の信号電荷を順次読み出すための第4の転送制御手段と、
を有するインターレース走査型撮像素子と、
前記第1の信号電荷の垂直転送部への転送による前記第1の感光部における電荷蓄積時間と前記第2の信号電荷の垂直転送部への転送による前記第2の感光部における電荷蓄積時間の差に応じて、前記第4の転送制御手段の制御により読み出された前記第1の信号電荷又は前記第2の信号電荷の出力レベルを補正する補正手段と、
を備えていることを特徴とする撮像装置。 - 2次元アレイ状に複数個の受光素子を画素として配置してなる感光部を有するインターレース走査型撮像素子の露光量を電子的シャッタ及び又は光学的シャッタにより制御することが可能に構成されている撮像装置において、
前記感光部のうちの偶数ラインに配置され、第1の色フィルタ列が配置された第1の感光部と、
前記感光部のうちの奇数ラインに配置され、第2の色フィルタ列が配置された第2の感光部と、
前記感光部の奇数ラインから始まる8個の奇数ラインと偶数ラインとを交互に繰り返す配列において、2,4番目の前記第1の感光部で蓄積された第1の信号電荷を垂直転送部に転送した後、該垂直転送部内で前記第1の信号電荷を1ステップ分転送する第1の転送制御手段と、
該第1の転送制御手段による前記第1の信号電荷の転送の後、前記感光部の奇数ラインから始まる8個の奇数ラインと偶数ラインとを交互に繰り返す前記配列において、5,7番目の前記第2の感光部で蓄積された第2の信号電荷を垂直転送部に転送する第2の転送制御手段と、
前記第1の転送制御手段により転送された第1の信号電荷及び第2の転送制御手段により転送された第2の信号電荷を、垂直転送部から水平転送部に順次転送すると共に、前記感光部の連続する複数ラインに対応する前記第1の信号電荷及び第2の信号電荷を、転送に際して、それぞれ加算するように構成されている第3の転送制御手段と、
前記第3の転送制御手段により水平転送部に転送された前記第1及び第2の信号電荷を順次読み出すための第4の転送制御手段と、
前記電子的シャッタにより露光量を制御したときのみ、前記第1の信号電荷の垂直転送部への転送による前記第1の感光部における電荷蓄積時間と前記第2の信号電荷の垂直転送部への転送による前記第2の感光部における電荷蓄積時間の差に応じて、前記第4の転送制御手段の制御により読み出された前記第1の信号電荷又は前記第2の信号電荷の出力レベルを補正する補正手段と、
を備えていることを特徴とする撮像装置。 - 前記第1の色フィルタ列の配置と前記第2の色フィルタ列の配置は、両者を並べることによりベイヤー配置となるように構成されていることを特徴とする請求項1又は2に係る撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02462899A JP4112106B2 (ja) | 1999-02-02 | 1999-02-02 | 撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02462899A JP4112106B2 (ja) | 1999-02-02 | 1999-02-02 | 撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000224600A JP2000224600A (ja) | 2000-08-11 |
JP4112106B2 true JP4112106B2 (ja) | 2008-07-02 |
Family
ID=12143416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02462899A Expired - Fee Related JP4112106B2 (ja) | 1999-02-02 | 1999-02-02 | 撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4112106B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4989825B2 (ja) * | 2001-07-19 | 2012-08-01 | オリンパス株式会社 | 撮像装置 |
JP4024057B2 (ja) | 2002-03-06 | 2007-12-19 | 富士フイルム株式会社 | デジタルカメラ |
JP6403461B2 (ja) * | 2014-07-01 | 2018-10-10 | キヤノン株式会社 | 撮像装置及びその駆動方法 |
-
1999
- 1999-02-02 JP JP02462899A patent/JP4112106B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000224600A (ja) | 2000-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3854826B2 (ja) | 撮像装置 | |
JP4178608B2 (ja) | 固体撮像装置 | |
JP3469801B2 (ja) | 固体撮像装置 | |
JP5627244B2 (ja) | 固体撮像素子及びその駆動方法及び撮像装置 | |
US8754971B2 (en) | Image sensing apparatus and image capturing system | |
JP3970185B2 (ja) | 固体撮像素子及びデジタルカメラ | |
JP3854662B2 (ja) | 撮像装置 | |
US7236194B2 (en) | Image signal processing apparatus | |
JP4024057B2 (ja) | デジタルカメラ | |
JP4078741B2 (ja) | 固体撮像装置およびその駆動方法並びにカメラシステム | |
EP0720387A2 (en) | Method and apparatus for providing interlaced images from a progressive scan sensor in an electronic camera | |
JP3459738B2 (ja) | 撮像装置 | |
JP4112106B2 (ja) | 撮像装置 | |
US7616354B2 (en) | Image capture apparatus configured to divisionally read out accumulated charges with a plurality of fields using interlaced scanning | |
JP3985275B2 (ja) | 撮像装置および撮像方法 | |
US6677998B1 (en) | Solid-state electronic image sensing device and method of controlling operation of same | |
US8054364B2 (en) | Image apparatus and drive control method for image pickup device with horizontal addition of pixel data | |
JP2000244821A (ja) | 撮像装置 | |
JP4227203B2 (ja) | 撮像装置 | |
JP4022682B2 (ja) | 撮像装置及び画像出力方法 | |
JP2001285688A (ja) | デジタルカメラ | |
JPH09298755A (ja) | 固体撮像素子 | |
JP2006238205A (ja) | 撮像装置及び撮像方法 | |
JP4745676B2 (ja) | 撮像装置 | |
JP3948456B2 (ja) | 固体撮像素子および固体撮像素子の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080213 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080409 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |