JP4227203B2 - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP4227203B2 JP4227203B2 JP30820896A JP30820896A JP4227203B2 JP 4227203 B2 JP4227203 B2 JP 4227203B2 JP 30820896 A JP30820896 A JP 30820896A JP 30820896 A JP30820896 A JP 30820896A JP 4227203 B2 JP4227203 B2 JP 4227203B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pixels
- image
- pixel
- charge transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
本発明は、全画素読み出し機能を持ったインターライン構造を有するCCD(Charge Coupled Device :電荷結合素子)などの撮像素子を具備する撮像装置に関する。
【0002】
【従来の技術】
一般的に、高解像度の電子スチルカメラ等に用いて好適な高画素数の撮像素子としては、インターライン型のCCDイメージセンサがある。このCCDイメージセンサは、図11に示すように、マトリクス状に配列されて入射した光を電荷に変換する光電変換要素(画素)101と、この画素101のそれぞれに蓄えられた電荷を読み出して垂直方向に転送する垂直電荷転送部(VCCD)102と、このVCCD102から転送されてきた信号電荷を水平方向に転送する水平電荷転送部(HCCD)103と、転送された信号電荷を画像信号として出力端子105から出力する出力部104とを備えて構成されている。
【0003】
このインターライン型のCCDイメージセンサは、以下に示すように機能する。先ず、画素101で光電変換された信号電荷がVCCD102に転送され、図示の如く4相駆動型の場合には各駆動パルスφV1,φV2,φV3及びφV4により順次HCCD103に転送される。続いて、HCCD103において、図示の如く2相駆動型の場合にはVCCD102から転送されてきた水平1列分の信号電荷が各駆動パルスφH1及びφH2により順次出力部104に転送され、この出力部104において信号電荷が画像信号(電圧)に変換されて出力端子105から出力される。
【0004】
上述のCCDイメージセンサを露光制御機能を備えた撮像装置に適用した場合のブロック図を図12に示す。この撮像装置は、レンズ111及びその絞り112と、上述のインターライン型のCCDイメージセンサである撮像素子113と、絞り112及び撮像素子113の駆動回路114,115と、撮像素子113からの画像信号レベルを検出するためのレベル検出回路116と、画像信号のレベルを制御する利得制御回路117と、画像信号に必要な処理を加える信号処理回路118と、撮像素子113の1回の撮影動作で出力した全画素の画像信号を一時的に記憶する画像メモリ119と、画像信号から画像を構成して表示する電子ビューファインダや液晶ディスプレイのような画像表示部120と、撮像装置全体を制御する同期制御回路121とから構成されている。
【0005】
以下、上述のように構成された撮像装置の動作について説明する。先ず、絞り112により適切な入射光量とされたレンズ111から光が撮像素子113に入射し、同期制御回路121の制御により駆動回路115が駆動してこの光が撮像素子113において光電変換されて画像信号となって出力される。続いて、この画像信号の信号レベルがレベル検出回路116にて検出され、それに応じた同期制御回路121の制御によって利得制御回路117において画像信号のレベルが制御され、或いは駆動回路114により絞り112が調節される。続いて、この画像信号が信号処理回路118において必要な処理を受け、画像メモリ119に記憶される。そして、画像表示部120において画像信号に基づいて画像が構成されて表示される。
【0006】
ところで、画像表示部120が、撮像素子113の1回の撮影動作で出力可能な画素数より垂直方向の画素数が少ないものである場合には、撮像素子113が1回の撮影動作で出力した画像信号を画像メモリ119に記憶させ、垂直方向の画素列を間引いて画像表示部120と同じ垂直画素数として画像表示部120に出力したり、撮像素子113が1回の撮影動作で出力した画像信号から信号処理回路118により画像表示部120と同じ垂直画素数に間引いて画像メモリ119に記憶させ、画像表示部120に出力したりすればよい。
【0007】
【発明が解決しようとする課題】
従来、上述のような構成の撮像装置を用いる際に、操作者が画像表示部120を見ながら、例えば屋外から屋内へ撮影する被写体を変更したとき等のように、被写体の明るさが低下した場合には、以下のように対処していた。即ち、撮像素子113が出力する画像信号の信号レベルをレベル検出回路116で検出し、同期制御回路121において、この信号レベルがあるしきい値以下であると判断された場合には、同期制御回路121が、利得制御回路117を制御して信号増幅率を増大させたり、駆動回路114を制御して絞り112を開いたりすることにより、画像表示部120に画像を表示していた。
【0008】
しかしながら、上述のような従来の撮像装置において、例えばストロボ等の補助光が必要な暗時撮影では、被写体を撮影表示するための十分な明るさが確保できないことがある。このような場合、利得制御回路117を制御して信号増幅率を増大させる方法では、撮像素子113の出力部104で発生するノイズも共に増大させてしまうために良好な画像が得られない。また、駆動回路114を制御して絞り112を開く方法では、シャッタを押してからストロボが発行するまでに適切な露光条件に合わせた絞りに変更するため、時間がかかるという問題がある。
【0009】
そこで、本発明の目的は、通常の明るさにおける撮影のみならず、暗時撮影でも余分な時間を要することなくノイズのない極めて良好な画像を得ることのできる撮像装置を提供することにある。
【0010】
【課題を解決するための手段】
本発明の撮像装置は、水平及び垂直方向に配設された光電変換要素である複数の画素と、垂直方向の前記画素列毎に設けられ前記画素からの信号電荷を垂直方向に転送する複数の垂直電荷転送部と、前記垂直電荷転送部の一方に接続され当該垂直電荷転送部から転送される前記信号電荷を水平方向に転送する水平電荷転送部と、前記垂直電荷転送部を構成し、Nを3以上の自然数として、垂直方向にN画素おきに共通に前記画素に接続され、前記画素から垂直電荷転送部への前記信号電荷の読み出しを制御するとともに前記垂直電荷転送部から前記水平電荷転送部への前記信号電荷の転送を制御する複数の第一の電極と、
前記垂直電荷転送部を構成し、Nを3以上の自然数として、垂直方向にN画素おきに共通に前記画素に接続され、前記垂直電荷転送部から前記水平電荷転送部への前記信号電荷の転送のみを制御する複数の第二の電極と、前記水平電荷転送部から転送された前記信号電荷を画像信号に変換して出力する出力部とを具備する撮像素子と、1回の撮影動作で得られた前記画素からの前記信号電荷の2からNまでの加算画素数を切り換える加算画素数選択手段とを有し、前記第一の電極と前記第二の電極は、前記画素の各々に対してそれぞれ1電極ずつ垂直方向に交互に配置されており、前記撮像素子は、前記加算画素数選択手段において選択された画素数の前記信号電荷を前記複数の第一の電極の転送制御により前記画素から前記垂直電荷転送部へ読み出し、前記複数の第一の電極及び前記複数の第二の電極により転送を制御することにより前記垂直電荷転送部においてこれらの前記信号電荷を加算し、垂直方向に繰り返し配設されてなるN画素の組毎に1つの前記画像信号を前記出力部により出力する。
本発明の撮像装置の一態様では、前記撮像素子から出力される前記画像信号の信号レベルを検出するレベル検出手段と、前記レベル検出手段により得られた信号レベルに応じて、N画素の組毎に1つの前記画素の前記信号電荷を読み出すためのパルス或いは前記加算画素数選択手段において選択された画素数の前記信号電荷を加算して読み出すためのパルスを発生させる同期制御手段とを更に有し、前記同期制御手段において、前記レベル検出手段により得られた信号レベルに応じて、加算画素数を切り換えるように制御する。
本発明の撮像装置の一態様では、前記同期制御手段は、前記レベル検出手段の信号レベルが所定のしきい値以上である場合には、N画素の組毎に1画素の前記信号電荷のみを読み出すように前記撮像素子を制御し、前記信号レベルが前記しきい値より小さい場合には、当該信号レベルに応じた画素数の前記信号電荷を読み出して加算するように前記撮像素子を制御する。
本発明の撮像装置の一態様では、前記撮像素子から出力される前記画像信号を撮影画像として表示する画像表示装置を更に備え、加算される画素数に関わらず、前記撮像素子から1/Nに間引かれた前記画像信号を出力すること、前記画像表示装置の垂直方向の画素数が、前記撮像素子の垂直方向の画素数より少ないこと、および、前記画像表示装置が、前記1/Nに間引かれた前記画像信号を撮影画像として表示する。
本発明の撮像装置の一態様では、前記撮像素子において、所定の期間に前記画素の前記信号電荷を一斉に排出させる。
本発明の撮像装置の一態様では、前記撮像素子の前記画素に垂直方向に同一色とされた色フィルタが設けられ、前記色フィルタが、水平方向に2色、3色或いは4色毎に同色となるように繰り返し配設されている。
本発明の撮像装置は、水平及び垂直方向に配設された光電変換要素である複数の画素と、垂直方向の前記画素列毎に設けられ前記画素からの信号電荷を垂直方向に転送する複数の垂直電荷転送部と、前記垂直電荷転送部の一方に接続され当該垂直電荷転送部から転送される前記信号電荷を水平方向に転送する水平電荷転送部と、Nを3以上の自然数として、垂直方向にN画素おきに共通に前記画素に接続され、前記画素から垂直電荷転送部への前記信号電荷の読み出しを制御するとともに前記垂直電荷転送部から前記水平電荷転送部への前記信号電荷の転送を制御する電極と、前記水平電荷転送部から転送された前記信号電荷を画像信号に変換して出力する出力部とを具備する撮像素子を有し、垂直方向に繰り返し配設されてなるN画素の組について、2画素からN画素までのうち適切な画素数分の前記信号電荷を前記電極から読み出し、前記垂直電荷転送部或いは前記水平電荷転送部においてこれらの前記信号電荷を加算して、前記出力部から画像信号として出力することができるように構成されており、前記撮像素子から出力される前記画像信号の信号レベルを検出するレベル検出手段と、前記レベル検出手段からの画像信号の信号レベルに応じて、1つの前記画素の前記信号電荷を読み出すためのパルス或いは2画素からN画素までの所定画素数を指定してそれらの前記信号電荷を加算して読み出すためのパルスを発生させる同期制御手段と、前記同期制御手段により制御され、前記撮像素子から出力される前記画像信号の振幅を変化させることができる利得制御手段とを更に有し、前記同期制御手段が2画素からN画素までの所定画素数の前記信号電荷の加算を指定した際に、前記利得制御手段が前記画像信号の振幅が前記所定画素数に相当する振幅となるまで複数の撮像期間にわたって前記画像信号の振幅を各撮像期間毎に漸次増大させてゆく。
本発明の撮像装置の一態様では、前記同期制御手段は、前記レベル検出手段からの前記画像信号の信号レベルが所定のしきい値以上である場合には、1画素の前記信号電荷のみを読み出すように前記撮像素子を制御し、前記画像信号の信号レベルが前記しきい値より小さい場合には、当該信号レベルに応じた画素数の前記信号電荷を読み出して加算するように前記撮像素子を制御する。
本発明の撮像装置の一態様では、前記利得制御手段は、前記画像信号の振幅を各撮像期間毎に漸次増大させてゆくための複数の制御モードを有し、前記制御モードが切り換え可能である。
本発明の撮像装置の一態様では、前記撮像素子から出力される画像信号を撮影画像として表示する画像表示装置を更に備え、加算される画素数に関わらず、前記撮像素子から1/Nに間引かれた前記画像信号を出力すること、前記画像表示装置の垂直方向の画素数が、前記撮像素子の垂直方向の画素数より少ないこと、および、前記画像表示装置が、前記1/Nに間引かれた前記画像信号を撮影画像として表示する。
本発明の撮像装置の一態様では、前記撮像素子において、所定の期間に前記画素の前記信号電荷を一斉に排出させる。
本発明の撮像装置の一態様では、前記撮像素子の前記画素に垂直方向に同一色とされた色フィルタが設けられ、前記色フィルタが、水平方向に2色、3色或いは4色毎に同色となるように繰り返し配設されている。
【0022】
【発明の実施の形態】
以下、本発明に係る撮像装置のいくつかの具体的な実施の形態について図面を参照しながら詳細に説明する。
【0023】
(第1の実施の形態)
先ず、第1の実施の形態について説明する。この第1の実施の形態に係る撮像装置は、図1に示すように、レンズ11と、インターライン型のCCDイメージセンサである撮像素子12と、撮像素子12の駆動回路13と、撮像素子12からの画像信号レベルを検出するためのレベル検出回路14と、画像信号に必要な処理を加える信号処理回路15と、撮像素子12の1回の撮影動作で出力した全画素の画像信号を一時的に記憶する画像メモリ16と、画像信号から画像を構成して表示するいわゆる電子ビューファインダや液晶ディスプレイのような画像表示部17と、撮像装置全体を制御する同期制御回路18とから構成されている。ここで、画像表示部17は、撮像素子12の1回の撮影動作で出力可能な画素数より垂直方向の画素数が少なく構成されている。
【0024】
ここで、撮像素子12は、図2に示すように、マトリクス状に配列されて入射した光を電荷に変換する光電変換要素(画素)1と、この画素1のそれぞれに蓄えられた電荷を読み出して垂直方向に転送する垂直電荷転送部(VCCD)2と、このVCCD2から転送されてきた信号電荷を水平方向に転送する水平電荷転送部(HCCD)3と、転送された信号電荷を画像信号として出力端子5から出力する出力部4とを備えて構成されている。
【0025】
この撮像素子12は、いわゆる8相駆動型のものであり、VCCD2には転送電極として機能する各電極D1,D2,D3,D4,D5,D6,D7及びD8がそれぞれ設けられ、1つの画素1に2つの前記電極が接続されている。即ち、ある画素1(P1)に電極D1,D2が接続され、画素P1に隣接する画素P2に電極D3,D4、画素P2に隣接する画素P3に電極D5,D6、画素P3に隣接する画素P4に電極D7,D8が接続されており、これら画素P1〜P4が1組とされて各VCCD2に沿った垂直方向に繰り返し配列されている。
【0026】
これら電極D1〜D8のうち、電極D1,D3,D5及びD7が読み出し電極としても機能する。即ち、繰り返し配列された各組の画素P1〜P4に対して、電極D1,D3,D5及びD7がそれぞれ共通に接続されており、4画素毎に電極D1,D3,D5及びD7がそれぞれ共通に接続されていることになる。従ってこの場合、画像表示部17の垂直方向の画素数は、撮像素子12の垂直方向の画素数の4分の1以上あればよい。
【0027】
電荷読み出し時には、電極D1,D3,D5及びD7にφV1,φV3,φV5及びφV7が印加されて、各画素1で光電変換された信号電荷がVCCD2に読み出される。また、電荷転送時には、これら電極D1〜D8に駆動パルスφV1,φV2,φV3,φV4,φV5,φV6,φV7及びφV8が印加されて、画素1で光電変換された信号電荷がVCCD2からHCCD3へ順次転送される。このようにして読み出され、HCCD3に転送された水平1列分の画像信号は、HCCD3において、図示の如く2相駆動型の場合には各駆動パルスφH1及びφH2により順次出力部4に転送され、この出力部4において信号電荷が画像信号(電圧)に変換されて出力端子5から出力される。
【0028】
以下、上述のように構成された撮像装置の動作について説明する。本第1の実施の形態においては、撮像素子12が、撮影時における被写体の明るさに応じて、当該撮像素子12による1回の撮影動作にて1組の画素P1〜P4のうち所望数の画素の電荷を適宜加算して画像信号を出力することができる。
【0029】
先ず、被写体からの光がレンズ11から撮像素子12に入射し、同期制御回路21の制御により駆動回路13が駆動してこの光が撮像素子12において光電変換されて画像信号となって出力される。続いて、この画像信号の信号レベルがレベル検出回路14にて検出され、被写体からの光量の大小に応じて、この信号レベルがある所定のしきい値以上のときには電子シャッタにより露光制御を行い、信号レベルが前記しきい値以下のときには同期制御回路18が駆動回路13を制御し、撮像素子12において1回の撮影動作にて1組の画素P1〜P4のうち所望数の画素の電荷を適宜加算して画像信号を出力する。続いて、この画像信号が信号処理回路15において必要な処理を受け、画像メモリ16に記憶される。そして、画像表示部17において画像信号に基づいて画像が構成されて表示されることになる。
【0030】
ここで、被写体の十分な明るさが確保でき、信号レベルが前記しきい値以上の場合(ここでは1画素の電荷を読み出して転送する場合)と暗時撮影であって信号レベルが前記しきい値以下の場合(ここでは3画素の電荷を加算する場合)の各々について順次説明する。
【0031】
先ず、各組の画素P1〜P4のうち1画素(画素P1)の電荷を読み出して転送する場合について述べる。図3に、撮像素子12において、垂直方向に繰り返す4画素おきの画素の信号電荷のみを読み出す場合のタイミングチャートを示す。ここで、VDが、垂直ブランキング期間をロー電位(低電位)で表す垂直同期信号であり、HDが、水平ブランキング期間をロー電位(低電位)で表す水平同期信号である。φV1,φV3,φV5及びφV7は、VCCD2の8相駆動パルスの代表として示された駆動パルスであり、φH1は、HCCD3の2相駆動パルスの代表として示された駆動パルスである。VSUB は、画素1に蓄積される電荷を基板に掃き出すことのできる期間を指定する電荷掃き出し信号であり、パルス25により電荷の掃き出しが指示される。また、駆動パルスφV1に示されたパルス21は、垂直方向に連続する4画素からなる組によって水平方向に構成される水平画素列のうち、第1の水平画素列の信号電荷をVCCD2に読み出す第1の読み出しパルスを示している。
【0032】
上述の各信号において、期間T1は撮像期間の繰り返し周期を概略示しており、期間T1Aは電荷掃き出し信号VSUB の連続する掃き出しパルス25が印加され終わってから読み出しパルス21が印加されるまでの期間を示している。また、時刻t1は読み出しパルス21が印加されるタイミングを、時刻t2は次の撮像期間において掃き出しパルス25の印加が開始されるタイミングをそれぞれ示す。
【0033】
図3において、撮像期間T1の開始時刻から蓄積期間T1Aの開始時刻までの間においては、電荷掃き出し信号VSUB の連続する掃き出しパルス25が印加され続けているので、各画素1の電荷は常に掃き出されている。そして、掃き出しパルス25の印加が終了した後、蓄積期間T1Aの間に発生した電荷のみが、信号電荷として画素1に蓄積される。そして、蓄積期間T1Aが終了した時刻t1のタイミングにおいて読み出しパルス21が印加され、第1の画素P1の信号電荷がVCCD2の電極D1に読み出される。
【0034】
続いて、8相駆動パルスφV1〜φV8により、信号電荷がHCCD3の方向へ転送される。このときの様子を図4の模式図に示す。ここで、P1〜P4が垂直方向に連続する4画素の組を示す。また、状態27はVCCD2の電極が蓄積状態にあることを示し、状態26はVCCD2の電極がバリア状態にあり信号電荷が存在しないことを示しており、時刻t1が図3の時刻t1に対応し、第1の画素P1が読み出された状態を示す。このように、時刻t1のタイミングにおいて読み出された各々の画素P1の信号電荷が8相駆動パルスによって次に繰り返される画素P1の位置まで転送され、画像信号に変換されて出力される。更に、時刻t2のタイミングにおいて掃き出し信号25の印加が開始されるため、VCCD2に読み出されなかった第2の画素P2,第3の画素P3及び第4の画素P4の信号電荷はこのときに掃き出される。
【0035】
そして、上述のように、この画像信号が画像メモリ16に記憶され、同期制御回路18からの制御信号によって2次元の画像となるように画像表示部17に表示される。
【0036】
なお、上述のように、撮像素子12から出力された画像信号の信号レベルがある所定のしきい値以上のときには、露光時間に相当する蓄積期間T1Aを短くすることにより露光制御を行ってもよい。
【0037】
続いて、各組の画素P1〜P4のうち3画素(P1〜P3)の電荷を読み出して転送する場合について述べる。図5に、撮像素子12において、垂直方向に繰り返す4画素のうちの3画素の信号電荷を加算して読み出す場合のタイミングチャートを示す。ここで、VDが、垂直ブランキング期間をロー電位(低電位)で表す垂直同期信号であり、HDが、水平ブランキング期間をロー電位(低電位)で表す水平同期信号である。φV1,φV3,φV5及びφV7は、VCCD2の8相駆動パルスの代表として示された駆動パルスであり、φH1は、HCCD3の2相駆動パルスの代表として示された駆動パルスである。VSUB は、画素1に蓄積される電荷を基板に掃き出すことのできる期間を指定する電荷掃き出し信号であり、パルス25により電荷の掃き出しが指示される。また、駆動パルスφV1に示されたパルス21は、垂直方向に連続する4画素からなる組によって水平方向に構成される水平画素列のうち、第1の水平画素列の信号電荷をVCCD2に読み出す第1の読み出しパルスを示し、パルス21は第2の水平画素列の信号電荷をVCCD2に読み出す第2の読み出しパルス、パルス23は第3の水平画素列の信号電荷をVCCD2に読み出す第3の読み出しパルスをそれぞれ示している。
【0038】
上述の各信号において、期間T2は撮像期間の繰り返し周期を概略示しており、期間T2Aは電荷掃き出し信号VSUB の連続する掃き出しパルス25が印加され終わってから読み出しパルス21,22,23が印加されるまでの期間を示している。また、時刻t3は読み出しパルス21,22,23が印加されるタイミングを、時刻t4は次の撮像期間において掃き出しパルス25の印加が開始されるタイミングをそれぞれ示す。
【0039】
図5に示すように、撮像期間T2の開始時刻から蓄積期間T2Aの開始時刻までの間においては、電荷掃き出し信号VSUB の連続する掃き出しパルス25が印加され続けているので、各画素1の電荷は常に掃き出されている。そして、掃き出しパルス25の印加が終了した後、蓄積期間T2Aの間に発生した電荷のみが、信号電荷として画素1に蓄積される。そして、蓄積期間T2Aが終了した時刻t3のタイミングにおいて読み出しパルス21,22,23がそれぞれ印加され、第1の画素P1、第2の画素P2及び第3の画素P3の信号電荷がそれぞれVCCD2の電極D1,D3及びD5に読み出される。
【0040】
続いて、8相駆動パルスφV1〜φV8により、信号電荷がHCCD3の方向へ転送される。このときの様子を図6の模式図に示す。ここで、P1〜P4が垂直方向に連続する4画素の組を示す。また、状態27はVCCD2の電極が蓄積状態にあることを示し、状態26はVCCD2の電極がバリア状態にあり信号電荷が存在しないことを示しており、時刻t3が図5の時刻t3に対応し、第1〜第3の画素P1〜P3がそれぞれ読み出された状態を示す。このように、時刻t3のタイミングにおいて読み出された各々の画素P1〜P3の信号電荷が加算され、8相駆動パルスによって次に繰り返される画素P1の位置まで転送されることが分かる。また、図6の電荷蓄積状態を見れば明らかなように、信号電荷が加算された後も必ず3電極以上が蓄積状態にあるので、VCCD2内で加算された信号電荷が溢れることなく転送されることになる。続いて、この加算された信号電荷が画像信号に変換されて出力される。
【0041】
そして、上述のように、この画像信号が画像メモリ16に記憶され、同期制御回路18からの制御信号によって2次元の画像となるように画像表示部17に表示される。
【0042】
なお、この第1の実施の形態においては、垂直方向に繰り返す4画素のうちの3画素を加算して読み出す場合について説明したが、本発明はこれに限定されることなく、2画素或いは4画素を加算することにより適切な画像信号を得ることも可能である。また、この第1の実施の形態においては、画素1の信号電荷の加算をVCCD2内で行う場合について説明したが、このVCCD2の代わりにHCCD3内で加算を行うこともできる。
【0043】
また、この第1の実施の形態においては、撮像素子12に図7(a)或いは図7(b)に示すような色フィルタ29を設けてもよい。この色フィルタ29は、垂直方向に配列された画素28を覆うようにストライプ状とされている。図7(a)には、水平方向に赤(R)、緑(G)、青(B)の3色の色フィルタ29が繰り返し配設された状態が、図7(b)には、水平方向にシアン(Cy)、緑(G)、黄(Ye)の3色の色フィルタ29が繰り返し配設された状態がそれぞれ示されている。このように、垂直方向にストライプ状の各色フィルタ29を用いることにより、垂直方向の画素28の信号電荷を加算しても、信号処理回路15の処理によって色分離が可能な撮像装置を構成することが可能となる。
【0044】
上述のように、第1の実施の形態の撮像装置によれば、通常撮影時及び撮像素子12から出力された画像信号の信号レベルがある所定のしきい値以上のときには、電子シャッタの動作で露光制御を行い、前記画像信号の信号レベルがある所定のしきい値以下のときには、同期制御回路18からの制御信号によって通常撮影時に間引いていた画素1(例えば第2,第3の画素P2,P3)の信号電荷と読み出していた画素1(第1の画素P1)の信号電荷とを加算して、画像信号の信号レベルを増大させて良好な画像表示を実現することができる。
【0045】
更に、第1の実施の形態の撮像装置によれば、従来の如く利得制御回路を駆使して信号増幅率を増大させる手法とは異なり、複数の画素の信号電荷を加算することで画像信号の信号レベルを増大させるため、利得制御回路による信号増幅率の増大と共に撮像素子の出力部で発生するノイズを増大させてしまうという問題が生じることはない。また、露光制御を絞りを用いずに露光制御を行うことができるので、例えば操作者がシャッタを押してからストロボが発行するまでの時間を短縮させることも可能である。
【0046】
更に、第1の実施の形態の撮像装置によれば、絞りを用いずに電子シャッタのみで露光制御を行うことや画像メモリの搭載を省略すること等が可能であるので、装置全体の小型化やコストの低減化を実現することもできる。
【0047】
(第2の実施の形態)
続いて、第2の実施の形態について説明する。なお、第1の実施の形態に係る撮像装置と同様の構成要素等については同符号を記して説明を省略する。
【0048】
この第2の実施の形態に係る撮像装置は、図8に示すように、図1に示した第1の実施の形態に係る撮像装置とほぼ同様の構成を有するが、撮像素子12とレベル検出回路14との間に、撮像素子12から出力された画像信号の信号レベルを制御するための利得制御回路31が付加されている点で第1の実施の形態の場合と相違する。
【0049】
ここで、例えば暗時撮影において、撮像素子12から出力された画像信号の信号レベルがある所定のしきい値以下である場合には、第1の実施の形態で既述したように、同期制御回路18からの制御信号によって通常撮影時に間引いていた画素1(例えば第2,第3の画素P2,P3)の信号電荷と読み出していた画素1(第1の画素P1)の信号電荷とを加算して、画像信号の信号レベルを増大させて撮像素子12から出力する。
【0050】
ところがこの場合、画素P1〜P4を1組とする垂直方向の画素列のうち、第1の画素P1のみの信号電荷のみを読み出していた状態(図4に相当する)から、この第1の画素P1の信号電荷に例えば第2,第3の画素P2,P3の信号電荷を加算し、信号レベルが増大、この場合では3倍に増大された状態に瞬時に移行することになる。従って、画像表示部17の画面の輝度が突然3倍に増大し、操作者にとっては画面が非常に見づらいものとなる懸念がある。
【0051】
そこで、本第2の実施の形態においては、利得制御回路31が、撮像素子12から出力された画像信号の信号レベルを制御し、画素P1の信号電荷のみの信号レベルから各信号出力期間毎に諸々の割合で信号増幅率を漸次増大させ、所定の信号出力期間の経過時に利得を1、この場合では画像信号の信号レベルを画素P1の信号電荷のみの信号レベルの3倍となるように調節する。
【0052】
具体的に、利得制御回路31による画像信号の信号レベルの制御状態を図9に示す。この図9は、撮像素子12からの出力信号Sig1と、利得制御回路31からの出力信号Sig2、及び利得制御回路31の信号増幅率Aの関係を表している。各信号において、期間T'1は、図3の撮像期間T1で撮像した画像の信号出力期間、即ち撮像素子12から4画素おきの信号電荷のみを出力する場合の信号出力期間を、期間T'2は、図5の撮像期間T2で撮像した画像の信号出力期間、即ち撮像素子12から4画素のうちの3画素の信号電荷を加算して出力する場合の信号出力期間をそれぞれ示す。
【0053】
被写体の明るさが低下したことに応じて、信号出力期間がT'1からT'2に切り換えられたことに合わせて、利得制御回路31が信号増幅率Aを4つの信号出力期間T'2にわたって3/6、4/6、5/6、6/6(=1)と変化させる。すると、それに伴って利得制御回路31からの出力信号Sig2の信号レベルが、信号出力期間がT'1における信号レベルを基準として1.5倍、2倍、2.5倍、そして3倍と変化する。このように、画像信号の信号レベルを漸次変化させることにより、画像表示部17上の輝度変化を緩和して、画面を見易いものとすることができる。
【0054】
ここで、利得制御回路31による画像信号の変化率を上述のように一定とするのみならず、例えば当初の信号出力期間T'2には画像信号の増加率を大きくし、次の信号出力期間T'2からは画像信号の増加率が当初の信号出力期間T'2に比して小さくなるように、利得制御回路31の制御モードを変えてもよい。具体的には、図10に示すように、信号出力期間がT'1からT'2に切り換えられたことに合わせて、利得制御回路31が信号増幅率Aを3つの信号出力期間T'2にわたって6/9、8/9、9/9(=1)と変化させる。すると、それに伴って利得制御回路31からの出力信号Sig2の信号レベルが、信号出力期間がT'1における信号レベルを基準として2倍、8/3倍、そして3倍と変化する。このように、画像信号の信号レベルを漸次変化させることにより、画像表示部17上の輝度変化を緩和して、画面を見易いものとすることができるとともに、輝度が変化し終わるまでの時間を短縮することが可能となる。
【0055】
なお、この第2の実施の形態においては、垂直方向に繰り返す4画素のうちの3画素を加算して読み出す場合について説明したが、本発明はこれに限定されることなく、2画素或いは4画素を加算することにより適切な画像信号を得ることも可能である。また、この第2の実施の形態においては、4つの信号出力期間にわたって信号増幅率Aの制御を行ったが、さらに多くの信号出力期間を用いることにより、輝度の変化をゆっくり行うこともできるし、少ない信号出力期間を用いることにより、輝度が変化し終わるまでの時間を短縮することもできる。また、加算する画素数に合わせて、信号増幅率Aの制御を行う信号出力期間の数を変えることにより、最適な画像表示を選択することもできる。更に、この第2の実施の形態においては、画素1の信号電荷の加算をVCCD2内で行う場合について説明したが、このVCCD2の代わりにHCCD3内で加算を行うこともできる。
【0056】
上述のように、第2の実施の形態の撮像装置によれば、通常撮影時及び撮像素子12から出力された画像信号の信号レベルがある所定のしきい値以上のときには、電子シャッタの動作で露光制御を行い、前記画像信号の信号レベルがある所定のしきい値以下のときには、同期制御回路18からの制御信号によって通常撮影時に間引いていた画素1(例えば第2,第3の画素P2,P3)の信号電荷と読み出していた画素1(第1の画素P1)の信号電荷とを加算して、画像信号の信号レベルを増大させて良好な画像表示を実現することができる。
【0057】
更に、第2の実施の形態の撮像装置によれば、従来の如く利得制御回路を駆使して信号増幅率を増大させる手法とは異なり、複数の画素の信号電荷を加算することで画像信号の信号レベルを増大させるため、利得制御回路による信号増幅率の増大と共に撮像素子の出力部で発生するノイズを増大させてしまうという問題が生じることはない。また、露光制御を絞りを用いずに露光制御を行うことができるので、例えば操作者がシャッタを押してからストロボが発行するまでの時間を短縮させることも可能である。
【0058】
この場合、撮像素子12とレベル検出回路14との間に利得制御回路31を設け、各信号出力期間T'2毎に画像信号レベルを漸次増大させて信号電荷の加算数に応じた画像信号レベルとすることにより、画像表示部17上の輝度変化を緩和して、画面を見易いものとすることができる。更にこの場合、信号増幅率Aの変化率の異なる種々の制御モードを用意することにより、それらを適宜切り換えるて暗時撮影における画素加算による輝度変化を操作者にとって違和感のない設定とすることができる。
【0059】
更に、第2の実施の形態の撮像装置によれば、絞りを用いずに電子シャッタのみで露光制御を行うことや画像メモリの搭載を省略すること等が可能であるので、装置全体の小型化やコストの低減化を実現することもできる。
【0060】
【発明の効果】
本発明の撮像装置によれば、撮像素子から出力された画像信号の信号レベルがあるしきい値以上のときには、電子シャッタにより露光時間に相当する蓄積時間を短くすることで露光を制御し、前記信号レベルがしきい値以下のときには、複数の画素の信号電荷を加算して画像信号とする。従って、被写体の明るさに応じてノイズのない良好な画像表示が実現できる。
【0061】
更に、撮像素子に利得制御回路を接続し、この利得制御回路により撮像素子から出力された画像信号の信号増幅率を所定数の信号出力期間にわたって変化させることにより、画像表示部における急激な輝度変化を防止して操作者にとって違和感のない画像表示が実現できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る撮像装置を示すブロック図である。
【図2】本発明の第1の実施の形態に係る撮像装置の構成要素である撮像素子を示す模式図である。
【図3】本発明の第1の実施の形態に係る撮像装置を用いた通常撮影時のタイミングチャートを示す特性図である。
【図4】本発明の第1の実施の形態に係る撮像装置の構成要素である撮像素子において、通常撮影時の垂直方向への振動電荷の転送状態を示す模式図である。
【図5】本発明の第1の実施の形態に係る撮像装置を用いた暗時撮影におけるタイミングチャートを示す特性図である。
【図6】本発明の第1の実施の形態に係る撮像装置の構成要素である撮像素子において、暗時撮影における垂直方向への振動電荷の転送状態を示す模式図である。
【図7】本発明の第1の実施の形態に係る撮像装置の構成要素である撮像素子に色フィルタが装着された様子を示す模式図である。
【図8】本発明の第2の実施の形態に係る撮像装置を示すブロック図である。
【図9】本発明の第2の実施の形態に係る撮像装置の構成要素である利得制御回路による利得制御の一例を示す特性図である。
【図10】本発明の第2の実施の形態に係る撮像装置の構成要素である利得制御回路による利得制御の他の例を示す特性図である。
【図11】従来の撮像装置を示すブロック図である。
【図12】従来の撮像装置の構成要素である撮像素子を示す模式図である。
【符号の説明】
1 画素
2 VCCD
3 HCCD
4 出力部
5 出力端子
11 レンズ
12 撮像素子
13 駆動回路
14 レベル検出回路
15 信号処理回路
16 画像メモリ
17 画像表示部
18 同期制御回路
21,22,23 読み出しパルス
25 掃き出しパルス
D1〜D8 電極
P1〜P4 1組の画素
φV1〜φV8 垂直方向の転送パルス
φH1〜φH8 水平方向の転送パルス
VD 垂直同期信号
HD 水平同期信号
VSUB 電荷掃き出し信号
T1 通常撮影時の撮像期間
T2 暗時撮影における撮像期間
T1A 通常撮影時の蓄積時間
T2A 暗時撮影における蓄積時間
T'1 撮像期間T1で撮影した画像の信号出力期間
T'2 撮像期間T2で撮影した画像の信号出力期間
Sig1 撮像素子の出力信号
Sig2 利得制御回路の出力信号
Claims (12)
- 水平及び垂直方向に配設された光電変換要素である複数の画素と、
垂直方向の前記画素列毎に設けられ前記画素からの信号電荷を垂直方向に転送する複数の垂直電荷転送部と、
前記垂直電荷転送部の一方に接続され当該垂直電荷転送部から転送される前記信号電荷を水平方向に転送する水平電荷転送部と、
前記垂直電荷転送部を構成し、Nを3以上の自然数として、垂直方向にN画素おきに共通に前記画素に接続され、前記画素から垂直電荷転送部への前記信号電荷の読み出しを制御するとともに前記垂直電荷転送部から前記水平電荷転送部への前記信号電荷の転送を制御する複数の第一の電極と、
前記垂直電荷転送部を構成し、Nを3以上の自然数として、垂直方向にN画素おきに共通に前記画素に接続され、前記垂直電荷転送部から前記水平電荷転送部への前記信号電荷の転送のみを制御する複数の第二の電極と、
前記水平電荷転送部から転送された前記信号電荷を画像信号に変換して出力する出力部とを具備する撮像素子と、
1回の撮影動作で得られた前記画素からの前記信号電荷の2からNまでの加算画素数を切り換える加算画素数選択手段と
を有し、
前記第一の電極と前記第二の電極は、前記画素の各々に対してそれぞれ1電極ずつ垂直方向に交互に配置されており、
前記撮像素子は、前記加算画素数選択手段において選択された画素数の前記信号電荷を前記複数の第一の電極の転送制御により前記画素から前記垂直電荷転送部へ読み出し、前記複数の第一の電極及び前記複数の第二の電極により転送を制御することにより前記垂直電荷転送部においてこれらの前記信号電荷を加算し、垂直方向に繰り返し配設されてなるN画素の組毎に1つの前記画像信号を前記出力部により出力することを特徴とする撮像装置。 - 前記撮像素子から出力される前記画像信号の信号レベルを検出するレベル検出手段と、
前記レベル検出手段により得られた信号レベルに応じて、N画素の組毎に1つの前記画素の前記信号電荷を読み出すためのパルス或いは前記加算画素数選択手段において選択された画素数の前記信号電荷を加算して読み出すためのパルスを発生させる同期制御手段とを更に有し、
前記同期制御手段において、前記レベル検出手段により得られた信号レベルに応じて、加算画素数を切り換えるように制御することを特徴とする請求項1に記載の撮像装置。 - 前記同期制御手段は、前記レベル検出手段の信号レベルが所定のしきい値以上である場合には、N画素の組毎に1画素の前記信号電荷のみを読み出すように前記撮像素子を制御し、前記信号レベルが前記しきい値より小さい場合には、当該信号レベルに応じた画素数の前記信号電荷を読み出して加算するように前記撮像素子を制御することを特徴とする請求項2に記載の撮像装置。
- 前記撮像素子から出力される前記画像信号を撮影画像として表示する画像表示装置を更に備え、
加算される画素数に関わらず、前記撮像素子から1/Nに間引かれた前記画像信号を出力すること、
前記画像表示装置の垂直方向の画素数が、前記撮像素子の垂直方向の画素数より少ないこと、および、
前記画像表示装置が、前記1/Nに間引かれた前記画像信号を撮影画像として表示することを特徴とする請求項1〜3のいずれか1項に記載の撮像装置。 - 前記撮像素子において、所定の期間に前記画素の前記信号電荷を一斉に排出させることを特徴とする請求項1〜4のいずれか1項に記載の撮像装置。
- 前記撮像素子の前記画素に垂直方向に同一色とされた色フィルタが設けられ、
前記色フィルタが、水平方向に2色、3色或いは4色毎に同色となるように繰り返し配設されていることを特徴とする請求項1〜5のいずれか1項に記載の撮像装置。 - 水平及び垂直方向に配設された光電変換要素である複数の画素と、垂直方向の前記画素列毎に設けられ前記画素からの信号電荷を垂直方向に転送する複数の垂直電荷転送部と、
前記垂直電荷転送部の一方に接続され当該垂直電荷転送部から転送される前記信号電荷を水平方向に転送する水平電荷転送部と、
Nを3以上の自然数として、垂直方向にN画素おきに共通に前記画素に接続され、前記画素から垂直電荷転送部への前記信号電荷の読み出しを制御するとともに前記垂直電荷転送部から前記水平電荷転送部への前記信号電荷の転送を制御する電極と、
前記水平電荷転送部から転送された前記信号電荷を画像信号に変換して出力する出力部とを具備する撮像素子を有し、
垂直方向に繰り返し配設されてなるN画素の組について、2画素からN画素までのうち適切な画素数分の前記信号電荷を前記電極から読み出し、前記垂直電荷転送部或いは前記水平電荷転送部においてこれらの前記信号電荷を加算して、前記出力部から画像信号として出力することができるように構成されており、
前記撮像素子から出力される前記画像信号の信号レベルを検出するレベル検出手段と、
前記レベル検出手段からの画像信号の信号レベルに応じて、1つの前記画素の前記信号電荷を読み出すためのパルス或いは2画素からN画素までの所定画素数を指定してそれらの前記信号電荷を加算して読み出すためのパルスを発生させる同期制御手段と、
前記同期制御手段により制御され、前記撮像素子から出力される前記画像信号の振幅を変化させることができる利得制御手段とを更に有し、
前記同期制御手段が2画素からN画素までの所定画素数の前記信号電荷の加算を指定した際に、前記利得制御手段が前記画像信号の振幅が前記所定画素数に相当する振幅となるまで複数の撮像期間にわたって前記画像信号の振幅を各撮像期間毎に漸次増大させてゆくことを特徴とする撮像装置。 - 前記同期制御手段は、前記レベル検出手段からの前記画像信号の信号レベルが所定のしきい値以上である場合には、1画素の前記信号電荷のみを読み出すように前記撮像素子を制御し、前記画像信号の信号レベルが前記しきい値より小さい場合には、当該信号レベルに応じた画素数の前記信号電荷を読み出して加算するように前記撮像素子を制御することを特徴とする請求項7に記載の撮像装置。
- 前記利得制御手段は、前記画像信号の振幅を各撮像期間毎に漸次増大させてゆくための複数の制御モードを有し、前記制御モードが切り換え可能であることを特徴とする請求項7又は8に記載の撮像装置。
- 前記撮像素子から出力される画像信号を撮影画像として表示する画像表示装置を更に備え、
加算される画素数に関わらず、前記撮像素子から1/Nに間引かれた前記画像信号を出力すること、前記画像表示装置の垂直方向の画素数が、前記撮像素子の垂直方向の画素数より少ないこと、および、
前記画像表示装置が、前記1/Nに間引かれた前記画像信号を撮影画像として表示することを特徴とする請求項7〜9のいずれか1項に記載の撮像装置。 - 前記撮像素子において、所定の期間に前記画素の前記信号電荷を一斉に排出させることを特徴とする請求項8〜10のいずれか1項に記載の撮像装置。
- 前記撮像素子の前記画素に垂直方向に同一色とされた色フィルタが設けられ、
前記色フィルタが、水平方向に2色、3色或いは4色毎に同色となるように繰り返し配設されていることを特徴とする請求項8〜11のいずれか1項に記載の撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30820896A JP4227203B2 (ja) | 1996-11-19 | 1996-11-19 | 撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30820896A JP4227203B2 (ja) | 1996-11-19 | 1996-11-19 | 撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10150601A JPH10150601A (ja) | 1998-06-02 |
JP4227203B2 true JP4227203B2 (ja) | 2009-02-18 |
Family
ID=17978229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30820896A Expired - Fee Related JP4227203B2 (ja) | 1996-11-19 | 1996-11-19 | 撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4227203B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3469801B2 (ja) * | 1999-02-02 | 2003-11-25 | オリンパス光学工業株式会社 | 固体撮像装置 |
JP4738667B2 (ja) * | 2001-08-10 | 2011-08-03 | キヤノン株式会社 | 撮像装置 |
JP5629568B2 (ja) * | 2010-12-16 | 2014-11-19 | 富士フイルム株式会社 | 撮像装置及びその画素加算方法 |
-
1996
- 1996-11-19 JP JP30820896A patent/JP4227203B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10150601A (ja) | 1998-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4161384B2 (ja) | 固体撮像装置、これを用いたカメラおよび固体撮像装置の駆動方法 | |
JP3854826B2 (ja) | 撮像装置 | |
US7944496B2 (en) | Imaging apparatus and driving method for CCD type solid-state imaging device | |
US7787040B2 (en) | Solid-state image-taking element and image-taking apparatus including the solid-state image-taking element | |
JP4951440B2 (ja) | 撮像装置及び固体撮像素子の駆動方法 | |
JP2004064165A (ja) | 撮像装置および撮像方法 | |
JP2011061684A (ja) | 固体撮像素子及びその駆動方法並びに撮像装置 | |
JP3459738B2 (ja) | 撮像装置 | |
EP0720387A2 (en) | Method and apparatus for providing interlaced images from a progressive scan sensor in an electronic camera | |
JP4227203B2 (ja) | 撮像装置 | |
JP4161309B2 (ja) | 固体撮像素子および撮像装置 | |
US6677998B1 (en) | Solid-state electronic image sensing device and method of controlling operation of same | |
JP4200485B2 (ja) | 撮像装置 | |
JP2001352483A (ja) | 動画静止画撮像装置 | |
JP4195148B2 (ja) | 固体撮像装置および信号読出し方法 | |
JP3948042B2 (ja) | カメラシステム、撮像装置および撮像方法 | |
JP3967500B2 (ja) | 固体撮像装置および信号読出し方法 | |
JP2623154B2 (ja) | 固体撮像デバイスの駆動方法 | |
JP4022682B2 (ja) | 撮像装置及び画像出力方法 | |
JP2001145025A (ja) | 固体撮像装置およびその駆動方法 | |
JP2008252935A (ja) | 撮像装置 | |
JP3999417B2 (ja) | 固体撮像装置および信号読出し方法 | |
JP4745676B2 (ja) | 撮像装置 | |
JP4466698B2 (ja) | 固体撮像装置、これを用いたカメラおよび固体撮像装置の駆動方法 | |
JP2000224600A (ja) | 撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080804 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081128 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |