JP4111220B2 - 直流変換装置 - Google Patents
直流変換装置 Download PDFInfo
- Publication number
- JP4111220B2 JP4111220B2 JP2005510967A JP2005510967A JP4111220B2 JP 4111220 B2 JP4111220 B2 JP 4111220B2 JP 2005510967 A JP2005510967 A JP 2005510967A JP 2005510967 A JP2005510967 A JP 2005510967A JP 4111220 B2 JP4111220 B2 JP 4111220B2
- Authority
- JP
- Japan
- Prior art keywords
- main switch
- control signal
- voltage
- delay
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33571—Half-bridge at primary side of an isolation transformer
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
- H02M1/342—Active non-dissipative snubbers
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/01—Resonant DC/DC converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、高効率、低ノイズな直流変換装置に関するものである。
図１に従来の直流変換装置の一例を示す（特開２０００−９２８２９号公報）。図１に示す直流変換装置は、アクティブクランプ方式と呼ばれるもので、直流電源ＶｉｎにトランスＴの１次巻線Ｐ１（巻数ｎ１）を介してＭＯＳＦＥＴ（以下、ＦＥＴと称する。）等からなる主スイッチＱ１が接続され、１次巻線Ｐ１の両端には、ＭＯＳＦＥＴ（以下、ＦＥＴと称する。）等からなる補助スイッチＱ２とスナバコンデンサＣ２とからなる直列回路が接続されている。主スイッチＱ１及び補助スイッチＱ２は、制御回路１１１のＰＷＭ制御により交互にオン／オフするようになっている。
また、トランスＴの１次巻線Ｐ１とトランスＴの２次巻線Ｓ１とは互いに同相電圧が発生するように巻回されており、トランスＴの２次巻線Ｓ１（巻数ｎ２）には、ダイオードＤ１０，Ｄ１１とリアクトルＬ１０とコンデンサＣ１０とからなる整流平滑回路が接続されている。この整流平滑回路は、トランスＴの２次巻線Ｓ１に誘起された電圧（オン／オフ制御されたパルス電圧）を整流平滑して直流出力を負荷３０に出力する。
制御回路１１１は、負荷３０の出力電圧に基づき、主スイッチＱ１をオン／オフ制御するためのパルスからなる制御信号を生成するとともに、出力電圧が所定の電圧となるようにその制御信号のデューティ比を制御する。さらに、直流変換装置は、インバータ１１２、ボトム検出回路１１３、第１ディレー回路１１４、第２ディレー回路１１５、ローサイドドライバ１１６、ハイサイドドライバ１１７を備えている。
インバータ１１２は、制御回路１１１からの主スイッチＱ１用のＱ１制御信号Ｑ１ｃを反転して第２ディレー回路１１５に出力する。ボトム検出回路１１３は、補助スイッチＱ２がオフした後に主スイッチＱ１の最小電圧（以下、ボトム検出信号Ｂｔｍと称する。）を検出する。第１ディレー回路１１４は、制御回路１１１からのＱ１制御信号Ｑ１ｃの立上りタイミングをボトム検出回路１１３からのボトム検出信号Ｂｔｍの立下りタイミングまで遅延させたＱ１ゲート信号Ｑ１ｇを生成してローサイドドライバ１１６に出力する。ローサイドドライバ１１６は、第１ディレー回路１１４からのＱ１ゲート信号Ｑ１ｇを主スイッチＱ１のゲートに印加して主スイッチＱ１を駆動する。第２ディレー回路１１５は、インバータ１１２で反転した補助スイッチＱ２用のＱ２制御信号Ｑ２ｃの立上りタイミングを所定時間だけ遅延させたＱ２ゲート信号Ｑ２ｇを生成してハイサイドドライバ１１７に出力する。ハイサイドドライバ１１７は、第２ディレー回路１１５からのＱ２ゲート信号Ｑ２ｇを補助スイッチＱ２のゲートに印加して補助スイッチＱ２を駆動する。
次に、このように構成された直流変換装置の動作を図２に示すタイミングチャートを参照しながら説明する。なお、図２では、主スイッチＱ１の両端間の電圧Ｑ１ｖを示している。
まず、時刻ｔ３１において、制御回路１１１からのＱ１制御信号Ｑ１ｃがＨレベルになると、Ｑ２制御信号Ｑ２ｃがＬレベルになる。このため、Ｑ２ゲート信号Ｑ２ｇがＬレベルになるため、補助スイッチＱ２がオフする。また、ボトム検出信号Ｂｔｍが時刻ｔ３１においてＨレベルとなる。
そして、補助スイッチＱ２がオフすると、主スイッチＱ１の電圧Ｑ１ｖが減少していく。時刻３２において、ボトム検出回路１１３により電圧Ｑ１ｖの最小値（ボトム）が検出される。このとき、ボトム検出回路１１３からのボトム検出信号ＢｔｍはＬレベルになる。
そして、ボトム検出回路１１３からのボトム検出信号Ｂｔｍの立下りタイミング（時刻３２）でＨレベルになるＱ１ゲート信号Ｑ１ｇが、第１ディレー回路１１４により生成され、Ｑ１ゲート信号Ｑ１ｇがローサイドドライバ１１６を介して主スイッチＱ１のゲートに印加されるため、主スイッチＱ１がオンする。即ち、主スイッチＱ１のボトム電圧スイッチ又はゼロボルトスイッチが達成できる。
主スイッチＱ１がオンすると、直流電源ＶｉｎからトランスＴの１次巻線Ｐ１を介して主スイッチＱ１に電流が流れる。このとき、Ｓ１’Ｄ１０’Ｌ１０’Ｃ１０’Ｓ１と電流が流れる。
次に、時刻ｔ３３において、Ｑ１制御信号Ｑ１ｃにより、主スイッチＱ１をオフさせると、トランスＴの１次巻線Ｐ１と、トランスＴの１次及び２次巻線間のリーケージインダクタンスに蓄えられたエネルギーにより主スイッチＱ１に有する寄生コンデンサ（図示せず）が充電され電圧共振が形成されて、主スイッチＱ１の電圧Ｑ１ｖが時刻ｔ３３〜時刻ｔ３４まで上昇する。また、Ｌ１０’Ｃ１０’Ｄ１１’Ｌ１０で電流が流れて、負荷Ｒ３０に電流を供給する。
そして、時刻ｔ３４において、Ｑ２ゲート信号Ｑ２ｇにより、補助スイッチＱ２をオンさせると、トランスＴの１次巻線Ｐ１に蓄えられたエネルギーがコンデンサＣ２に供給され、コンデンサＣ２が充電されていく。次に、コンデンサＣ２に蓄えられたエネルギーは、Ｃ２’Ｑ２’Ｐ１’Ｃ２に流れる。
なお、従来の直流変換装置の関連技術文献として、例えば特開平７−２０３６８８号公報がある。
また、トランスＴの１次巻線Ｐ１とトランスＴの２次巻線Ｓ１とは互いに同相電圧が発生するように巻回されており、トランスＴの２次巻線Ｓ１（巻数ｎ２）には、ダイオードＤ１０，Ｄ１１とリアクトルＬ１０とコンデンサＣ１０とからなる整流平滑回路が接続されている。この整流平滑回路は、トランスＴの２次巻線Ｓ１に誘起された電圧（オン／オフ制御されたパルス電圧）を整流平滑して直流出力を負荷３０に出力する。
制御回路１１１は、負荷３０の出力電圧に基づき、主スイッチＱ１をオン／オフ制御するためのパルスからなる制御信号を生成するとともに、出力電圧が所定の電圧となるようにその制御信号のデューティ比を制御する。さらに、直流変換装置は、インバータ１１２、ボトム検出回路１１３、第１ディレー回路１１４、第２ディレー回路１１５、ローサイドドライバ１１６、ハイサイドドライバ１１７を備えている。
インバータ１１２は、制御回路１１１からの主スイッチＱ１用のＱ１制御信号Ｑ１ｃを反転して第２ディレー回路１１５に出力する。ボトム検出回路１１３は、補助スイッチＱ２がオフした後に主スイッチＱ１の最小電圧（以下、ボトム検出信号Ｂｔｍと称する。）を検出する。第１ディレー回路１１４は、制御回路１１１からのＱ１制御信号Ｑ１ｃの立上りタイミングをボトム検出回路１１３からのボトム検出信号Ｂｔｍの立下りタイミングまで遅延させたＱ１ゲート信号Ｑ１ｇを生成してローサイドドライバ１１６に出力する。ローサイドドライバ１１６は、第１ディレー回路１１４からのＱ１ゲート信号Ｑ１ｇを主スイッチＱ１のゲートに印加して主スイッチＱ１を駆動する。第２ディレー回路１１５は、インバータ１１２で反転した補助スイッチＱ２用のＱ２制御信号Ｑ２ｃの立上りタイミングを所定時間だけ遅延させたＱ２ゲート信号Ｑ２ｇを生成してハイサイドドライバ１１７に出力する。ハイサイドドライバ１１７は、第２ディレー回路１１５からのＱ２ゲート信号Ｑ２ｇを補助スイッチＱ２のゲートに印加して補助スイッチＱ２を駆動する。
次に、このように構成された直流変換装置の動作を図２に示すタイミングチャートを参照しながら説明する。なお、図２では、主スイッチＱ１の両端間の電圧Ｑ１ｖを示している。
まず、時刻ｔ３１において、制御回路１１１からのＱ１制御信号Ｑ１ｃがＨレベルになると、Ｑ２制御信号Ｑ２ｃがＬレベルになる。このため、Ｑ２ゲート信号Ｑ２ｇがＬレベルになるため、補助スイッチＱ２がオフする。また、ボトム検出信号Ｂｔｍが時刻ｔ３１においてＨレベルとなる。
そして、補助スイッチＱ２がオフすると、主スイッチＱ１の電圧Ｑ１ｖが減少していく。時刻３２において、ボトム検出回路１１３により電圧Ｑ１ｖの最小値（ボトム）が検出される。このとき、ボトム検出回路１１３からのボトム検出信号ＢｔｍはＬレベルになる。
そして、ボトム検出回路１１３からのボトム検出信号Ｂｔｍの立下りタイミング（時刻３２）でＨレベルになるＱ１ゲート信号Ｑ１ｇが、第１ディレー回路１１４により生成され、Ｑ１ゲート信号Ｑ１ｇがローサイドドライバ１１６を介して主スイッチＱ１のゲートに印加されるため、主スイッチＱ１がオンする。即ち、主スイッチＱ１のボトム電圧スイッチ又はゼロボルトスイッチが達成できる。
主スイッチＱ１がオンすると、直流電源ＶｉｎからトランスＴの１次巻線Ｐ１を介して主スイッチＱ１に電流が流れる。このとき、Ｓ１’Ｄ１０’Ｌ１０’Ｃ１０’Ｓ１と電流が流れる。
次に、時刻ｔ３３において、Ｑ１制御信号Ｑ１ｃにより、主スイッチＱ１をオフさせると、トランスＴの１次巻線Ｐ１と、トランスＴの１次及び２次巻線間のリーケージインダクタンスに蓄えられたエネルギーにより主スイッチＱ１に有する寄生コンデンサ（図示せず）が充電され電圧共振が形成されて、主スイッチＱ１の電圧Ｑ１ｖが時刻ｔ３３〜時刻ｔ３４まで上昇する。また、Ｌ１０’Ｃ１０’Ｄ１１’Ｌ１０で電流が流れて、負荷Ｒ３０に電流を供給する。
そして、時刻ｔ３４において、Ｑ２ゲート信号Ｑ２ｇにより、補助スイッチＱ２をオンさせると、トランスＴの１次巻線Ｐ１に蓄えられたエネルギーがコンデンサＣ２に供給され、コンデンサＣ２が充電されていく。次に、コンデンサＣ２に蓄えられたエネルギーは、Ｃ２’Ｑ２’Ｐ１’Ｃ２に流れる。
なお、従来の直流変換装置の関連技術文献として、例えば特開平７−２０３６８８号公報がある。
このように、従来の直流変換装置にあっては、補助スイッチＱ２がオフした後に主スイッチＱ１の電圧の最小値をボトム検出回路１１３により検出し、ボトム検出信号Ｂｔｍの立下りタイミソグでＱ１ゲート信号Ｑ１ｇがＨレベルとなるように、主スイッチＱ１のオンディレーを制御している。このため、ボトム検出回路１１３の検出誤差や外乱による検出点の乱れにより、主スイッチＱ１のディレー時間が変化した場合、主スイッチＱ１のＱ１ゲート信号Ｑ１ｇが変化するため、動作が非常に不安定となる。
また、ボトム検出から、主スイッチＱ１がオンするまでの遅れがあると、主スイッチＱ１のオンはボトムより遅れてしまうため、ボトム検出から主スイッチＱ１をオンさせるまでの遅れが小さくなるような回路を構成する必要があった。このため、主スイッチＱ１を高速でオンさせる必要があり、スイッチングノイズが大きくなる等の欠点があった。
本発明は、ボトム検出回路の誤差や外乱による検出点の乱れによる動作の不安定な点を改善するとともに、ボトム検出から主スイッチをオンさせるまでの遅れの影響をなくすことができ、スイッチングノイズを低減できる直流変換装置を提供することにある。
本発明は前記課題を解決するために以下の構成とした。請求項１の発明は、トランスの１次巻線に直列に接続された主スイッチとトランスの１次巻線の両端又は主スイッチの両端に接続され且つコンデンサ及び補助スイッチからなる直列回路の補助スイッチとを交互にオン／オフさせることによりトランスの２次巻線の電圧を整流平滑して直流出力を得る直流変換装置であって、前記補助スイッチがオフした後に前記主スイッチの最小電圧を検出するボトム検出手段と、このボトム検出手段の出力に基づき前記主スイッチの最小電圧の時刻で前記主スイッチをオンさせる理想制御信号を生成する制御信号生成手段と、この制御信号生成手段で生成された前記理想制御信号と前記主スイッチをオンさせた実際の制御信号との誤差出力を算出する誤差算出手段と、この誤差算出手段の誤差出力に基づき前記実際の制御信号による前記主スイッチのオン時刻を遅延制御することにより前記実際の制御信号を前記理想制御信号に近づけるように制御する遅延制御手段とを備えることを特徴とする。
請求項２の発明は、トランスの１次巻線に直列に接続された主スイッチをオン／オフさせることによりトランスの２次巻線の電圧を整流平滑して直流出力を得る直流変換装置であって、前記主スイッチの電圧が減少していくときの前記主スイッチの最小電圧を検出するボトム検出手段と、このボトム検出手段の出力に基づき前記主スイッチの最小電圧の時刻で前記主スイッチをオンさせる理想制御信号を生成する制御信号生成手段と、この制御信号生成手段で生成された前記理想制御信号と前記主スイッチをオンさせた実際の制御信号との誤差出力を算出する誤差算出手段と、この誤差算出手段の誤差出力に基づき前記実際の制御信号による前記主スイッチのオン時刻を遅延制御することにより前記実際の制御信号を前記理想制御信号に近づけるように制御する遅延制御手段とを備えることを特徴とする。
請求項３の発明は、請求項１又は請求項２記載の直流変換装置において、前記誤差算出手段の誤差出力を積分する積分手段を有し、前記遅延制御手段は、前記積分手段の積分出力に基づき前記実際の制御信号のオン時刻を遅延制御することにより前記実際の制御信号を前記理想制御信号に近づけるように制御することを特徴とする。
請求項４の発明では、請求項３記載の直流変換装置において、前記遅延制御手段は、抵抗に直列に接続された遅延用コンデンサの充電時間により、制御手段からの前記主スイッチをオンさせる信号を所定時間だけ遅延させる遅延部と、前記積分手段の積分出力と基準電圧との差電圧を前記遅延用コンデンサに印加することにより、前記差電圧に応じて前記所定の遅延時間を短くさせる可変遅延部とを有し、前記遅延用コンデンサの電圧に基づき前記実際の制御信号を前記主スイッチの制御端子に印加することを特徴とする。
請求項５の発明は、請求項１乃至請求項４のいずれか１項記載の直流変換装置において、前記トランスの１次巻線と前記主スイッチとからなる直列回路の両端には、直流電源又は交流電源の交流電圧を整流して整流電圧を得る整流電圧部が接続されていることを特徴とする。
また、ボトム検出から、主スイッチＱ１がオンするまでの遅れがあると、主スイッチＱ１のオンはボトムより遅れてしまうため、ボトム検出から主スイッチＱ１をオンさせるまでの遅れが小さくなるような回路を構成する必要があった。このため、主スイッチＱ１を高速でオンさせる必要があり、スイッチングノイズが大きくなる等の欠点があった。
本発明は、ボトム検出回路の誤差や外乱による検出点の乱れによる動作の不安定な点を改善するとともに、ボトム検出から主スイッチをオンさせるまでの遅れの影響をなくすことができ、スイッチングノイズを低減できる直流変換装置を提供することにある。
本発明は前記課題を解決するために以下の構成とした。請求項１の発明は、トランスの１次巻線に直列に接続された主スイッチとトランスの１次巻線の両端又は主スイッチの両端に接続され且つコンデンサ及び補助スイッチからなる直列回路の補助スイッチとを交互にオン／オフさせることによりトランスの２次巻線の電圧を整流平滑して直流出力を得る直流変換装置であって、前記補助スイッチがオフした後に前記主スイッチの最小電圧を検出するボトム検出手段と、このボトム検出手段の出力に基づき前記主スイッチの最小電圧の時刻で前記主スイッチをオンさせる理想制御信号を生成する制御信号生成手段と、この制御信号生成手段で生成された前記理想制御信号と前記主スイッチをオンさせた実際の制御信号との誤差出力を算出する誤差算出手段と、この誤差算出手段の誤差出力に基づき前記実際の制御信号による前記主スイッチのオン時刻を遅延制御することにより前記実際の制御信号を前記理想制御信号に近づけるように制御する遅延制御手段とを備えることを特徴とする。
請求項２の発明は、トランスの１次巻線に直列に接続された主スイッチをオン／オフさせることによりトランスの２次巻線の電圧を整流平滑して直流出力を得る直流変換装置であって、前記主スイッチの電圧が減少していくときの前記主スイッチの最小電圧を検出するボトム検出手段と、このボトム検出手段の出力に基づき前記主スイッチの最小電圧の時刻で前記主スイッチをオンさせる理想制御信号を生成する制御信号生成手段と、この制御信号生成手段で生成された前記理想制御信号と前記主スイッチをオンさせた実際の制御信号との誤差出力を算出する誤差算出手段と、この誤差算出手段の誤差出力に基づき前記実際の制御信号による前記主スイッチのオン時刻を遅延制御することにより前記実際の制御信号を前記理想制御信号に近づけるように制御する遅延制御手段とを備えることを特徴とする。
請求項３の発明は、請求項１又は請求項２記載の直流変換装置において、前記誤差算出手段の誤差出力を積分する積分手段を有し、前記遅延制御手段は、前記積分手段の積分出力に基づき前記実際の制御信号のオン時刻を遅延制御することにより前記実際の制御信号を前記理想制御信号に近づけるように制御することを特徴とする。
請求項４の発明では、請求項３記載の直流変換装置において、前記遅延制御手段は、抵抗に直列に接続された遅延用コンデンサの充電時間により、制御手段からの前記主スイッチをオンさせる信号を所定時間だけ遅延させる遅延部と、前記積分手段の積分出力と基準電圧との差電圧を前記遅延用コンデンサに印加することにより、前記差電圧に応じて前記所定の遅延時間を短くさせる可変遅延部とを有し、前記遅延用コンデンサの電圧に基づき前記実際の制御信号を前記主スイッチの制御端子に印加することを特徴とする。
請求項５の発明は、請求項１乃至請求項４のいずれか１項記載の直流変換装置において、前記トランスの１次巻線と前記主スイッチとからなる直列回路の両端には、直流電源又は交流電源の交流電圧を整流して整流電圧を得る整流電圧部が接続されていることを特徴とする。
図１は、従来の直流変換装置の一例を示す回路図である。
図２は、従来の直流変換装置の各部の信号のタイミングチャートである。
図３は、第１の実施の形態に係る直流変換装置を示す回路構成図である。
図４は、第１の実施の形態に係る直流変換装置における理想ゲート信号と実際のゲート信号との誤差がなくなった定常時の各部の信号のタイミングチャートである。
図５は、第１の実施の形態に係る直流変換装置における理想ゲート信号と実際のゲート信号との誤差により実際のゲート信号が理想ゲート信号に近づく過渡状態時の各部の信号のタイミングチャートである。
図６は、第２の実施の形態に係る直流変換装置を示す回路構成図である。
図７は、第２の実施の形態に係る直流変換装置内の理想ゲート信号生成回路であるＤ型フリップフロップの真理値表を示す図である。
図８は、第３の実施の形態に係る直流変換装置を示す回路構成図である。
図９は、第３の実施の形態に係る直流変換装置における理想ゲート信号と実際のゲート信号との誤差により実際のゲート信号が理想ゲート信号に近づく過渡状態時の各部の信号のタイミングチャートである。
図２は、従来の直流変換装置の各部の信号のタイミングチャートである。
図３は、第１の実施の形態に係る直流変換装置を示す回路構成図である。
図４は、第１の実施の形態に係る直流変換装置における理想ゲート信号と実際のゲート信号との誤差がなくなった定常時の各部の信号のタイミングチャートである。
図５は、第１の実施の形態に係る直流変換装置における理想ゲート信号と実際のゲート信号との誤差により実際のゲート信号が理想ゲート信号に近づく過渡状態時の各部の信号のタイミングチャートである。
図６は、第２の実施の形態に係る直流変換装置を示す回路構成図である。
図７は、第２の実施の形態に係る直流変換装置内の理想ゲート信号生成回路であるＤ型フリップフロップの真理値表を示す図である。
図８は、第３の実施の形態に係る直流変換装置を示す回路構成図である。
図９は、第３の実施の形態に係る直流変換装置における理想ゲート信号と実際のゲート信号との誤差により実際のゲート信号が理想ゲート信号に近づく過渡状態時の各部の信号のタイミングチャートである。
以下、本発明に係る直流変換装置の実施の形態を図面を参照して詳細に説明する。
（第１の実施の形態）
図３は第１の実施の形態に係る直流変換装置の回路構成図である。図３に示す直流変換装置において、主スイッチＱ１及び補助スイッチＱ２は、制御回路１１のＰＷＭ制御により交互にオン／オフするようになっている。制御回路１１は、負荷３０の出力電圧に基づき、主スイッチＱ１をオン／オフ制御するためのパルスからなる制御信号を生成するとともに、出力電圧が所定の電圧となるようにその制御信号のデューティ比を制御する。
さらに、直流変換装置は、インバータ１２、ボトム検出回路１３、第１ディレー回路１４、第２ディレー回路１５、ローサイドドライバ１６、ハイサイドドライバ１７、理想ゲート信号生成回路２１、比較回路２２、積分回路２３を備えている。
インバータ１２は、制御回路１１からの主スイッチＱ１用のＱ１制御信号Ｑ１ｃを反転して第２ディレー回路１５に出力する。ボトム検出回路１３は、補助スイッチＱ２がオフした後に主スイッチＱ１の最小電圧（以下、ボトム検出信号Ｂｔｍと称する。）を検出する。理想ゲート信号生成回路２１は、ボトム検出回路１３からのボトム検出信号Ｂｔｍと制御回路１１からのＱ１制御信号Ｑ１ｃとに基づき理想ゲート信号ＩＧｓを生成する。
比較回路２２は、理想ゲート信号生成回路２１からの理想ゲート信号ＩＧｓと主スイッチＱ１をドライブするための実際のＱ１ゲート信号Ｑ１ｇとを比較して理想ゲート信号ＩＧｓと実際のＱ１ゲート信号Ｑ１ｇとの誤差出力Ｃｏｐを算出する。積分回路２３は、比較回路２２からの誤差出力Ｃｏｐを積分して積分出力Ｉｎｔを出力する。
第１ディレー回路１４は、本発明の遅延制御手段に対応し、積分回路２３の積分出力Ｉｎｔと制御回路１１のＱ１制御信号Ｑ１ｃとを入力し、積分回路２３からの積分出力Ｉｎｔの値に応じて、Ｑ１制御信号Ｑ１ｃの立上り時刻からＱ１ゲート信号Ｑ１ｇの立上り時刻までの遅延時間を短くするように制御する。即ち、第１ディレー回路１４は、実際のＱ１ゲート信号Ｑ１ｇの立ち上がり時刻（オン時刻）を遅延制御することにより実際のＱ１ゲート信号Ｑ１ｇを理想ゲート信号ＩＧｓに近づけるように制御する。
ローサイドドライバ１６は、第１ディレー回路１４からのＱ１ゲート信号Ｑ１ｇを主スイッチＱ１のゲートに印加して主スイッチＱ１を駆動する。第２ディレー回路１５は、インバータ１２で反転した補助スイッチＱ２用のＱ２制御信号Ｑ２ｃの立上りタイミングを所定時間だけ遅延させたＱ２ゲート信号Ｑ２ｇを生成してハイサイドドライバ１７に出力する。ハイサイドドライバ１７は、第２ディレー回路１５からのＱ２ゲート信号Ｑ２ｇを補助スイッチＱ２のゲートに印加して補助スイッチＱ２を駆動する。
なお、図３において、図１に示す構成部分と同一部分は同一符号を付し、その説明は省略する。
次に、このように構成された直流変換装置の動作を図４及び図５に示すタイミングチャートを参照しながら説明する。図４は第１の実施の形態に係る直流変換装置における理想ゲート信号と実際のゲート信号との誤差がなくなった定常時の各部の信号のタイミングチャートである。図５は第１の実施の形態に係る直流変換装置における理想ゲート信号と実際のゲート信号との誤差により実際のゲート信号が理想ゲート信号に近づく過渡状態時の各部の信号のタイミングチャートである。なお、図４及び図５では、主スイッチＱ１の両端間の電圧Ｑ１ｖを示している。
まず、時刻ｔ１において、制御回路１１からのＱ１制御信号Ｑ１ｃがＨレベルになると、Ｑ２制御信号Ｑ２ｃがＬレベルになる。このため、Ｑ２ゲート信号Ｑ２ｇがＬレベルになるため、補助スイッチＱ２がオフする。また、ボトム検出信号Ｂｔｍが時刻ｔ１においてＨレベルとなる。
そして、補助スイッチＱ２がオフすると、主スイッチＱ１の電圧Ｑ１ｖが減少していく。時刻ｔ２において、ボトム検出回路１３により電圧Ｑ１ｖの最小値（ボトム）が検出される。このとき、ボトム検出回路１３からのボトム検出信号ＢｔｍはＬレベルになる。
そして、ボトム検出回路１３からのボトム検出信号Ｂｔｍの立下り時刻ｔ２でＨレベルとなる理想ゲート信号ＩＧｓが、理想ゲート信号生成回路２１により生成される。さらに、比較回路２２により、理想ゲート信号ＩＧｓと実際のＱ１ゲート信号Ｑ１ｇとの誤差出力Ｃｏｐが算出される。即ち、誤差出力Ｃｏｐは、図５に示すように、理想ゲート信号ＩＧｓの立上り時刻（例えば、時刻ｔ２）と実際のＱ１ゲート信号Ｑ１ｇの立上り時刻（例えば、時刻ｔ２１）までのパルス幅を持つパルスからなる。
さらに、比較回路２２からの誤差出力Ｃｏｐは、積分回路２３により積分されるため、積分出力Ｉｎｔは、誤差出力Ｃｏｐの大きさに正比例した値となる。次に、第１ディレー回路１４は、積分回路２３からの積分出力Ｉｎｔの値に応じて、Ｑ１制御信号Ｑ１ｃの立上り時刻からＱ１ゲート信号Ｑ１ｇの立上り時刻までの遅延時間を短くするように制御する。例えば、時刻ｔ２〜時刻ｔ２１では、積分出力Ｉｎｔが比較的大きいので、Ｑ１制御信号Ｑ１ｃの立上り時刻ｔ１からＱ１ゲート信号Ｑ１ｇの立上り時刻ｔ２１までの遅延時間ＤＴ１を短くするように制御するので、次の周期のタイミングでは、Ｑ１制御信号Ｑ１ｃの立上り時刻ｔ５からＱ１ゲート信号Ｑ１ｇの立上り時刻ｔ６１までの遅延時間ＤＴ２となる。
さらに、その次のタイミングでは、Ｑ１制御信号Ｑ１ｃの立上り時刻ｔ９からＱ１ゲー信号Ｑ１ｇの立上り時刻ｔ１０１までの遅延時間ＤＴ３となる。即ち、実際のＱ１ゲート信号Ｑ１ｇの立ち上がり時刻（オン時刻）を遅延制御することにより実際のＱ１ゲート信号Ｑ１ｇが理想ゲート信号ＩＧｓに近づけるようになる。また、実際のＱ１ゲート信号Ｑ１ｇと理想ゲート信号ＩＧｓとの差がなくなった場合には、図４に示すようなタイミングチャートになる。
次に、時刻ｔ２１において、Ｑ１ゲート信号Ｑ１ｇがローサイドドライバ１６を介して主スイッチＱ１のゲートに印加されるため、主スイッチＱ１がオンする。即ち、主スイッチＱ１のボトム電圧スイッチ又はゼロボルトスイッチが達成できる。
主スイッチＱ１がオンすると、直流電源ＶｉｎからトランスＴの１次巻線Ｐ１を介して主スイッチＱ１に電流が流れる。このとき、Ｓ１’Ｄ１０’Ｌ１０’Ｃ１０’Ｓ１と電流が流れる。
次に、時刻ｔ３において、Ｑ１制御信号Ｑ１ｃにより、主スイッチＱ１をオフさせると、トランスＴの１次巻線Ｐ１と、トランスＴの１次２次巻線間のリーケージインダクタンスに蓄えられたエネルギーにより主スイッチＱ１に有する寄生コンデンサ（図示せず）が充電され電圧共振が形成されて、主スイッチＱ１の電圧Ｑ１ｖが時刻ｔ３〜時刻ｔ４まで上昇する。また、Ｌ１０’Ｃ１０’Ｄ１１’Ｌ１０で電流が流れて、負荷Ｒ３０に電流を供給する。
また、インバータ１２で反転した補助スイッチＱ２用のＱ２制御信号Ｑ２ｃの立上り時刻を所定時間だけ遅延させたＱ２ゲート信号Ｑ２ｇが、第２ディレー回路１５により生成される。Ｑ２ゲート信号Ｑ２ｇは、時刻ｔ４において、ハイサイドドライバ１７を介して補助スイッチＱ２のゲートに印加されて、補助スイッチＱ２をオンさせる。このため、トランスＴの１次巻線Ｐ１に蓄えられたエネルギーがコンデンサＣ２に供給され、コンデンサＣ２が充電されていく。次に、コンデンサＣ２に蓄えられたエネルギーは、Ｃ２’Ｑ２’Ｐ１’Ｃ２に流れる。
このように、第１の実施の形態に係る直流変換装置によれば、実際のＱ１ゲート信号Ｑ１ｇと理想ゲート信号ＩＧｓの誤差を積分し、実際のＱ１ゲート信号Ｑ１ｇを理想ゲート信号ＩＧｓに近づけるように制御を行うことにより、ボトム検出回路１３の誤差や外乱による検出点の乱れによる動作の不安定な点を改善し、安定な動作を得ることができる。また、ボトム検出からＱ１ゲート信号Ｑ１ｇを生成するまでの遅れの影響をなくすことができるので、主スイッチＱ１を高速でオンさせる必要がなく、スイッチングノイズを低減できる。
（第２の実施の形態）
図６は第２の実施の形態に係る直流変換装置の回路構成図である。図６に示す第２の実施の形態に係る直流変換装置は、第１の実施の形態に係る直流変換装置の具体的な回路例である。
図６に示すボトム検出回路１３において、トランジスタＱ３のベースには、ダイオードＤ１のカソードと抵抗Ｒ１の一端と抵抗Ｒ１０の一端とが接続され、トランジスタＱ３のエミッタはダイオードＤ１のアノードに接続されると共に接地されている。トランジスタＱ３のコレクタには抵抗Ｒ２の一端が接続され、抵抗Ｒ１の他端及び抵抗Ｒ２の他端は、電源Ｖｃｃに接続されている。抵抗Ｒ１０の他端は、コンデンサＣ１を介して主スイッチＱ１のドレインに接続されている。
理想ゲート信号生成回路２１は、インバータ２１１と、インバータ２１２と、Ｄ型フリップフロップ（ＤＦＦ）２１３とを有している。インバータ２１１は、トランジスタＱ３のコレクタからのボトム検出信号Ｂｔｍを反転してＤＦＦ２１３のクロック端子ＣＬに出力する。インバータ２１２は、制御回路１１からのＱ１制御信号Ｑ１ｃを反転してＤＦＦ２１３のリセット端子Ｒに出力する。ＤＦＦ２１３の端子Ｄには制御回路１１からのＱ１制御信号Ｑ１ｃが入力され、セット端子Ｓは接地されている。端子ＱからのＤＦＦ出力は理想ゲート信号ＩＧｓとして比較回路２２に出力される。ＤＦＦ２１３の真理値表を図７に示す。
比較回路２２は、排他的論理和（ＸＯＲ）２２１からなり、このＸＯＲ２２１は、ＤＦＦ２１３からのＤＦＦ出力と主スイッチＱ１に印加される実際のＱ１ゲート信号Ｑ１ｇとの排他的論理和をとり、そのＸＯＲ出力を誤差出力Ｃｏｐとして積分回路２３に出力する。
積分回路２３は、抵抗Ｒ３とコンデンサＣ３とが直列接続されてなり、抵抗Ｒ３の一端がＸＯＲ２２１の出力に接続され、コンデンサＣ３の一端が接地され、コンデンサＣ３と抵抗Ｒ３との接続点から積分出力Ｉｎｔが第１ディレー回路１４の誤差増幅器１４１の非反転端子＋に出力される。
第１ディレー回路１４において、誤差増幅器１４１の反転端子−には基準電源Ｅｒが接続され、誤差増幅器１４１の出力端子は、抵抗Ｒ４を介してダイオードＤ３のアノードに接続される。ダイオードＤ３のカソードは、抵抗Ｒ５の一端及びコンデンサＣ４の一端に接続され、抵抗Ｒ５の他端は電源Ｖｃｃに接続され、コンデンサＣ４の他端は接地されている。制御回路１１の出力は、バッファ１４２を介してダイオードＤ２のカソードに接続され、ダイオードＤ２のアノードはコンデンサＣ４の一端に接続される。抵抗Ｒ５とコンデンサＣ４との接続点はローサイドドライバ１６を介して主スイッチＱ１のゲート及びＸＯＲ２２１の入力端子に接続される。
第２ディレー回路１５において、インバータ１２の出力はバッファ１５１を介してダイオードＤ４のカソードに接続され、ダイオードＤ４のアノードはコンデンサＣ５の一端及び抵抗Ｒ６の一端に接続され、抵抗Ｒ６の他端は電源Ｖｃｃに接続され、コンデンサＣ５の他端は接地されている。抵抗Ｒ６とコンデンサＣ５との接続点はハイサイドドライバ１７を介して補助スイッチＱ２のゲートに接続される。
次に、このように構成された第２の実施の形態に係る直流変換装置の動作を説明する。
まず、時刻ｔ１において、制御回路１１からのＱ１制御信号Ｑ１ｃがＨレベルになると、Ｑ２制御信号Ｑ２ｃがＬレベルになる。このため、Ｑ２ゲート信号Ｑ２ｇがＬレベルになるため、補助スイッチＱ２がオフする。
そして、補助スイッチＱ２がオフすると、時刻ｔ１〜時刻ｔ２において、主スイッチＱ１の電圧Ｑ１ｖが減少していく。このとき、ボトム検出回路１３では、Ｄ１’Ｒ１０’Ｃ１’Ｐ１’Ｖｉｎ’ＧＮＤと電流が流れて、トランジスタＱ３がオフする。このため、トランジスタＱ３のコレクタからＨレベルのボトム検出信号Ｂｔｍが理想ゲート信号生成回路２１内のインバータ２１１に出力され、このボトム検出信号Ｂｔｍは、インバータ２１１で反転されてＬレベルとなり、ＤＦＦ２１３のクロック端子ＣＬに入力される。また、ＤＦＦ２１３のリセット端子ＲにはＬレベルが入力され、ＤＦＦ２１３の端子ＤにはＨレベルが入力される。このため、ＤＦＦ２１３の端子ＱからはＬレベルの理想ゲート信号ＩＧｓが出力される。
ＸＯＲ２２１は、主スイッチＱ１に印加されるＬレベルのＱ１ゲート信号Ｑ１ｇとＤＦＦ２１３の端子ＱからのＬレベルの理想ゲート信号ＩＧｓとの排他的論理和をとり、Ｌレベルの誤差出力Ｃｏｐを積分回路２３の抵抗Ｒ３の一端に出力する。
次に、コンデンサＣ１の放電が終了し、時刻ｔ２において、電圧Ｑ１ｖが最小値（ボトム）となると、Ｖｉｎ’Ｐ１’Ｃ１’Ｒ１０’Ｑ３と電流が流れて、トランジスタＱ３がオンする。このため、ボトム検出回路１３により電圧Ｑ１ｖの最小値（ボトム）が検出される。このとき、トランジスタＱ３のコレクタからＬレベルのボトム検出信号Ｂｔｍが理想ゲート信号生成回路２１内のインバータ２１１に出力され、このボトム検出信号Ｂｔｍは、インバータ２１１で反転されて、ＨレベルがＤＦＦ２１３のクロック端子ＣＬに入力される。このため、ＤＦＦ２１３の端子ＱからはＨレベルの理想ゲート信号ＩＧｓが出力される。
従って、時刻ｔ２〜時刻ｔ２１まで、ＸＯＲ２２１は、主スイッチＱ１に印加されるＬレベルのＱ１ゲート信号Ｑ１ｇとＤＦＦ２１３の端子ＱからのＨレベルの理想ゲート信号ＩＧｓとの排他的論理和をとり、Ｈレベルの誤差出力Ｃｏｐを積分回路２３の抵抗Ｒ３の一端に出力する。このため、抵抗Ｒ３とコンデンサＣ３との接続点からの積分出力Ｉｎｔは、高い電圧となって、誤差増幅器１４１の非反転端子＋に入力されるため、誤差増幅器１４１の出力からの積分出力の値に応じた電圧が得られる。このため、この電圧により、Ｒ４’Ｄ３’Ｃ４と電流が流れる。即ち、コンデンサＣ４には、抵抗Ｒ５からの電流とダイオードＤ３からの電流との合計電流が流れるので、コンデンサＣ４の充電時間が短くなる。
つまり、積分回路２３からの積分出力Ｉｎｔの値に応じて、コンデンサＣ４の充電時間が短くなることで、Ｑ１制御信号Ｑ１ｃの立上り時刻からＱ１ゲート信号Ｑ１ｇの立上り時刻までの遅延時間を短くすることができる。従って、図５のタイミングチャートで既に説明したように、実際のＱ１ゲート信号Ｑ１ｇの立ち上がり時刻（オン時刻）を遅延制御することにより実際のＱ１ゲート信号Ｑ１ｇが理想ゲート信号ＩＧｓに近づけるようになる。
次に、時刻ｔ２１において、Ｑ１ゲート信号Ｑ１ｇがローサイドドライバ１６を介して主スイッチＱ１のゲートに印加されるため、主スイッチＱ１がオンする。即ち、主スイッチＱ１のボトム電圧スイッチ又はゼロボルトスイッチが達成できる。
主スイッチＱ１がオンすると、直流電源ＶｉｎからトランスＴの１次巻線Ｐ１を介して主スイッチＱ１に電流が流れる。このとき、Ｓ１’Ｄ１０’Ｌ１０’Ｃ１０’Ｓ１と電流が流れる。
次に、時刻ｔ３において、Ｑ１制御信号Ｑ１ｃにより、主スイッチＱ１をオフさせると、トランスＴの１次巻線Ｐ１と、トランスＴの１次２次巻線間のリーケージインダクタンスに蓄えられたエネルギーにより主スイッチＱ１に有する寄生コンデンサ（図示せず）が充電され電圧共振が形成されて、主スイッチＱ１の電圧Ｑ１ｖが時刻ｔ３〜時刻ｔ４まで上昇する。また、Ｌ１０’Ｃ１０’Ｄ１１’Ｌ１０で電流が流れて、負荷Ｒ３０に電流を供給する。
また、ＨレベルのＱ２制御信号Ｑ２ｃは、バッファ１５１を介してダイオードＤ４のカソードに入力されるため、ダイオードＤ４が逆バイアス状態となる。このため、電源Ｖｃｃから抵抗Ｒ６を介してコンデンサＣ５に電流が流れて、コンデンサＣ５が充電されていく。即ち、Ｒ６とＣ５との時定数で決定される遅延時間だけ立上り時刻を遅延させたＱ２ゲート信号Ｑ２ｇが、第２ディレー回路１５により生成される。
そして、Ｑ２ゲート信号Ｑ２ｇは、時刻ｔ４において、ハイサイドドライバ１７を介して補助スイッチＱ２のゲートに印加されて、補助スイッチＱ２をオンさせる。このため、トランスＴの１次巻線Ｐ１に蓄えられたエネルギーがコンデンサＣ２に供給され、コンデンサＣ２が充電されていく。次に、コンデンサＣ２に蓄えられたエネルギーは、Ｃ２’Ｑ２’Ｐ１’Ｃ２に流れる。
このように、第２の実施の形態に係る直流変換装置においても、第１の実施の形態に係る直流変換装置の効果と同様な効果が得られる。
（第３の実施の形態）
図８は第３の実施の形態に係る直流変換装置の回路構成図である。図８に示す第３の実施の形態に係る直流変換装置は、主スイッチをオン／オフさせることにより直流出力を得るもので、図３に示す第１の実施の形態に係る直流変換装置の構成に対して、補助スイッチＱ２、インバータ１２、第２ディレー回路１５及びハイサイドドライバ１７、コンデンサＣ２、ダイオードＤ１１、リアクトルＬ１０を削除したことを特徴とする。また、トランスＴの１次巻線Ｐ１と２次巻線Ｓ１とは逆相に巻回されている。
図８に示すその他の構成は、図３に示す構成部分と同一構成であり、同一部分には同一符号を付して、その説明は省略する。
次に、このように構成された第３の実施の形態に係る直流変換装置の動作を図９に示すタイミングチャートを参照しながら説明する。
図９に示すタイミングチャートからわかるように、概略的には、補助スイッチＱ２に関連する部分を除けば、図５に示すタイミングチャートと同様である。
時刻ｔ３において、主スイッチＱ１は、Ｑ１制御信号によりオフする。このとき、トランスＴの１次巻線Ｐ１に誘起された励磁エネルギーにより、主スイッチＱ１に有する寄生コンデンサ（図示せず）が充電され電圧共振が形成されて主スイッチＱ１の電圧Ｑ１ｖが時刻ｔ３〜時刻ｔ４まで上昇する。
また、Ｓ１’Ｄ１０’Ｃ１０’Ｓ１で２次側にエネルギーを伝送する。トランスＴに誘起されたエネルギーがＳ１’Ｄ１０’Ｃ１０’Ｓ１で放出されると（トランスＴがリセットされると）、主スイッチＱ１の電圧Ｑ１ｖが減少していく。
このように、第３の実施の形態に係る直流変換装置においても、第１の実施の形態に係る直流変換装置の効果と同様な効果が得られる。
なお、第１乃至第２の実施の形態では、トランスＴの１次巻線Ｐ１の両端に、補助スイッチＱ２とコンデンサＣ２とからなる直列回路を接続したが、例えば、この直列回路は、主スイッチＱ１の両端に接続しても良い。
また、第１乃至第３の実施の形態では、トランスＴの１次巻線Ｐ１と主スイッチＱ１とからなる直列回路に、直流電源Ｖｉｎを接続したが、例えば、この直列回路に、交流電源の交流電圧を整流して整流電圧を得る整流電圧部を接続しても良い。
また、第１乃至第３の実施の形態では、主スイッチＱ１に寄生コンデンサのみを有していたが、主スイッチＱ１の両端にさらにコンデンサを接続しても良い。
（第１の実施の形態）
図３は第１の実施の形態に係る直流変換装置の回路構成図である。図３に示す直流変換装置において、主スイッチＱ１及び補助スイッチＱ２は、制御回路１１のＰＷＭ制御により交互にオン／オフするようになっている。制御回路１１は、負荷３０の出力電圧に基づき、主スイッチＱ１をオン／オフ制御するためのパルスからなる制御信号を生成するとともに、出力電圧が所定の電圧となるようにその制御信号のデューティ比を制御する。
さらに、直流変換装置は、インバータ１２、ボトム検出回路１３、第１ディレー回路１４、第２ディレー回路１５、ローサイドドライバ１６、ハイサイドドライバ１７、理想ゲート信号生成回路２１、比較回路２２、積分回路２３を備えている。
インバータ１２は、制御回路１１からの主スイッチＱ１用のＱ１制御信号Ｑ１ｃを反転して第２ディレー回路１５に出力する。ボトム検出回路１３は、補助スイッチＱ２がオフした後に主スイッチＱ１の最小電圧（以下、ボトム検出信号Ｂｔｍと称する。）を検出する。理想ゲート信号生成回路２１は、ボトム検出回路１３からのボトム検出信号Ｂｔｍと制御回路１１からのＱ１制御信号Ｑ１ｃとに基づき理想ゲート信号ＩＧｓを生成する。
比較回路２２は、理想ゲート信号生成回路２１からの理想ゲート信号ＩＧｓと主スイッチＱ１をドライブするための実際のＱ１ゲート信号Ｑ１ｇとを比較して理想ゲート信号ＩＧｓと実際のＱ１ゲート信号Ｑ１ｇとの誤差出力Ｃｏｐを算出する。積分回路２３は、比較回路２２からの誤差出力Ｃｏｐを積分して積分出力Ｉｎｔを出力する。
第１ディレー回路１４は、本発明の遅延制御手段に対応し、積分回路２３の積分出力Ｉｎｔと制御回路１１のＱ１制御信号Ｑ１ｃとを入力し、積分回路２３からの積分出力Ｉｎｔの値に応じて、Ｑ１制御信号Ｑ１ｃの立上り時刻からＱ１ゲート信号Ｑ１ｇの立上り時刻までの遅延時間を短くするように制御する。即ち、第１ディレー回路１４は、実際のＱ１ゲート信号Ｑ１ｇの立ち上がり時刻（オン時刻）を遅延制御することにより実際のＱ１ゲート信号Ｑ１ｇを理想ゲート信号ＩＧｓに近づけるように制御する。
ローサイドドライバ１６は、第１ディレー回路１４からのＱ１ゲート信号Ｑ１ｇを主スイッチＱ１のゲートに印加して主スイッチＱ１を駆動する。第２ディレー回路１５は、インバータ１２で反転した補助スイッチＱ２用のＱ２制御信号Ｑ２ｃの立上りタイミングを所定時間だけ遅延させたＱ２ゲート信号Ｑ２ｇを生成してハイサイドドライバ１７に出力する。ハイサイドドライバ１７は、第２ディレー回路１５からのＱ２ゲート信号Ｑ２ｇを補助スイッチＱ２のゲートに印加して補助スイッチＱ２を駆動する。
なお、図３において、図１に示す構成部分と同一部分は同一符号を付し、その説明は省略する。
次に、このように構成された直流変換装置の動作を図４及び図５に示すタイミングチャートを参照しながら説明する。図４は第１の実施の形態に係る直流変換装置における理想ゲート信号と実際のゲート信号との誤差がなくなった定常時の各部の信号のタイミングチャートである。図５は第１の実施の形態に係る直流変換装置における理想ゲート信号と実際のゲート信号との誤差により実際のゲート信号が理想ゲート信号に近づく過渡状態時の各部の信号のタイミングチャートである。なお、図４及び図５では、主スイッチＱ１の両端間の電圧Ｑ１ｖを示している。
まず、時刻ｔ１において、制御回路１１からのＱ１制御信号Ｑ１ｃがＨレベルになると、Ｑ２制御信号Ｑ２ｃがＬレベルになる。このため、Ｑ２ゲート信号Ｑ２ｇがＬレベルになるため、補助スイッチＱ２がオフする。また、ボトム検出信号Ｂｔｍが時刻ｔ１においてＨレベルとなる。
そして、補助スイッチＱ２がオフすると、主スイッチＱ１の電圧Ｑ１ｖが減少していく。時刻ｔ２において、ボトム検出回路１３により電圧Ｑ１ｖの最小値（ボトム）が検出される。このとき、ボトム検出回路１３からのボトム検出信号ＢｔｍはＬレベルになる。
そして、ボトム検出回路１３からのボトム検出信号Ｂｔｍの立下り時刻ｔ２でＨレベルとなる理想ゲート信号ＩＧｓが、理想ゲート信号生成回路２１により生成される。さらに、比較回路２２により、理想ゲート信号ＩＧｓと実際のＱ１ゲート信号Ｑ１ｇとの誤差出力Ｃｏｐが算出される。即ち、誤差出力Ｃｏｐは、図５に示すように、理想ゲート信号ＩＧｓの立上り時刻（例えば、時刻ｔ２）と実際のＱ１ゲート信号Ｑ１ｇの立上り時刻（例えば、時刻ｔ２１）までのパルス幅を持つパルスからなる。
さらに、比較回路２２からの誤差出力Ｃｏｐは、積分回路２３により積分されるため、積分出力Ｉｎｔは、誤差出力Ｃｏｐの大きさに正比例した値となる。次に、第１ディレー回路１４は、積分回路２３からの積分出力Ｉｎｔの値に応じて、Ｑ１制御信号Ｑ１ｃの立上り時刻からＱ１ゲート信号Ｑ１ｇの立上り時刻までの遅延時間を短くするように制御する。例えば、時刻ｔ２〜時刻ｔ２１では、積分出力Ｉｎｔが比較的大きいので、Ｑ１制御信号Ｑ１ｃの立上り時刻ｔ１からＱ１ゲート信号Ｑ１ｇの立上り時刻ｔ２１までの遅延時間ＤＴ１を短くするように制御するので、次の周期のタイミングでは、Ｑ１制御信号Ｑ１ｃの立上り時刻ｔ５からＱ１ゲート信号Ｑ１ｇの立上り時刻ｔ６１までの遅延時間ＤＴ２となる。
さらに、その次のタイミングでは、Ｑ１制御信号Ｑ１ｃの立上り時刻ｔ９からＱ１ゲー信号Ｑ１ｇの立上り時刻ｔ１０１までの遅延時間ＤＴ３となる。即ち、実際のＱ１ゲート信号Ｑ１ｇの立ち上がり時刻（オン時刻）を遅延制御することにより実際のＱ１ゲート信号Ｑ１ｇが理想ゲート信号ＩＧｓに近づけるようになる。また、実際のＱ１ゲート信号Ｑ１ｇと理想ゲート信号ＩＧｓとの差がなくなった場合には、図４に示すようなタイミングチャートになる。
次に、時刻ｔ２１において、Ｑ１ゲート信号Ｑ１ｇがローサイドドライバ１６を介して主スイッチＱ１のゲートに印加されるため、主スイッチＱ１がオンする。即ち、主スイッチＱ１のボトム電圧スイッチ又はゼロボルトスイッチが達成できる。
主スイッチＱ１がオンすると、直流電源ＶｉｎからトランスＴの１次巻線Ｐ１を介して主スイッチＱ１に電流が流れる。このとき、Ｓ１’Ｄ１０’Ｌ１０’Ｃ１０’Ｓ１と電流が流れる。
次に、時刻ｔ３において、Ｑ１制御信号Ｑ１ｃにより、主スイッチＱ１をオフさせると、トランスＴの１次巻線Ｐ１と、トランスＴの１次２次巻線間のリーケージインダクタンスに蓄えられたエネルギーにより主スイッチＱ１に有する寄生コンデンサ（図示せず）が充電され電圧共振が形成されて、主スイッチＱ１の電圧Ｑ１ｖが時刻ｔ３〜時刻ｔ４まで上昇する。また、Ｌ１０’Ｃ１０’Ｄ１１’Ｌ１０で電流が流れて、負荷Ｒ３０に電流を供給する。
また、インバータ１２で反転した補助スイッチＱ２用のＱ２制御信号Ｑ２ｃの立上り時刻を所定時間だけ遅延させたＱ２ゲート信号Ｑ２ｇが、第２ディレー回路１５により生成される。Ｑ２ゲート信号Ｑ２ｇは、時刻ｔ４において、ハイサイドドライバ１７を介して補助スイッチＱ２のゲートに印加されて、補助スイッチＱ２をオンさせる。このため、トランスＴの１次巻線Ｐ１に蓄えられたエネルギーがコンデンサＣ２に供給され、コンデンサＣ２が充電されていく。次に、コンデンサＣ２に蓄えられたエネルギーは、Ｃ２’Ｑ２’Ｐ１’Ｃ２に流れる。
このように、第１の実施の形態に係る直流変換装置によれば、実際のＱ１ゲート信号Ｑ１ｇと理想ゲート信号ＩＧｓの誤差を積分し、実際のＱ１ゲート信号Ｑ１ｇを理想ゲート信号ＩＧｓに近づけるように制御を行うことにより、ボトム検出回路１３の誤差や外乱による検出点の乱れによる動作の不安定な点を改善し、安定な動作を得ることができる。また、ボトム検出からＱ１ゲート信号Ｑ１ｇを生成するまでの遅れの影響をなくすことができるので、主スイッチＱ１を高速でオンさせる必要がなく、スイッチングノイズを低減できる。
（第２の実施の形態）
図６は第２の実施の形態に係る直流変換装置の回路構成図である。図６に示す第２の実施の形態に係る直流変換装置は、第１の実施の形態に係る直流変換装置の具体的な回路例である。
図６に示すボトム検出回路１３において、トランジスタＱ３のベースには、ダイオードＤ１のカソードと抵抗Ｒ１の一端と抵抗Ｒ１０の一端とが接続され、トランジスタＱ３のエミッタはダイオードＤ１のアノードに接続されると共に接地されている。トランジスタＱ３のコレクタには抵抗Ｒ２の一端が接続され、抵抗Ｒ１の他端及び抵抗Ｒ２の他端は、電源Ｖｃｃに接続されている。抵抗Ｒ１０の他端は、コンデンサＣ１を介して主スイッチＱ１のドレインに接続されている。
理想ゲート信号生成回路２１は、インバータ２１１と、インバータ２１２と、Ｄ型フリップフロップ（ＤＦＦ）２１３とを有している。インバータ２１１は、トランジスタＱ３のコレクタからのボトム検出信号Ｂｔｍを反転してＤＦＦ２１３のクロック端子ＣＬに出力する。インバータ２１２は、制御回路１１からのＱ１制御信号Ｑ１ｃを反転してＤＦＦ２１３のリセット端子Ｒに出力する。ＤＦＦ２１３の端子Ｄには制御回路１１からのＱ１制御信号Ｑ１ｃが入力され、セット端子Ｓは接地されている。端子ＱからのＤＦＦ出力は理想ゲート信号ＩＧｓとして比較回路２２に出力される。ＤＦＦ２１３の真理値表を図７に示す。
比較回路２２は、排他的論理和（ＸＯＲ）２２１からなり、このＸＯＲ２２１は、ＤＦＦ２１３からのＤＦＦ出力と主スイッチＱ１に印加される実際のＱ１ゲート信号Ｑ１ｇとの排他的論理和をとり、そのＸＯＲ出力を誤差出力Ｃｏｐとして積分回路２３に出力する。
積分回路２３は、抵抗Ｒ３とコンデンサＣ３とが直列接続されてなり、抵抗Ｒ３の一端がＸＯＲ２２１の出力に接続され、コンデンサＣ３の一端が接地され、コンデンサＣ３と抵抗Ｒ３との接続点から積分出力Ｉｎｔが第１ディレー回路１４の誤差増幅器１４１の非反転端子＋に出力される。
第１ディレー回路１４において、誤差増幅器１４１の反転端子−には基準電源Ｅｒが接続され、誤差増幅器１４１の出力端子は、抵抗Ｒ４を介してダイオードＤ３のアノードに接続される。ダイオードＤ３のカソードは、抵抗Ｒ５の一端及びコンデンサＣ４の一端に接続され、抵抗Ｒ５の他端は電源Ｖｃｃに接続され、コンデンサＣ４の他端は接地されている。制御回路１１の出力は、バッファ１４２を介してダイオードＤ２のカソードに接続され、ダイオードＤ２のアノードはコンデンサＣ４の一端に接続される。抵抗Ｒ５とコンデンサＣ４との接続点はローサイドドライバ１６を介して主スイッチＱ１のゲート及びＸＯＲ２２１の入力端子に接続される。
第２ディレー回路１５において、インバータ１２の出力はバッファ１５１を介してダイオードＤ４のカソードに接続され、ダイオードＤ４のアノードはコンデンサＣ５の一端及び抵抗Ｒ６の一端に接続され、抵抗Ｒ６の他端は電源Ｖｃｃに接続され、コンデンサＣ５の他端は接地されている。抵抗Ｒ６とコンデンサＣ５との接続点はハイサイドドライバ１７を介して補助スイッチＱ２のゲートに接続される。
次に、このように構成された第２の実施の形態に係る直流変換装置の動作を説明する。
まず、時刻ｔ１において、制御回路１１からのＱ１制御信号Ｑ１ｃがＨレベルになると、Ｑ２制御信号Ｑ２ｃがＬレベルになる。このため、Ｑ２ゲート信号Ｑ２ｇがＬレベルになるため、補助スイッチＱ２がオフする。
そして、補助スイッチＱ２がオフすると、時刻ｔ１〜時刻ｔ２において、主スイッチＱ１の電圧Ｑ１ｖが減少していく。このとき、ボトム検出回路１３では、Ｄ１’Ｒ１０’Ｃ１’Ｐ１’Ｖｉｎ’ＧＮＤと電流が流れて、トランジスタＱ３がオフする。このため、トランジスタＱ３のコレクタからＨレベルのボトム検出信号Ｂｔｍが理想ゲート信号生成回路２１内のインバータ２１１に出力され、このボトム検出信号Ｂｔｍは、インバータ２１１で反転されてＬレベルとなり、ＤＦＦ２１３のクロック端子ＣＬに入力される。また、ＤＦＦ２１３のリセット端子ＲにはＬレベルが入力され、ＤＦＦ２１３の端子ＤにはＨレベルが入力される。このため、ＤＦＦ２１３の端子ＱからはＬレベルの理想ゲート信号ＩＧｓが出力される。
ＸＯＲ２２１は、主スイッチＱ１に印加されるＬレベルのＱ１ゲート信号Ｑ１ｇとＤＦＦ２１３の端子ＱからのＬレベルの理想ゲート信号ＩＧｓとの排他的論理和をとり、Ｌレベルの誤差出力Ｃｏｐを積分回路２３の抵抗Ｒ３の一端に出力する。
次に、コンデンサＣ１の放電が終了し、時刻ｔ２において、電圧Ｑ１ｖが最小値（ボトム）となると、Ｖｉｎ’Ｐ１’Ｃ１’Ｒ１０’Ｑ３と電流が流れて、トランジスタＱ３がオンする。このため、ボトム検出回路１３により電圧Ｑ１ｖの最小値（ボトム）が検出される。このとき、トランジスタＱ３のコレクタからＬレベルのボトム検出信号Ｂｔｍが理想ゲート信号生成回路２１内のインバータ２１１に出力され、このボトム検出信号Ｂｔｍは、インバータ２１１で反転されて、ＨレベルがＤＦＦ２１３のクロック端子ＣＬに入力される。このため、ＤＦＦ２１３の端子ＱからはＨレベルの理想ゲート信号ＩＧｓが出力される。
従って、時刻ｔ２〜時刻ｔ２１まで、ＸＯＲ２２１は、主スイッチＱ１に印加されるＬレベルのＱ１ゲート信号Ｑ１ｇとＤＦＦ２１３の端子ＱからのＨレベルの理想ゲート信号ＩＧｓとの排他的論理和をとり、Ｈレベルの誤差出力Ｃｏｐを積分回路２３の抵抗Ｒ３の一端に出力する。このため、抵抗Ｒ３とコンデンサＣ３との接続点からの積分出力Ｉｎｔは、高い電圧となって、誤差増幅器１４１の非反転端子＋に入力されるため、誤差増幅器１４１の出力からの積分出力の値に応じた電圧が得られる。このため、この電圧により、Ｒ４’Ｄ３’Ｃ４と電流が流れる。即ち、コンデンサＣ４には、抵抗Ｒ５からの電流とダイオードＤ３からの電流との合計電流が流れるので、コンデンサＣ４の充電時間が短くなる。
つまり、積分回路２３からの積分出力Ｉｎｔの値に応じて、コンデンサＣ４の充電時間が短くなることで、Ｑ１制御信号Ｑ１ｃの立上り時刻からＱ１ゲート信号Ｑ１ｇの立上り時刻までの遅延時間を短くすることができる。従って、図５のタイミングチャートで既に説明したように、実際のＱ１ゲート信号Ｑ１ｇの立ち上がり時刻（オン時刻）を遅延制御することにより実際のＱ１ゲート信号Ｑ１ｇが理想ゲート信号ＩＧｓに近づけるようになる。
次に、時刻ｔ２１において、Ｑ１ゲート信号Ｑ１ｇがローサイドドライバ１６を介して主スイッチＱ１のゲートに印加されるため、主スイッチＱ１がオンする。即ち、主スイッチＱ１のボトム電圧スイッチ又はゼロボルトスイッチが達成できる。
主スイッチＱ１がオンすると、直流電源ＶｉｎからトランスＴの１次巻線Ｐ１を介して主スイッチＱ１に電流が流れる。このとき、Ｓ１’Ｄ１０’Ｌ１０’Ｃ１０’Ｓ１と電流が流れる。
次に、時刻ｔ３において、Ｑ１制御信号Ｑ１ｃにより、主スイッチＱ１をオフさせると、トランスＴの１次巻線Ｐ１と、トランスＴの１次２次巻線間のリーケージインダクタンスに蓄えられたエネルギーにより主スイッチＱ１に有する寄生コンデンサ（図示せず）が充電され電圧共振が形成されて、主スイッチＱ１の電圧Ｑ１ｖが時刻ｔ３〜時刻ｔ４まで上昇する。また、Ｌ１０’Ｃ１０’Ｄ１１’Ｌ１０で電流が流れて、負荷Ｒ３０に電流を供給する。
また、ＨレベルのＱ２制御信号Ｑ２ｃは、バッファ１５１を介してダイオードＤ４のカソードに入力されるため、ダイオードＤ４が逆バイアス状態となる。このため、電源Ｖｃｃから抵抗Ｒ６を介してコンデンサＣ５に電流が流れて、コンデンサＣ５が充電されていく。即ち、Ｒ６とＣ５との時定数で決定される遅延時間だけ立上り時刻を遅延させたＱ２ゲート信号Ｑ２ｇが、第２ディレー回路１５により生成される。
そして、Ｑ２ゲート信号Ｑ２ｇは、時刻ｔ４において、ハイサイドドライバ１７を介して補助スイッチＱ２のゲートに印加されて、補助スイッチＱ２をオンさせる。このため、トランスＴの１次巻線Ｐ１に蓄えられたエネルギーがコンデンサＣ２に供給され、コンデンサＣ２が充電されていく。次に、コンデンサＣ２に蓄えられたエネルギーは、Ｃ２’Ｑ２’Ｐ１’Ｃ２に流れる。
このように、第２の実施の形態に係る直流変換装置においても、第１の実施の形態に係る直流変換装置の効果と同様な効果が得られる。
（第３の実施の形態）
図８は第３の実施の形態に係る直流変換装置の回路構成図である。図８に示す第３の実施の形態に係る直流変換装置は、主スイッチをオン／オフさせることにより直流出力を得るもので、図３に示す第１の実施の形態に係る直流変換装置の構成に対して、補助スイッチＱ２、インバータ１２、第２ディレー回路１５及びハイサイドドライバ１７、コンデンサＣ２、ダイオードＤ１１、リアクトルＬ１０を削除したことを特徴とする。また、トランスＴの１次巻線Ｐ１と２次巻線Ｓ１とは逆相に巻回されている。
図８に示すその他の構成は、図３に示す構成部分と同一構成であり、同一部分には同一符号を付して、その説明は省略する。
次に、このように構成された第３の実施の形態に係る直流変換装置の動作を図９に示すタイミングチャートを参照しながら説明する。
図９に示すタイミングチャートからわかるように、概略的には、補助スイッチＱ２に関連する部分を除けば、図５に示すタイミングチャートと同様である。
時刻ｔ３において、主スイッチＱ１は、Ｑ１制御信号によりオフする。このとき、トランスＴの１次巻線Ｐ１に誘起された励磁エネルギーにより、主スイッチＱ１に有する寄生コンデンサ（図示せず）が充電され電圧共振が形成されて主スイッチＱ１の電圧Ｑ１ｖが時刻ｔ３〜時刻ｔ４まで上昇する。
また、Ｓ１’Ｄ１０’Ｃ１０’Ｓ１で２次側にエネルギーを伝送する。トランスＴに誘起されたエネルギーがＳ１’Ｄ１０’Ｃ１０’Ｓ１で放出されると（トランスＴがリセットされると）、主スイッチＱ１の電圧Ｑ１ｖが減少していく。
このように、第３の実施の形態に係る直流変換装置においても、第１の実施の形態に係る直流変換装置の効果と同様な効果が得られる。
なお、第１乃至第２の実施の形態では、トランスＴの１次巻線Ｐ１の両端に、補助スイッチＱ２とコンデンサＣ２とからなる直列回路を接続したが、例えば、この直列回路は、主スイッチＱ１の両端に接続しても良い。
また、第１乃至第３の実施の形態では、トランスＴの１次巻線Ｐ１と主スイッチＱ１とからなる直列回路に、直流電源Ｖｉｎを接続したが、例えば、この直列回路に、交流電源の交流電圧を整流して整流電圧を得る整流電圧部を接続しても良い。
また、第１乃至第３の実施の形態では、主スイッチＱ１に寄生コンデンサのみを有していたが、主スイッチＱ１の両端にさらにコンデンサを接続しても良い。
本発明によれば、ボトム検出回路の誤差や外乱による検出点の乱れによる動作の不安定な点を改善し、安定な動作を得ることができる。また、ボトム検出から主スイッチをオンさせるまでの遅れの影響をなくすことができるので、主スイッチを高速でオンさせる必要がなく、スイッチングノイズを低減できる。
Claims (5)
- トランスの１次巻線に直列に接続された主スイッチとトランスの１次巻線の両端又は主スイッチの両端に接続され且つコンデンサ及び補助スイッチからなる直列回路の補助スイッチとを交互にオン／オフさせることによりトランスの２次巻線の電圧を整流平滑して直流出力を得る直流変換装置であって、
前記補助スイッチがオフした後に前記主スイッチの最小電圧を検出するボトム検出手段と、
このボトム検出手段の出力に基づき前記主スイッチの最小電圧の時刻で前記主スイッチをオンさせる理想制御信号を生成する制御信号生成手段と、
この制御信号生成手段で生成された前記理想制御信号と前記主スイッチをオンさせた実際の制御信号との誤差出力を算出する誤差算出手段と、
この誤差算出手段の誤差出力に基づき前記実際の制御信号による前記主スイッチのオン時刻を遅延制御することにより前記実際の制御信号を前記理想制御信号に近づけるように制御する遅延制御手段と、
を備えることを特徴とする直流変換装置。 - トランスの１次巻線に直列に接続された主スイッチをオン／オフさせることによりトランスの２次巻線の電圧を整流平滑して直流出力を得る直流変換装置であって、
前記主スイッチの電圧が減少していくときの前記主スイッチの最小電圧を検出するボトム検出手段と、
このボトム検出手段の出力に基づき前記主スイッチの最小電圧の時刻で前記主スイッチをオンさせる理想制御信号を生成する制御信号生成手段と、
この制御信号生成手段で生成された前記理想制御信号と前記主スイッチをオンさせた実際の制御信号との誤差出力を算出する誤差算出手段と、
この誤差算出手段の誤差出力に基づき前記実際の制御信号による前記主スイッチのオン時刻を遅延制御することにより前記実際の制御信号を前記理想制御信号に近づけるように制御する遅延制御手段と、
を備えることを特徴とする直流変換装置。 - 前記誤差算出手段の誤差出力を積分する積分手段を有し、
前記遅延制御手段は、前記積分手段の積分出力に基づき前記実際の制御信号のオン時刻を遅延制御することにより前記実際の制御信号を前記理想制御信号に近づけるように制御することを特徴とする請求項１又は請求項２記載の直流変換装置。 - 前記遅延制御手段は、
抵抗に直列に接続された遅延用コンデンサの充電時間により、制御手段からの前記主スイッチをオンさせる信号を所定時間だけ遅延させる遅延部と、
前記積分手段の積分出力と基準電圧との差電圧を前記遅延用コンデンサに印加することにより、前記差電圧に応じて前記所定の遅延時間を短くさせる可変遅延部とを有し、
前記遅延用コンデンサの電圧に基づき前記実際の制御信号を前記主スイッチの制御端子に印加することを特徴とする請求項３記載の直流変換装置。 - 前記トランスの１次巻線と前記主スイッチとからなる直列回路の両端には、直流電源又は交流電源の交流電圧を整流して整流電圧を得る整流電圧部が接続されていることを特徴とする請求項１乃至請求項４のいずれか１項記載の直流変換装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003197699 | 2003-07-16 | ||
| JP2003197699 | 2003-07-16 | ||
| PCT/JP2004/007903 WO2005008871A1 (ja) | 2003-07-16 | 2004-06-01 | 直流変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2005008871A1 JPWO2005008871A1 (ja) | 2006-09-07 |
| JP4111220B2 true JP4111220B2 (ja) | 2008-07-02 |
Family
ID=34074350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005510967A Expired - Fee Related JP4111220B2 (ja) | 2003-07-16 | 2004-06-01 | 直流変換装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7075801B2 (ja) |
| EP (1) | EP1555742A4 (ja) |
| JP (1) | JP4111220B2 (ja) |
| WO (1) | WO2005008871A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7158393B2 (en) * | 2005-03-11 | 2007-01-02 | Soft Switching Technologies Corporation | Power conversion and voltage sag correction with regenerative loads |
| JP4701763B2 (ja) * | 2005-03-15 | 2011-06-15 | サンケン電気株式会社 | 直流変換装置 |
| JP4871022B2 (ja) * | 2006-05-19 | 2012-02-08 | コーセル株式会社 | スイッチング電源用制御回路 |
| JP4867500B2 (ja) * | 2006-06-29 | 2012-02-01 | 富士電機株式会社 | スイッチング電源装置 |
| US8031492B2 (en) * | 2007-06-14 | 2011-10-04 | System General Corp. | PWM controller for compensating a maximum output power of a power converter |
| DE102007058614A1 (de) * | 2007-12-04 | 2009-06-10 | R. Stahl Schaltgeräte GmbH | Stromversorgungsanordnung mit Überwachung des Ausgangsstroms |
| JP5195836B2 (ja) * | 2010-07-12 | 2013-05-15 | 株式会社デンソー | ソフトスイッチング制御装置およびその製造方法 |
| JP5552949B2 (ja) * | 2010-08-03 | 2014-07-16 | 株式会社豊田自動織機 | アクティブクランプ型ｄｃｄｃコンバータ |
| WO2012101822A1 (ja) * | 2011-01-28 | 2012-08-02 | ルネサスエレクトロニクス株式会社 | コントローラ、および半導体システム |
| JP5857489B2 (ja) * | 2011-07-15 | 2016-02-10 | サンケン電気株式会社 | 共振コンバータ |
| DE102012010691B4 (de) | 2012-05-30 | 2022-12-01 | Tridonic Gmbh & Co Kg | Leistungsfaktorkorrekturschaltung, Betriebsgerät für ein Leuchtmittel und Verfahren zum Steuern einer Leistungsfaktorkorrekturschaltung |
| US9647562B2 (en) * | 2014-02-26 | 2017-05-09 | Infineon Technologies Austria Ag | Power conversion with switch turn-off delay time compensation |
| JP6684921B1 (ja) * | 2016-05-04 | 2020-04-22 | ザクリータエ・アクツェルナエ・アブツェストバ ・”ドライブ” | 高電圧パルスを生成する装置 |
| US10116294B1 (en) * | 2017-04-26 | 2018-10-30 | Texas Instruments Incorporated | High-resolution FET VDS zero-volt-crossing timing detection scheme in a wireless power transfer system |
| TWI751659B (zh) * | 2020-08-25 | 2022-01-01 | 宏碁股份有限公司 | 延長開關壽命之電源供應器 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5126931A (en) * | 1990-09-07 | 1992-06-30 | Itt Corporation | Fixed frequency single ended forward converter switching at zero voltage |
| JP3379556B2 (ja) | 1993-12-30 | 2003-02-24 | サンケン電気株式会社 | スイッチング素子を有する回路装置 |
| US5570278A (en) * | 1994-02-25 | 1996-10-29 | Astec International, Ltd. | Clamped continuous flyback power converter |
| JP3426070B2 (ja) | 1995-12-25 | 2003-07-14 | オリジン電気株式会社 | 共振形フォワードコンバータ |
| US5745358A (en) * | 1996-05-01 | 1998-04-28 | Compaq Computer Corporation | Variable-frequency converter with constant programmed delay |
| US5841643A (en) * | 1997-10-01 | 1998-11-24 | Linear Technology Corporation | Method and apparatus for isolated flyback regulator control and load compensation |
| JP2000092829A (ja) | 1998-09-07 | 2000-03-31 | Hitachi Ltd | スイッチング電源回路 |
| US6466462B2 (en) * | 2000-10-31 | 2002-10-15 | Yokogawa Electric Corporation | DC/DC converter having a control circuit to reduce losses at light loads |
| CA2441899C (en) * | 2000-11-11 | 2006-01-24 | Minebea Co. Ltd. | Power converter |
| JP4683364B2 (ja) | 2000-12-26 | 2011-05-18 | Ｔｄｋラムダ株式会社 | 複合共振型スイッチング電源装置 |
| JP3700844B2 (ja) | 2001-03-16 | 2005-09-28 | 横河電機株式会社 | スイッチングコンバータ |
| US6404654B1 (en) * | 2001-06-26 | 2002-06-11 | Jue Wang | Self-oscillation type resonant flyback converter utilizing charge stored effect of the P-N diode |
| DE10229633A1 (de) * | 2002-07-02 | 2004-01-29 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Ansteuerung für einen Halbbrückenwechselrichter |
-
2004
- 2004-06-01 WO PCT/JP2004/007903 patent/WO2005008871A1/ja active Application Filing
- 2004-06-01 EP EP04735678A patent/EP1555742A4/en not_active Withdrawn
- 2004-06-01 US US10/531,789 patent/US7075801B2/en not_active Expired - Fee Related
- 2004-06-01 JP JP2005510967A patent/JP4111220B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1555742A4 (en) | 2008-10-01 |
| US7075801B2 (en) | 2006-07-11 |
| EP1555742A1 (en) | 2005-07-20 |
| US20060013020A1 (en) | 2006-01-19 |
| WO2005008871A1 (ja) | 2005-01-27 |
| JPWO2005008871A1 (ja) | 2006-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4701763B2 (ja) | 直流変換装置 | |
| JP4720821B2 (ja) | Ｄｃ−ｄｃコンバータおよび電源制御用半導体集積回路 | |
| JP4111220B2 (ja) | 直流変換装置 | |
| JP4701749B2 (ja) | 直流変換装置 | |
| US6853563B1 (en) | Primary-side controlled flyback power converter | |
| US7522429B2 (en) | DC-DC converter | |
| JP6476997B2 (ja) | 電源制御用半導体装置 | |
| JP4626338B2 (ja) | 直流変換装置 | |
| JP4193843B2 (ja) | 直流変換装置 | |
| JP6559081B2 (ja) | 電力変換装置 | |
| JP4682763B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3664173B2 (ja) | 直流変換装置 | |
| JP2019080433A (ja) | 同期整流回路及びスイッチング電源装置 | |
| JP2009225642A (ja) | 電源装置および半導体集積回路装置 | |
| JP6487719B2 (ja) | スイッチング制御回路およびスイッチング制御方法 | |
| JP4352299B2 (ja) | 電力変換装置における偏磁低減回路 | |
| JP2009240112A (ja) | 電源装置および半導体集積回路装置 | |
| JP6484529B2 (ja) | スイッチング電源装置 | |
| JP6810150B2 (ja) | スイッチング電源装置および半導体装置 | |
| JP2008067531A (ja) | スイッチング制御回路 | |
| JP4966252B2 (ja) | スイッチング電源装置 | |
| JP2006109566A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3419343B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2004208444A (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP2014057469A (ja) | 半導体集積回路およびその動作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080331 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |