JP4110917B2 - 電子制御装置 - Google Patents
電子制御装置 Download PDFInfo
- Publication number
- JP4110917B2 JP4110917B2 JP2002305632A JP2002305632A JP4110917B2 JP 4110917 B2 JP4110917 B2 JP 4110917B2 JP 2002305632 A JP2002305632 A JP 2002305632A JP 2002305632 A JP2002305632 A JP 2002305632A JP 4110917 B2 JP4110917 B2 JP 4110917B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- ground wiring
- output voltage
- circuit
- forming circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0262—Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/1003—Non-printed inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10196—Variable component, e.g. variable resistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/913—Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、外部から供給される電源電圧を所望の電圧に変換する電源回路を有する電子制御装置に関するものである。
【０００２】
【従来の技術】
従来、電子制御装置の電源回路として、電力損失を低減可能な、スイッチングレギュレート動作によって所望の電圧を出力する電源回路が知られている。例えば、特許文献１に記載されている電源回路では、図８に示すように、外部電圧を入力端に与えられる出力トランジスタ１のベースに制御回路５が接続される。この制御回路５は、出力トランジスタ１をスイッチング動作させるための方形波信号の生成と、そのスイッチング動作において、発生すべき出力電圧に応じたデューティ比の制御を行なう。その出力トランジスタ１の出力端には、チョークコイル７とコンデンサ２とからなる平滑化回路、及びその平滑化回路と並列にダイオード６が接続される。
【０００３】
出力トランジスタ１が制御回路５によってスイッチングオンされると、出力トランジスタ１から出力される電圧によって、図８において矢印Ａに示す経路に従って電流が流れ、チョークコイル７を介してコンデンサ２が充電される。そして、出力トランジスタ１がスイッチングオフされると、チョークコイル７に蓄えられたエネルギは、矢印Ｂに示すように、すなわち、還流ダイオード６、チョークコイル７及びコンデンサ２からなる閉回路において、電流を流し続けようとする。なお、コンデンサ２は、出力トランジスタ１のオン・オフによらず、負荷（回路等）に電源電圧を供給しており、出力トランジスタ１のオン時には、放電量よりも充電量が多いため、コンデンサ２の端子電圧は上昇し、出力トランジスタ１のオフ時には、コンデンサ２の端子電圧は低下する（図９参照）。
【０００４】
このとき、例えば、制御回路５はこのコンデンサ２の端子電圧を監視し、その端子電圧が所定の範囲に収まるように、出力トランジスタ１の駆動デューティを制御する。これにより、電源回路から所望の略直流電圧を出力させることができる。
【０００５】
【特許文献１】
特開平９−３７５４５号公報
【０００６】
【発明が解決しようとする課題】
ここで、車両や家電製品等を電子的に制御する電子制御装置は、年々、その機能が高度化されているため、その電子制御装置を構成する回路規模も拡大の一途を辿っている。このため、電子部品の実装効率を向上するために、電子制御装置の回路基板として、内層にも配線層を有する多層基板を採用することが普及しつつある。
【０００７】
しかしながら、上述したスイッチングレギュレート動作を行なう電源回路を備えた電子制御装置の回路基板として多層基板を採用した場合、以下に説明するような問題が生じる。
【０００８】
多層基板を回路基板とする場合、電子制御装置を構成する各電子回路に対して共通のグランド配線パターンを多層基板の内層に設け、各電子回路のグランド端子をその共通グランド配線パターンに接続するように構成される。これは、個々の回路に個別にグランド配線パターンを設ける場合に比較して、グランド配線パターンを効率的に形成できるためである。
【０００９】
従って、上述したスイッチングレギュレート動作を行なう電源回路のチョークコイル７とコンデンサ２とからなる平滑化回路、及びダイオード６のグランド端子を、共通のグランド配線パターンに接続したとする。すると、上述したようなスイッチング動作に伴って、図８に矢印Ａ及び矢印Ｂで示す経路で繰り返し大きな電流が流れる。
【００１０】
ここで、多層基板の内層に形成される共通グランド配線パターンも抵抗成分等のインピーダンスを持っている。このため、平滑化回路及びダイオード６のグランド端子から共通グランド配線パターンへ大きな電流が流れることにより、それらの接続部位の電位が僅かながら変動する。このとき、電子制御装置を構成する回路として、共通グランド配線パターンによるグランド電位を基準として作動する、例えばＡ／Ｄコンバータを有していると、グランド電位の変動により、高精度なアナログ−デジタル変換を行なうことが困難となる。
【００１１】
本発明は、かかる従来の問題点を鑑みてなされたもので、電源回路を備えた電子制御装置の回路基板として多層基板を採用した場合であっても、共通グランド配線パターンの電位の変動を抑制することが可能な電子制御装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の電子制御装置は、多層基板に形成され、外部から供給される電源電圧を所望の電圧に変換する電源回路を有する電子制御装置であって、
電源回路は、電源電圧が入力端に与えられ、デューティ駆動されるスイッチング素子と、スイッチング素子の出力端に接続され、スイッチング素子からの電圧によって出力電圧を形成する出力電圧形成回路とを有し、さらに、
出力電圧形成回路と接続され、当該出力電圧形成回路のグランド電位を規定する出力電圧形成回路グランド配線パターンと、
多層基板に形成され、電子制御装置を構成する各回路のグランド電位を規定する共通グランド配線パターンと、
出力電圧形成回路グランド配線パターンと共通グランド配線パターンとを接続する接続部とを備え、
出力電圧形成回路グランド配線パターンは、多層基板の表層に形成されるとともに、接続部は、多層基板の表層に形成された出力電圧形成回路グランド配線パターンと内層に形成された共通グランド配線パターンとを層間接続する層間接続部として構成され、多層基板の配線層間を電気的に接続するためのビアホールもしくはその内部に導電材料を形成するスルーホールを介して、出力電圧形成回路グランド配線パターンと共通グランド配線パターンとを接続するものであって、
出力電圧形成回路グランド配線パターンのインピーダンスは、接続部のインピーダンスよりも小さいことを特徴とする。
【００１３】
請求項１に記載の電子制御装置によれば、上述したように、電子制御装置の各回路共通のグランド配線パターンとは別に、出力電圧形成回路用のグランド配線パターンを設けた。このため、スイッチング素子がデューティ駆動されたとき、スイッチング素子の出力端に接続された出力電圧形成回路から出力電圧形成回路グランド配線パターンに大きな電流が流れ込んで電位変動を生じさせても、共通グランド配線パターンは接続部を介して大きな電流の流れる経路（出力電圧形成回路グランド配線パターン）からは分離されているので、その電位変動の影響が共通グランド配線パターンに及ぶことを抑制することができる。このため、グランド電位を基準として作動する、例えばＡ／Ｄコンバータのような回路が共通グランド配線パターンに接続されている場合であっても、その回路は高精度な作動を維持できる。
特に、請求項１に記載の電子制御装置では、接続部は、多層基板の配線層間を電気的に接続するためのビアホールもしくはその内部に導電材料を形成するスルーホールを介して、出力電圧形成回路グランド配線パターンと共通グランド配線パターンとを接続する。出力電圧形成回路グランド配線パターン及び共通グランド配線パターンは、各回路におけるグランド電位を規定するものであるので、比較的大きな面積を持った配線パターンとして構成される。これに対して、出力電圧形成回路グランド配線パターンと共通グランド配線パターンとを接続する接続部を、ビアホールもしくはその内部に導電材料を形成するスルーホールから構成すると、通常、ビアホール径もしくはスルーホール径は、非常に小さいため、各グランド配線パターンと比較して大きな配線インピーダンスを持つことになる。このため、上述したように、出力電圧形成回路グランド配線パターンにおいて電位変動が生じても、共通グランド配線パターンにその影響が及ぶことを抑制できるのである。
さらに、出力電圧形成回路グランド配線パターンを多層基板の表層に形成することにより、出力電圧形成回路のグランド端子をグランド配線パターンへ接続する際に、配線を引き回す必要がないので、配線によるインピーダンスを低減することができる。この結果、スイッチング素子のオン、オフ時に出力電圧形成回路から出力電圧形成回路グランド配線パターンへ流れる電流は、その出力電圧形成回路グランド配線パターンを流れ易くなり、共通グランド配線パターンへの電位変動の影響を一層低減することができる。
なお、請求項２に記載の電子制御装置のように、出力電圧形成回路グランド配線パターンは、共通グランド配線パターンとは異なる多層基板の内層に形成されるとともに、接続部は、多層基板の異なる内層に形成された出力電圧形成回路グランド配線パターンと共通グランド配線パターンとを層間接続する層間接続部として構成しても良い。つまり、出力電圧形成回路グランド配線パターンは、必ずしも多層基板の表層に形成せずとも、多層基板の内層に形成しても良い。但し、配線インピーダンスを低減するためには、電源回路の実装位置とできるだけ、近接した位置に出力電圧形成回路グランド配線パターンを形成することが好ましい。
【００１４】
請求項３に記載したように、出力電圧形成回路は、チョークコイルとコンデンサとの平滑化回路と、この平滑化回路に対して並列接続され、スイッチング素子がオフされたときに、チョークコイルに対して電流を還流させる還流素子として代表的なダイオードとを備え、平滑化回路と還流用ダイオードとの一端がそれぞれ出力電圧形成回路グランド配線パターンに接続されるように構成することができる。
【００１５】
電源回路が降圧型の電源回路となるように、出力電圧形成回路を、チョークコイルとコンデンサとからなる平滑化回路と還流用ダイオードとから構成すると、従来の技術の欄において説明したように、スイッチング素子のオン・オフ時に平滑化回路及び還流用ダイオードから出力電圧形成回路グランド配線パターンに大きな電流が流れ、その接続部位の電位が変動する。従って、上述したように、共通グランド配線パターンは接続部を介して大きな電流の流れる経路（出力電圧形成回路グランド配線パターン）から分離することにより、その電位変動の影響が共通グランド配線パターンに及ぶことを抑制できるのである。
【００１６】
なお、電源回路としては、降圧型電源回路に限らず、スイッチング素子がスイッチング動作を行なうものであれば、例えば昇圧型や反転型等の電源回路として構成しても良い。
【００１７】
また、還流素子としては、ダイオードに限らず、還流動作を行なうものであればよく、例えばＭＯＳＦＥＴトランジスタ等を採用することもできる。
【００１８】
請求項４に記載したように、平滑化回路と還流素子間の出力電圧形成回路グランド配線パターンによるインピーダンスは、接続部のインピーダンスよりも小さいことが好ましい。これにより、スイッチング素子のオフ時に、平滑化回路と還流素子からなる閉回路に流れる電流は、そのほとんどが出力電圧形成回路グランド配線パターンを経由して流れることになる。このため、より一層、共通グランド配線パターンに対する電位変動の影響を抑制することができる。
【００１９】
請求項５に記載したように、スイッチング素子の入力端には、チョークコイルとコンデンサとからなる入力側平滑化回路が接続され、電源電圧が平滑化された後にスイッチング素子の入力端に与えられるものであり、入力側平滑化回路の一端が出力電圧形成回路グランド配線パターンに接続されることが好ましい。
【００２０】
このように、電源電圧を入力側平滑化回路によって平滑化した上でスイッチング素子に与えることにより、スイッチング素子がオンした瞬間にスイッチング素子の出力端に接続された平滑化回路へと流れる大きな電流が、入力側平滑化回路のコンデンサから一時的に供給されて、入力側平滑化回路のチョークコイルにより入力側電源からの電流流入を緩やかに変動するように作用する。このため、入力側電源から電子制御装置までの配線経路に生じる急峻な電流変化によるノイズを抑制することができる。また、何らかの要因によって入力側電源の電圧が瞬間的に変動した場合であっても、安定した電圧をスイッチング素子に与えることができる。そして、このような入力側平滑化回路を設けた場合には、スイッチング素子のオン時に、入力側平滑化回路からスイッチング素子の出力端に接続された平滑化回路へと大きな電流が流れる。従って、入力側平滑化回路のグランド配線パターンへの接続部位にも電位変動が生ずる。そのため、この入力側平滑化回路も、共通グランド配線パターンではなく、出力電圧形成回路グランド配線パターンに接続することにより、入力側平滑化回路によって生ずる電位変動の影響が共通グランド配線パターンに及ぶことを抑制できる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２７】
図１は、本実施形態における電子制御装置１の概略構成を示す構成図である。図１に示すように、本実施形態における電子制御装置１は、外部電源７からの電源電圧を所望の電圧に変換し、その電圧を電子制御装置１のマイコン３、入力回路４、駆動回路５等の内部回路に供給する電源回路２を備える。この電源回路２の構成については後に詳細に説明する。
【００２８】
電子制御装置１は、各種のセンサからの入力信号に対してフィルタリング処理等を行なう入力回路４を有している。この入力回路４によって処理されたセンサ信号は、例えばマイコン３に内蔵されたＡ／Ｄ変換器６によってアナログ―デジタル変換される。そして、マイコン３は、デジタル化したセンサ信号等に基づいて、所定の演算を行い、その演算結果に応じて各種の電子負荷を駆動する為の制御値を決定する。その制御値に応じた制御信号が、駆動回路５に出力され、これにより、各種の電子負荷が駆動回路によって駆動される。
【００２９】
次に、電源回路２の構成に関して、図３に基づいて詳細に説明する。なお、図３は、電源回路２の駆動部２ｂの回路構成を示す回路構成図である。
【００３０】
まず、電源回路２は、図１に示すように、制御部２ａと駆動部２ｂとから構成される。制御部２ａは、後述する駆動部２ｂのスイッチング素子（パワーＭＯＳＦＥＴ）のゲートに制御信号を出力して、スイッチング素子をデューティ駆動する。すなわち、制御部２ａはスイッチング素子をデューティ駆動するための方形波信号の生成と、発生すべき電圧値等に基づいて、その方形波信号のデューティ比の制御を行なう。
【００３１】
電源回路２の駆動部２ｂは、図３に示すように、外部電源７からの電源電圧を入力する入力端側に接続された、入力側平滑化回路を備えている。この入力側平滑化回路は、チョークコイル２１及びコンデンサ２２とから構成される。この入力側平滑化回路は、チョークコイル２１とコンデンサ２２との作用により、外部電源７から供給される電源電圧を平滑化してコンデンサ２２に蓄える。これにより、例えば外部電源７の電源電圧が瞬間的に変動した場合であっても、安定した電圧をコンデンサ２２からスイッチング素子２９に与えることができる。なお、入力側平滑化回路のコンデンサ２２の一端は、後述するように、接地点２６にてグランド電位を規定するグランド配線パターン２０に接続される。
【００３２】
スイッチング素子２９は、例えばｎチャネルパワーＭＯＳＦＥＴによって構成される。前述した制御部２ａからの制御信号は、このパワーＭＯＳＦＥＴ２９のゲートに与えられる。なお、入力側平滑化回路のコンデンサ２２の端子電圧は、パワーＭＯＳＦＥＴのドレインに接続される。そして、パワーＭＯＳＦＥＴの出力であるソースが、出力側平滑化回路に接続される。
【００３３】
出力電圧形成回路としての出力側平滑化回路は、チョークコイル２４とコンデンサ２５とから構成される。また、この出力側平滑化回路と並列に還流用ダイオード２３が接続される。そして、出力側平滑化回路のコンデンサ２５の一端は、接地点２８にてグランド配線パターン２０に接続され、還流用ダイオード２３のアノードが、接地点２７にてグランド配線パターン２０に接続される。
【００３４】
なお、電源回路２は、上述した構成を備えることによって、パワーＭＯＳＦＥＴ２９がデューティ駆動（スイッチング動作）されたとき、図８に示す従来の電源回路と同様に、所望の電圧値の直流電圧を出力する（図９参照）。
【００３５】
次に、上述した構成を有する電子制御装置１を多層基板１５に形成した場合の構成について図２を用いて説明する。なお、図２は、多層基板１５に電子制御装置１を形成した場合の、多層基板断面を示す断面図である。
【００３６】
図２に示すように、多層基板１５の一表面には、各種の素子や電子部品が実装されている。例えば、入力回路４はフィルタ用コンデンサ４ａを備え、このフィルタ用コンデンサ４ａの電極が、多層基板１５の表層に形成された配線パターン３１におけるランドとはんだ等によって接続される。同様にして、マイコン３を構成するＬＳＩ素子や電源回路２の駆動部２ｂを構成するコンデンサ２２，２５や還流用ダイオード２３が、それぞれ多層基板１５の表層の配線パターン３１と接続されている。
【００３７】
多層基板１５の表層、内層には、上述した素子や電子部品を相互に接続する配線パターン３１に加え、素子、部品、回路に対してグランド電位を規定するための共通グランド配線パターン３０が形成されている。この共通グランド配線パターン３０は、図１に示すように、電子制御装置１の外部のグランド電位となる端子等と接続されている。
【００３８】
さらに、本実施形態における多層基板１５においては、電源回路２の駆動部２ｂ専用のグランド配線パターン２０が、多層基板１５の表層に設けられている。すなわち、上述した電源回路２の駆動部２ｂを構成するコンデンサ２２，２５及び還流用ダイオード２３のグランド端子が、駆動部２ｂ専用のグランド配線パターン２０に各々の接地点２６〜２８において接続されている。そして、駆動部２ｂ専用のグランド配線パターン２０は、ビアホールに形成された層間接続部３２を介して、共通グランド配線パターン３０に接続されている。
【００３９】
なお、多層基板１５は、例えばガラスエポキシ樹脂を絶縁体とし、銅箔をパターニングした配線パターンと交互に積層することによって構成することができる。その他にも、多層基板１５は、セラミック多層基板を採用しても良いし、絶縁体として熱可塑性樹脂を採用しても良い。
【００４０】
また、グランド配線パターン２０，３０を含む配線パターン同士を層間接続するには、例えばレーザー等を用いてビアホールを形成し、そのビアホール内に銅めっき処理によって銅を析出すれば良い。これにより、所望の位置で異なる層に形成された配線パターン同士を電気的に接続することができる。なお、層間接続は、めっきによらず、例えば導電性ペーストをビアホールに充填することによって行なっても良い。
【００４１】
上述のように構成された本実施例による電子制御装置１の作用について、以下に説明する。
【００４２】
電子制御装置１の電源回路２においては、外部電源７が供給する電源電圧を降圧して、所望の直流電圧を発生させるために、スイッチング素子であるパワーＭＯＳＦＥＴ２９が制御信号に従ってデューティ駆動される。
【００４３】
パワーＭＯＳＦＥＴ２９が制御信号によってオンされると、入力側平滑化回路のコンデンサ２２に充電された電荷により、パワーＭＯＳＦＥＴ２９，出力側平滑化回路のチョークコイル２４を介して、出力側平滑化回路のコンデンサ２５に電流が流れる。このとき、図４（ａ）の点線で示すように、電流は入力側平滑化回路、出力側平滑化回路及びグランド配線パターン２０によって形成される閉回路内を流れることになる。
【００４４】
ここで、パワーＭＯＳＦＥＴ２９がオンした瞬間においては、コンデンサ２２に充電された電荷による電流が一気に流れ始めるため、入力側平滑回路及び出力側平滑化回路には大きな電流が流れるとともに、特に、出力側平滑化回路においては、その電流の変化も大きい。このため、図５のタイムチャートに示すように、パワーＭＯＳＦＥＴ２９がオンした瞬間に、本来、グランド電位に維持されるべき、出力側平滑化回路のコンデンサ２５の接地点２８におけるグランド配線パターン２０の電位が変動する。これは、所定の大きさに形成されるグランド配線パターン２０も抵抗成分等のインピーダンスを持っているためである。なお、図５には示していないが、入力側平滑化回路のコンデンサ２２から大きな電流が流れるため、その接地点２６におけるグランド配線パターン２０の電位も多少変動する。
【００４５】
また、パワーＭＯＳＦＥＴ２９がオフされると、出力側平滑化回路のチョークコイル２４に蓄えられたエネルギが、図４（ｂ）に示すように、還流ダイオード２３、チョークコイル２４、コンデンサ２５、及びグランド配線パターン２０からなる閉回路において、電流を流し続けようとする。このチョークコイル２４に蓄えられたエネルギによって電流が生じた瞬間は、大きな電流が流れるので、図５に示すように、還流ダイオード２３の接地点２７及び出力側平滑化回路のコンデンサ２５の接地点２８におけるグランド配線パターン２０の電位が変動する。
【００４６】
このような電位変動が、共通グランド配線パターン３０において生じた場合、その共通グランド配線パターン３０におけるグランド電位を基準として作動する回路（例えばＡ／Ｄ変換器６）の動作精度が低下してしまうという問題が生ずる。このため、本実施形態では、電子制御装置１の各回路共通のグランド配線パターン３０とは別に、電源回路２の駆動部２ｂ専用のグランド配線パターン２０を設けた。このため、パワーＭＯＳＦＥＴ２９がデューティ駆動されて、グランド配線パターン２０の各接地点２６，２７，２８において、グランド配線パターン２０に大きな電流が流れ込んで電位変動を生じさせても、その電位変動の影響が共通グランド配線パターン３０に及ぶことを抑制することができる。
【００４７】
このとき、図１に示すように、各接地点２６，２７，２８間のグランド配線パターン２０によるインピーダンスＺｐ１，Ｚｐ２が、層間接続部３２のインピーダンスＺｖより小さくなるように構成されている。すなわち、グランド配線パターン２０はグランド電位を規定するものであるので、比較的大きな面積を持った配線パターンとして構成される。これに対して、グランド配線パターン２０と共通グランド配線パターン３０とを接続する層間接続部３２は、微小径のビアホール内に形成された導電材料から形成される。従って、層間接続部３２は、グランド配線パターン２０と比較して大きな配線インピーダンスを持つことになる。このため、上述したように、グランド配線パターン２０において電位変動が生じても、電流のほとんどは、図１に実線矢印で示すグランド配線パターン２０を経由した閉回路を通るため、共通グランド配線パターン３０にその影響が及ぶことを抑制できるのである。
【００４８】
また、本実施形態においては、電源回路２の駆動部２ｂ専用のグランド配線パターン２０を多層基板１５の表層に形成した。このため、駆動部２ｂを構成するコンデンサ２２，２５や還流用ダイオード２３のグランド端子をグランド配線パターン２０へ接続する際に、配線を引き回す必要がない。従って、配線によるインピーダンスの増加を防止することができる。これにより、パワーＭＯＳＦＥＴ２９のデューティ駆動時に、より一層、駆動部２ｂからグランド配線パターン２０へ流れ易くなり、共通グランド配線パターン３０への電位変動の影響をさらに低減することができる。
【００４９】
（変形例）
上述した実施形態による電子制御装置１においては、電源回路２の駆動部２ｂ専用のグランド配線パターン２０を多層基板１５の表層に形成した。しかしながら、このグランド配線パターン２０は、必ずしも多層基板１５の表層に形成する必要はなく、多層基板１５の内層に形成しても良い。例えば、図６に示すように、多層基板１５における各種部品の実装面に近い内層に、駆動部２ｂ専用のグランド配線パターン２０Ａを設けても良い。この場合、駆動部２ｂを構成するコンデンサ２２，２５や還流用ダイオード２３のグランド端子は、多層基板１５の表層に形成された配線パターンのランドに接続され、このランドが層間接続部３２Ａを介してグランド配線パターン２０Ａに接続されることになる。このように構成しても、駆動部２ｂ専用のグランド配線パターン２０Ａを共通グランド配線パターン３０と分離して設けることができるので、上述した実施形態とほぼ同様の効果を奏することができる。
【００５０】
但し、図６に示す構成の場合、駆動部２ｂとグランド配線パターン２０Ａ間の配線インピーダンスを低減するために、電源回路２の実装位置とできるだけ近接した位置にグランド配線パターン２０Ａを形成することが好ましい。
【００５１】
また、上述した実施形態においては、電源回路２の駆動部２ｂ専用のグランド配線パターン２０と共通グランド配線パターン３０とをビアホール内にめっき等の導電材料を設けて層間接続を行なったが、図７に示すように、スルーホール４０内に導電材料を設けて、グランド配線パターン２０Ａと共通グランド配線パターン３０とを電気的に接続しても良い。この場合、グランド電位に多少の変動が生じても、動作に影響のない部品３５のグランド接続端子のスルーホール４０を介して、両グランド配線パターン２０Ａ，３０を接続することにより、その接続経路を兼用することができる。
【００５２】
なお、上述した実施形態においては、電源回路２は降圧型の電源回路として構成されていた。しかしながら、降圧型電源回路に限らず、スイッチング素子によってスイッチングレギュレート動作を行なうものであれば、例えば昇圧型や反転型等の電源回路として構成しても良い。
【００５３】
また、上述した実施形態においては、パワーＭＯＳＦＥＴの入力側及び出力側に平滑化回路を設けたが、入力電源から装置までの配線が短い場合や、その配線経路上にノイズの影響を受けやすいラジオ等の無線受信器などが無いなどの場合においては、入力側平滑回路は省略しても良い。
【図面の簡単な説明】
【図１】実施形態に係わる電子制御装置１の概略構成を示すブロック構成図である。
【図２】多層基板１５に電子制御装置１を形成した場合の、多層基板断面を示す断面図である。
【図３】電源回路２の駆動部２ｂの回路構成を示す回路構成図である。
【図４】（ａ）はパワーＭＯＳＦＥＴがオンされたときの電流の流れる経路を示す説明図であり、（ｂ）はパワーＭＯＳＦＥＴがオフされたときの電流の流れる経路を示す説明図である。
【図５】パワーＭＯＳＦＥＴがオン・オフされたときに、駆動部２ｂを構成するコンデンサ２２，２５及び還流用ダイオード２３のグランド配線パターン２０への接地点２６，２７，２８における電位変動の様子を示すタイムチャートである。
【図６】変形例による電子制御装置１の構成を示す断面図である。
【図７】その他の変形例による電子制御装置１の構成を示す断面図である。
【図８】従来例による電源回路の構成を示す回路構成図である。
【図９】従来例による電源回路の出力電圧を示すグラフである。
【符号の説明】
１ 電子制御装置
２ 電源回路
３ マイコン
４ 入力回路
５ 駆動回路
６ Ａ／Ｄ変換器
７ 外部電源
２０ 電源回路専用のグランド配線パターン
２１ 入力側平滑化回路のチョークコイル
２２ 入力側平滑化回路のコンデンサ
２３ 還流用ダイオード
２４ 出力側平滑化回路のチョークコイル
２５ 出力側平滑化回路のコンデンサ
２６，２７，２８ 接地点
２９ パワーＭＯＳＦＥＴ
３０ 共通グランド配線パターン
３１ 配線パターン
３２ 層間接続部
【発明の属する技術分野】
本発明は、外部から供給される電源電圧を所望の電圧に変換する電源回路を有する電子制御装置に関するものである。
【０００２】
【従来の技術】
従来、電子制御装置の電源回路として、電力損失を低減可能な、スイッチングレギュレート動作によって所望の電圧を出力する電源回路が知られている。例えば、特許文献１に記載されている電源回路では、図８に示すように、外部電圧を入力端に与えられる出力トランジスタ１のベースに制御回路５が接続される。この制御回路５は、出力トランジスタ１をスイッチング動作させるための方形波信号の生成と、そのスイッチング動作において、発生すべき出力電圧に応じたデューティ比の制御を行なう。その出力トランジスタ１の出力端には、チョークコイル７とコンデンサ２とからなる平滑化回路、及びその平滑化回路と並列にダイオード６が接続される。
【０００３】
出力トランジスタ１が制御回路５によってスイッチングオンされると、出力トランジスタ１から出力される電圧によって、図８において矢印Ａに示す経路に従って電流が流れ、チョークコイル７を介してコンデンサ２が充電される。そして、出力トランジスタ１がスイッチングオフされると、チョークコイル７に蓄えられたエネルギは、矢印Ｂに示すように、すなわち、還流ダイオード６、チョークコイル７及びコンデンサ２からなる閉回路において、電流を流し続けようとする。なお、コンデンサ２は、出力トランジスタ１のオン・オフによらず、負荷（回路等）に電源電圧を供給しており、出力トランジスタ１のオン時には、放電量よりも充電量が多いため、コンデンサ２の端子電圧は上昇し、出力トランジスタ１のオフ時には、コンデンサ２の端子電圧は低下する（図９参照）。
【０００４】
このとき、例えば、制御回路５はこのコンデンサ２の端子電圧を監視し、その端子電圧が所定の範囲に収まるように、出力トランジスタ１の駆動デューティを制御する。これにより、電源回路から所望の略直流電圧を出力させることができる。
【０００５】
【特許文献１】
特開平９−３７５４５号公報
【０００６】
【発明が解決しようとする課題】
ここで、車両や家電製品等を電子的に制御する電子制御装置は、年々、その機能が高度化されているため、その電子制御装置を構成する回路規模も拡大の一途を辿っている。このため、電子部品の実装効率を向上するために、電子制御装置の回路基板として、内層にも配線層を有する多層基板を採用することが普及しつつある。
【０００７】
しかしながら、上述したスイッチングレギュレート動作を行なう電源回路を備えた電子制御装置の回路基板として多層基板を採用した場合、以下に説明するような問題が生じる。
【０００８】
多層基板を回路基板とする場合、電子制御装置を構成する各電子回路に対して共通のグランド配線パターンを多層基板の内層に設け、各電子回路のグランド端子をその共通グランド配線パターンに接続するように構成される。これは、個々の回路に個別にグランド配線パターンを設ける場合に比較して、グランド配線パターンを効率的に形成できるためである。
【０００９】
従って、上述したスイッチングレギュレート動作を行なう電源回路のチョークコイル７とコンデンサ２とからなる平滑化回路、及びダイオード６のグランド端子を、共通のグランド配線パターンに接続したとする。すると、上述したようなスイッチング動作に伴って、図８に矢印Ａ及び矢印Ｂで示す経路で繰り返し大きな電流が流れる。
【００１０】
ここで、多層基板の内層に形成される共通グランド配線パターンも抵抗成分等のインピーダンスを持っている。このため、平滑化回路及びダイオード６のグランド端子から共通グランド配線パターンへ大きな電流が流れることにより、それらの接続部位の電位が僅かながら変動する。このとき、電子制御装置を構成する回路として、共通グランド配線パターンによるグランド電位を基準として作動する、例えばＡ／Ｄコンバータを有していると、グランド電位の変動により、高精度なアナログ−デジタル変換を行なうことが困難となる。
【００１１】
本発明は、かかる従来の問題点を鑑みてなされたもので、電源回路を備えた電子制御装置の回路基板として多層基板を採用した場合であっても、共通グランド配線パターンの電位の変動を抑制することが可能な電子制御装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の電子制御装置は、多層基板に形成され、外部から供給される電源電圧を所望の電圧に変換する電源回路を有する電子制御装置であって、
電源回路は、電源電圧が入力端に与えられ、デューティ駆動されるスイッチング素子と、スイッチング素子の出力端に接続され、スイッチング素子からの電圧によって出力電圧を形成する出力電圧形成回路とを有し、さらに、
出力電圧形成回路と接続され、当該出力電圧形成回路のグランド電位を規定する出力電圧形成回路グランド配線パターンと、
多層基板に形成され、電子制御装置を構成する各回路のグランド電位を規定する共通グランド配線パターンと、
出力電圧形成回路グランド配線パターンと共通グランド配線パターンとを接続する接続部とを備え、
出力電圧形成回路グランド配線パターンは、多層基板の表層に形成されるとともに、接続部は、多層基板の表層に形成された出力電圧形成回路グランド配線パターンと内層に形成された共通グランド配線パターンとを層間接続する層間接続部として構成され、多層基板の配線層間を電気的に接続するためのビアホールもしくはその内部に導電材料を形成するスルーホールを介して、出力電圧形成回路グランド配線パターンと共通グランド配線パターンとを接続するものであって、
出力電圧形成回路グランド配線パターンのインピーダンスは、接続部のインピーダンスよりも小さいことを特徴とする。
【００１３】
請求項１に記載の電子制御装置によれば、上述したように、電子制御装置の各回路共通のグランド配線パターンとは別に、出力電圧形成回路用のグランド配線パターンを設けた。このため、スイッチング素子がデューティ駆動されたとき、スイッチング素子の出力端に接続された出力電圧形成回路から出力電圧形成回路グランド配線パターンに大きな電流が流れ込んで電位変動を生じさせても、共通グランド配線パターンは接続部を介して大きな電流の流れる経路（出力電圧形成回路グランド配線パターン）からは分離されているので、その電位変動の影響が共通グランド配線パターンに及ぶことを抑制することができる。このため、グランド電位を基準として作動する、例えばＡ／Ｄコンバータのような回路が共通グランド配線パターンに接続されている場合であっても、その回路は高精度な作動を維持できる。
特に、請求項１に記載の電子制御装置では、接続部は、多層基板の配線層間を電気的に接続するためのビアホールもしくはその内部に導電材料を形成するスルーホールを介して、出力電圧形成回路グランド配線パターンと共通グランド配線パターンとを接続する。出力電圧形成回路グランド配線パターン及び共通グランド配線パターンは、各回路におけるグランド電位を規定するものであるので、比較的大きな面積を持った配線パターンとして構成される。これに対して、出力電圧形成回路グランド配線パターンと共通グランド配線パターンとを接続する接続部を、ビアホールもしくはその内部に導電材料を形成するスルーホールから構成すると、通常、ビアホール径もしくはスルーホール径は、非常に小さいため、各グランド配線パターンと比較して大きな配線インピーダンスを持つことになる。このため、上述したように、出力電圧形成回路グランド配線パターンにおいて電位変動が生じても、共通グランド配線パターンにその影響が及ぶことを抑制できるのである。
さらに、出力電圧形成回路グランド配線パターンを多層基板の表層に形成することにより、出力電圧形成回路のグランド端子をグランド配線パターンへ接続する際に、配線を引き回す必要がないので、配線によるインピーダンスを低減することができる。この結果、スイッチング素子のオン、オフ時に出力電圧形成回路から出力電圧形成回路グランド配線パターンへ流れる電流は、その出力電圧形成回路グランド配線パターンを流れ易くなり、共通グランド配線パターンへの電位変動の影響を一層低減することができる。
なお、請求項２に記載の電子制御装置のように、出力電圧形成回路グランド配線パターンは、共通グランド配線パターンとは異なる多層基板の内層に形成されるとともに、接続部は、多層基板の異なる内層に形成された出力電圧形成回路グランド配線パターンと共通グランド配線パターンとを層間接続する層間接続部として構成しても良い。つまり、出力電圧形成回路グランド配線パターンは、必ずしも多層基板の表層に形成せずとも、多層基板の内層に形成しても良い。但し、配線インピーダンスを低減するためには、電源回路の実装位置とできるだけ、近接した位置に出力電圧形成回路グランド配線パターンを形成することが好ましい。
【００１４】
請求項３に記載したように、出力電圧形成回路は、チョークコイルとコンデンサとの平滑化回路と、この平滑化回路に対して並列接続され、スイッチング素子がオフされたときに、チョークコイルに対して電流を還流させる還流素子として代表的なダイオードとを備え、平滑化回路と還流用ダイオードとの一端がそれぞれ出力電圧形成回路グランド配線パターンに接続されるように構成することができる。
【００１５】
電源回路が降圧型の電源回路となるように、出力電圧形成回路を、チョークコイルとコンデンサとからなる平滑化回路と還流用ダイオードとから構成すると、従来の技術の欄において説明したように、スイッチング素子のオン・オフ時に平滑化回路及び還流用ダイオードから出力電圧形成回路グランド配線パターンに大きな電流が流れ、その接続部位の電位が変動する。従って、上述したように、共通グランド配線パターンは接続部を介して大きな電流の流れる経路（出力電圧形成回路グランド配線パターン）から分離することにより、その電位変動の影響が共通グランド配線パターンに及ぶことを抑制できるのである。
【００１６】
なお、電源回路としては、降圧型電源回路に限らず、スイッチング素子がスイッチング動作を行なうものであれば、例えば昇圧型や反転型等の電源回路として構成しても良い。
【００１７】
また、還流素子としては、ダイオードに限らず、還流動作を行なうものであればよく、例えばＭＯＳＦＥＴトランジスタ等を採用することもできる。
【００１８】
請求項４に記載したように、平滑化回路と還流素子間の出力電圧形成回路グランド配線パターンによるインピーダンスは、接続部のインピーダンスよりも小さいことが好ましい。これにより、スイッチング素子のオフ時に、平滑化回路と還流素子からなる閉回路に流れる電流は、そのほとんどが出力電圧形成回路グランド配線パターンを経由して流れることになる。このため、より一層、共通グランド配線パターンに対する電位変動の影響を抑制することができる。
【００１９】
請求項５に記載したように、スイッチング素子の入力端には、チョークコイルとコンデンサとからなる入力側平滑化回路が接続され、電源電圧が平滑化された後にスイッチング素子の入力端に与えられるものであり、入力側平滑化回路の一端が出力電圧形成回路グランド配線パターンに接続されることが好ましい。
【００２０】
このように、電源電圧を入力側平滑化回路によって平滑化した上でスイッチング素子に与えることにより、スイッチング素子がオンした瞬間にスイッチング素子の出力端に接続された平滑化回路へと流れる大きな電流が、入力側平滑化回路のコンデンサから一時的に供給されて、入力側平滑化回路のチョークコイルにより入力側電源からの電流流入を緩やかに変動するように作用する。このため、入力側電源から電子制御装置までの配線経路に生じる急峻な電流変化によるノイズを抑制することができる。また、何らかの要因によって入力側電源の電圧が瞬間的に変動した場合であっても、安定した電圧をスイッチング素子に与えることができる。そして、このような入力側平滑化回路を設けた場合には、スイッチング素子のオン時に、入力側平滑化回路からスイッチング素子の出力端に接続された平滑化回路へと大きな電流が流れる。従って、入力側平滑化回路のグランド配線パターンへの接続部位にも電位変動が生ずる。そのため、この入力側平滑化回路も、共通グランド配線パターンではなく、出力電圧形成回路グランド配線パターンに接続することにより、入力側平滑化回路によって生ずる電位変動の影響が共通グランド配線パターンに及ぶことを抑制できる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２７】
図１は、本実施形態における電子制御装置１の概略構成を示す構成図である。図１に示すように、本実施形態における電子制御装置１は、外部電源７からの電源電圧を所望の電圧に変換し、その電圧を電子制御装置１のマイコン３、入力回路４、駆動回路５等の内部回路に供給する電源回路２を備える。この電源回路２の構成については後に詳細に説明する。
【００２８】
電子制御装置１は、各種のセンサからの入力信号に対してフィルタリング処理等を行なう入力回路４を有している。この入力回路４によって処理されたセンサ信号は、例えばマイコン３に内蔵されたＡ／Ｄ変換器６によってアナログ―デジタル変換される。そして、マイコン３は、デジタル化したセンサ信号等に基づいて、所定の演算を行い、その演算結果に応じて各種の電子負荷を駆動する為の制御値を決定する。その制御値に応じた制御信号が、駆動回路５に出力され、これにより、各種の電子負荷が駆動回路によって駆動される。
【００２９】
次に、電源回路２の構成に関して、図３に基づいて詳細に説明する。なお、図３は、電源回路２の駆動部２ｂの回路構成を示す回路構成図である。
【００３０】
まず、電源回路２は、図１に示すように、制御部２ａと駆動部２ｂとから構成される。制御部２ａは、後述する駆動部２ｂのスイッチング素子（パワーＭＯＳＦＥＴ）のゲートに制御信号を出力して、スイッチング素子をデューティ駆動する。すなわち、制御部２ａはスイッチング素子をデューティ駆動するための方形波信号の生成と、発生すべき電圧値等に基づいて、その方形波信号のデューティ比の制御を行なう。
【００３１】
電源回路２の駆動部２ｂは、図３に示すように、外部電源７からの電源電圧を入力する入力端側に接続された、入力側平滑化回路を備えている。この入力側平滑化回路は、チョークコイル２１及びコンデンサ２２とから構成される。この入力側平滑化回路は、チョークコイル２１とコンデンサ２２との作用により、外部電源７から供給される電源電圧を平滑化してコンデンサ２２に蓄える。これにより、例えば外部電源７の電源電圧が瞬間的に変動した場合であっても、安定した電圧をコンデンサ２２からスイッチング素子２９に与えることができる。なお、入力側平滑化回路のコンデンサ２２の一端は、後述するように、接地点２６にてグランド電位を規定するグランド配線パターン２０に接続される。
【００３２】
スイッチング素子２９は、例えばｎチャネルパワーＭＯＳＦＥＴによって構成される。前述した制御部２ａからの制御信号は、このパワーＭＯＳＦＥＴ２９のゲートに与えられる。なお、入力側平滑化回路のコンデンサ２２の端子電圧は、パワーＭＯＳＦＥＴのドレインに接続される。そして、パワーＭＯＳＦＥＴの出力であるソースが、出力側平滑化回路に接続される。
【００３３】
出力電圧形成回路としての出力側平滑化回路は、チョークコイル２４とコンデンサ２５とから構成される。また、この出力側平滑化回路と並列に還流用ダイオード２３が接続される。そして、出力側平滑化回路のコンデンサ２５の一端は、接地点２８にてグランド配線パターン２０に接続され、還流用ダイオード２３のアノードが、接地点２７にてグランド配線パターン２０に接続される。
【００３４】
なお、電源回路２は、上述した構成を備えることによって、パワーＭＯＳＦＥＴ２９がデューティ駆動（スイッチング動作）されたとき、図８に示す従来の電源回路と同様に、所望の電圧値の直流電圧を出力する（図９参照）。
【００３５】
次に、上述した構成を有する電子制御装置１を多層基板１５に形成した場合の構成について図２を用いて説明する。なお、図２は、多層基板１５に電子制御装置１を形成した場合の、多層基板断面を示す断面図である。
【００３６】
図２に示すように、多層基板１５の一表面には、各種の素子や電子部品が実装されている。例えば、入力回路４はフィルタ用コンデンサ４ａを備え、このフィルタ用コンデンサ４ａの電極が、多層基板１５の表層に形成された配線パターン３１におけるランドとはんだ等によって接続される。同様にして、マイコン３を構成するＬＳＩ素子や電源回路２の駆動部２ｂを構成するコンデンサ２２，２５や還流用ダイオード２３が、それぞれ多層基板１５の表層の配線パターン３１と接続されている。
【００３７】
多層基板１５の表層、内層には、上述した素子や電子部品を相互に接続する配線パターン３１に加え、素子、部品、回路に対してグランド電位を規定するための共通グランド配線パターン３０が形成されている。この共通グランド配線パターン３０は、図１に示すように、電子制御装置１の外部のグランド電位となる端子等と接続されている。
【００３８】
さらに、本実施形態における多層基板１５においては、電源回路２の駆動部２ｂ専用のグランド配線パターン２０が、多層基板１５の表層に設けられている。すなわち、上述した電源回路２の駆動部２ｂを構成するコンデンサ２２，２５及び還流用ダイオード２３のグランド端子が、駆動部２ｂ専用のグランド配線パターン２０に各々の接地点２６〜２８において接続されている。そして、駆動部２ｂ専用のグランド配線パターン２０は、ビアホールに形成された層間接続部３２を介して、共通グランド配線パターン３０に接続されている。
【００３９】
なお、多層基板１５は、例えばガラスエポキシ樹脂を絶縁体とし、銅箔をパターニングした配線パターンと交互に積層することによって構成することができる。その他にも、多層基板１５は、セラミック多層基板を採用しても良いし、絶縁体として熱可塑性樹脂を採用しても良い。
【００４０】
また、グランド配線パターン２０，３０を含む配線パターン同士を層間接続するには、例えばレーザー等を用いてビアホールを形成し、そのビアホール内に銅めっき処理によって銅を析出すれば良い。これにより、所望の位置で異なる層に形成された配線パターン同士を電気的に接続することができる。なお、層間接続は、めっきによらず、例えば導電性ペーストをビアホールに充填することによって行なっても良い。
【００４１】
上述のように構成された本実施例による電子制御装置１の作用について、以下に説明する。
【００４２】
電子制御装置１の電源回路２においては、外部電源７が供給する電源電圧を降圧して、所望の直流電圧を発生させるために、スイッチング素子であるパワーＭＯＳＦＥＴ２９が制御信号に従ってデューティ駆動される。
【００４３】
パワーＭＯＳＦＥＴ２９が制御信号によってオンされると、入力側平滑化回路のコンデンサ２２に充電された電荷により、パワーＭＯＳＦＥＴ２９，出力側平滑化回路のチョークコイル２４を介して、出力側平滑化回路のコンデンサ２５に電流が流れる。このとき、図４（ａ）の点線で示すように、電流は入力側平滑化回路、出力側平滑化回路及びグランド配線パターン２０によって形成される閉回路内を流れることになる。
【００４４】
ここで、パワーＭＯＳＦＥＴ２９がオンした瞬間においては、コンデンサ２２に充電された電荷による電流が一気に流れ始めるため、入力側平滑回路及び出力側平滑化回路には大きな電流が流れるとともに、特に、出力側平滑化回路においては、その電流の変化も大きい。このため、図５のタイムチャートに示すように、パワーＭＯＳＦＥＴ２９がオンした瞬間に、本来、グランド電位に維持されるべき、出力側平滑化回路のコンデンサ２５の接地点２８におけるグランド配線パターン２０の電位が変動する。これは、所定の大きさに形成されるグランド配線パターン２０も抵抗成分等のインピーダンスを持っているためである。なお、図５には示していないが、入力側平滑化回路のコンデンサ２２から大きな電流が流れるため、その接地点２６におけるグランド配線パターン２０の電位も多少変動する。
【００４５】
また、パワーＭＯＳＦＥＴ２９がオフされると、出力側平滑化回路のチョークコイル２４に蓄えられたエネルギが、図４（ｂ）に示すように、還流ダイオード２３、チョークコイル２４、コンデンサ２５、及びグランド配線パターン２０からなる閉回路において、電流を流し続けようとする。このチョークコイル２４に蓄えられたエネルギによって電流が生じた瞬間は、大きな電流が流れるので、図５に示すように、還流ダイオード２３の接地点２７及び出力側平滑化回路のコンデンサ２５の接地点２８におけるグランド配線パターン２０の電位が変動する。
【００４６】
このような電位変動が、共通グランド配線パターン３０において生じた場合、その共通グランド配線パターン３０におけるグランド電位を基準として作動する回路（例えばＡ／Ｄ変換器６）の動作精度が低下してしまうという問題が生ずる。このため、本実施形態では、電子制御装置１の各回路共通のグランド配線パターン３０とは別に、電源回路２の駆動部２ｂ専用のグランド配線パターン２０を設けた。このため、パワーＭＯＳＦＥＴ２９がデューティ駆動されて、グランド配線パターン２０の各接地点２６，２７，２８において、グランド配線パターン２０に大きな電流が流れ込んで電位変動を生じさせても、その電位変動の影響が共通グランド配線パターン３０に及ぶことを抑制することができる。
【００４７】
このとき、図１に示すように、各接地点２６，２７，２８間のグランド配線パターン２０によるインピーダンスＺｐ１，Ｚｐ２が、層間接続部３２のインピーダンスＺｖより小さくなるように構成されている。すなわち、グランド配線パターン２０はグランド電位を規定するものであるので、比較的大きな面積を持った配線パターンとして構成される。これに対して、グランド配線パターン２０と共通グランド配線パターン３０とを接続する層間接続部３２は、微小径のビアホール内に形成された導電材料から形成される。従って、層間接続部３２は、グランド配線パターン２０と比較して大きな配線インピーダンスを持つことになる。このため、上述したように、グランド配線パターン２０において電位変動が生じても、電流のほとんどは、図１に実線矢印で示すグランド配線パターン２０を経由した閉回路を通るため、共通グランド配線パターン３０にその影響が及ぶことを抑制できるのである。
【００４８】
また、本実施形態においては、電源回路２の駆動部２ｂ専用のグランド配線パターン２０を多層基板１５の表層に形成した。このため、駆動部２ｂを構成するコンデンサ２２，２５や還流用ダイオード２３のグランド端子をグランド配線パターン２０へ接続する際に、配線を引き回す必要がない。従って、配線によるインピーダンスの増加を防止することができる。これにより、パワーＭＯＳＦＥＴ２９のデューティ駆動時に、より一層、駆動部２ｂからグランド配線パターン２０へ流れ易くなり、共通グランド配線パターン３０への電位変動の影響をさらに低減することができる。
【００４９】
（変形例）
上述した実施形態による電子制御装置１においては、電源回路２の駆動部２ｂ専用のグランド配線パターン２０を多層基板１５の表層に形成した。しかしながら、このグランド配線パターン２０は、必ずしも多層基板１５の表層に形成する必要はなく、多層基板１５の内層に形成しても良い。例えば、図６に示すように、多層基板１５における各種部品の実装面に近い内層に、駆動部２ｂ専用のグランド配線パターン２０Ａを設けても良い。この場合、駆動部２ｂを構成するコンデンサ２２，２５や還流用ダイオード２３のグランド端子は、多層基板１５の表層に形成された配線パターンのランドに接続され、このランドが層間接続部３２Ａを介してグランド配線パターン２０Ａに接続されることになる。このように構成しても、駆動部２ｂ専用のグランド配線パターン２０Ａを共通グランド配線パターン３０と分離して設けることができるので、上述した実施形態とほぼ同様の効果を奏することができる。
【００５０】
但し、図６に示す構成の場合、駆動部２ｂとグランド配線パターン２０Ａ間の配線インピーダンスを低減するために、電源回路２の実装位置とできるだけ近接した位置にグランド配線パターン２０Ａを形成することが好ましい。
【００５１】
また、上述した実施形態においては、電源回路２の駆動部２ｂ専用のグランド配線パターン２０と共通グランド配線パターン３０とをビアホール内にめっき等の導電材料を設けて層間接続を行なったが、図７に示すように、スルーホール４０内に導電材料を設けて、グランド配線パターン２０Ａと共通グランド配線パターン３０とを電気的に接続しても良い。この場合、グランド電位に多少の変動が生じても、動作に影響のない部品３５のグランド接続端子のスルーホール４０を介して、両グランド配線パターン２０Ａ，３０を接続することにより、その接続経路を兼用することができる。
【００５２】
なお、上述した実施形態においては、電源回路２は降圧型の電源回路として構成されていた。しかしながら、降圧型電源回路に限らず、スイッチング素子によってスイッチングレギュレート動作を行なうものであれば、例えば昇圧型や反転型等の電源回路として構成しても良い。
【００５３】
また、上述した実施形態においては、パワーＭＯＳＦＥＴの入力側及び出力側に平滑化回路を設けたが、入力電源から装置までの配線が短い場合や、その配線経路上にノイズの影響を受けやすいラジオ等の無線受信器などが無いなどの場合においては、入力側平滑回路は省略しても良い。
【図面の簡単な説明】
【図１】実施形態に係わる電子制御装置１の概略構成を示すブロック構成図である。
【図２】多層基板１５に電子制御装置１を形成した場合の、多層基板断面を示す断面図である。
【図３】電源回路２の駆動部２ｂの回路構成を示す回路構成図である。
【図４】（ａ）はパワーＭＯＳＦＥＴがオンされたときの電流の流れる経路を示す説明図であり、（ｂ）はパワーＭＯＳＦＥＴがオフされたときの電流の流れる経路を示す説明図である。
【図５】パワーＭＯＳＦＥＴがオン・オフされたときに、駆動部２ｂを構成するコンデンサ２２，２５及び還流用ダイオード２３のグランド配線パターン２０への接地点２６，２７，２８における電位変動の様子を示すタイムチャートである。
【図６】変形例による電子制御装置１の構成を示す断面図である。
【図７】その他の変形例による電子制御装置１の構成を示す断面図である。
【図８】従来例による電源回路の構成を示す回路構成図である。
【図９】従来例による電源回路の出力電圧を示すグラフである。
【符号の説明】
１ 電子制御装置
２ 電源回路
３ マイコン
４ 入力回路
５ 駆動回路
６ Ａ／Ｄ変換器
７ 外部電源
２０ 電源回路専用のグランド配線パターン
２１ 入力側平滑化回路のチョークコイル
２２ 入力側平滑化回路のコンデンサ
２３ 還流用ダイオード
２４ 出力側平滑化回路のチョークコイル
２５ 出力側平滑化回路のコンデンサ
２６，２７，２８ 接地点
２９ パワーＭＯＳＦＥＴ
３０ 共通グランド配線パターン
３１ 配線パターン
３２ 層間接続部
Claims (5)
- 多層基板に形成され、外部から供給される電源電圧を所望の電圧に変換する電源回路を有する電子制御装置であって、
前記電源回路は、前記電源電圧が入力端に与えられ、デューティ駆動されるスイッチング素子と、前記スイッチング素子の出力端に接続され、前記スイッチング素子からの電圧によって出力電圧を形成する出力電圧形成回路とを有し、さらに、
前記出力電圧形成回路と接続され、当該出力電圧形成回路のグランド電位を規定する出力電圧形成回路グランド配線パターンと、
前記多層基板に形成され、前記電子制御装置を構成する各回路のグランド電位を規定する共通グランド配線パターンと、
前記出力電圧形成回路グランド配線パターンと前記共通グランド配線パターンとを接続する接続部とを備え、
前記出力電圧形成回路グランド配線パターンは、前記多層基板の表層に形成されるとともに、前記接続部は、前記多層基板の表層に形成された前記出力電圧形成回路グランド配線パターンと内層に形成された前記共通グランド配線パターンとを層間接続する層間接続部として構成され、前記多層基板の配線層間を電気的に接続するためのビアホールもしくはその内部に導電材料を形成するスルーホールを介して、前記出力電圧形成回路グランド配線パターンと前記共通グランド配線パターンとを接続するものであって、
前記出力電圧形成回路グランド配線パターンのインピーダンスは、前記接続部のインピーダンスよりも小さいことを特徴とする電子制御装置。 - 多層基板に形成され、外部から供給される電源電圧を所望の電圧に変換する電源回路を有する電子制御装置であって、
前記電源回路は、前記電源電圧が入力端に与えられ、デューティ駆動されるスイッチング素子と、前記スイッチング素子の出力端に接続され、前記スイッチング素子からの電圧によって出力電圧を形成する出力電圧形成回路とを有し、さらに、
前記出力電圧形成回路と接続され、当該出力電圧形成回路のグランド電位を規定する出力電圧形成回路グランド配線パターンと、
前記多層基板に形成され、前記電子制御装置を構成する各回路のグランド電位を規定する共通グランド配線パターンと、
前記出力電圧形成回路グランド配線パターンと前記共通グランド配線パターンとを接続する接続部とを備え、
前記出力電圧形成回路グランド配線パターンは、前記共通グランド配線パターンとは異なる多層基板の内層に形成されるとともに、前記接続部は、前記多層基板の異なる内層に形成された前記出力電圧形成回路グランド配線パターンと前記共通グランド配線パターンとを層間接続する層間接続部として構成され、前記多層基板の配線層間を電気的に接続するためのビアホールもしくはその内部に導電材料を形成するスルーホールを介して、前記出力電圧形成回路グランド配線パターンと前記共通グランド配線パターンとを接続するものであって、
前記出力電圧形成回路グランド配線パターンのインピーダンスは、前記接続部のインピーダンスよりも小さいことを特徴とする電子制御装置。 - 前記出力電圧形成回路は、チョークコイルとコンデンサとの平滑化回路と、この平滑化回路に対して並列接続され、前記スイッチング素子がオフされたときに、前記チョークコイルに対して電流を還流させる還流素子とを備え、前記平滑化回路と前記還流素子との一端がそれぞれ前記出力電圧形成回路グランド配線パターンに接続されることを特徴とする請求項１又は請求項２に記載の電子制御装置。
- 前記平滑化回路と前記還流素子間の前記出力電圧形成回路グランド配線パターンによるインピーダンスは、前記接続部のインピーダンスよりも小さいことを特徴とする請求項３に記載の電子制御装置。
- 前記スイッチング素子の入力端には、チョークコイルとコンデンサとからなる入力側平滑化回路が接続され、前記電源電圧が平滑化された後に前記スイッチン グ素子の入力端に与えられるものであり、前記入力側平滑化回路の一端が前記出力電圧形成回路グランド配線パターンに接続されることを特徴とする請求項１乃至請求項４のいずれかに記載の電子制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002305632A JP4110917B2 (ja) | 2002-10-21 | 2002-10-21 | 電子制御装置 |
| DE10348551A DE10348551A1 (de) | 2002-10-21 | 2003-10-20 | Elektronische Steuervorrichtung |
| US10/689,099 US6967391B2 (en) | 2002-10-21 | 2003-10-21 | Electronic control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002305632A JP4110917B2 (ja) | 2002-10-21 | 2002-10-21 | 電子制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004140968A JP2004140968A (ja) | 2004-05-13 |
| JP4110917B2 true JP4110917B2 (ja) | 2008-07-02 |
Family
ID=32064278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002305632A Expired - Lifetime JP4110917B2 (ja) | 2002-10-21 | 2002-10-21 | 電子制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6967391B2 (ja) |
| JP (1) | JP4110917B2 (ja) |
| DE (1) | DE10348551A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5370445B2 (ja) * | 2011-09-09 | 2013-12-18 | 株式会社村田製作所 | 電源制御回路モジュール |
| JP5673455B2 (ja) * | 2011-09-09 | 2015-02-18 | 株式会社村田製作所 | 電源制御回路モジュール |
| JP6605400B2 (ja) * | 2016-06-17 | 2019-11-13 | 日立オートモティブシステムズ株式会社 | 電子制御装置、車両および電子制御装置製造方法 |
| WO2018135349A1 (ja) | 2017-01-18 | 2018-07-26 | Tdk株式会社 | 電子部品搭載パッケージ |
| JP7172849B2 (ja) * | 2019-05-17 | 2022-11-16 | 株式会社デンソー | 電力変換装置 |
| CN111741594A (zh) * | 2020-07-22 | 2020-10-02 | 曾洁 | 一种柔性电路板及控制方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4885628A (en) * | 1984-08-22 | 1989-12-05 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| JPS63266692A (ja) * | 1987-04-24 | 1988-11-02 | Hitachi Ltd | 半導体記憶装置 |
| JPH0529531A (ja) | 1991-07-19 | 1993-02-05 | Nec Eng Ltd | Ｌｓｉパツケージの電源ライン構造 |
| DE69330219T2 (de) * | 1992-06-15 | 2001-08-30 | Fujitsu Ltd., Kawasaki | Integrierte Halbleiterschaltung mit für einen Betrieb mit geringer Amplitude angepasster Eingangs/Ausgangs-Schnittstelle |
| JPH07131471A (ja) * | 1993-03-19 | 1995-05-19 | Hitachi Ltd | 信号伝送方法と信号伝送回路及びそれを用いた情報処理システム |
| JP2833522B2 (ja) * | 1995-04-27 | 1998-12-09 | 日本電気株式会社 | 半導体装置 |
| JPH0937545A (ja) | 1995-07-17 | 1997-02-07 | Mitsubishi Electric Corp | 電源回路 |
| JPH09215324A (ja) | 1996-01-30 | 1997-08-15 | Murata Mfg Co Ltd | Ｄｃ−ｄｃコンバーター |
| US6191475B1 (en) * | 1997-11-26 | 2001-02-20 | Intel Corporation | Substrate for reducing electromagnetic interference and enclosure |
| KR20010009697A (ko) * | 1999-07-13 | 2001-02-05 | 윤종용 | 차폐선을 구비한 반도체 집적회로 |
| US6396329B1 (en) * | 1999-10-19 | 2002-05-28 | Rambus, Inc | Method and apparatus for receiving high speed signals with low latency |
| JP2001345385A (ja) * | 2000-06-02 | 2001-12-14 | Nec Corp | 半導体集積回路の配線方法 |
| US6657285B1 (en) * | 2002-07-08 | 2003-12-02 | Alcor Micro, Corp. | Semiconductor anti-interference band for integrated circuit |
-
2002
- 2002-10-21 JP JP2002305632A patent/JP4110917B2/ja not_active Expired - Lifetime
-
2003
- 2003-10-20 DE DE10348551A patent/DE10348551A1/de not_active Withdrawn
- 2003-10-21 US US10/689,099 patent/US6967391B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20040169294A1 (en) | 2004-09-02 |
| US6967391B2 (en) | 2005-11-22 |
| JP2004140968A (ja) | 2004-05-13 |
| DE10348551A1 (de) | 2004-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6361827B2 (ja) | Ｄｃ−ｄｃコンバータおよびスイッチングｉｃ | |
| US20200373841A1 (en) | Wide switching frequency range switched mode power supply control topology | |
| JP4963518B2 (ja) | 電圧変換装置及び電気負荷駆動装置 | |
| US7245116B2 (en) | Power supply device and switching power supply device | |
| US7180397B1 (en) | Printed wiring board having edge plating interconnects | |
| WO2015019519A1 (ja) | Ｄｃ－ｄｃコンバータモジュール | |
| US10177650B2 (en) | Switching regulator synchronous node snubber circuit | |
| JP4110917B2 (ja) | 電子制御装置 | |
| JP4506303B2 (ja) | 電子制御装置 | |
| JP2004055756A (ja) | 混成集積回路装置 | |
| JP4792847B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4290384B2 (ja) | コンデンサの回路基板実装方法及びコンデンサ実装回路基板 | |
| US11431264B2 (en) | Electrical converter | |
| JP2017084961A (ja) | 集積回路素子の実装構造 | |
| JP6123210B2 (ja) | Ｄｃ−ｄｃコンバータモジュール | |
| JP5287048B2 (ja) | マイクロ電源モジュール | |
| JP2008130719A (ja) | 半導体装置及びｄｃ−ｄｃコンバータ | |
| JP4974009B2 (ja) | 電子部品 | |
| JP2006310435A (ja) | 多層プリント基板 | |
| JP7327016B2 (ja) | スナバ回路、及び、電力変換回路 | |
| US20230318455A1 (en) | Battery surge reduction using a transient auxiliary converter | |
| JP2021027743A (ja) | 回路モジュールおよび電源モジュール | |
| JP2024011059A (ja) | 直列キャパシタ降圧コンバータおよびそのコントローラ回路および制御方法 | |
| JP5233791B2 (ja) | 電子部品モジュール | |
| JPH066675Y2 (ja) | 高周波ノイズ低減装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080331 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |