JP4290384B2 - コンデンサの回路基板実装方法及びコンデンサ実装回路基板 - Google Patents
コンデンサの回路基板実装方法及びコンデンサ実装回路基板 Download PDFInfo
- Publication number
- JP4290384B2 JP4290384B2 JP2002123797A JP2002123797A JP4290384B2 JP 4290384 B2 JP4290384 B2 JP 4290384B2 JP 2002123797 A JP2002123797 A JP 2002123797A JP 2002123797 A JP2002123797 A JP 2002123797A JP 4290384 B2 JP4290384 B2 JP 4290384B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer ceramic
- circuit board
- ceramic capacitor
- capacitor
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
Description
【発明の属する技術分野】
本発明は、積層セラミックコンデンサにおける圧電現象による発生音を低減できるコンデンサの回路基板実装方法及びコンデンサ実装回路基板に関するものである。
【0002】
【従来の技術】
従来、DC−DCコンバータ等の電源回路における平滑回路では、電源平滑用のコンデンサとしてアルミニウム電解コンデンサが多く用いられていた。
【0003】
しかし、電子回路及び電子機器の小型化に伴い、アルミニウム電解コンデンサと同じ静電容量がアルミニウム電解コンデンサよりも小型形状で得られるタンタル電解コンデンサを、電源平滑回路等の高静電容量を必要とする電子回路に用いるようになった。
【0004】
一方、近年の電子回路及び電子機器の小型化、省エネルギー化に伴い、電子回路に使用されるコンデンサのほとんどが積層セラミックコンデンサに移行してきている。
【0005】
積層セラミックコンデンサは、小型であって、信頼性、耐久性に優れているので、急速に普及したものである。
【0006】
【発明が解決しようとする課題】
しかしながら、小型大容量の積層セラミックコンデンサは、誘電体材料として高誘電率系の材料を用いているため、直流電圧を印加しながら、交流電圧を印加すると圧電現象が生じて振動が発生する。この振動は、大きな誘電率を有するもの、形状が大きいものほど顕著に現れる傾向がある。
【0007】
このため、電源回路の平滑回路では、比較的形状が大きく且つ静電容量の大きな積層セラミックコンデンサを用いることが多いので、この種の振動が発生することが多々あった。
【0008】
また、積層セラミックコンデンサに上記振動が発生したとき、このコンデンサを実装している回路基板にコンデンサの振動が伝わり、基板が共鳴して音が増幅されることがある。即ち、コンデンサの振動によって、周囲の空気が振動して音が発生すると共に基板も共鳴振動する。このため、音圧が大きくなり可聴音として耳障りになるという問題点があった。
【0009】
本発明の目的は上記の問題点に鑑み、積層セラミックコンデンサにおける圧電現象により生ずる音を低減できるコンデンサの回路基板実装方法及びコンデンサ実装回路基板を提供することである。
【0010】
【課題を解決するための手段】
本発明は上記の目的を達成するために請求項1では、誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサの回路基板への実装方法であって、並列接続される2個の積層セラミックコンデンサを前記回路基板を挟んでほぼ重なるように実装するためのコンデンサ実装用ランドを、前記回路基板の表面及び裏面に互いに導通するように形成し、前記回路基板の表面側及び裏面側のそれぞれに形状が異なると共に圧電現象による振動の振幅がほぼ同等の積層セラミックコンデンサを配置して外部端子電極とランドとを導電接続し、前記回路基板の表面側及び裏面側に積層セラミックコンデンサを実装するときに、前記回路基板の表面側及び裏面側のそれぞれに実装される積層セラミックコンデンサとして、前記表面側及び裏面側のうちの一方の側に実装される積層セラミックコンデンサが他方の側に実装される積層セラミックコンデンサの高さの70%未満の高さを有すると共に前記他方の側に実装される積層セラミックコンデンサの誘電体層の誘電率の5倍以上の誘電率を有する誘電体層を備えている積層セラミックコンデンサを用いるコンデンサの回路基板実装方法を提案する。
【0011】
本発明のコンデンサの回路基板実装方法によれば、前記回路基板の表面及び裏面のそれぞれに実装された積層セラミックコンデンサには同一の信号、或いは電流、電圧が印加されている。従って、一方の積層セラミックコンデンサに圧電現象による振動が発生したときには、他方の積層セラミックコンデンサにも同様の振動が発生し、その振幅がほぼ等しくなる。
【0012】
さらに、回路基板の表面に実装された積層セラミックコンデンサと回路基板の裏面に実装された積層セラミックコンデンサは、前記回路基板を挟んで互いに重なるように実装されている。
【0013】
従って、圧電現象によって発生する振動にも、厚み振動、厚み滑り振動、面滑り振動、ねじり振動、たわみ振動等の様々な状態変化による振動が存在するが、回路基板の表面に実装された積層セラミックコンデンサに生じた状態変化の方向と回路基板の裏面に実装された積層セラミックコンデンサに生じた状態変化の方向とは互いに反対方向となる。
【0014】
このため、一方の積層セラミックコンデンサから回路基板に伝達した振動と他方の積層セラミックコンデンサから回路基板に伝達した振動とが打ち消し合うので、回路基板が共鳴することが無い。従って、積層セラミックコンデンサに生じた振動音が増幅されることがなく、音圧の大きな可聴音の発生が低減される。
【0015】
さらにまた、前記一方の側に実装される積層セラミックコンデンサが前記他方の側に実装される積層セラミックコンデンサの高さの70%未満の高さを有するので、前記一方の側に実装される積層セラミックコンデンサの占有空間を低減することができる。さらに、前記一方の側に実装される積層セラミックコンデンサが前記他方の側に実装される積層セラミックコンデンサの誘電体層の誘電率の5倍以上の誘電率を有する誘電体層を備えているので、前記一方の側に実装される積層セラミックコンデンサは、前記他方の側の積層セラミックコンデンサに比べてその高さが低いが、圧電現象によって生じる振動の振幅は前記他方の側の積層セラミックコンデンサとほぼ同等になる。
【0016】
また、請求項2では、誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサの回路基板への実装方法であって、並列接続される2個の積層セラミックコンデンサを前記回路基板を挟んでほぼ重なるように実装するためのコンデンサ実装用ランドを、前記回路基板の表面及び裏面に互いに導通するように形成し、前記回路基板の表面側及び裏面側のそれぞれに、形状が異なると共に圧電現象による振動の振幅がほぼ同等の積層セラミックコンデンサを配置して外部端子電極とランドとを導電接続し、前記回路基板の表面側及び裏面側に積層セラミックコンデンサを実装するときに、前記回路基板の表面側及び裏面側のそれぞれに実装される積層セラミックコンデンサとして、前記表面側及び裏面側のうちの一方の側に実装される積層セラミックコンデンサが他方の側に実装される積層セラミックコンデンサの高さの70%未満の高さを有すると共に前記他方の側に実装される積層セラミックコンデンサの内部電極間の誘電体層厚みがほぼ同じ誘電体層厚みを有し且つ他方の側に実装される積層セラミックコンデンサの積層数の1.4倍以上の積層数を有する積層セラミックコンデンサを用いるコンデンサの回路基板実装方法を提案する。
【0017】
本発明のコンデンサの回路基板実装方法によれば、前記回路基板の表面及び裏面のそれぞれに実装された積層セラミックコンデンサには同一の信号、或いは電流、電圧が印加されている。従って、一方の積層セラミックコンデンサに圧電現象による振動が発生したときには、他方の積層セラミックコンデンサにも同様の振動が発生し、その振幅がほぼ等しくなる。
【0018】
さらに、回路基板の表面に実装された積層セラミックコンデンサと回路基板の裏面に実装された積層セラミックコンデンサは、前記回路基板を挟んで互いに重なるように実装されている。
【0019】
従って、圧電現象によって発生する振動にも、厚み振動、厚み滑り振動、面滑り振動、ねじり振動、たわみ振動等の様々な状態変化による振動が存在するが、回路基板の表面に実装された積層セラミックコンデンサに生じた状態変化の方向と回路基板の裏面に実装された積層セラミックコンデンサに生じた状態変化の方向とは互いに反対方向となる。
【0020】
このため、一方の積層セラミックコンデンサから回路基板に伝達した振動と他方の積層セラミックコンデンサから回路基板に伝達した振動とが打ち消し合うので、回路基板が共鳴することが無い。従って、積層セラミックコンデンサに生じた振動音が増幅されることがなく、音圧の大きな可聴音の発生が低減される。
【0021】
さらにまた、前記一方の側に実装される積層セラミックコンデンサが前記他方の側に実装される積層セラミックコンデンサの高さの70%未満の高さを有するので、前記一方の側に実装される積層セラミックコンデンサの占有空間を低減することができる。さらに、前記一方の側に実装される積層セラミックコンデンサが前記他方の側に実装される積層セラミックコンデンサの内部電極間の誘電体層厚みがほぼ同じ誘電体層厚みを有し且つ他方の側に実装される積層セラミックコンデンサの積層数の1.4倍以上の積層数を有するので、前記一方の側に実装される積層セラミックコンデンサは、前記他方の側に実装される積層セラミックコンデンサに比べてその高さが低いが、圧電現象によって生じる振動の振幅は前記他方の側の積層セラミックコンデンサとほぼ同等になる。
【0022】
さらに、本発明の請求項3では、誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサを一構成部品として含む電子回路が形成されているコンデンサ実装回路基板において、前記回路基板の表面及び裏面のそれぞれに、前記積層セラミックコンデンサを実装するためのランドを有し、前記回路基板の表面側及び裏面側のそれぞれのランドに、形状が異なると共に圧電現象によって生じる振動の振幅がほぼ同等の積層セラミックコンデンサが、前記回路基板を挟んでほぼ重なるように互いに並列接続されて実装され、前記回路基板の表面側及び裏面側のうちの一方の側に実装されている積層セラミックコンデンサが他方の側に実装されている積層セラミックコンデンサの高さの70%未満の高さを有すると共に前記他方の側に実装されている積層セラミックコンデンサの誘電体層の誘電率の5倍以上の誘電率を有する誘電体層を備えているコンデンサ実装回路基板を提案する。
【0023】
上記コンデンサ実装回路基板によれば、表面及び裏面のそれぞれに実装された積層セラミックコンデンサは互いに並列接続されているので、それぞれに対して同一の信号、或いは電流、電圧が印加されている。従って、一方の積層セラミックコンデンサに圧電現象による振動が発生したときには、他方の積層セラミックコンデンサにも同様の振動が発生し、その振幅がほぼ等しくなる。
【0024】
さらに、回路基板の表面に実装された積層セラミックコンデンサと回路基板の裏面に実装された積層セラミックコンデンサは、前記回路基板を挟んで互いに重なるように実装されているので、圧電現象によって発生する振動にも、厚み振動、厚み滑り振動、面滑り振動、ねじり振動、たわみ振動等の様々な状態変化による振動が存在するが、回路基板の表面に実装された積層セラミックコンデンサに生じた状態変化の方向と回路基板の裏面に実装された積層セラミックコンデンサに生じた状態変化の方向とは互いに反対方向となる。
【0025】
このため、一方の積層セラミックコンデンサから回路基板に伝達した振動と他方の積層セラミックコンデンサから回路基板に伝達した振動とが打ち消し合うので、回路基板が共鳴することが無い。従って、積層セラミックコンデンサに生じた振動音が増幅されることがなく、音圧の大きな可聴音の発生が低減される。
【0026】
さらにまた、前記一方の積層セラミックコンデンサが前記他方の積層セラミックコンデンサの高さの70%未満の高さを有するので、前記一方の積層セラミックコンデンサの占有空間を低減することができる。さらに、前記一方の積層セラミックコンデンサが前記他方の積層セラミックコンデンサの誘電体層の誘電率の5倍以上の誘電率を有する誘電体層を備えているので、前記一方の積層セラミックコンデンサは、前記他方の積層セラミックコンデンサに比べてその高さが低いが、圧電現象によって生じる振動の振幅は前記他方の側の積層セラミックコンデンサとほぼ同等になる。
【0027】
また、請求項4では、誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサを一構成部品として含む電子回路が形成されているコンデンサ実装回路基板において、前記回路基板の表面及び裏面のそれぞれに、前記積層セラミックコンデンサを実装するためのランドを有し、前記回路基板の表面側及び裏面側のそれぞれのランドに、形状が異なると共に圧電現象による振動の振幅がほぼ同等の積層セラミックコンデンサが、前記回路基板を挟んでほぼ重なるように互いに並列接続されて実装され、前記回路基板の表面側及び裏面側のうちの一方の側に実装されている積層セラミックコンデンサが他方の側に実装されている積層セラミックコンデンサの高さの70%未満の高さを有すると共に前記他方の側に実装されている積層セラミックコンデンサの内部電極間の誘電体層厚みとほぼ同じで誘電体層厚みを有し且つ他方の側に実装される積層セラミックコンデンサの積層数の1.4倍以上の積層数を有するコンデンサ実装回路基板を提案する。
【0028】
上記コンデンサ実装回路基板によれば、表面及び裏面のそれぞれに実装された積層セラミックコンデンサは互いに並列接続されているので、それぞれに対して同一の信号、或いは電流、電圧が印加されている。従って、一方の積層セラミックコンデンサに圧電現象による振動が発生したときには、他方の積層セラミックコンデンサにも同様の振動が発生し、その振幅がほぼ等しくなる。
【0029】
さらに、回路基板の表面に実装された積層セラミックコンデンサと回路基板の裏面に実装された積層セラミックコンデンサは、前記回路基板を挟んで互いに重なるように実装されているので、圧電現象によって発生する振動にも、厚み振動、厚み滑り振動、面滑り振動、ねじり振動、たわみ振動等の様々な状態変化による振動が存在するが、回路基板の表面に実装された積層セラミックコンデンサに生じた状態変化の方向と回路基板の裏面に実装された積層セラミックコンデンサに生じた状態変化の方向とは互いに反対方向となる。
【0030】
このため、一方の積層セラミックコンデンサから回路基板に伝達した振動と他方の積層セラミックコンデンサから回路基板に伝達した振動とが打ち消し合うので、回路基板が共鳴することが無い。従って、積層セラミックコンデンサに生じた振動音が増幅されることがなく、音圧の大きな可聴音の発生が低減される。
【0031】
さらにまた、前記一方の積層セラミックコンデンサが前記他方の積層セラミックコンデンサの高さの70%未満の高さを有するので、前記一方の積層セラミックコンデンサの占有空間を低減することができる。さらに、前記一方の積層セラミックコンデンサが前記他方の積層セラミックコンデンサの内部電極間の誘電体層厚みとほぼ同じで誘電体層厚みを有し且つ他方の積層セラミックコンデンサの積層数の1.4倍以上の積層数を有するので、前記一方の積層セラミックコンデンサは、前記他方の積層セラミックコンデンサに比べてその高さが低いが、圧電現象によって生じる振動の振幅は前記他方の側の積層セラミックコンデンサとほぼ同等になる。
【0032】
【発明の実施の形態】
以下、図面に基づいて本発明の一実施形態を説明する。
【0033】
図1は、本発明の一実施形態における積層セラミックコンデンサの回路基板実装状態を示す斜視図、図2はその側面断面図である。
【0034】
本実施形態では、形状の異なる2つの積層セラミックコンデンサを用いて、これらの積層セラミックコンデンサに電圧を印加したときに発生する圧電現象によって生ずる音を低減した。
【0035】
図1,2において、1,2は積層セラミックコンデンサ(以下、単にコンデンサと称す)である。
【0036】
コンデンサ1は、誘電体層11と内部電極12とを交互に積層してなる素体13と、素体13の両端部において内部電極を交互に並列に接続している一対の外部電極14a,14bとから構成されている。素体13は直方体形状をなし、その外形寸法は、例えば長さ(L1)3.2mm×幅(W1)2.5mm×高さ(H1)1.9mmである。
【0037】
誘電体層11は、矩形のシート状のセラミック焼結体からなり、セラミック焼結体は、例えばチタン酸マグネシウム等を主成分とする誘電体磁器材料から形成され、誘電率ε1(=3000)を有している。
【0038】
内部電極12は、金属ペーストを焼結させた金属薄膜からなり、金属ペーストとしては、例えばPdやAg−Pdのような貴金属材料を主成分とするものが使用され、素体13の内部に350層形成されている。外部電極14a,14bも内部電極12と同様の材料により形成され、表面には半田濡れ性を高めるために半田メッキが施されている。
【0039】
コンデンサ2は、誘電体層21と内部電極22とを交互に積層してなる素体23と、素体23の両端部において内部電極を交互に並列に接続している一対の外部電極24a,24bとから構成されている。素体232は直方体形状をなし、その外形寸法は、例えば長さ(L2)2.0mm×幅(W2)1.25mm×高さ(H2)1.25mmである。
【0040】
誘電体層21は、矩形のシート状のセラミック焼結体からなり、セラミック焼結体は、上記と同様にチタン酸マグネシウム等を主成分とする誘電体磁気材料から形成され、誘電率ε2(=15000)を有している。
【0041】
内部電極22は、金属ペーストを焼結させた金属薄膜からなり、金属ペーストととしてはPdやAg−Pdのような貴金属材料を主成分とするものが使用され、素体23の内部に200層形成されている。外部電極24a,24bも内部電極22と同様の材料により形成され、表面には半田塗れ性を高めるために半田メッキが施されている。
【0042】
これらのコンデンサ1,2は、それぞれ回路基板3の表面3aと裏面3bに実装され、回路基板3を挟んでほぼ重なるように配置されている。
【0043】
尚、コンデンサ1とコンデンサ2は、後述する振動の打ち消しが必要十分に得られるように、電圧の印加によって発生する振動の振幅がほぼ同等のものが用いられている。
【0044】
例えば、実際に使用する上で振動の打ち消し率が必要十分に得られる同等の振幅を得られる仕様の規定要素としては、誘電率、内部電極間の誘電体層一層あたりの厚み、内部電極の積層数等が特に重要である。上記のように形状の異なるコンデンサ1,2を用いた場合、これらの要素の好適な範囲としては実験から次のように得られている。
【0045】
即ち、コンデンサ1とコンデンサ2との間で、一方のコンデンサの高さが他方のコンデンサの高さの70%未満であるとき、一方のコンデンサに用いられている誘電体材料の誘電率が、他方のコンデンサに用いられている誘電体材料の誘電率の5倍以上に設定されていること。
【0046】
または、コンデンサ1とコンデンサ2との間で一方のコンデンサの高さが他方のコンデンサの高さの70%未満であり、積層数がほぼ同じであるとき、一方のコンデンサの内部電極間の誘電体層の厚み(以下、一層厚みと称する)が他方のコンデンサの一層厚みの70%以下に設定されていること。
【0047】
または、コンデンサ1とコンデンサ2との間で、一方のコンデンサの高さが他方のコンデンサの高さの70%未満であり、双方における一層厚みがほぼ同じときは、一方のコンデンサの積層数が他方のコンデンサの積層数の1.4倍以上に設定されていること。
【0048】
形状の異なるコンデンサ1,2を回路基板3に実装する場合、上記範囲内に設定されているコンデンサ1とコンデンサ2を用いることにより発生する振動は大幅に低減される。
【0049】
3は回路基板で、ここでは単層両面プリント基板を用いている。さらに、回路基板3の表面3aと裏面3bのそれぞれには、コンデンサ1,2を実装するためのランド31a,31bとランド32a,32bがほぼ面対称な位置に形成され、これらのランドはスルーホール33a,33bを介して導電接続されている。即ち、回路基板3の表面に形成されている一方のランド31aはスルーホール33aを介して裏面のランド32aに導電接続され、表面に形成されている他方のランド31bはスルーホール33bを介して裏面のランド32bに導電接続されている。これにより、コンデンサ1,2は並列接続される。
【0050】
尚、回路基板の種類は、セラミック多層回路基板など、上記単層両面プリント基板以外のものであっても良い。
【0051】
また、互いに対向する表面のランド31a,31bと裏面のランド32a,32bは、導通されていれば良いのであり、スルーホール33a,33bと配線パターン(内層の配線パターンを含む)を組み合わせて導通させても良いし、ジャンパー配線等を用いて導通させても良い。即ち、コンデンサ1とコンデンサ2の双方にほぼ同じ電圧が印加されるようにすれば良い。
【0052】
ここで、実際に使用する上で後述する振動の打ち消し率が必要十分に得られるコンデンサ1,2への印加電圧としては、実験によって次の電圧範囲が得られている。
【0053】
即ち、コンデンサ1,2を用いた電子回路において、コンデンサ1とコンデンサ2のうちの一方のコンデンサへの印加電圧値が、他方のコンデンサへの印加電圧値の80%から120%の範囲内に設定されていること。
【0054】
または、電子回路において、一方のコンデンサへの印加電圧の位相に対する他方のコンデンサへの印加電圧の位相のずれが、一方のコンデンサへの印加電圧の位相周期の20%以内に設定されていること。
【0055】
または、電子回路において、コンデンサ1,2に直流バイアス電圧が印加されているときは、一方のコンデンサへ印加される直流バイアス電圧値が、他方のコンデンサへ印加される直流バイアス電圧値の80%から120%の範囲内に設定されていること。
【0056】
これらの何れかを満足するほぼ同じ電圧が双方のコンデンサ1,2に印加されれば、コンデンサ1,2によって発生する振動は大幅に低減される。
【0057】
一方、回路基板3の表面3aに実装されたコンデンサ1の一方の外部電極14aは半田によってランド31aに導電接続され、他方の外部電極14bはランド31bに導電接続されている。
【0058】
また、回路基板3の裏面3bに実装されたコンデンサ2の一方の外部電極24aは半田によってランド32aに導電接続され、他方の外部電極24bはランド32bに導電接続されている。
【0059】
ここで、振動の発生を抑えるためには、コンデンサ1とコンデンサ2を半田付けする際に、コンデンサ1とコンデンサ2が回路基板3を挟んでほぼ重なるように配置した状態で半田付けすることが好ましい。
【0060】
コンデンサ1,2を実際に実装する際にはそれぞれの中心がほぼ重なるように実装することが好ましい。
【0061】
次に、本実施形態における具体的な電子回路の一例を説明する。
【0062】
図3は、前述した回路基板実装方法を適用したコンデンサ1,2を用いたDC−DCコンバータ40を示す回路図である。図において、41は直流電源、42はPチャネル型のFET、43はパルス幅変調回路、44はダイオード、45はインダクタ、1,2は前述したコンデンサである。
【0063】
直流電源41の正極はFET42のソースに接続され、FET42のドレインはダイオード44のカソードに接続されると共に、インダクタ45を介してコンデンサ1,2の一端及び出力端子46aに接続されている。また、ダイオード44のアノード、コンデンサ1,2の他端は直流電源41の負極及び接地端子46bに接続されている。さらに、FET42のゲートには、パルス幅変調回路43から出力される電圧Vconが印加されている。
【0064】
パルス幅変調回路43は、所定の周期Tでパルス幅tの電圧Vconを出力し、電圧VconがFET42のゲートに印加されているときに、FET42はオン状態となり、ソース・ドレイン間に通電される。
【0065】
FET42がオン状態のときには、そのソース・ドレイン間の通電電流は、インダクタ45を介して出力端子46aから出力される。さらに、前記通電電流は、コンデンサ1,2に流入し、コンデンサ1,2が充電される。
【0066】
また、FET42がオフのときは、直流電源41からの電流はFET42によって遮断される。このときインダクタ45によって蓄えられていたエネルギーが逆起電力となって出力され、逆起電力によるフリーホィーリング電流がダイオード44を介してコンデンサ1,2及び出力端子46aに通電される。
【0067】
ここで、出力電圧Voは、直流電源41の出力電圧をVinとすると、(1)式によって表される。
【0068】
Vo=Vin・t/T …(1)
即ち、電圧Voは、パルス幅tを周期Tで除算した値に電圧Vinを乗算したものとなる。従って、パルス幅変調回路43において、パルス幅tと周期Tとの比を変えることにより出力電圧Voを任意に設定することができる。
【0069】
上記DC−DCコンバータ回路40では、コンデンサ1,2は平滑用に用いられるため静電容量の大きなものが必要となる。さらに、コンデンサ1,2には、直流電圧を印加しながら、交流電圧が印加されることになる。従って、コンデンサ1,2に圧電現象が生じて振動が発生する。
【0070】
しかし本実施形態においては、前述したように形状の異なるコンデンサ1,2を回路基板3の表裏に面対称となるように実装しているので、一方のコンデンサ1から回路基板3に伝達した振動と他方のコンデンサ2から回路基板3に伝達した振動とが打ち消し合うので、回路基板3が共鳴することが無く、音圧の大きな可聴音の発生が低減される。
【0071】
即ち、図4に示すように、回路基板3の表面3aに実装されたコンデンサ1に圧電現象による振動が発生したときには、他方のコンデンサ2にも同様の振動が発生する。尚、圧電現象によって発生する振動にも、厚み振動、厚み滑り振動、面滑り振動、ねじり振動、たわみ振動等の様々な状態変化による振動が存在するが、ここでは回路基板3の面に垂直な方向に変位する振動が発生したものとして説明する。
【0072】
しかし、回路基板3の表面3aに実装されたコンデンサ1と裏面3bに実装されたコンデンサ2は、互いに回路基板3を挟んでほぼ重なるように実装され且つ同じ電圧を印加したときにほぼ同等の振幅の振動を発生するので、一方のコンデンサ1に生じた状態変化の方向(Da1,Da2)と他方のコンデンサ2に生じた状態変化の方向(Db1,Db2)とは互いに反対方向となり、一方のコンデンサ1から回路基板3に伝達した振動と他方のコンデンサ2から回路基板3に伝達した振動とが打ち消し合うので、回路基板3が共鳴することが無い。
【0073】
従って、コンデンサ1,2の振動によって生じた音が増幅されることがなく、音圧の大きな可聴音の発生が低減される。
【0074】
尚、本実施形態は一例であり、本発明がこれに限定されることはない。例えば、本実施形態ではDC−DCコンバータ回路40に本発明を適用したが、他の電子回路に適用しても同様の効果を発揮することは言うまでもない。本発明を適用した場合、振動及び可聴音の抑制効果が顕著に現れる電子回路としては、例えば、コンデンサ1,2への印加電圧が変動する電子回路、特に、印加電圧が連続的に変動する電子回路、電源回路においてコンデンサ1,2を平滑コンデンサとして用いた平滑回路、可聴周波数帯の周波数でコンデンサ1,2への印加電圧が可聴周波数帯(20Hz〜20KHz)の周波数で変動する電子回路等が挙げられる。
【0075】
また、本実施形態では、同一回路内で通常では1つのコンデンサを用いる部分に回路基板3の表裏に配置した2つのコンデンサ1,2を用いて振動の発生を抑制したが、これに限定されることはない。
【0076】
例えば、同一回路内の異なる部分に用いられている2つのコンデンサであっても、これらのコンデンサにほぼ同じような電圧が印加されているときは、上記の様に回路基板3の表裏にほぼ面対称となるようにこれら2つのコンデンサを配置すれば、これらのコンデンサによって発生する振動を抑制することができる。
【0077】
また、異なる2つの電子回路においてそれぞれ用いられているコンデンサであっても、これらのコンデンサにほぼ同じ様な電圧が印加されているときは、上記の様に回路基板3の表裏にほぼ面対称となるようにこれらの2つのコンデンサを配置すれば、これらのコンデンサによって発生する振動を抑制することができる。
【0078】
【発明の効果】
以上説明したように本発明の請求項1及び請求項2記載のコンデンサの回路基板実装方法によれば、並列接続され且つ圧電現象によって生じる振動の振幅がほぼ同じになる積層セラミックコンデンサを回路基板の表裏面にほぼ重なるように実装するので、一方の積層セラミックコンデンサから回路基板に伝達した振動と他方の積層セラミックコンデンサから回路基板に伝達した振動とが打ち消し合い、この振動に対して回路基板が共鳴することを防止できる。従って、積層セラミックコンデンサの振動によって生じた音が増幅されることがなく、従来に比べて音圧の大きな可聴音の発生を大幅に低減することができる。さらに、回路基板の表裏面に実装する積層セラミックコンデンサの形状が異なるので、一方のコンデンサとして小型のものを使用する琴似より、コンデンサの占有空間を低減することができ、装置の小型化を図ることができる。
【0079】
また、請求項3及び請求項4記載のコンデンサ実装回路基板によれば、形状が異なり且つ振動の振幅がほぼ同じになる積層セラミックコンデンサが回路基板の表裏面にほぼ重なるように実装されているので、一方の積層セラミックコンデンサから回路基板に伝達した振動と他方の積層セラミックコンデンサから回路基板に伝達した振動とが打ち消し合い、この振動に対して回路基板が共鳴することを防止できる。従って、積層セラミックコンデンサの振動によって生じた音が増幅されることがなく、従来に比べて音圧の大きな可聴音の発生を大幅に低減することができる。さらに、回路基板の表裏面に実装されている積層セラミックコンデンサの形状が異なるので、一方のコンデンサとして小型のものを使用することにより、コンデンサの占有空間を低減することができ、装置の小型化を図ることができる。
【図面の簡単な説明】
【図1】 本発明の一実施形態における積層セラミックコンデンサの回路基板実装状態を示す斜視図
【図2】 本発明の一実施形態における積層セラミックコンデンサの回路基板実装状態を示す側面断面図
【図3】 本発明の一実施形態における積層セラミックコンデンサの回路基板実装方法を適用したDC−DCコンバータを示す回路図
【図4】 本発明の一実施形態における積層セラミックコンデンサの振動状態を説明する図
【符号の説明】
1,2…積層セラミックコンデンサ、11,21…誘電体層、12,22…内部電極、13,23…素体、14a,14b,24a,24b…外部電極、3…回路基板、3a…表面、3b…表面、31a,31b,32a,32b…ランド、33a,33b…スルーホール、40…DC−DCコンバータ回路、41…直流電源、42…Pチャネル型のFET、43…パルス幅変調回路、44…ダイオード、45…インダクタ、46a…出力端子、46b…接地端子。
Claims (4)
- 誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサの回路基板への実装方法であって、
並列接続される2個の積層セラミックコンデンサを前記回路基板を挟んでほぼ重なるように実装するためのコンデンサ実装用ランドを、前記回路基板の表面及び裏面に互いに導通するように形成し、
前記回路基板の表面側及び裏面側のそれぞれに、形状が異なると共に圧電現象による振動の振幅がほぼ同等の積層セラミックコンデンサを配置して外部端子電極とランドとを導電接続し、
前記回路基板の表面側及び裏面側に積層セラミックコンデンサを実装するときに、前記回路基板の表面側及び裏面側のそれぞれに実装される積層セラミックコンデンサとして、前記表面側及び裏面側のうちの一方の側に実装される積層セラミックコンデンサが他方の側に実装される積層セラミックコンデンサの高さの70%未満の高さを有すると共に前記他方の側に実装される積層セラミックコンデンサの誘電体層の誘電率の5倍以上の誘電率を有する誘電体層を備えている積層セラミックコンデンサを用いる
ことを特徴とするコンデンサの回路基板実装方法。 - 誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサの回路基板への実装方法であって、
並列接続される2個の積層セラミックコンデンサを前記回路基板を挟んでほぼ重なるように実装するためのコンデンサ実装用ランドを、前記回路基板の表面及び裏面に互いに導通するように形成し、
前記回路基板の表面側及び裏面側のそれぞれに、形状が異なると共に圧電現象による振動の振幅がほぼ同等の積層セラミックコンデンサを配置して外部端子電極とランドとを導電接続し、
前記回路基板の表面側及び裏面側に積層セラミックコンデンサを実装するときに、前記回路基板の表面側及び裏面側のそれぞれに実装される積層セラミックコンデンサとして、前記表面側及び裏面側のうちの一方の側に実装される積層セラミックコンデンサが他方の側に実装される積層セラミックコンデンサの高さの70%未満の高さを有すると共に前記他方の側に実装される積層セラミックコンデンサの内部電極間の誘電体層厚みがほぼ同じ誘電体層厚みを有し且つ他方の側に実装される積層セラミックコンデンサの積層数の1.4倍以上の積層数を有する積層セラミックコンデンサを用いる
ことを特徴とするコンデンサの回路基板実装方法。 - 誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサを一構成部品として含む電子回路が形成されているコンデンサ実装回路基板において、
前記回路基板の表面及び裏面のそれぞれに、前記積層セラミックコンデンサを実装するためのランドを有し、
前記回路基板の表面側及び裏面側のそれぞれのランドに、形状が異なると共に圧電現象による振動の振幅がほぼ同等の積層セラミックコンデンサが、前記回路基板を挟んでほぼ重なるように互いに並列接続されて実装され、
前記回路基板の表面側及び裏面側のうちの一方の側に実装されている積層セラミックコンデンサが他方の側に実装されている積層セラミックコンデンサの高さの70%未満の高さを有すると共に前記他方の側に実装されている積層セラミックコンデンサの誘電体層の誘電率の5倍以上の誘電率を有する誘電体層を備えている
ことを特徴とするコンデンサ実装回路基板。 - 誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサを一構成部品として含む電子回路が形成されているコンデンサ実装回路基板において、
前記回路基板の表面及び裏面のそれぞれに、前記積層セラミックコンデンサを実装するためのランドを有し、
前記回路基板の表面側及び裏面側のそれぞれのランドに、形状が異なると共に圧電現象による振動の振幅がほぼ同等の積層セラミックコンデンサが、前記回路基板を挟んでほぼ重なるように互いに並列接続されて実装され、
前記回路基板の表面側及び裏面側のうちの一方の側に実装されている積層セラミックコンデンサが他方の側に実装されている積層セラミックコンデンサの高さの70%未満の高さを有すると共に前記他方の側に実装されている積層セラミックコンデンサの内部電極間の誘電体層厚みとほぼ同じで誘電体層厚みを有し且つ他方の側に実装される積層セラミックコンデンサの積層数の1.4倍以上の積層数を有する
ことを特徴とするコンデンサ実装回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002123797A JP4290384B2 (ja) | 2002-04-25 | 2002-04-25 | コンデンサの回路基板実装方法及びコンデンサ実装回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002123797A JP4290384B2 (ja) | 2002-04-25 | 2002-04-25 | コンデンサの回路基板実装方法及びコンデンサ実装回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003318057A JP2003318057A (ja) | 2003-11-07 |
JP4290384B2 true JP4290384B2 (ja) | 2009-07-01 |
Family
ID=29538989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002123797A Expired - Lifetime JP4290384B2 (ja) | 2002-04-25 | 2002-04-25 | コンデンサの回路基板実装方法及びコンデンサ実装回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4290384B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5664597B2 (ja) * | 2012-06-12 | 2015-02-04 | 株式会社村田製作所 | 実装構造及び実装方法 |
JP2014099589A (ja) | 2012-10-19 | 2014-05-29 | Murata Mfg Co Ltd | 積層セラミックコンデンサが実装された実装基板の製造方法及び実装構造体 |
CN106304610A (zh) * | 2015-06-09 | 2017-01-04 | 鸿富锦精密工业(武汉)有限公司 | 电路板 |
CN105007684B (zh) * | 2015-06-30 | 2018-02-23 | 广东欧珀移动通信有限公司 | 基于大容量叠层电容的pcb板布局的方法和pcb板结构 |
US11573264B2 (en) * | 2019-04-10 | 2023-02-07 | Mediatek Inc. | Device for testing chip or die with better system IR drop |
CN110571050A (zh) * | 2019-10-15 | 2019-12-13 | 西安交通大学 | 电容器和质量谐振板的质量确定方法 |
CN110581020A (zh) * | 2019-10-15 | 2019-12-17 | 西安交通大学 | 电容器和刚度谐振元件的刚度确定方法 |
DE102020104571A1 (de) * | 2020-02-21 | 2021-08-26 | Schaeffler Technologies AG & Co. KG | Leistungsumrichtersystem |
-
2002
- 2002-04-25 JP JP2002123797A patent/JP4290384B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003318057A (ja) | 2003-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3805146B2 (ja) | 積層セラミックコンデンサの回路基板実装方法及び回路基板 | |
JP6395002B2 (ja) | 積層セラミックキャパシタの回路基板実装構造 | |
JP5045649B2 (ja) | セラミックコンデンサ及びそれを備えた電子部品 | |
KR101508539B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
JP5133813B2 (ja) | 積層セラミック・コンデンサの単位配置構造、全体配置構造およびプリント配線基板 | |
US9277647B2 (en) | Capacitor element mounting structure and capacitor element mounting method | |
KR102064013B1 (ko) | 복합 전자부품 및 그 실장 기판 | |
KR20190038973A (ko) | 적층형 전자 부품 및 그 실장 기판 | |
US9633791B2 (en) | Monolithic capacitor | |
KR20130139193A (ko) | 실장구조 및 실장방법 | |
US10192684B2 (en) | Multilayer capacitor and board having the same mounted thereon | |
JP2012248846A (ja) | 積層セラミックコンデンサの回路基板の実装構造 | |
KR20180047892A (ko) | 적층 전자 부품 | |
JP4290384B2 (ja) | コンデンサの回路基板実装方法及びコンデンサ実装回路基板 | |
JP4290385B2 (ja) | コンデンサの回路基板実装方法及びコンデンサ実装回路基板 | |
JP2013258278A (ja) | 積層コンデンサの使用方法 | |
JP2000182888A (ja) | 積層セラミックコンデンサ | |
KR20190024186A (ko) | 적층형 전자 부품 및 그 실장 기판 | |
JP2002232110A (ja) | 積層セラミックコンデンサを実装した回路基板 | |
JP2000223357A (ja) | 積層セラミックコンデンサ | |
JP2006319004A (ja) | コンデンサ実装構造及び多層回路基板 | |
JP2015122933A (ja) | 電源供給装置及び複合電子部品並びにその実装基板 | |
JP2001155954A (ja) | 三次元搭載用貫通型積層セラミックコンデンサ | |
JP2004095816A (ja) | チップ形コンデンサ | |
KR20180073357A (ko) | 적층형 커패시터 및 그 실장 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090318 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4290384 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |