JP4103157B2 - 振幅検出回路および等化回路 - Google Patents
振幅検出回路および等化回路 Download PDFInfo
- Publication number
- JP4103157B2 JP4103157B2 JP27710197A JP27710197A JP4103157B2 JP 4103157 B2 JP4103157 B2 JP 4103157B2 JP 27710197 A JP27710197 A JP 27710197A JP 27710197 A JP27710197 A JP 27710197A JP 4103157 B2 JP4103157 B2 JP 4103157B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplitude detection
- peak
- generating
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 123
- 239000003990 capacitor Substances 0.000 claims description 19
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 13
- 230000003321 amplification Effects 0.000 claims description 11
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/68—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Measurement Of Current Or Voltage (AREA)
- Television Receiver Circuits (AREA)
- Processing Of Color Television Signals (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、振幅検出回路および等化回路（イコライザー）に関する。
【０００２】
【従来の技術】
例えば、Ｒ（赤），Ｇ（緑），Ｂ（青）の映像信号を、銅線のモニタケーブルを介して伝送したときに、伝送先の受信機において、映像信号の振幅を検出して、当該検出結果に基づいて、振幅が減衰した信号を増幅して復元している。
【０００３】
図７は、受信機に設けられた従来の振幅検出回路１の構成図である。
図７に示すように、振幅検出回路１は、キャパシタ２、全波整流回路３およびピークホールド回路４を備えている。
振幅検出回路１では、モニタケーブルを介して伝送された映像信号Ｓ０のＤＣ成分がキャパシタ２で除去され、図８に示す映像信号Ｓ０のＡＣ成分Ｓ２が全波整流回路３に出力される。全波整流回路３では、ＡＣ成分Ｓ２が全波整流され、図８に示す信号Ｓ３として出力される。ピークホールド回路４では、信号Ｓ３のピーク電圧が検出され、そのピーク電圧を保持する振幅検出信号Ｓ１が出力される。
【０００４】
図９は、受信機に設けられた従来のその他の振幅検出回路１１の構成図である。
図９に示すように、振幅検出回路１１は、キャパシタ２、正のピークホールド回路１３、負のピークホールド回路１４およびオペアンプ１５を備えている。
振幅検出回路１１では、モニタケーブルを介して伝送された映像信号Ｓ０のＤＣ成分がキャパシタ２で除去され、図１０に示す映像信号Ｓ０のＡＣ成分Ｓ２が正のピークホールド回路１３および負のピークホールド回路１４に出力される。正のピークホールド回路１３では、ＡＣ成分Ｓ２の正のピーク電圧が検出され、図１０に示すように、そのピーク電圧を保持する信号Ｓ１３が出力される。また、負のピークホールド回路１４では、ＡＣ成分Ｓ２の負のピーク電圧が検出され、図１０に示すように、そのピーク電圧を保持する信号Ｓ１４が出力される。
オペアンプ１５では、信号Ｓ１４と信号Ｓ１３との差分電圧が検出され、その差分電圧が振幅検出信号Ｓ１１として出力される。
振幅検出回路１１によれば、理論的には、映像信号Ｓ０のＡＣ成分Ｓ２のＰ−Ｐ振幅を正しく検出できる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した図７に示す振幅検出回路１では、映像信号Ｓ０のデューティ(duty)比が０．５からずれていると、図８に示すように、振幅検出信号Ｓ１は、ＡＣ成分Ｓ２のＰ−Ｐ振幅の半分にはならず、測定結果に誤差が生じてしまう。そのため、映像信号Ｓ０の減衰した振幅を適切に増幅して復元できない。
【０００６】
また、上述した図９に示す振幅検出回路１１では、理論的には、映像信号Ｓ０のＡＣ成分Ｓ２のＰ−Ｐ振幅を正しく検出できるが、実際の回路では、正のピークホールド回路１３と負のピークホールド回路１４との特性が正確に対称にはならないため、同様に、振幅検出信号Ｓ１１に誤差が生じてしまう。
【０００７】
本発明は上述した従来技術の問題点に鑑みてなされ、例えば、映像信号の振幅を適切に検出できる振幅検出回路および等化回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上述した従来技術の問題点を解決し、上述した目的を達成するために、本発明の振幅検出回路は、リファレンス信号の振幅を基準として被検出信号の振幅を検出可能な振幅検出回路であって、前記被検出信号のピーク電圧を保持する第１のピーク電圧信号を生成する第１のピークホールド手段と、前記第１のピーク電圧信号と前記被検出信号との第１の差分信号を生成する第１の差分信号生成手段と、前記第１の差分信号のピーク電圧を保持した第１の振幅検出信号を生成する第２のピークホールド手段と、前記被検出信号と周波数および振幅が略同じリファレンス信号のピーク電圧を保持する第３のピーク電圧信号を生成する第３のピークホールド手段と、前記第３のピーク電圧信号と前記リファレンス信号との第２の差分信号を生成する第２の差分信号生成手段と、前記第２の差分信号のピーク電圧を保持した第２の振幅検出信号を生成する第４のピークホールド手段と、前記第１の振幅検出信号と前記第２の振幅検出信号との差分に応じた第３の振幅検出信号を生成し、当該第３の振幅検出信号を出力する第３の差分信号生成手段とを有し、前記第１のピークホールド手段と前記第３のピークホールド手段、前記第１の差分信号生成手段と前記第２の差分信号生成手段、および前記第２のピークホールド手段と前記第４のピークホールド手段は、それぞれ同じ構成を有する。
【００１０】
本発明の振幅検出回路では、第１のピーク電圧信号の波形は、入力信号のデューティ比が変動してＤＣオフセットが変動しても、入力信号のピーク値に追従する。従って、差分信号生成手段において、第１のピーク電圧信号と入力信号との差分を求めることで、第１のピーク電圧信号を基準とした入力信号の電位を示す差分信号を求めることができる。ここで、差分信号では、ＤＣオフセットはキャンセルされている。これにより、差分信号のピークホールド波形を持つ振幅検出信号は、入力信号の振幅がゼロのときの振幅検出信号の出力電位を基準とした、入力信号の振幅を正確に現したものになる。
【００１１】
また、本発明の等化回路は、入力信号の高域成分を抽出して第１の信号を生成するフィルタ手段と、増幅率制御信号に基づいて、前記第１の信号を増幅して第２の信号を生成する第１の増幅手段と、前記入力信号を増幅して第３の信号を生成する第２の増幅手段と、前記第２の信号と前記第３の信号とを重畳して第４の信号を生成する重畳手段と、前記第４の信号の振幅を検出し、当該検出した振幅に基づいて、前記増幅率制御信号を生成する振幅検出手段とを有する等化回路であって、前記振幅検出手段は、前記第４の信号のピーク電圧を保持する第１のピーク電圧信号を生成する第１のピークホールド手段と、前記第１のピーク電圧信号と前記第４の信号との第１の差分信号を生成する第１の差分信号生成手段と、前記第１の差分信号のピーク電圧を保持した第１の振幅検出信号を生成する第２のピークホールド手段と、前記被検出信号と周波数および振幅が略同じリファレンス信号のピーク電圧を保持する第３のピーク電圧信号を生成する第３のピークホールド手段と、前記第３のピーク電圧信号と前記リファレンス信号との第２の差分信号を生成する第２の差分信号生成手段と、前記第２の差分信号のピーク電圧を保持した第２の振幅検出信号を生成する第４のピークホールド手段と、前記第１の振幅検出信号と前記第２の振幅検出信号との差分に応じた第３の振幅検出信号を前記増幅率制御信号として生成し、当該生成した増幅率制御信号を前記第１の増幅手段に出力する第３の差分信号生成手段とを有し、前記第１のピークホールド手段と前記第３のピークホールド手段、前記第１の差分信号生成手段と前記第２の差分信号生成手段、および前記第２のピークホールド手段と前記第４のピークホールド手段は、それぞれ同じ構成を有する。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態に係わる振幅検出回路および等化回路について説明する。
第１実施形態
図１は、本実施形態の振幅検出回路２１の構成図である。
図１に示すように、振幅検出回路２１は、キャパシタ２２、増幅器２３、第１のピークホールド手段としてのピークホールド回路２４、差分信号生成手段としてのオペアンプ２５および第２のピークホールド手段としてのピークホールド回路２６を備えている。
振幅検出回路２１では、キャパシタ２２の一端から被検出信号Ｓ２０が入力され、他端が増幅器２３の入力端子に接続されている。増幅器２３の出力端子は、オペアンプ２５の−端子およびピークホールド回路２４の入力端子に接続されている。ピークホールド回路２４の出力端子は、オペアンプ２５の＋端子に接続されている。オペアンプ２５の出力端子は、ピークホールド回路２６の入力端子に接続されている。ピークホールド回路２６の出力端子からは振幅検出信号Ｓ２１が出力される。
【００１３】
振幅検出回路２１では、被検出信号Ｓ２０のＡＣ成分Ｓ２２が増幅器２３で増幅され、図２（Ａ）に示す波形の信号Ｓ２３としてオペアンプ２５の−端子およびピークホールド回路２４の入力端子に出力される。
そして、ピークホールド回路２４から、信号Ｓ２３のピークホールド波形を持つ図２（Ａ）に示すピーク電圧信号Ｓ２４が、オペアンプ２５の＋端子に出力される。
次に、ピーク電圧信号Ｓ２４と信号Ｓ２３との差分電圧に応じた図２（Ｂ）に示す波形を持つ差分信号Ｓ２５が、オペアンプ２５の出力端子からピークホールド回路２６の入力端子に出力される。
そして、ピークホールド回路２６から、差分信号Ｓ２５のピークホールド波形を持つ図２（Ｂ）に示すピーク電圧信号Ｓ２１が出力される。
【００１４】
振幅検出回路２１は、ピーク電圧信号Ｓ２４の波形は、信号Ｓ２３のデューティ比が変動してＤＣオフセットが変動しても、信号２３のピーク値に追従する。従って、オペアンプ２５において、ピーク電圧信号Ｓ２４と信号Ｓ２３との差分を求めることで、ピーク電圧信号Ｓ２４を基準とした信号Ｓ２３の電位を示す差分信号Ｓ２５を求めることができる。ここで、差分信号Ｓ２５では、ＤＣオフセットはキャンセルされている。これにより、差分信号Ｓ２５のピークホールド波形を持つ振幅検出信号Ｓ２１は、信号Ｓ２３の振幅がゼロのときの振幅検出信号Ｓ２１の出力電位（図２（Ａ），（Ｂ）に示す「０」）を基準とした、信号Ｓ２３の振幅を正確に現したものになる。
【００１５】
第２実施形態
ところで、上述した図１に示す振幅検出回路２１では、信号Ｓ２３のピーク電圧とピーク電圧信号２４、および、信号２５のピーク電圧と振幅検出信号２１とは、増幅器とピークホールドの出力の非対称性やピークホールドの応答周波数限界などの理由で、僅かにずれる。このずれは、被検出信号Ｓ２０の周期が高速な場合には顕著になり、振幅測定精度が低下してしまうことがある。
本実施形態の振幅検出回路は、このような信号間でのピークのずれによる影響を低減するものである。
【００１６】
図３は、本実施形態の振幅検出回路３１の構成図である。
図３に示すように、振幅検出回路３３，３４およびオペアンプ２７を備えている。
振幅検出回路３１では、被検出信号Ｓ２０が振幅検出回路３３に入力され、振幅検出回路３３から振幅検出信号Ｓ２６ａがオペアンプ２７の＋端子に入力される。また、リファレンス信号Ｓ３２が振幅検出回路３４に入力され、振幅検出回路３４から振幅検出信号Ｓ２６ｂがオペアンプ２７の−端子に入力される。
ここで、リファレンス信号Ｓ３２は、被検出信号Ｓ２０と略同じ周波数と、被検出信号Ｓ２０に期待される振幅と略同じ振幅を持つ信号である。
そして、オペアンプ２７において、振幅検出信号２６ａと振幅検出信号Ｓ２６ｂとの差分電圧に相当する振幅検出信号Ｓ３１が出力される。
【００１７】
ここで、振幅検出回路３３は、前述した図１に示す振幅検出回路２１と同じ構成をしている。また、振幅検出回路３４は、キャパシタ２２を備えていない点を除いて、前述した図１に示す振幅検出回路２１と同じ構成をしている。
すなわち、図３に示す増幅器２３ａ，２３ｂは、図１に示す増幅器２３と同じである。また、ピークホールド回路２４ａ，２４ｂは、図１に示すピークホールド回路２４と同じである。また、オペアンプ２５ａ，２５ｂは、図１に示すオペアンプ２５と同じである。また、ピークホールド回路２６ａ，２６ｂは、図１に示すピークホールド回路２６と同じである。
【００１８】
振幅検出回路３１では、被検出信号Ｓ２０が高周波数の信号である場合に、前述したようなピークホールド回路の入出力信号相互間でのピークのずれによる影響が、振幅検出信号Ｓ２６ａ，Ｓ２６ｂの双方に同様に現れる。従って、振幅検出信号Ｓ２６ａとＳ２６ｂとをオペアンプ２７で差動増幅することで、リファレンス信号Ｓ３２の振幅を基準として被検出信号Ｓ２０の振幅を精度良く検出できる。
【００１９】
第３実施形態
図４は、前述した図３に示す振幅検出回路３１の具体的な回路図である。
図４に示すように、振幅検出回路３３の増幅器２３ａは、ｎｐｎ型のトランジスタＱ1 ，Ｑ2 、抵抗Ｒ1 ，Ｒ2 ，Ｒ3 および定電流源Ｉ1 ，Ｉ2 によって構成される。
トランジスタＱ2 のベースにはトランジスタＱ1 のバイアスと同じ定電位、たとえばＶｃｃ／２やトランジスタＱ1 の信号とバイアスが同じで信号極性が逆の差動信号が印加される。トランジスタＱ1 ，Ｑ2 のコレクタは、それぞれ抵抗Ｒ1 ，Ｒ2 を介して、電源ライン４０に接続されている。電源ライン４０は、電源電位Ｖｃｃに保持されている。
トランジスタＱ1 のベースには、キャパシタ２２を介して、被検出信号Ｓ２０が印加される。
また、トランジスタＱ2 のコレクタは、さらに、トランジスタＱ3 のベースに接続されている。トランジスタＱ3 のコレクタは電源ライン４０に接続され、エミッタは定電流源Ｉ3 を介して接地されている。トランジスタＱ3 のエミッタは、さらに、トランジスタＱ6 のベースに接続されている。
【００２０】
ピークホールド回路２４ａは、トランジスタＱ4 ，キャパシタＣ1 および定電流源Ｉ4 によって構成される。
トランジスタＱ4 のコレクタは電源ライン４０に接続され、ベースはトランジスタＱ2 のコレクタに接続され、エミッタが定電流源Ｉ4 を介して接地されている。キャパシタＣ1 の一端は電源ライン４０に接続され、他端はトランジスタＱ4 のエミッタおよびトランジスタＱ5 のベースに接続されている。
【００２１】
オペアンプ２５ａは、トランジスタＱ5 ，Ｑ6 、抵抗Ｒ4 ，Ｒ5 および定電流源Ｉ5 によって構成される。
トランジスタＱ6 のコレクタは電源ライン４０に接続され、エミッタは抵抗Ｒ4 を介してトランジスタＱ5 のエミッタに接続されている。トランジスタＱ6 のエミッタは、定電流源Ｉ5 を介して、接地されている。トランジスタＱ6 のベースには、トランジスタＱ3 を介して、信号Ｓ２３が印加される。また、トランジスタＱ5 のコレクタは、抵抗Ｒ5 を介して、電源ライン４０に接続されている。
【００２２】
ピークホールド回路２６ａは、トランジスタＱ7 、キャパシタＣ2 および定電流源Ｉ6 によって構成される。
トランジスタＱ7 のベースはトランジスタＱ5 のコレクタに接続され、コレクタは電源ライン４０に接続され、ベースは定電流源Ｉ6 を介して接地されている。キャパシタＣ2 の一端は電源ライン４０に接続され、他端はトランジスタＱ7 のエミッタおよびオペアンプ２７の−端子に接続されている。
【００２３】
なお、図４において、抵抗Ｒ1 ，Ｒ2 ，Ｒ3 の抵抗値は、１ｋオームである。抵抗Ｒ4 ，Ｒ5 の抵抗値は、２ｋオームである。定電流源Ｉ1 ，Ｉ2 ，Ｉ3 は、２５０μＡの定電流を出力する。定電流源Ｉ4 ，Ｉ6 は、４μＡの定電流を出力する。定電流源Ｉ5 は、５００μＡの定電流を出力する。
また、振幅検出回路３４は、キャパシタ２２を備えていない点を除いて、図３に示す振幅検出回路３３と同じ回路構成をしている。
【００２４】
図４に示す振幅検出回路３１の振幅検出回路３３では、被検出信号Ｓ２０のＤＣ成分がキャパシタ２２で除去され、被検出信号Ｓ２０のＡＣ成分Ｓ２２がトランジスタＱ1 のベースに印加され、ＡＣ成分Ｓ２２が増幅され、信号Ｓ２３ａとして、トランジスタＱ3 ，Ｑ4 のベースに印加される。
信号Ｓ２３ａのピーク電位は、ピークホールド回路２４ａのキャパシタＣ1 の蓄積電荷に応じたピーク電圧信号Ｓ２４ａとしてトランジスタＱ5 のベースに印加される。
信号Ｓ２３ａは、トランジスタＱ3 のエミッタからトランジスタＱ6 のベースに印加される。
【００２５】
そして、オペアンプ２５ａによって、信号２３ａのピーク電位を示すピーク電圧信号Ｓ２４ａと、信号Ｓ２３ａとが差動増幅され、その差動増幅信号である差分信号Ｓ２５ａがトランジスタＱ7 のベースに印加される。
そして、差分信号Ｓ２５ａのピーク電位は、ピークホールド回路２６ａのキャパシタＣ2 の蓄積電荷に応じた振幅検出信号Ｓ２６ａとしてオペアンプ２７の−端子に出力される。
すなわち、信号Ｓ２３ａのＤＣバランスがとれていないとき、ベースラインが変動しており、信号Ｓ２３ａのピークを示すピーク電圧信号Ｓ２４ａの絶対値は、信号Ｓ２３ａの振幅を現していない。このとき、信号Ｓ２３ａの波形の底の電位からピーク電圧信号Ｓ２４ａの電位までが振幅を現している。従って、ピーク電圧信号Ｓ２４ａを基準に、信号Ｓ２３ａを折り返した差分信号Ｓ２５ａのピーク電位が振幅を現している。
【００２６】
一方、振幅検出回路３４では、リファレンス信号Ｓ３２について、前述した被検出信号Ｓ２０についての振幅検出回路３３における処理と同じ処理が行われ、振幅検出信号Ｓ２６ｂがオペアンプ２７の＋端子に出力される。
そして、オペアンプ２７において、振幅検出信号２６ａと振幅検出信号Ｓ２６ｂとの差分電圧に相当する振幅検出信号Ｓ３１が出力される。
【００２７】
第４実施形態
以下、上述した本実施形態の振幅検出回路を組み込んだイコライザー（等化回路）について説明する。
図５は、本実施形態のイコライザー５１の構成図である。
図５に示すように、イコライザー５１は、ＨＥＡ（High Emphasis Amp)７０、信号検出回路５７、ＡＧＣ(Automatic Gain Control)として機能する振幅検出回路３１、ＱＦＢ(Quantization Feed-back Comparator) および増幅器６２を備えている。
イコライザー５１は、例えば、受信機内に設けられ、銅線のモニタケーブルを介して、Ｒ，Ｇ，Ｂの映像信号ＩＮを入力して、量子化フィードバック信号ＯＵＴおよびシリアルデータＳＤを出力する。
【００２８】
ＨＥＡ７０は、３ポールのＨＰＦ(High Pass Filter)５２、リニアアンプ５３、増幅回路５４および重畳回路５５を備えている。
ＨＥＡ７０では、入力された映像信号ＩＮの高域成分がＨＰＦ５２で抽出され、この高域成分が増幅回路５４にて増幅されて信号Ｓ５４として重畳回路５５に出力される。このとき、増幅回路５４における増幅率は、振幅検出回路３１からの増幅率制御信号としての振幅検出信号Ｓ３１によって決定される。これにより、信号Ｓ５４のゲインが自動的に調整される。
また、映像信号ＩＮは、リニアアンプ５３にて線形（リニア）に増幅され、信号Ｓ５３として重畳回路５５に出力される。
重畳回路５５では、信号Ｓ５４と信号Ｓ５３とが重畳され、その重畳結果である重畳信号Ｓ５５が、振幅検出回路３１の振幅検出回路３３およびＱＦＢ６１に出力される。これにより、ケーブル減衰で失われた高周波成分が補償される。
【００２９】
ＱＦＢ６１は、ＤＣセンターではなく、振幅センターを基準に動作するコンパレータであり、重畳信号Ｓ５５を所定の基準値と比較して、量子化フィードバック信号ＯＵＴを生成する。量子化フィードバック信号ＯＵＴは、銅線での伝送で歪んだ信号を補償して識別したデジタル信号として用いられる。
すなわち、重畳信号Ｓ５５のデューティ比が小さい場合には、図６に示す波形における＋領域の面積Ｓ+ と−領域の面積Ｓ- とが一致する位置がＤＣセンター（Ｖ＝０）となるが、ＱＦＢ６１では、波形の振幅の中心電位である振幅センターＶ1 をスレシホールドとする。
【００３０】
振幅検出回路３１は、前述した図３および図４に示す回路であり、重畳信号Ｓ５５および増幅器６２を介してリファレンス信号Ｓ３２を入力し、振幅検出信号Ｓ３１を生成する。この振幅検出信号Ｓ３１は、増幅回路５４および信号検出回路５７に出力される。
【００３１】
信号検出回路５７は、振幅検出回路３１の出力が所望の値以上であることを検出し、信号検出出力ＳＤを生成する。
【００３２】
イコライザー５１によれば、振幅検出回路３１において高精度な振幅検出が行われるため、高精度な、量子化フィードバック信号ＯＵＴおよび信号検出出力ＳＤを生成できる。
【００３３】
本発明は、上述した実施形態には限定されない。
例えば、図１に示す振幅検出回路２１は、図３に示す回路構成の他に、同様の機能を持つその他の回路で実現可能である。
また、振幅検出回路２１は、図３に示すイコライザー５１の他に、例えば、ＡＧＣなどに組み込まれることも可能である。
【００３４】
【発明の効果】
以上説明したように、本発明の振幅検出回路によれば、被検出信号の振幅を適切に検出できる。
また、本発明の等化回路によれば、減衰した入力信号を高精度に補償できる。
【図面の簡単な説明】
【図１】図１は、本発明の第１実施形態の振幅検出回路の構成図である。
【図２】図２は、図１に示す振幅検出回路の各信号の波形図である。
【図３】図３は、本発明の第２実施形態の振幅検出回路の構成図である。
【図４】図４は、図３に示す振幅検出回路の具体的な回路図である。
【図５】図５は、本発明の第４実施形態のイコライザーの構成図である。
【図６】図６は、ＤＣセンターおよび振幅センターを基準として比較を行うコンパレータを説明するための図である。
【図７】図７は、受信機に設けられた従来の振幅検出回路の構成図である。
【図８】図８は、図７に示す振幅検出回路の各信号の波形図である。
【図９】図９は、受信機に設けられた従来のその他の振幅検出回路の構成図である。
【図１０】図１０は、図９に示す振幅検出回路の各信号の波形図である。
【符号の説明】
２１，３１…振幅検出回路、２２…キャパシタ、２３，２３ａ，２３ｂ…増幅器、２４，２４ａ，２４ｂ，２６，２６ａ，２６ｂ…ピークホールド回路、２５，２５ａ，２５ｂ，２７…オペアンプ、５１…イコライザー
【発明が属する技術分野】
本発明は、振幅検出回路および等化回路（イコライザー）に関する。
【０００２】
【従来の技術】
例えば、Ｒ（赤），Ｇ（緑），Ｂ（青）の映像信号を、銅線のモニタケーブルを介して伝送したときに、伝送先の受信機において、映像信号の振幅を検出して、当該検出結果に基づいて、振幅が減衰した信号を増幅して復元している。
【０００３】
図７は、受信機に設けられた従来の振幅検出回路１の構成図である。
図７に示すように、振幅検出回路１は、キャパシタ２、全波整流回路３およびピークホールド回路４を備えている。
振幅検出回路１では、モニタケーブルを介して伝送された映像信号Ｓ０のＤＣ成分がキャパシタ２で除去され、図８に示す映像信号Ｓ０のＡＣ成分Ｓ２が全波整流回路３に出力される。全波整流回路３では、ＡＣ成分Ｓ２が全波整流され、図８に示す信号Ｓ３として出力される。ピークホールド回路４では、信号Ｓ３のピーク電圧が検出され、そのピーク電圧を保持する振幅検出信号Ｓ１が出力される。
【０００４】
図９は、受信機に設けられた従来のその他の振幅検出回路１１の構成図である。
図９に示すように、振幅検出回路１１は、キャパシタ２、正のピークホールド回路１３、負のピークホールド回路１４およびオペアンプ１５を備えている。
振幅検出回路１１では、モニタケーブルを介して伝送された映像信号Ｓ０のＤＣ成分がキャパシタ２で除去され、図１０に示す映像信号Ｓ０のＡＣ成分Ｓ２が正のピークホールド回路１３および負のピークホールド回路１４に出力される。正のピークホールド回路１３では、ＡＣ成分Ｓ２の正のピーク電圧が検出され、図１０に示すように、そのピーク電圧を保持する信号Ｓ１３が出力される。また、負のピークホールド回路１４では、ＡＣ成分Ｓ２の負のピーク電圧が検出され、図１０に示すように、そのピーク電圧を保持する信号Ｓ１４が出力される。
オペアンプ１５では、信号Ｓ１４と信号Ｓ１３との差分電圧が検出され、その差分電圧が振幅検出信号Ｓ１１として出力される。
振幅検出回路１１によれば、理論的には、映像信号Ｓ０のＡＣ成分Ｓ２のＰ−Ｐ振幅を正しく検出できる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した図７に示す振幅検出回路１では、映像信号Ｓ０のデューティ(duty)比が０．５からずれていると、図８に示すように、振幅検出信号Ｓ１は、ＡＣ成分Ｓ２のＰ−Ｐ振幅の半分にはならず、測定結果に誤差が生じてしまう。そのため、映像信号Ｓ０の減衰した振幅を適切に増幅して復元できない。
【０００６】
また、上述した図９に示す振幅検出回路１１では、理論的には、映像信号Ｓ０のＡＣ成分Ｓ２のＰ−Ｐ振幅を正しく検出できるが、実際の回路では、正のピークホールド回路１３と負のピークホールド回路１４との特性が正確に対称にはならないため、同様に、振幅検出信号Ｓ１１に誤差が生じてしまう。
【０００７】
本発明は上述した従来技術の問題点に鑑みてなされ、例えば、映像信号の振幅を適切に検出できる振幅検出回路および等化回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上述した従来技術の問題点を解決し、上述した目的を達成するために、本発明の振幅検出回路は、リファレンス信号の振幅を基準として被検出信号の振幅を検出可能な振幅検出回路であって、前記被検出信号のピーク電圧を保持する第１のピーク電圧信号を生成する第１のピークホールド手段と、前記第１のピーク電圧信号と前記被検出信号との第１の差分信号を生成する第１の差分信号生成手段と、前記第１の差分信号のピーク電圧を保持した第１の振幅検出信号を生成する第２のピークホールド手段と、前記被検出信号と周波数および振幅が略同じリファレンス信号のピーク電圧を保持する第３のピーク電圧信号を生成する第３のピークホールド手段と、前記第３のピーク電圧信号と前記リファレンス信号との第２の差分信号を生成する第２の差分信号生成手段と、前記第２の差分信号のピーク電圧を保持した第２の振幅検出信号を生成する第４のピークホールド手段と、前記第１の振幅検出信号と前記第２の振幅検出信号との差分に応じた第３の振幅検出信号を生成し、当該第３の振幅検出信号を出力する第３の差分信号生成手段とを有し、前記第１のピークホールド手段と前記第３のピークホールド手段、前記第１の差分信号生成手段と前記第２の差分信号生成手段、および前記第２のピークホールド手段と前記第４のピークホールド手段は、それぞれ同じ構成を有する。
【００１０】
本発明の振幅検出回路では、第１のピーク電圧信号の波形は、入力信号のデューティ比が変動してＤＣオフセットが変動しても、入力信号のピーク値に追従する。従って、差分信号生成手段において、第１のピーク電圧信号と入力信号との差分を求めることで、第１のピーク電圧信号を基準とした入力信号の電位を示す差分信号を求めることができる。ここで、差分信号では、ＤＣオフセットはキャンセルされている。これにより、差分信号のピークホールド波形を持つ振幅検出信号は、入力信号の振幅がゼロのときの振幅検出信号の出力電位を基準とした、入力信号の振幅を正確に現したものになる。
【００１１】
また、本発明の等化回路は、入力信号の高域成分を抽出して第１の信号を生成するフィルタ手段と、増幅率制御信号に基づいて、前記第１の信号を増幅して第２の信号を生成する第１の増幅手段と、前記入力信号を増幅して第３の信号を生成する第２の増幅手段と、前記第２の信号と前記第３の信号とを重畳して第４の信号を生成する重畳手段と、前記第４の信号の振幅を検出し、当該検出した振幅に基づいて、前記増幅率制御信号を生成する振幅検出手段とを有する等化回路であって、前記振幅検出手段は、前記第４の信号のピーク電圧を保持する第１のピーク電圧信号を生成する第１のピークホールド手段と、前記第１のピーク電圧信号と前記第４の信号との第１の差分信号を生成する第１の差分信号生成手段と、前記第１の差分信号のピーク電圧を保持した第１の振幅検出信号を生成する第２のピークホールド手段と、前記被検出信号と周波数および振幅が略同じリファレンス信号のピーク電圧を保持する第３のピーク電圧信号を生成する第３のピークホールド手段と、前記第３のピーク電圧信号と前記リファレンス信号との第２の差分信号を生成する第２の差分信号生成手段と、前記第２の差分信号のピーク電圧を保持した第２の振幅検出信号を生成する第４のピークホールド手段と、前記第１の振幅検出信号と前記第２の振幅検出信号との差分に応じた第３の振幅検出信号を前記増幅率制御信号として生成し、当該生成した増幅率制御信号を前記第１の増幅手段に出力する第３の差分信号生成手段とを有し、前記第１のピークホールド手段と前記第３のピークホールド手段、前記第１の差分信号生成手段と前記第２の差分信号生成手段、および前記第２のピークホールド手段と前記第４のピークホールド手段は、それぞれ同じ構成を有する。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態に係わる振幅検出回路および等化回路について説明する。
第１実施形態
図１は、本実施形態の振幅検出回路２１の構成図である。
図１に示すように、振幅検出回路２１は、キャパシタ２２、増幅器２３、第１のピークホールド手段としてのピークホールド回路２４、差分信号生成手段としてのオペアンプ２５および第２のピークホールド手段としてのピークホールド回路２６を備えている。
振幅検出回路２１では、キャパシタ２２の一端から被検出信号Ｓ２０が入力され、他端が増幅器２３の入力端子に接続されている。増幅器２３の出力端子は、オペアンプ２５の−端子およびピークホールド回路２４の入力端子に接続されている。ピークホールド回路２４の出力端子は、オペアンプ２５の＋端子に接続されている。オペアンプ２５の出力端子は、ピークホールド回路２６の入力端子に接続されている。ピークホールド回路２６の出力端子からは振幅検出信号Ｓ２１が出力される。
【００１３】
振幅検出回路２１では、被検出信号Ｓ２０のＡＣ成分Ｓ２２が増幅器２３で増幅され、図２（Ａ）に示す波形の信号Ｓ２３としてオペアンプ２５の−端子およびピークホールド回路２４の入力端子に出力される。
そして、ピークホールド回路２４から、信号Ｓ２３のピークホールド波形を持つ図２（Ａ）に示すピーク電圧信号Ｓ２４が、オペアンプ２５の＋端子に出力される。
次に、ピーク電圧信号Ｓ２４と信号Ｓ２３との差分電圧に応じた図２（Ｂ）に示す波形を持つ差分信号Ｓ２５が、オペアンプ２５の出力端子からピークホールド回路２６の入力端子に出力される。
そして、ピークホールド回路２６から、差分信号Ｓ２５のピークホールド波形を持つ図２（Ｂ）に示すピーク電圧信号Ｓ２１が出力される。
【００１４】
振幅検出回路２１は、ピーク電圧信号Ｓ２４の波形は、信号Ｓ２３のデューティ比が変動してＤＣオフセットが変動しても、信号２３のピーク値に追従する。従って、オペアンプ２５において、ピーク電圧信号Ｓ２４と信号Ｓ２３との差分を求めることで、ピーク電圧信号Ｓ２４を基準とした信号Ｓ２３の電位を示す差分信号Ｓ２５を求めることができる。ここで、差分信号Ｓ２５では、ＤＣオフセットはキャンセルされている。これにより、差分信号Ｓ２５のピークホールド波形を持つ振幅検出信号Ｓ２１は、信号Ｓ２３の振幅がゼロのときの振幅検出信号Ｓ２１の出力電位（図２（Ａ），（Ｂ）に示す「０」）を基準とした、信号Ｓ２３の振幅を正確に現したものになる。
【００１５】
第２実施形態
ところで、上述した図１に示す振幅検出回路２１では、信号Ｓ２３のピーク電圧とピーク電圧信号２４、および、信号２５のピーク電圧と振幅検出信号２１とは、増幅器とピークホールドの出力の非対称性やピークホールドの応答周波数限界などの理由で、僅かにずれる。このずれは、被検出信号Ｓ２０の周期が高速な場合には顕著になり、振幅測定精度が低下してしまうことがある。
本実施形態の振幅検出回路は、このような信号間でのピークのずれによる影響を低減するものである。
【００１６】
図３は、本実施形態の振幅検出回路３１の構成図である。
図３に示すように、振幅検出回路３３，３４およびオペアンプ２７を備えている。
振幅検出回路３１では、被検出信号Ｓ２０が振幅検出回路３３に入力され、振幅検出回路３３から振幅検出信号Ｓ２６ａがオペアンプ２７の＋端子に入力される。また、リファレンス信号Ｓ３２が振幅検出回路３４に入力され、振幅検出回路３４から振幅検出信号Ｓ２６ｂがオペアンプ２７の−端子に入力される。
ここで、リファレンス信号Ｓ３２は、被検出信号Ｓ２０と略同じ周波数と、被検出信号Ｓ２０に期待される振幅と略同じ振幅を持つ信号である。
そして、オペアンプ２７において、振幅検出信号２６ａと振幅検出信号Ｓ２６ｂとの差分電圧に相当する振幅検出信号Ｓ３１が出力される。
【００１７】
ここで、振幅検出回路３３は、前述した図１に示す振幅検出回路２１と同じ構成をしている。また、振幅検出回路３４は、キャパシタ２２を備えていない点を除いて、前述した図１に示す振幅検出回路２１と同じ構成をしている。
すなわち、図３に示す増幅器２３ａ，２３ｂは、図１に示す増幅器２３と同じである。また、ピークホールド回路２４ａ，２４ｂは、図１に示すピークホールド回路２４と同じである。また、オペアンプ２５ａ，２５ｂは、図１に示すオペアンプ２５と同じである。また、ピークホールド回路２６ａ，２６ｂは、図１に示すピークホールド回路２６と同じである。
【００１８】
振幅検出回路３１では、被検出信号Ｓ２０が高周波数の信号である場合に、前述したようなピークホールド回路の入出力信号相互間でのピークのずれによる影響が、振幅検出信号Ｓ２６ａ，Ｓ２６ｂの双方に同様に現れる。従って、振幅検出信号Ｓ２６ａとＳ２６ｂとをオペアンプ２７で差動増幅することで、リファレンス信号Ｓ３２の振幅を基準として被検出信号Ｓ２０の振幅を精度良く検出できる。
【００１９】
第３実施形態
図４は、前述した図３に示す振幅検出回路３１の具体的な回路図である。
図４に示すように、振幅検出回路３３の増幅器２３ａは、ｎｐｎ型のトランジスタＱ1 ，Ｑ2 、抵抗Ｒ1 ，Ｒ2 ，Ｒ3 および定電流源Ｉ1 ，Ｉ2 によって構成される。
トランジスタＱ2 のベースにはトランジスタＱ1 のバイアスと同じ定電位、たとえばＶｃｃ／２やトランジスタＱ1 の信号とバイアスが同じで信号極性が逆の差動信号が印加される。トランジスタＱ1 ，Ｑ2 のコレクタは、それぞれ抵抗Ｒ1 ，Ｒ2 を介して、電源ライン４０に接続されている。電源ライン４０は、電源電位Ｖｃｃに保持されている。
トランジスタＱ1 のベースには、キャパシタ２２を介して、被検出信号Ｓ２０が印加される。
また、トランジスタＱ2 のコレクタは、さらに、トランジスタＱ3 のベースに接続されている。トランジスタＱ3 のコレクタは電源ライン４０に接続され、エミッタは定電流源Ｉ3 を介して接地されている。トランジスタＱ3 のエミッタは、さらに、トランジスタＱ6 のベースに接続されている。
【００２０】
ピークホールド回路２４ａは、トランジスタＱ4 ，キャパシタＣ1 および定電流源Ｉ4 によって構成される。
トランジスタＱ4 のコレクタは電源ライン４０に接続され、ベースはトランジスタＱ2 のコレクタに接続され、エミッタが定電流源Ｉ4 を介して接地されている。キャパシタＣ1 の一端は電源ライン４０に接続され、他端はトランジスタＱ4 のエミッタおよびトランジスタＱ5 のベースに接続されている。
【００２１】
オペアンプ２５ａは、トランジスタＱ5 ，Ｑ6 、抵抗Ｒ4 ，Ｒ5 および定電流源Ｉ5 によって構成される。
トランジスタＱ6 のコレクタは電源ライン４０に接続され、エミッタは抵抗Ｒ4 を介してトランジスタＱ5 のエミッタに接続されている。トランジスタＱ6 のエミッタは、定電流源Ｉ5 を介して、接地されている。トランジスタＱ6 のベースには、トランジスタＱ3 を介して、信号Ｓ２３が印加される。また、トランジスタＱ5 のコレクタは、抵抗Ｒ5 を介して、電源ライン４０に接続されている。
【００２２】
ピークホールド回路２６ａは、トランジスタＱ7 、キャパシタＣ2 および定電流源Ｉ6 によって構成される。
トランジスタＱ7 のベースはトランジスタＱ5 のコレクタに接続され、コレクタは電源ライン４０に接続され、ベースは定電流源Ｉ6 を介して接地されている。キャパシタＣ2 の一端は電源ライン４０に接続され、他端はトランジスタＱ7 のエミッタおよびオペアンプ２７の−端子に接続されている。
【００２３】
なお、図４において、抵抗Ｒ1 ，Ｒ2 ，Ｒ3 の抵抗値は、１ｋオームである。抵抗Ｒ4 ，Ｒ5 の抵抗値は、２ｋオームである。定電流源Ｉ1 ，Ｉ2 ，Ｉ3 は、２５０μＡの定電流を出力する。定電流源Ｉ4 ，Ｉ6 は、４μＡの定電流を出力する。定電流源Ｉ5 は、５００μＡの定電流を出力する。
また、振幅検出回路３４は、キャパシタ２２を備えていない点を除いて、図３に示す振幅検出回路３３と同じ回路構成をしている。
【００２４】
図４に示す振幅検出回路３１の振幅検出回路３３では、被検出信号Ｓ２０のＤＣ成分がキャパシタ２２で除去され、被検出信号Ｓ２０のＡＣ成分Ｓ２２がトランジスタＱ1 のベースに印加され、ＡＣ成分Ｓ２２が増幅され、信号Ｓ２３ａとして、トランジスタＱ3 ，Ｑ4 のベースに印加される。
信号Ｓ２３ａのピーク電位は、ピークホールド回路２４ａのキャパシタＣ1 の蓄積電荷に応じたピーク電圧信号Ｓ２４ａとしてトランジスタＱ5 のベースに印加される。
信号Ｓ２３ａは、トランジスタＱ3 のエミッタからトランジスタＱ6 のベースに印加される。
【００２５】
そして、オペアンプ２５ａによって、信号２３ａのピーク電位を示すピーク電圧信号Ｓ２４ａと、信号Ｓ２３ａとが差動増幅され、その差動増幅信号である差分信号Ｓ２５ａがトランジスタＱ7 のベースに印加される。
そして、差分信号Ｓ２５ａのピーク電位は、ピークホールド回路２６ａのキャパシタＣ2 の蓄積電荷に応じた振幅検出信号Ｓ２６ａとしてオペアンプ２７の−端子に出力される。
すなわち、信号Ｓ２３ａのＤＣバランスがとれていないとき、ベースラインが変動しており、信号Ｓ２３ａのピークを示すピーク電圧信号Ｓ２４ａの絶対値は、信号Ｓ２３ａの振幅を現していない。このとき、信号Ｓ２３ａの波形の底の電位からピーク電圧信号Ｓ２４ａの電位までが振幅を現している。従って、ピーク電圧信号Ｓ２４ａを基準に、信号Ｓ２３ａを折り返した差分信号Ｓ２５ａのピーク電位が振幅を現している。
【００２６】
一方、振幅検出回路３４では、リファレンス信号Ｓ３２について、前述した被検出信号Ｓ２０についての振幅検出回路３３における処理と同じ処理が行われ、振幅検出信号Ｓ２６ｂがオペアンプ２７の＋端子に出力される。
そして、オペアンプ２７において、振幅検出信号２６ａと振幅検出信号Ｓ２６ｂとの差分電圧に相当する振幅検出信号Ｓ３１が出力される。
【００２７】
第４実施形態
以下、上述した本実施形態の振幅検出回路を組み込んだイコライザー（等化回路）について説明する。
図５は、本実施形態のイコライザー５１の構成図である。
図５に示すように、イコライザー５１は、ＨＥＡ（High Emphasis Amp)７０、信号検出回路５７、ＡＧＣ(Automatic Gain Control)として機能する振幅検出回路３１、ＱＦＢ(Quantization Feed-back Comparator) および増幅器６２を備えている。
イコライザー５１は、例えば、受信機内に設けられ、銅線のモニタケーブルを介して、Ｒ，Ｇ，Ｂの映像信号ＩＮを入力して、量子化フィードバック信号ＯＵＴおよびシリアルデータＳＤを出力する。
【００２８】
ＨＥＡ７０は、３ポールのＨＰＦ(High Pass Filter)５２、リニアアンプ５３、増幅回路５４および重畳回路５５を備えている。
ＨＥＡ７０では、入力された映像信号ＩＮの高域成分がＨＰＦ５２で抽出され、この高域成分が増幅回路５４にて増幅されて信号Ｓ５４として重畳回路５５に出力される。このとき、増幅回路５４における増幅率は、振幅検出回路３１からの増幅率制御信号としての振幅検出信号Ｓ３１によって決定される。これにより、信号Ｓ５４のゲインが自動的に調整される。
また、映像信号ＩＮは、リニアアンプ５３にて線形（リニア）に増幅され、信号Ｓ５３として重畳回路５５に出力される。
重畳回路５５では、信号Ｓ５４と信号Ｓ５３とが重畳され、その重畳結果である重畳信号Ｓ５５が、振幅検出回路３１の振幅検出回路３３およびＱＦＢ６１に出力される。これにより、ケーブル減衰で失われた高周波成分が補償される。
【００２９】
ＱＦＢ６１は、ＤＣセンターではなく、振幅センターを基準に動作するコンパレータであり、重畳信号Ｓ５５を所定の基準値と比較して、量子化フィードバック信号ＯＵＴを生成する。量子化フィードバック信号ＯＵＴは、銅線での伝送で歪んだ信号を補償して識別したデジタル信号として用いられる。
すなわち、重畳信号Ｓ５５のデューティ比が小さい場合には、図６に示す波形における＋領域の面積Ｓ+ と−領域の面積Ｓ- とが一致する位置がＤＣセンター（Ｖ＝０）となるが、ＱＦＢ６１では、波形の振幅の中心電位である振幅センターＶ1 をスレシホールドとする。
【００３０】
振幅検出回路３１は、前述した図３および図４に示す回路であり、重畳信号Ｓ５５および増幅器６２を介してリファレンス信号Ｓ３２を入力し、振幅検出信号Ｓ３１を生成する。この振幅検出信号Ｓ３１は、増幅回路５４および信号検出回路５７に出力される。
【００３１】
信号検出回路５７は、振幅検出回路３１の出力が所望の値以上であることを検出し、信号検出出力ＳＤを生成する。
【００３２】
イコライザー５１によれば、振幅検出回路３１において高精度な振幅検出が行われるため、高精度な、量子化フィードバック信号ＯＵＴおよび信号検出出力ＳＤを生成できる。
【００３３】
本発明は、上述した実施形態には限定されない。
例えば、図１に示す振幅検出回路２１は、図３に示す回路構成の他に、同様の機能を持つその他の回路で実現可能である。
また、振幅検出回路２１は、図３に示すイコライザー５１の他に、例えば、ＡＧＣなどに組み込まれることも可能である。
【００３４】
【発明の効果】
以上説明したように、本発明の振幅検出回路によれば、被検出信号の振幅を適切に検出できる。
また、本発明の等化回路によれば、減衰した入力信号を高精度に補償できる。
【図面の簡単な説明】
【図１】図１は、本発明の第１実施形態の振幅検出回路の構成図である。
【図２】図２は、図１に示す振幅検出回路の各信号の波形図である。
【図３】図３は、本発明の第２実施形態の振幅検出回路の構成図である。
【図４】図４は、図３に示す振幅検出回路の具体的な回路図である。
【図５】図５は、本発明の第４実施形態のイコライザーの構成図である。
【図６】図６は、ＤＣセンターおよび振幅センターを基準として比較を行うコンパレータを説明するための図である。
【図７】図７は、受信機に設けられた従来の振幅検出回路の構成図である。
【図８】図８は、図７に示す振幅検出回路の各信号の波形図である。
【図９】図９は、受信機に設けられた従来のその他の振幅検出回路の構成図である。
【図１０】図１０は、図９に示す振幅検出回路の各信号の波形図である。
【符号の説明】
２１，３１…振幅検出回路、２２…キャパシタ、２３，２３ａ，２３ｂ…増幅器、２４，２４ａ，２４ｂ，２６，２６ａ，２６ｂ…ピークホールド回路、２５，２５ａ，２５ｂ，２７…オペアンプ、５１…イコライザー
Claims (5)
- リファレンス信号の振幅を基準として被検出信号の振幅を検出可能な振幅検出回路であって、
前記被検出信号のピーク電圧を保持する第１のピーク電圧信号を生成する第１のピークホールド手段と、
前記第１のピーク電圧信号と前記被検出信号との第１の差分信号を生成する第１の差分信号生成手段と、
前記第１の差分信号のピーク電圧を保持した第１の振幅検出信号を生成する第２のピークホールド手段と、
前記被検出信号と周波数および振幅が略同じリファレンス信号のピーク電圧を保持する第３のピーク電圧信号を生成する第３のピークホールド手段と、
前記第３のピーク電圧信号と前記リファレンス信号との第２の差分信号を生成する第２の差分信号生成手段と、
前記第２の差分信号のピーク電圧を保持した第２の振幅検出信号を生成する第４のピークホールド手段と、
前記第１の振幅検出信号と前記第２の振幅検出信号との差分に応じた第３の振幅検出信号を生成し、当該第３の振幅検出信号を出力する第３の差分信号生成手段と
を有し、
前記第１のピークホールド手段と前記第３のピークホールド手段、前記第１の差分信号生成手段と前記第２の差分信号生成手段、および前記第２のピークホールド手段と前記第４のピークホールド手段は、それぞれ同じ構成を有する
振幅検出回路。 - 前記第１のピークホールド手段および前記第１の差分信号生成手段に入力される前記被検出信号からＤＣ成分を除去するキャパシタ
をさらに有する請求項１に記載の振幅検出回路。 - 入力信号の高域成分を抽出して第１の信号を生成するフィルタ手段と、
増幅率制御信号に基づいて、前記第１の信号を増幅して第２の信号を生成する第１の増幅手段と、
前記入力信号を増幅して第３の信号を生成する第２の増幅手段と、
前記第２の信号と前記第３の信号とを重畳して第４の信号を生成する重畳手段と、
前記第４の信号の振幅を検出し、当該検出した振幅に基づいて、前記増幅率制御信号を生成する振幅検出手段と
を有する等化回路であって、
前記振幅検出手段は、
前記第４の信号のピーク電圧を保持する第１のピーク電圧信号を生成する第１のピークホールド手段と、
前記第１のピーク電圧信号と前記第４の信号との第１の差分信号を生成する第１の差分信号生成手段と、
前記第１の差分信号のピーク電圧を保持した第１の振幅検出信号を生成する第２のピークホールド手段と、
前記被検出信号と周波数および振幅が略同じリファレンス信号のピーク電圧を保持する第３のピーク電圧信号を生成する第３のピークホールド手段と、
前記第３のピーク電圧信号と前記リファレンス信号との第２の差分信号を生成する第２の差分信号生成手段と、
前記第２の差分信号のピーク電圧を保持した第２の振幅検出信号を生成する第４のピークホールド手段と、
前記第１の振幅検出信号と前記第２の振幅検出信号との差分に応じた第３の振幅検出信号を前記増幅率制御信号として生成し、当該生成した増幅率制御信号を前記第１の増幅手段に出力する第３の差分信号生成手段と
を有し、
前記第１のピークホールド手段と前記第３のピークホールド手段、前記第１の差分信号生成手段と前記第２の差分信号生成手段、および前記第２のピークホールド手段と前記第４のピークホールド手段は、それぞれ同じ構成を有する
等化回路。 - 前記第１のピークホールド手段および前記第１の差分信号生成手段に入力される前記第４の信号からＤＣ成分を除去するキャパシタ
をさらに有する請求項３に記載の等化回路。 - 前記入力信号は、Ｒ，Ｇ，Ｂの映像信号である
請求項３または４に記載の等化回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27710197A JP4103157B2 (ja) | 1997-10-09 | 1997-10-09 | 振幅検出回路および等化回路 |
| US09/182,518 US6335948B1 (en) | 1997-10-09 | 1998-10-30 | Amplitude detector and equalizer |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27710197A JP4103157B2 (ja) | 1997-10-09 | 1997-10-09 | 振幅検出回路および等化回路 |
| US09/182,518 US6335948B1 (en) | 1997-10-09 | 1998-10-30 | Amplitude detector and equalizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11122041A JPH11122041A (ja) | 1999-04-30 |
| JP4103157B2 true JP4103157B2 (ja) | 2008-06-18 |
Family
ID=26552259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27710197A Expired - Fee Related JP4103157B2 (ja) | 1997-10-09 | 1997-10-09 | 振幅検出回路および等化回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6335948B1 (ja) |
| JP (1) | JP4103157B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3737058B2 (ja) * | 2002-03-12 | 2006-01-18 | 沖電気工業株式会社 | アナログ加減算回路、主増幅器、レベル識別回路、光受信回路、光送信回路、自動利得制御増幅回路、自動周波数特性補償増幅回路、及び発光制御回路 |
| JP2009033627A (ja) * | 2007-07-30 | 2009-02-12 | Fujikura Ltd | 光バースト信号受信装置及び光バースト信号受信装置の信号処理方法 |
| CN102916585B (zh) * | 2011-08-05 | 2014-07-16 | 美芯晟科技（北京）有限公司 | 一种反激式变换器中的采样保持电路 |
| CN107884660B (zh) * | 2017-10-17 | 2020-08-11 | 天津航空机电有限公司 | 航空交直流配电***差动信号采集与故障检测电路 |
| US10554200B2 (en) * | 2018-06-28 | 2020-02-04 | Texas Instruments Incorporated | Peak detection methods, apparatus, and circuits |
| JP2021069183A (ja) * | 2019-10-23 | 2021-04-30 | 株式会社東芝 | リンギング検出回路及び電力変換器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3302826B2 (ja) * | 1994-05-20 | 2002-07-15 | 三菱電機株式会社 | センサ駆動回路 |
| JPH0877503A (ja) * | 1994-08-31 | 1996-03-22 | Aiwa Co Ltd | ピーク検出回路およびそれを使用した記録媒体再生装置 |
| US5952883A (en) * | 1996-10-25 | 1999-09-14 | Nec Corporation | Circuit arrangement for amplifying an electrical signal converted from an optical signal |
| JPH10190385A (ja) * | 1996-12-27 | 1998-07-21 | Matsushita Electric Ind Co Ltd | 増幅回路ユニットおよび増幅回路 |
-
1997
- 1997-10-09 JP JP27710197A patent/JP4103157B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-30 US US09/182,518 patent/US6335948B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11122041A (ja) | 1999-04-30 |
| US6335948B1 (en) | 2002-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08237047A (ja) | 差動振幅検出回路および方法 | |
| JPS6012826B2 (ja) | 受信回路 | |
| JP4103157B2 (ja) | 振幅検出回路および等化回路 | |
| JP2543177B2 (ja) | クランプ装置と自動利得制御装置 | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| US6232842B1 (en) | Amplifying circuit and optical receiver comprising the same | |
| JPH0683264B2 (ja) | 光受信回路 | |
| EP0921635B1 (en) | Power amplifier device | |
| JP2001523373A (ja) | 磁気記録担体から情報を読み出す装置 | |
| JP4206517B2 (ja) | 受信装置および受信方法 | |
| JPH0793540B2 (ja) | 光受信器 | |
| US4318050A (en) | AM Detecting circuit | |
| JP3179838B2 (ja) | ノイズ検出回路 | |
| JP3270221B2 (ja) | 光信号受信回路 | |
| JPS5912837Y2 (ja) | 光信号受信装置 | |
| JP3460932B2 (ja) | 絶対値回路 | |
| JPS59221026A (ja) | デジタル信号受信回路 | |
| JPS58213568A (ja) | ビデオ・クランプ補正回路 | |
| KR100271590B1 (ko) | 차동 증폭 장치 | |
| US20030128060A1 (en) | Pulse width detection circuit | |
| JP2005039568A (ja) | 信号検出機能付き増幅回路 | |
| WO2004068702A1 (ja) | 前置増幅回路及びそれを用いた光受信器 | |
| JPS641785Y2 (ja) | ||
| JPH08125697A (ja) | Ａｓｋ変調における復調回路 | |
| JP2001267854A (ja) | 光受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080317 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |