JP4206517B2 - 受信装置および受信方法 - Google Patents

受信装置および受信方法 Download PDF

Info

Publication number
JP4206517B2
JP4206517B2 JP18706598A JP18706598A JP4206517B2 JP 4206517 B2 JP4206517 B2 JP 4206517B2 JP 18706598 A JP18706598 A JP 18706598A JP 18706598 A JP18706598 A JP 18706598A JP 4206517 B2 JP4206517 B2 JP 4206517B2
Authority
JP
Japan
Prior art keywords
voltage
signal
cell
inter
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18706598A
Other languages
English (en)
Other versions
JP2000022765A (ja
Inventor
正道 野上
邦明 本島
清智 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP18706598A priority Critical patent/JP4206517B2/ja
Publication of JP2000022765A publication Critical patent/JP2000022765A/ja
Application granted granted Critical
Publication of JP4206517B2 publication Critical patent/JP4206517B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)
  • Optical Communication System (AREA)
  • Manipulation Of Pulses (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ディジタル光受信方式に関わり、特に電力の異なるバースト状の光信号を受信する場合に消光比によりセル内の0レベルが異なっても正常な光OFF DCレベルの再生が可能な自動閾値制御機能付受信装置(以下ATC機能付受信装置)に関するものである。
【0002】
【従来の技術】
近年画像を中心とした広帯域サ−ビスへの要求の高まりに対応するため、高速伝送の可能な光ファイバ伝送技術が加入者網へ導入されようとしている。光ファイバ伝送技術の加入者網への導入には、加入者側の伝送装置の経済化のみならず、局側装置および光ファイバ線路の経済化が必須である。このような要求から考案された光加入者伝送方式がPDS(Passive Double Star)伝送方式である。PDS伝送方式では、加入者と局は光分岐回路と光ファイバで接続され、加入者から局へ伝送されるデ−タはセルと呼ばれるバ−スト状の光信号にて送出され、光分岐回路で各セルは重ならないように時分割多重された後、局装置で受信される。
【0003】
局装置で受信されるバ−スト光信号を再生するためには各加入者と局の間の光ファイバおよび光分岐回路の挿入損のばらつきで30dB程度のレベル差が生じるため、局の光受信装置には、受信されるバ−ストごとに一定振幅に変換する機能が備わっている。また、受信される各セルは消光比が10dB程度と小さいためセル内の■0■レベルと光OFFレベルに差が発生するため、本機能を正しく動作させるためには各セル間の光OFFレベルを忠実に再生する機能が要求される。
【0004】
従来のこの種のATC機能付受信装置としては、例えば信学技報IDC97−104、P73−80(1997年発行)に示されたものがあり、図8は上記文献に示された従来のATC機能付受信装置の構成を示す図で、図9は動作説明図である。図8において101は受光素子、102は前置増幅器、103はリミッタ増幅器、104は出力バッファ、105はピーク検出回路、106は1/2回路、107は直流フィードバック回路、108はリセット回路である。
【0005】
動作について説明する。図9-S1のような光信号を受光素子101で光電気変換されたあと前置増幅器102で低雑音増幅され図9-S2(a),(b)のような電圧信号に変換され、リミッタ増幅器103とピーク検出回路105に送出する。
ピーク検出回路105は振幅ピーク値(負電圧)に等しい電圧を高速に検出・保持してして図9-S4の実線のような波形を得るが、図9-S3のようなリセット信号により検出・保持した電圧を初期値に復帰させる。一方、直流フィードバック回路107は図9-S5の実線のように前置増幅器102の直流電圧(図9-S5の■0■に対応)に等しい直流フィードバック電圧を生成する。
【0006】
ここで、1/2回路106はピーク検出回路105の出力電圧と直流フィードバック回路107からの直流フィードバック電圧の1/2の電圧を発生し、図9-S6に示す様に波形を閾値としてリミッタ増幅器103に印加する。
この動作により、リミッタ増幅器103は閾値を中心に一定振幅にデータを増幅し、図9-S7に示す識別波形がリミッタ増幅器103の正相出力に得られる。
【0007】
上記の動作は、入力信号光に消光比が無い場合の動作である。しかし、一般には入力信号光に消光比は必ず存在し、しかも消光比が小さいセルが多数存在する場合には直流フィードバック回路107の出力電位は消光比に依存する。
図10はこの場合の動作を示した図であり、S1は前置増幅器102の入力信号、S2(a)はリミッタ増幅器103の入力信号、S2(b)はリミッタ増幅器103の入力信号の拡大波形、S3はリセットパルス波形、S4はピーク検出回路105の出力電圧、S5(a)の実線は直流フィードバック回路107からの直流フィードバック電圧、S5(b)の実線はセル6、7の拡大波形、S6はリミッタ増幅器103へ印加される閾値波形である。
【0008】
消光比の小さなセルが多数存在した場合、直流フィードバック回路107からの直流フィードバック電圧は応答時定数の大きな積分回路で構成されている事および次段回路の吸い込み電流による検出レベルの低下からからセル6以外のセルの■0■レベルに追従する。この動作によりS6に示すリミッタ増幅器103へ印加される閾値波形はセル6に対する■0■レベルに追従できない閾値波形を発生するため、リミッタ再生時の誤りの原因となる。さらに、消光比の小さなセルが全て存在しなくなった場合にセル6の■0■レベルに追従しようとする制御応答が発生し直流フィードバック制御が不安定になる。
【0009】
【発明が解決しようとする課題】
以上のように従来のATC機能付受信装置は、消光比の小さなセルが多数存在した場合、直流フィードバック回路からの直流フィードバック電圧が入力信号の光OFFレベルを正確に発生出来ないと言う問題があった。
【0010】
【課題を解決するための手段】
この発明に係わる受信装置は、入力信号と閾値の差を増幅して正相の信号と逆相の信号を出力する増幅器と、上記入力信号の振幅電圧を検出する振幅検出器と、上記入力信号のセルとセルの間を示すセル間信号および上記増幅器による正相の信号と逆相の信号に基づいて、上記入力信号のセルとセルの間の電圧を検出するセル間電圧検出手段と、上記振幅検出器で検出した振幅電圧と上記セル間電圧検出手段で検出した電圧に基づいて上記閾値を発生する閾値発生器とを備え、上記セル間電圧検出手段は、上記増幅器による逆相の信号を上記セル間信号によりセルとセルの間にピーク検出し、このピーク検出した電圧をセル中に保持して出力するゲート制御ピーク検出回路と、上記増幅器による正相の信号と逆相の信号の平均電圧を検出し、この検出した平均電圧と上記ゲート制御ピーク検出回路の出力電圧との差を増幅する直流フィードバック回路とを有するものである。
【0016】
【発明の実施の形態】
実施の形態1.
図1は本実施の形態によるATC機能付受信装置の構成を示す図であり、図において1は受光素子、2は前置増幅器、3は増幅器、4は振幅検出器、5は閾値発生器、6はゲート制御保持回路、7は直流フィードバック回路である。
次に動作について説明する。受光素子1で光電気変換された入力信号は前置増幅器2で低雑音増幅され、増幅器3でさらに増幅され出力される。増幅器3の逆相入力電圧および閾値発生5出力電圧はそれぞれ振幅検出器4、直流フィードバック回路7により制御される。直流フィードバック回路7では、増幅器3の正相出力Qのローレベルと逆相出力Qバー のハイレベルと(それぞれ光入力信号オフに対応)の差がゼロになるような電圧が発生する。
【0017】
ゲート制御保持回路6ではセル間信号によって直流フィードバック回路7の出力電圧をセルとセルの間(光OFFレベル)のみの電圧を検出し保持を行う。この動作により光OFFレベルのみに増幅器3の逆相入力電圧は追従するため、セル内の消光比に寄らず直流フィードバック制御が行える。セルが入力された場合は振幅検出器4の出力とゲート制御保持回路6の出力により入力振幅の約半分の電圧を閾値発生5により発生し、増幅器3の逆相入力電圧となる。本電圧により入力波形を識別増幅することから、受光電力の小さなセルに対しても正しい閾値電圧発生が行える。
【0018】
図2は本実施の形態1に関わるATC機能付受信装置の各部波形を示す図であり、S1は前置増幅器入力波形、S2(a)は前置増幅器出力波形、S2(b)は前置増幅器出力波形のセル6とセル7の拡大図、S3はセル間信号、S4は振幅検出器出力、S5(a)はゲート制御保持回路出力、S5(b)はゲート制御保持回路出力のセル6とセル7の拡大図、S6は増幅器正相出力および逆相出力、S7は閾値発生器出力である。上述の通り、ゲート制御保持回路によりセルとセルの間(光OFFレベル)のみの電圧を検出し保持を行い、またS6のΔVoが0となるように制御される事から、従来例にて問題となった、消光比の小さなセルが多数存在する場合に、直流フィードバック回路からの直流フィードバック電圧がセル6以外のセルの■0■レベルに追従する動作を抑圧することができ、セル6の識別再生が正しく行える。
なお、上記例ではセルについて説明したが、パケットでも同様である。
また、増幅器はリニアアンプだけでなくリミッタアンプでも同様の特性が得られる。
【0019】
実施の形態2.
図3は本実施の形態によるATC機能付受信装置の構成を示す図である。図3において、8はゲート制御ピーク検出回路、9は保持容量である。他は実施の形態1と同じで説明を省く。
次に、動作について説明する。ゲート制御ピーク検出回路8と保持容量9は、増幅器3の逆相出力の光OFFレベルをセルとセルの間(光OFFレベル)のみピーク検出を行いセル中は保持を行う。直流フィードバック回路は上述のように入力信号の光OFFレベルを追従するように動作するが、本ピーク検出値を比較値として用いることにより実施の形態1と同様の動作を行い、同様の効果を得られる。また、上記例ではセルについて説明したが、パケットでも同様である。
【0020】
実施の形態3.
図4は、図1における振幅検出器4と図3における振幅検出器4の構成を示す図であり、図4において、11はピーク検出回路、12はリセット回路、13はピーク検出容量である。
4は振幅検出回路で、ピーク検出回路11、リセット回路12,ピーク検出容量13から構成される。他は実施の形態1と同じで説明を省く。
上記振幅検出器は、上記入力信号のピークを検出し、保持するピーク検出保持手段と、その保持をセル間信号によりリセット回路がピーク値をリセットする。
以上のように振幅検出器を構成するので、簡単な回路で振幅検出ができる。
【0021】
実施の形態4.
図5は実施の形態2におけるATC機能付受信装置の直流フィードバック回路7の構成を示す図で、図3の直流フィードバック回路7の第1の構成例を示す。
図5において、10は平均値検出器、11は比較器、7は直流フィードバック回路で、平均値検出器10および比較器11から構成される。
次に動作について説明する。平均値検出器10にて増幅器3の正相および逆相出力から平均値電圧(光OFFレベル)を検出する。
ゲート制御ピーク検出回路8と保持容量9によりセルとセルの間(光OFFレベル)のみのピーク検出を行い、比較器11により平均値検出器10とゲート制御ピーク検出回路8の差電圧を増幅する。比較器11の増幅度分、増幅器3の正相、逆相出力の光信号”光OFF”に対応した信号の電位は精度良く安定化できる。
【0022】
実施の形態5.
図6は、実施の形態2におけるATC機能付受信装置の直流フィードバック回路7の第2の構成例を示す。
図6において、14は第1の差動増幅器、15は第2の差動増幅器、16は第1の抵抗器、17は第2の抵抗器、18は第3の差動増幅器である。
動作について説明する。第1の差動増幅器14により増幅器3の正相および逆相出力より逆相信号を増幅する。第2の差動増幅器15の出力の正相と逆相に第1、第2の同値の抵抗を接続することにより増幅器3の正相および逆相出力を入力として平均値電圧を増幅出力する。更に第1の差動増幅器14の逆相出力と、第1、第2の抵抗器の接続点より出力される平均値電圧の差電圧を増幅する事により、上述に示すように第1、第2、第3、の増幅度分、増幅器3の正相、逆相出力の光信号”光OFF”に対応した信号の電位は精度良く安定化できる。
【0023】
実施の形態6.
図7は、本実施の形態によるATC機能付受信装置を構成するゲート制御ピーク検出回路8の構成を示す図である。
図7において、19は信号入力端子、20はセル間信号端子、21は保持電圧出力端子、9は保持容量、23は基準電圧(Vref)端子、24は第1のNPNトランジスタ、25は第2のNPNトランジスタ、26は第3のNPNトランジスタ、26は電流源、28は正電源、29は負電源、30は保持容量のバイアス電圧である。
【0024】
動作について説明する。第2、第3のNPNトランジスタ25、26からなる差動回路は基準電圧23に印加される電圧を閾値電圧として、セル間信号端子20のセル間信号により第2のNPNトランジスタ25がONすることにより電流源27により決まった電流が第1、第2のNPNトランジスタ24、25に流れる。この間、容量9に電荷がチャージされる。セル間信号が基準電圧(Vref)端子23より低くなると第2のNPNトランジスタ25がOFFとなり、第1のNPNトランジスタ24の電流もOFFとなる。この時、セル間信号によりONされた間のみ入力電圧を記憶した容量9は放電する経路が無いことから、入力電圧を効率良く保持する動作を行う。
【0025】
【発明の効果】
以上のように、この発明によれば、セル内の消光比によらず増幅器の出力信号の光OFFレベルを安定化でき、安定な受信信号の再生ができる。
【図面の簡単な説明】
【図1】 実施の形態1によるATC機能付受信装置の構成を示す図である。
【図2】 実施の形態1によるATC機能付受信装置の各部波形を示す図である。
【図3】 実施の形態2によるATC機能付受信装置の構成を示す図である。
【図4】 実施の形態1または2によるATC機能付受信装置の振幅検出器の構成を示す図である。
【図5】 実施の形態2によるATC機能付受信装置の第1の直流フィードバック回路の構成を示す図である。
【図6】 実施の形態2によるATC機能付受信装置の第2の直流フィードバック回路の構成を示す図である。
【図7】 実施の形態2によるATC機能付受信装置のゲート制御ピーク検出回路の構成を示す図である。
【図8】 従来例の構成を示す図である。
【図9】 従来例の各部波形を示す図である。
【図10】 従来例の問題点の各部波形を示す図である。
【符号の説明】
1:受光素子
2:前置増幅器
3:増幅器
4:振幅検出
5:閾値発生
6:ゲート制御保持
7:直流フィードバック回路
8:ゲート制御ピーク検出回路
9:保持容量
10:平均値検出器
11:比較器
12:リセット回路
13:ピーク検出容量
14:第1の差動増幅器
15:第2の差動増幅器
16:第1の抵抗器
17:第2の抵抗器
18:第3の差動増幅器
19:信号入力端子
20:セル間信号端子
21:保持電圧出力端子
23:基準電圧端子(Vref)
24:第1のNPNトランジスタ
25:第2のNPNトランジスタ
26:第3のNPNトランジスタ
27:電流源
28:正電源端子
29:負電源端子

Claims (4)

  1. 入力信号と閾値の差を増幅して正相の信号と逆相の信号を出力する増幅器と、
    上記入力信号の振幅電圧を検出する振幅検出器と、
    上記入力信号のセルとセルの間を示すセル間信号および上記増幅器による正相の信号と逆相の信号に基づいて、上記入力信号のセルとセルの間の電圧を検出するセル間電圧検出手段と、
    上記振幅検出器で検出した振幅電圧と上記セル間電圧検出手段で検出した電圧に基づいて上記閾値を発生する閾値発生器とを備え
    上記セル間電圧検出手段は、上記増幅器による逆相の信号を上記セル間信号によりセルとセルの間にピーク検出し、このピーク検出した電圧をセル中に保持して出力するゲート制御ピーク検出回路と、上記増幅器による正相の信号と逆相の信号の平均電圧を検出し、この検出した平均電圧と上記ゲート制御ピーク検出回路の出力電圧との差を増幅する直流フィードバック回路とを有することを特徴とする受信装置。
  2. 上記直流フィードバック回路は、上記増幅器による正相の信号と逆相の信号の平均電圧を検出して出力する平均値検出回路と、上記平均値検出回路の出力電圧と上記ゲート制御ピーク検出回路の出力電圧との差を増幅する比較手段とを有することを特徴とする請求項に記載の受信装置。
  3. 上記振幅検出器は、上記入力信号のピーク値を検出し保持するピーク検出保持手段と、上記セル間信号によりこの保持したピーク値を解除するリセット回路とを有することを特徴とする請求項1に記載の受信装置。
  4. 入力信号と閾値の差を増幅して正相の信号と逆相の信号を出力する増幅ステップと、
    上記入力信号の振幅電圧を検出する振幅検出ステップと、
    上記入力信号のセルとセルの間を示すセル間信号および上記増幅ステップによる正相の信号と逆相の信号に基づいて、上記入力信号のセルとセルの間の電圧を検出するセル間電圧検出ステップと、
    上記振幅検出ステップで検出した振幅電圧と上記セル間電圧検出ステップで検出した電圧に基づいて上記閾値を発生する閾値発生ステップとを備え
    上記セル間電圧検出ステップは、上記増幅ステップによる逆相の信号を上記セル間信号によりセルとセルの間にピーク検出し、このピーク検出した電圧をセル中に保持して出力するゲート制御ピーク検出ステップと、上記増幅ステップによる正相の信号と逆相の信号の平均電圧を検出し、この検出した平均電圧と上記ゲート制御ピーク検出ステップによる出力電圧との差を増幅する直流フィードバックステップとを有することを特徴とする受信方法。
JP18706598A 1998-07-02 1998-07-02 受信装置および受信方法 Expired - Fee Related JP4206517B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18706598A JP4206517B2 (ja) 1998-07-02 1998-07-02 受信装置および受信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18706598A JP4206517B2 (ja) 1998-07-02 1998-07-02 受信装置および受信方法

Publications (2)

Publication Number Publication Date
JP2000022765A JP2000022765A (ja) 2000-01-21
JP4206517B2 true JP4206517B2 (ja) 2009-01-14

Family

ID=16199539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18706598A Expired - Fee Related JP4206517B2 (ja) 1998-07-02 1998-07-02 受信装置および受信方法

Country Status (1)

Country Link
JP (1) JP4206517B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4590708B2 (ja) * 2000-09-26 2010-12-01 富士通株式会社 光受信回路
JP3495715B2 (ja) 2001-03-01 2004-02-09 株式会社東芝 回線品質監視装置及び回線品質監視方法
JP4654105B2 (ja) * 2005-10-11 2011-03-16 富士通株式会社 光受信回路
JP2007266726A (ja) * 2006-03-27 2007-10-11 Fujitsu Ltd 受信器を搭載した電子装置
JP5238984B2 (ja) * 2009-05-29 2013-07-17 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー レベルシフト回路

Also Published As

Publication number Publication date
JP2000022765A (ja) 2000-01-21

Similar Documents

Publication Publication Date Title
US6151150A (en) Method and apparatus for level decision and optical receiver using same
JP2656734B2 (ja) 光受信回路
JP3350597B2 (ja) 光データ通信ネットワーク
US5539779A (en) Automatic offset control circuit for digital receiver
JPH0775356B2 (ja) 光受信器
JPS6012826B2 (ja) 受信回路
EP1355464A2 (en) DC removal in an optical receiver
JP3514993B2 (ja) 光受信回路及び当該回路を用いた光モジュール
EP0838914A2 (en) Circuit arrangement for amplifying an electrical signal converted from an optical signal
JP4206517B2 (ja) 受信装置および受信方法
JPH07303119A (ja) サンプリングされたデータ出力と背景光をキャンセルできるパケットデータ受信器
JP2962218B2 (ja) ディジタル光受信回路
US20050238014A1 (en) Receiver and method for receiving burst mode packet
JP4541964B2 (ja) リミッタアンプ回路
JPH11168335A (ja) 利得制御機能付受信装置
JP3230574B2 (ja) 光受信回路
JP3927352B2 (ja) バースト受信装置
JPH06334609A (ja) バーストモードディジタル受信器
JPH08139526A (ja) 光受信装置
JP4592857B2 (ja) Atc機能付受信装置
JP3191746B2 (ja) 光受信回路
JP2001211040A (ja) デジタル信号増幅回路及び光受信回路
JPH11122041A (ja) 振幅検出回路および等化回路
JP3400286B2 (ja) 受信回路
JP3961253B2 (ja) バースト光受信装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040622

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081007

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees