WO2004068702A1 - 前置増幅回路及びそれを用いた光受信器 - Google Patents

前置増幅回路及びそれを用いた光受信器 Download PDF

Info

Publication number
WO2004068702A1
WO2004068702A1 PCT/JP2003/000734 JP0300734W WO2004068702A1 WO 2004068702 A1 WO2004068702 A1 WO 2004068702A1 JP 0300734 W JP0300734 W JP 0300734W WO 2004068702 A1 WO2004068702 A1 WO 2004068702A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
preamplifier
circuit
control signal
output signal
Prior art date
Application number
PCT/JP2003/000734
Other languages
English (en)
French (fr)
Inventor
Masaki Kunii
Hirokazu Osada
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to PCT/JP2003/000734 priority Critical patent/WO2004068702A1/ja
Priority to JP2005504696A priority patent/JP4137120B2/ja
Priority to PCT/JP2004/000647 priority patent/WO2004068705A1/ja
Publication of WO2004068702A1 publication Critical patent/WO2004068702A1/ja
Priority to US11/043,078 priority patent/US7389056B2/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3084—Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion

Definitions

  • the present invention relates to a preamplifier circuit and an optical receiver using the same, and more particularly, to a preamplifier circuit provided in an optical receiver for preamplifying a signal obtained by photoelectric conversion and an optical receiver using the same.
  • Landscape technology a preamplifier circuit provided in an optical receiver for preamplifying a signal obtained by photoelectric conversion and an optical receiver using the same.
  • preamplifier circuit provided in an optical receiver for preamplifying a photoelectrically converted signal
  • Japanese Patent Application Laid-Open No. 3-195510 Japanese Patent Application Laid-Open No. 3-270504 There are those described in.
  • FIG. 1 shows a block diagram of an example of a conventional preamplifier circuit.
  • an optical detector 1 photoelectrically converts an optical input signal.
  • the output signal of the optical detector 1 is amplified by the preamplifier 2.
  • a variable resistance element 3 whose resistance changes with a bias voltage is provided in parallel with the preamplifier 2.
  • the output signal of the preceding ⁇ 1 width unit 2 is supplied to the next stage circuit and also to the comparison circuits 4 and 5.
  • the comparison circuit 4 compares the output signal with the first reference voltage and supplies the comparison result to the control voltage generation circuit 6, and the comparison circuit 5 compares the output signal with a signal lower than the first reference voltage and with the second reference voltage.
  • the comparison result is supplied to the control voltage generation circuit 6.
  • the control voltage generation circuit 6 calculates the logical product of the above two comparison results (ie, the rise and fall detection signals), calculates the average voltage of the logical product signal, and calculates the differential between the average voltage and the reference voltage. Performs amplification and outputs control voltage. This control voltage is applied as a bias to the variable resistance element 3 to variably control the resistance value of the variable resistance element 3.
  • variable resistance element 3 controls the amount of feedback that feeds the output of the preamplifier 2 back to the input side to vary the gain and frequency bandwidth of the preamplifier 2, making it optimal for the frequency of the optical input signal It is in the form.
  • the present invention provides a preamplifier and a preamplifier that can reduce the cost by realizing an optical receiver whose bandwidth is automatically adjusted without being affected by the input signal pattern. It is a general object to provide an optical receiver used.
  • a preamplifier circuit includes a preamplifier that sets a bandwidth for performing amplification by varying a feedback resistance value according to a control signal; and an output signal of the preamplifier.
  • Control signal generating means for detecting the band of the control signal to generate the control signal
  • correction signal generating means for generating a correction signal of the control signal, wherein the control signal is corrected by the correction signal and the feedback is performed. It is configured to perform variable adjustment of the resistance value.
  • FIG. 1 is a block diagram of an example of a conventional preamplifier circuit.
  • FIG. 2 is a block diagram of one embodiment of the preamplifier circuit of the present invention and an optical receiver using the same.
  • FIG. 3 is a detailed block diagram of an embodiment of the preamplifier circuit and the optical receiver using the same according to the present invention.
  • FIG. 4 is a diagram illustrating characteristics of the preamplifier according to the resistance value of the variable resistance element.
  • FIG. 5 is a signal waveform diagram for explaining the present invention. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 2 is a block diagram of one embodiment of the preamplifier circuit of the present invention and an optical receiver using the same
  • FIG. 3 is a detailed block diagram thereof.
  • the photodetector 10 is constituted by, for example, a photodiode and photoelectrically converts an optical input signal.
  • the output signal of the optical detector 10 is amplified by the preamplifier 12.
  • a variable resistance element 13 whose resistance value changes with a bias “JE”.
  • the signal amplified by the preamplifier 12 is gain-controlled by the AGC amplifier 14 so that the output level becomes constant, and supplied to the clock and data recovery circuit 16 and the comparators 20 and 22.
  • the preamplifier 12 that performs feedback with the variable resistor 13 has a narrow frequency bandwidth and a large gain when the bias voltage is high, the resistance of the variable resistor 13 is large, and the amount of feedback is small.
  • 4 has a characteristic indicated by a dashed line, has a low bias voltage, a small resistance value of variable resistance element 13 and a large amount of feedback when the feedback amount is large.
  • the resistance value of the resistance element 13 is medium and the feedback amount is medium, it has the characteristics shown by the solid line with the medium frequency bandwidth and the medium gain.
  • the clock and data recovery circuit 16 is composed of a clock generator 17 and a discriminator 18 as shown in FIG. 3, and the discriminator 18 outputs the output signal of the AGC amplifier 14 to the clock generator 17.
  • the data is sampled and identified using the clock supplied from, and data obtained as a result of the identification is output from the terminal 19.
  • Comparator 20 compares the output signal of AGC amplifier 14 with a first reference voltage
  • comparator 22 compares the output signal of AGC amplifier 14 with a second reference voltage lower than the first reference voltage.
  • the output signal of each of the comparators 20 and 22 is ANDed by an AND circuit 24, and the obtained OR signal, that is, the rising and falling detection signals, is averaged by the average value detection circuit 26 and the correction signal generation circuit 28. Supplied to
  • the average value detection circuit 26 detects the average value voltage of the logical sum signal and Input terminal.
  • the correction signal generation circuit 28 includes a D-type flip-flop 29 and an integrator 30.
  • the D-type flip-flop 29 samples the logical sum signal using the data identification clock supplied from the clock generator 17 so that the pulse width of the logical sum signal is set to at least the clock period and the integrator 3 is sampled. Supply to 0.
  • the integrator 30 integrates the OR signal having a constant pulse width and supplies the integrated voltage to the non-inverting input terminal of the differential amplifier 32.
  • the differential amplifier 32 performs a differential amplification of the integrated voltage and the average value unevenness to generate a control voltage.
  • This control voltage is applied as a bias to the variable resistance element 13 to variably control the resistance value of the variable resistance element 13.
  • the variable resistance element 13 feeds back the output of the preamplifier 1 2 to the input side, and variably controls the resistance value of the variable resistance element 13 to vary the gain and frequency bandwidth of the preamplifier 12, The form is optimal for the frequency of the optical input signal.
  • the pulse width of the OR signal is narrow because the rising and falling of the OR signal are steep. Become.
  • the pulse width of the OR signal becomes wide because the rising and falling of the OR signal become gentle.
  • the pass band of the preamplifier 12 When the number of rising and falling edges of the input signal is smaller than a predetermined range, it is desirable that the pass band of the preamplifier 12 be narrow. On the other hand, if the pass band of the preamplifier 12 is wide, the output signal waveform of the AGC amplifier 14 is as shown in FIG. Note that this waveform shows a “1” continuous pattern with a small number of risings and fallings.
  • the first and second reference voltages of the comparators 20 and 22 are indicated by a and b, respectively.
  • the waveform of the OR signal output from the AND circuit 24 has a narrow pulse width as shown in FIG. 5 (B).
  • the pulse width of the logical sum signal is at least the period of the pulse shown in FIG.
  • the waveform of the sum signal is as shown in FIG. 5D, and the integrated voltage output from the integrator 30 is relatively higher than the average voltage output from the average detection circuit 26.
  • Fig. 5 (E), (F) The dashed lines show the average voltage and the integral voltage, respectively.
  • the solid line is the voltage without the pulse of the OR signal.
  • control voltage that is, the bias of the variable resistance element 13
  • the pass band of the preamplifier 12 can be narrowed.
  • the pulse width of the OR signal output from the AND circuit 24 becomes wider than the waveform shown in FIG. 5 (B), and is shown in FIG. 5 (D). At this point, control stabilizes.
  • the average value detection circuit 26 and the differential amplifier 32 correspond to the control signal generation means described in the claims
  • the correction signal generation circuit 28 corresponds to the correction signal generation means
  • the comparator 20 corresponds to the first comparison
  • the comparator 22 corresponds to the second comparator
  • the AGC amplifier 14 corresponds to the AGC means
  • the data reproduction circuit 16 corresponds to the data identification and reproduction means.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Optical Communication System (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

本発明は、制御信号に応じて帰還抵抗値を可変して増幅を行う帯域幅を設定する前置増幅器と、前記前置増幅器の出力信号の帯域を検出して前記制御信号を生成する制御信号生成手段と、前記制御信号の補正信号を生成する補正信号生成手段を有し、前記制御信号を前記補正信号で補正して前記帰還抵抗値の可変調整を行うよう構成することにより、光入力信号の一定時間内の立ち上り及び立ち下がりの数が予め決められた範囲より小さくなった場合にも、制御電圧を正しく生成でき正常な帯域制御を行うことができ、入力信号パターン依存性の影響なく帯域幅を自動的に調整した光受信器を実現することができ、コストの低減をはかることができる。

Description

前置増幅回路及びそれを用いた光受信器 技術分野
本発明は、 前置増幅回路及びそれを用いた光受信器に関し、 特に、 光受信器に 設けられ光電変換した信号を前置増幅する前置増幅回路及びそれを用いた光受信 器に関する。 冃景技術
光受信器に設けられ光電変換した信号を前置増幅する前置増幅回路として、 例 えば特開平 3— 1 9 5 1 0 7号公報、 または、 特開平 3— 2 7 0 5 0 4号公報に 記載されたものがある。
図 1は、 従来の前置増幅回路の一例のブロック図を示す。 同図中、 光検波器 1 は、 光入力信号を光電変換する。 光検波器 1の出力信号は前置増幅器 2で増幅さ れる。 前置増幅器 2と並列にバイアス電圧にて抵抗値が変化する可変抵抗素子 3 が設けられている。 前置 ±1幅器 2の出力信号は次段回路に供給されると共に、 比 較回路 4， 5に供給される。
比較回路 4は出力信号を第 1基準電圧と比較して比較結果を制御電圧生成回路 6に供給し、 比較回路 5は出力信号を第 1基準電圧より低レ、第 2基準電圧と比較 して比較結果を制御電圧生成回路 6に供給する。 制御電圧生成回路 6は上記 2つ の比較結果の論理積 （すなわち立ち上がり及び立ち下がり検出信号） を求め、 こ の論理積信号の平均値電圧を求め、 この平均値電圧と基準電圧との差動増幅を行 つて制御電圧を出力する。 この制御電圧はバイァスとして可変抵抗素子 3に印カロ され、 可変抵抗素子 3の抵抗値を可変制御す-る。
これによつて、 可変抵抗素子 3が前置増幅器 2出力を入力側に帰還する帰還量 を制御して、 前置増幅器 2のゲイン及び周波数帯域幅を可変し、 光入力信号の周 波数に最適な形態としている。
しかるに、 従来の前置増幅回路は、 一定時間における入力信号の立ち上り及ぴ 立ち下がりの数が予め決められた範囲から外にでないことを条件としている。 このため、 光入力信号の一定時間内の立ち上り及び立ち下がりの数が予め決めら れた範囲より小さくなつた場合、可変抵抗素子 3の制御電圧を正しく生成できず、 帯域制御が正常に動作しなレ、という問題を生じる。 発明の開示
本楽明は、 入力信号パタ一ン依存性の影響なく帯域幅を自動的に調整した光受 信器を実現することができ、 コストの低減をはかることができる前置増幅回路及 びそれを用いた光受信器を提供することを総括的な目的とする。
この目的を達成するため、 本発明の前置増幅回路は、 制御信号に応じて帰還抵 抗値を可変して増幅を行う帯域幅を設定する前置増幅器と、 前記前置増幅器の出 力信号の帯域を検出して前記制御信号を生成する制御信号生成手段と、 前記制御 信号の補正信号を生成する捕正信号生成手段を有し、 前記制御信号を前記捕正信 号で補正して前記帰還抵抗値の可変調整を行うよう構成される。
このような前置増幅回路によれば、 光入力信号の一定時間内の立ち上り及び立 ち下がりの数が予め決められた範囲より小さくなった場合にも、 制御 flffiを正し く生成でき正常な帯域制御を行うことができ、 入力信号パターン依存性の影響な く帯域幅を自動的に調整した光受信器を実現することができ、 コストの低減をは かることができる。 図面の簡単な説明
図 1は、 従来の前置増幅回路の一例のブロック図である。
図 2は、 本発明の前置増幅回路及ぴそれを用いた光受信器の一実施例のプロッ ク図である。
図 3は、 本発明の前置増幅回路及びそれを用いた光受信器の一実施例の詳細ブ 口ック図である。
図 4は、 可変抵抗素子の抵抗値に応じた前置増幅器の特性を示す図である。 図 5は、 本発明を説明するため信号波形図である。 発明を実施するための最良の形態
以下、 本発明の実施例を図面に基づいて説明する。
図 2は本発明の前置増幅回路及びそれを用いた光受信器の一実施例のプロック 図、 図 3はその詳細ブロック図を示す。 両図中、 光検波器 1 0は、 例えばフォト ダイオードで構成され、 光入力信号を光電変換する。 光検波器 1 0の出力信号は 前置増幅器 1 2で増幅される。 前置増幅器 1 2と並列にバイアス «JEにて抵抗値 が変化する可変抵抗素子 1 3が設けられている。 前置増幅器 1 2で増幅された信 号は A G Cアンプ 1 4で出力レベルが一定となるようにゲインコントロールされ てクロック及びデータ再生回路 1 6及ぴコンパレータ 2 0， 2 2に供給される。 ここで、 可変抵抗素子 1 3で帰還を行う前置増幅器 1 2は、 バイアス電圧が高 く可変抵抗素子 1 3の抵抗値が大で帰還量が小さいとき周波数帯域幅が狭くゲイ ンが大きい図 4に一点鎖線で示す特性を持ち、 バイァス電圧が低く可変抵抗素子 1 3の抵抗値が小で帰還量が大きレヽとき周波数帯域幅が広くゲインが小さレヽニ点 鎖線で示す特性を持ち、 可変抵抗素子 1 3の抵抗値が中位で帰還量が中位のとき 周波数帯域幅が中位でゲインが中位の実線で示す特性を持つ。
そして、 光検波器 1 0の前置増幅器 1 2としては、 光入力信号の周波数 f iが 上記特性におけるカツトオフ周波数 f cに対し、 f i = 0 . 8 f cであるとき最 適とされ、 f i ^ O . 8 f cとなるように可変抵抗素子 1 3の抵抗値を可変制御 することが求められている。
クロック及びデータ再生回路 1 6は、 図 3に示すように、 クロック発生器 1 7 と識別器 1 8から構成され、 識別器 1 8は AG Cアンプ 1 4の出力信号をクロッ ク発生器 1 7から供給されるクロックを用いてサンプリングして識別し、 識別結 果として得られたデータを端子 1 9から出力する。
コンパレータ 2 0は AG Cアンプ 1 4の出力信号を第 1基準電圧と比較し、 コ ンパレータ 2 2は AG Cアンプ 1 4の出力信号を第 1基準電圧より低い第 2基準 電圧と比較する。 コンパレータ 2 0， 2 2それぞれの出力信号はアンド回路 2 4 で論理積演算され、 ここで得られた論理和信号つまり立ち上がり及び立ち下がり 検出信号は平均値検出回路 2 6及び補正信号生成回路 2 8に供給される。
平均値検出回路 2 6は論理和信号の平均値電圧を検出して差動増幅器 3 2の反 転入力端子に供給する。 補正信号生成回路 2 8は、 D型フリップフロップ 2 9と 積分器 3 0から構成されている。 D型フリップフロップ 2 9は、 クロック発生器 1 7から供給されるデータ識別用のクロックを用いて論理和信号をサンプリング することで、 論理和信号のパルス幅を最低でもクロック周期にして積分器 3 0に 供給する。 積分器 3 0はパルス幅一定の論理和信号を積分し積分値電圧を差動増 幅器 3 2の非反転入力端子に供給する。
差動増幅器 3 2は、 上記積分値電圧と平均値斑との差動増幅を行って制御電 圧を生成する。 この制御電圧はバイアスとして可変抵抗素子 1 3に印加されて可 変抵抗素子 1 3の抵抗値が可変制御される。 可変抵抗素子 1 3は前置増幅器 1 2 出力を入力側に帰還しており、 可変抵抗素子 1 3の抵抗値を可変制御することで 前置増幅器 1 2のゲイン及び周波数帯域幅を可変し、 光入力信号の周波数に最適 な形態としている。
ここで、 前置増幅器 1 2の通過帯域が高周波数まで延びた広帯域 （図 4の二点 镍） の場合、 論理和信号の立ち上がり及び立ち下がりが急峻となるため論理和 信号のパルス幅は狭くなる。 また、 前置増幅器 1 2の通過帯域が狭帯域 （図 4の 一点 镍） の場合、 論理和信号の立ち上がり及び立ち下がりがなだらかとなるた め論理和信号のパルス幅は広くなる。
入力信号の立ち上り及ぴ立ち下がりの数が予め決められた範囲より少ない場合 は、 前置増幅器 1 2の通過帯域は狭帯域であることが望まれる。 これに反して、 前置増幅器 1 2の通過帯域が広帯域であると、 AG Cアンプ 1 4の出力信号波形 は図 5 (A) に示すようになる。 なお、 この波形は立ち上り及び立ち下がりの数 が少ない 「1」 連続パターンを示している。 また、 コンパレータ 2 0， 2 2それ ぞれの第 1， 第 2基準電圧を a， bで示している。
前置増幅器 1 2の通過帯域が広帯域であると、 アンド回路 2 4の出力する論理 和信号の波形は図 5 (B) に示すようにパルス幅は狭くなる。 本実施例の補正信 号生成回路 2 8では、 論理和信号のパルス幅を最低でも図 5 (C) に示すク口ッ クの周期にしているため、 D型フリップフロップ 2 9の出力する論理和信号の波 形は図 5 (D) に示すようになり、 積分器 3 0の出力する積分値電圧は、 平均値 検出回路 2 6の出力する平均値電圧に比べ相対的に高くなる。 図 5 (E) , (F) に平均値電圧、 積分値電圧それぞれを破線で示す。 実線は論理和信号のパルスが ない状態の電圧である。
このため、 制御電圧つまり可変抵抗素子 1 3のバイアスは高くなり、 前置増幅 器 1 2の通過帯域を狭帯域にすることができる。 なお、 前置増幅器 1 2の通過帯 域が狭帯域になると、 アンド回路 2 4の出力する論理和信号のパルス幅は図 5 (B ) に示す波形より広くなり、 図 5 (D) に示す程度となった時点で制御 が安定する。
これによつて、 光入力信号の一定時間内の立ち上り及ぴ立ち下がりの数が予め 決められた範囲より小さくなつた^にも、 制御電圧を正しく生成でき正常な帯 域制御を行うことができる。 つまり、 入力信号パターン依存性の影響なく帯域幅 を自動的に調整した光受信器を実現することができ、 コス トの低減をはかること ができる。
なお、 平均値検出回路 2 6， 差動増幅器 3 2が請求項記載の制御信号生成手段 に対応し、 補正信号生成回路 2 8が補正信号生成手段に対応し、 コンパレータ 2 0が第 1コンパレークに対応し、コンパレータ 2 2が第 2コンパレータに対応し、 AG Cアンプ 1 4が AG C手段に対応し、 データ再生回路 1 6がデータ識別再生 手段に対応する。

Claims

請求の範囲
1 . 制御信号に応じて帰還抵抗値を可変して増幅を行う帯域幅を設定する前 置増幅器と、
前記前置増幅器の出力信号の帯域を検出して前記制御信号を生成する制御信号 生成手段と、
前記制御信号の補正信号を生成する補正信号生成手段を有し、
前記制御信号を前記補正信号で捕正して漏己帰還抵抗値の可変調整を行う前置 増幅回路。
2 . 請求項 1記載の前置増幅回路において、
前記制御信号生成手段は、 前記前置増幅器の出力信号を第 1基準電圧と比較す る第 1コンノ、レータと、
前記前置増幅器の出力信号を前記第 1基準電圧より低い第 2基準電圧と比較す る第 2コンノ レータと、
前記第 1コンパレータ出力と前記第 2コンパレータ出力との論理積演算を行つ て前記前置増幅器の出力信号の立ち上がり及び立ち下がり検出信号である論理積 信号を得るアンド回路と、
前記論理積信号の平均値を検出する平均値検出回路と、
前記平均値電圧と前記捕正信号電圧とを差動増幅する差動増幅回路を 有する前置増幅回路。
3 . 請求項 2記載の前置増幅回路において、
前記補正信号生成手段は、 論理積信号をクロックでサンプリングするフリップ フロップと、
前記フリップフ口ップの出力信号を積分して補正信号としての積分値を得る積 分回路を
有する前置増幅回路。
4 . 請求項 3記載の前置増幅回路において、
ΐίίΐ己クロックは、 データ識別用のク口ックである前置増幅回路。
5 . 請求項 4記載の前置増幅回路と、
前記前置増幅回路の出力信号レベルを一定として出力する AG C手段と、 前言己 AG C手段の出力信号を、 前記データ識別用のク口ックでサンプリングし てデータを識別し再生するデータ識別再生手段を
有する光受信器。
PCT/JP2003/000734 2003-01-27 2003-01-27 前置増幅回路及びそれを用いた光受信器 WO2004068702A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2003/000734 WO2004068702A1 (ja) 2003-01-27 2003-01-27 前置増幅回路及びそれを用いた光受信器
JP2005504696A JP4137120B2 (ja) 2003-01-27 2004-01-26 前置増幅回路及びクロック切替え回路及びそれを用いた光受信器
PCT/JP2004/000647 WO2004068705A1 (ja) 2003-01-27 2004-01-26 前置増幅回路及びクロック切替え回路及びそれを用いた光受信器
US11/043,078 US7389056B2 (en) 2003-01-27 2005-01-27 Preamplifier circuit, clock switching circuit, and optical receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/000734 WO2004068702A1 (ja) 2003-01-27 2003-01-27 前置増幅回路及びそれを用いた光受信器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/043,078 Continuation US7389056B2 (en) 2003-01-27 2005-01-27 Preamplifier circuit, clock switching circuit, and optical receiver

Publications (1)

Publication Number Publication Date
WO2004068702A1 true WO2004068702A1 (ja) 2004-08-12

Family

ID=32800793

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2003/000734 WO2004068702A1 (ja) 2003-01-27 2003-01-27 前置増幅回路及びそれを用いた光受信器
PCT/JP2004/000647 WO2004068705A1 (ja) 2003-01-27 2004-01-26 前置増幅回路及びクロック切替え回路及びそれを用いた光受信器

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/000647 WO2004068705A1 (ja) 2003-01-27 2004-01-26 前置増幅回路及びクロック切替え回路及びそれを用いた光受信器

Country Status (3)

Country Link
US (1) US7389056B2 (ja)
JP (1) JP4137120B2 (ja)
WO (2) WO2004068702A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601048B1 (ko) * 2004-04-22 2006-07-14 한국전자통신연구원 버스트 모드 패킷의 수신기 및 그 패킷의 수신 방법
US20060087378A1 (en) * 2004-10-26 2006-04-27 Hiroshi Hayakawa Preamplifier circuit having a variable feedback resistance
US7692486B2 (en) * 2007-10-05 2010-04-06 Qualcomm, Incorporated Configurable feedback for an amplifier
US8369713B2 (en) * 2010-03-18 2013-02-05 Nippon Telegraph And Telephone Corporation Bit-rate discrimination method and its apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01227508A (ja) * 1988-03-07 1989-09-11 Asahi Chem Ind Co Ltd 受信モジュール
JPH01253305A (ja) * 1988-04-01 1989-10-09 Toshiba Corp 光受信器
JP2001211035A (ja) * 2000-01-26 2001-08-03 Mitsubishi Electric Corp プリアンプおよび光受信器
JP2002135214A (ja) * 2000-10-19 2002-05-10 Mitsubishi Electric Corp 光受信器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03195107A (ja) 1989-12-22 1991-08-26 Fujitsu Ltd 自動帰還抵抗調整機能付き前置増幅器
JPH03270308A (ja) 1990-03-19 1991-12-02 Fujitsu Ltd 自動利得制御回路
JPH03270504A (ja) * 1990-03-20 1991-12-02 Fujitsu Ltd 光受信器の等価増幅回路
JP3257033B2 (ja) 1992-06-03 2002-02-18 松下電器産業株式会社 自動利得制御増幅装置
JPH08223228A (ja) * 1994-03-17 1996-08-30 Fujitsu Ltd 等化増幅器及びこれを用いた受信機並びにプリアンプ
JP3436631B2 (ja) * 1996-02-22 2003-08-11 富士通株式会社 光送受信回路
JP2861996B1 (ja) 1998-01-30 1999-02-24 日立電線株式会社 光波長合分波器
JPH11275030A (ja) * 1998-03-19 1999-10-08 Fujitsu Ltd 光受信装置
JP2000131541A (ja) 1998-10-27 2000-05-12 Hitachi Cable Ltd 光波長合分波器
WO2001067597A1 (fr) * 2000-03-06 2001-09-13 Fujitsu Limited Preamplificateur
US7072590B2 (en) * 2001-03-26 2006-07-04 Avago Technologies General Ip Pte. Ltd. Fiber optic receiver with an adjustable bandwidth post-amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01227508A (ja) * 1988-03-07 1989-09-11 Asahi Chem Ind Co Ltd 受信モジュール
JPH01253305A (ja) * 1988-04-01 1989-10-09 Toshiba Corp 光受信器
JP2001211035A (ja) * 2000-01-26 2001-08-03 Mitsubishi Electric Corp プリアンプおよび光受信器
JP2002135214A (ja) * 2000-10-19 2002-05-10 Mitsubishi Electric Corp 光受信器

Also Published As

Publication number Publication date
US7389056B2 (en) 2008-06-17
JP4137120B2 (ja) 2008-08-20
WO2004068705A1 (ja) 2004-08-12
WO2004068705A8 (ja) 2005-01-20
JPWO2004068705A1 (ja) 2006-05-25
US20050128007A1 (en) 2005-06-16

Similar Documents

Publication Publication Date Title
US6657488B1 (en) Offset correction and slicing level adjustment for amplifier circuits
US6587004B2 (en) Signal amplifier and optical signal receiver using the same
JP4017602B2 (ja) Ｅｄｇｅ電力検出器／制御器
US7123098B2 (en) Transimpedance amplifier with differential peak detector
US7132882B2 (en) Amplifier having multiple offset-compensation paths and related systems and methods
JP2003168933A (ja) 光受信回路
JP2006261866A (ja) 前置増幅器
JP3439538B2 (ja) 光ファイバ・システム
JP2655130B2 (ja) ディジタル受信回路
US8836423B2 (en) Method and apparatus for automatically adjusting the bandwidth of an electronic amplifier
WO2004068702A1 (ja) 前置増幅回路及びそれを用いた光受信器
JP3551642B2 (ja) 増幅回路
US6232842B1 (en) Amplifying circuit and optical receiver comprising the same
JP4032531B2 (ja) 光受信器
JP4103157B2 (ja) 振幅検出回路および等化回路
JP2002135214A (ja) 光受信器
JPH1117478A (ja) 電力増幅装置
JP4060597B2 (ja) パルス幅検出回路及び受信回路
JP3980502B2 (ja) 増幅回路
JP4791435B2 (ja) 直流成分キャンセル回路
JP2003179551A (ja) 光受信装置及び光受信方法
JP2574706B2 (ja) 送信機
JP2005039568A (ja) 信号検出機能付き増幅回路
JP2001267854A (ja) 光受信装置
JP4037734B2 (ja) 信号入力断検出回路

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): DE JP US

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP