JP3179838B2 - ノイズ検出回路 - Google Patents
ノイズ検出回路Info
- Publication number
- JP3179838B2 JP3179838B2 JP03105392A JP3105392A JP3179838B2 JP 3179838 B2 JP3179838 B2 JP 3179838B2 JP 03105392 A JP03105392 A JP 03105392A JP 3105392 A JP3105392 A JP 3105392A JP 3179838 B2 JP3179838 B2 JP 3179838B2
- Authority
- JP
- Japan
- Prior art keywords
- detection circuit
- differential amplifier
- circuit
- noise detection
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えばFM信号を使用
した無線通信機における受信信号のノイズレベルの検出
等に使用される、ノイズ検出回路に関するものである。
した無線通信機における受信信号のノイズレベルの検出
等に使用される、ノイズ検出回路に関するものである。
【0002】
【従来の技術】従来、FM信号を使用した無線通信機等
として、ノイズ検出回路を使用したものが知られてい
る。図3は、かかるFM無線通信機の一構成例を概略的
に示すものであり、FM復調回路31の復調出力を、フ
ィルタ(例えば帯域通過フィルタ等が使用される)32
を介して、ノイズ検出回路33へ入力している。かかる
ノイズ回路33は、弱電界時の受信信号のS/N比の悪
化を検出するために使用される。
として、ノイズ検出回路を使用したものが知られてい
る。図3は、かかるFM無線通信機の一構成例を概略的
に示すものであり、FM復調回路31の復調出力を、フ
ィルタ(例えば帯域通過フィルタ等が使用される)32
を介して、ノイズ検出回路33へ入力している。かかる
ノイズ回路33は、弱電界時の受信信号のS/N比の悪
化を検出するために使用される。
【0003】図4に、かかるノイズ検出回路33の概略
構成を示す。図4において、入力端子41から取り込ま
れた入力信号は、結合コンデンサ42によって直流分を
除去された後、演算増幅器(以下、オペアンプと記す)
43の正入力となる。また、このオペアンプ43の負入
力には、電源45により抵抗素子44を介して、一定の
バイアス電位V44が与えられる。
構成を示す。図4において、入力端子41から取り込ま
れた入力信号は、結合コンデンサ42によって直流分を
除去された後、演算増幅器(以下、オペアンプと記す)
43の正入力となる。また、このオペアンプ43の負入
力には、電源45により抵抗素子44を介して、一定の
バイアス電位V44が与えられる。
【0004】このオペアンプ43は、負帰還回路46を
備えている。かかる負帰還回路46は、オペアンプ43
の出力と負入力との間に設けられた抵抗素子47と、か
かる負入力とグランドとの間に設けられた抵抗素子48
およびバイパスコンデンサ49とによって構成されてい
る。
備えている。かかる負帰還回路46は、オペアンプ43
の出力と負入力との間に設けられた抵抗素子47と、か
かる負入力とグランドとの間に設けられた抵抗素子48
およびバイパスコンデンサ49とによって構成されてい
る。
【0005】ここで、バイパスコンデンサ49は、オペ
アンプ43の直流利得を「1」にして、このオペアンプ
43の誤差や直流オフセット電圧の発生を防止するため
に使用される。また、この負帰還回路46は、かかるバ
イパスコンデンサ49によって、交流信号に対して接地
されている。したがって、オペアンプ43の交流利得
は、抵抗素子47,48の抵抗値によって決定される。
アンプ43の直流利得を「1」にして、このオペアンプ
43の誤差や直流オフセット電圧の発生を防止するため
に使用される。また、この負帰還回路46は、かかるバ
イパスコンデンサ49によって、交流信号に対して接地
されている。したがって、オペアンプ43の交流利得
は、抵抗素子47,48の抵抗値によって決定される。
【0006】オペアンプ43の出力は検波回路50の正
入力となる。また、この検波回路50の負入力には直流
電源51が接続されており、これによって基準電圧V51
が与えられる。検波回路50から出力された信号は、平
滑用コンデンサ52で整流され、コンパレータ53の正
入力となる。ここで、基準電圧V51は、バイアス電圧V
44よりも高くなるように設定されている。上述のオペア
ンプ43の出力レベルは電源45および抵抗素子44に
よって与えられるバイアス電圧V44と等しくなるので、
このように基準電圧V51をバイアス電圧V44よりも高く
することにより、検波回路50の出力(平滑用コンデン
サ52による整流後の電圧信号)を、正入力(すなわち
オペアンプ43の出力)が負入力(すなわち基準電圧V
51)よりも大きいときはハイレベルとし、逆に正入力が
負入力よりも小さいときはローレベルとすることができ
る。
入力となる。また、この検波回路50の負入力には直流
電源51が接続されており、これによって基準電圧V51
が与えられる。検波回路50から出力された信号は、平
滑用コンデンサ52で整流され、コンパレータ53の正
入力となる。ここで、基準電圧V51は、バイアス電圧V
44よりも高くなるように設定されている。上述のオペア
ンプ43の出力レベルは電源45および抵抗素子44に
よって与えられるバイアス電圧V44と等しくなるので、
このように基準電圧V51をバイアス電圧V44よりも高く
することにより、検波回路50の出力(平滑用コンデン
サ52による整流後の電圧信号)を、正入力(すなわち
オペアンプ43の出力)が負入力(すなわち基準電圧V
51)よりも大きいときはハイレベルとし、逆に正入力が
負入力よりも小さいときはローレベルとすることができ
る。
【0007】また、このコンパレータ53の負入力には
直流電源54が接続されており、これによって基準電圧
V54が与えられる。このような構成により、コンパレー
タ53からは、正入力としての信号入力と基準電圧V54
との差が検出され、ノイズ検出回路の出力として出力端
子55から出力される。
直流電源54が接続されており、これによって基準電圧
V54が与えられる。このような構成により、コンパレー
タ53からは、正入力としての信号入力と基準電圧V54
との差が検出され、ノイズ検出回路の出力として出力端
子55から出力される。
【0008】
【発明が解決しようとする課題】このようなノイズ検出
回路において、十分なノイズ検出感度を得るためには、
オペアンプ43の利得を十分に高くすることが望まれ
る。ここで、オペアンプ43の交流利得GV は、上述の
ように、負帰還回路46の抵抗素子47,48の抵抗値
によって決定され、次の式で与えられる。 GV =(R47+R48)/R48 = (R47/R48)+1 …(1) なお、R47は抵抗素子47の抵抗値、R48は抵抗素子4
8の抵抗値である。
回路において、十分なノイズ検出感度を得るためには、
オペアンプ43の利得を十分に高くすることが望まれ
る。ここで、オペアンプ43の交流利得GV は、上述の
ように、負帰還回路46の抵抗素子47,48の抵抗値
によって決定され、次の式で与えられる。 GV =(R47+R48)/R48 = (R47/R48)+1 …(1) なお、R47は抵抗素子47の抵抗値、R48は抵抗素子4
8の抵抗値である。
【0009】(1)式において、オペアンプ43の利得
を十分に高くする(すなわち、GV >>1とする)と、R
47/R48>>1となる。すなわち、抵抗素子47,48
は、R47>>R48となるように選ばれる。したがって、抵
抗素子47としては高抵抗のものが使用され、抵抗素子
48としては低抵抗のものが使用される。
を十分に高くする(すなわち、GV >>1とする)と、R
47/R48>>1となる。すなわち、抵抗素子47,48
は、R47>>R48となるように選ばれる。したがって、抵
抗素子47としては高抵抗のものが使用され、抵抗素子
48としては低抵抗のものが使用される。
【0010】しかしながら、このように抵抗素子48を
低抵抗とした場合、交流信号に対する接地を行うことが
できるようにするためには、バイパスコンデンサ49の
静電容量を大きくしなければならない。このため、この
ノイズ検出回路を集積回路で形成する場合に、かかるバ
イパスコンデンサ49を内蔵させることができず、外付
けにしなければならないという欠点が生じていた。
低抵抗とした場合、交流信号に対する接地を行うことが
できるようにするためには、バイパスコンデンサ49の
静電容量を大きくしなければならない。このため、この
ノイズ検出回路を集積回路で形成する場合に、かかるバ
イパスコンデンサ49を内蔵させることができず、外付
けにしなければならないという欠点が生じていた。
【0011】また、上述のようにオペアンプ43は負帰
還回路46を備えているが、この場合、この負帰還回路
46の利得(すなわち閉ループ利得)によって、オペア
ンプ43の利得が小さくなる。したがって、交流利得を
十分に高くするためには、オペアンプ43の開ループ利
得が閉ループ利得よりも十分に大きくなるようにしなけ
ればならない。しかしながら、このためには、オペアン
プ43内に多数段の増幅回路を形成しなければならない
ため、回路構成が複雑となってしまうという欠点があっ
た。
還回路46を備えているが、この場合、この負帰還回路
46の利得(すなわち閉ループ利得)によって、オペア
ンプ43の利得が小さくなる。したがって、交流利得を
十分に高くするためには、オペアンプ43の開ループ利
得が閉ループ利得よりも十分に大きくなるようにしなけ
ればならない。しかしながら、このためには、オペアン
プ43内に多数段の増幅回路を形成しなければならない
ため、回路構成が複雑となってしまうという欠点があっ
た。
【0012】本発明は、このような従来技術の欠点に鑑
みてなされたものであり、ノイズ検出感度に優れ、回路
構成が簡単で、且つ、外付け部品を必要としないノイズ
検出回路を提供することを目的とする。
みてなされたものであり、ノイズ検出感度に優れ、回路
構成が簡単で、且つ、外付け部品を必要としないノイズ
検出回路を提供することを目的とする。
【0013】
【課題を解決するための手段】本発明のノイズ検出回路
は、入力端子から入力された信号を増幅する第1の差動
増幅器と、この第1の差動増幅器から結合コンデンサを
介して入力した信号を増幅する第2の差動増幅器と、こ
の第2の差動増幅器の正負入力間に直流オフセット電圧
を印加するオフセット電圧印加手段と、前記第2の差動
増幅器の正出力および反転出力をそれぞれ入力してその
差にもとづいて検波を行う検波回路と、この検波回路か
ら出力された信号を整流する平滑用コンデンサと、この
平滑用コンデンサで整流された信号と基準電圧との差を
出力するコンパレータと、を具備することを特徴とす
る。
は、入力端子から入力された信号を増幅する第1の差動
増幅器と、この第1の差動増幅器から結合コンデンサを
介して入力した信号を増幅する第2の差動増幅器と、こ
の第2の差動増幅器の正負入力間に直流オフセット電圧
を印加するオフセット電圧印加手段と、前記第2の差動
増幅器の正出力および反転出力をそれぞれ入力してその
差にもとづいて検波を行う検波回路と、この検波回路か
ら出力された信号を整流する平滑用コンデンサと、この
平滑用コンデンサで整流された信号と基準電圧との差を
出力するコンパレータと、を具備することを特徴とす
る。
【0014】
【作用】第1の差動アンプと第2の差動アンプとを用い
て二段の増幅器を構成し、且つ、これらの差動アンプを
結合コンデンサを用いて結合したことより、各差動アン
プの負帰還回路を不要とすることができる。したがっ
て、バイパスコンデンサを不要とすることができ、外付
け部品を無くすことができる。さらに、負帰還回路が不
要となることより、かかる負帰還回路による利得の減少
がなくなるので、その分だけ同一の利得を得るために必
要な差動アンプの回路規模は小さくなる。したがって、
ノイズ検出回路の回路構成を簡略化することができる。
て二段の増幅器を構成し、且つ、これらの差動アンプを
結合コンデンサを用いて結合したことより、各差動アン
プの負帰還回路を不要とすることができる。したがっ
て、バイパスコンデンサを不要とすることができ、外付
け部品を無くすことができる。さらに、負帰還回路が不
要となることより、かかる負帰還回路による利得の減少
がなくなるので、その分だけ同一の利得を得るために必
要な差動アンプの回路規模は小さくなる。したがって、
ノイズ検出回路の回路構成を簡略化することができる。
【0015】また、第2の差動アンプの入力に直流オフ
セット電圧を印加するオフセット電圧印加手段を設けた
ことにより、この第2の差動アンプの正出力および反転
出力をそのまま検波回路に入力して検波を行うことがで
きるので、この検波回路の出力は従来の2倍となる。し
たがって、第1の差動アンプおよび第2の差動アンプと
して、その分だけ利得の小さいものを使用することがで
きるので、これらの差動アンプの回路規模を小さくする
ことができ、回路構成を簡略化することができる。
セット電圧を印加するオフセット電圧印加手段を設けた
ことにより、この第2の差動アンプの正出力および反転
出力をそのまま検波回路に入力して検波を行うことがで
きるので、この検波回路の出力は従来の2倍となる。し
たがって、第1の差動アンプおよび第2の差動アンプと
して、その分だけ利得の小さいものを使用することがで
きるので、これらの差動アンプの回路規模を小さくする
ことができ、回路構成を簡略化することができる。
【0016】
【実施例】以下、本発明の一実施例について、図面を用
いて説明する。図1は、本実施例に係わるノイズ検出回
路の構成を概略的に示す電気回路図である。同図におい
て、入力端子1から取り込まれた入力信号は、結合コン
デンサ2によって直流分を除去された後、第1の差動ア
ンプ3の正入力となる。また、この差動アンプ3の正入
力には、抵抗素子5を介して、電源4により一定のバイ
アス電位V5 が与えられる。また、この差動アンプ3の
負入力には基準電位V6 が供給されるが、この基準電位
V6 も、抵抗素子6を介して、電源4から与えられてい
る。
いて説明する。図1は、本実施例に係わるノイズ検出回
路の構成を概略的に示す電気回路図である。同図におい
て、入力端子1から取り込まれた入力信号は、結合コン
デンサ2によって直流分を除去された後、第1の差動ア
ンプ3の正入力となる。また、この差動アンプ3の正入
力には、抵抗素子5を介して、電源4により一定のバイ
アス電位V5 が与えられる。また、この差動アンプ3の
負入力には基準電位V6 が供給されるが、この基準電位
V6 も、抵抗素子6を介して、電源4から与えられてい
る。
【0017】差動アンプ3の出力は、結合コンデンサ7
によって直流分を除去された後、第2の差動アンプ8の
正入力となる。また、この差動アンプ8の正負入力間に
は、オフセット電圧印加回路9によって、直流オフセッ
ト電圧V9 が印加される。このオフセット電圧印加回路
9は、差動アンプ8の正入力端子に一端を接続された抵
抗素子9aと、この抵抗素子9aの他端に接続された電
源9bとによって構成されている。一方、差動アンプ8
の負入力には、抵抗素子10を介して電源4から、基準
電位V10が供給されているため、差動アンプ8の正入力
の電圧はV10−V9 となる。
によって直流分を除去された後、第2の差動アンプ8の
正入力となる。また、この差動アンプ8の正負入力間に
は、オフセット電圧印加回路9によって、直流オフセッ
ト電圧V9 が印加される。このオフセット電圧印加回路
9は、差動アンプ8の正入力端子に一端を接続された抵
抗素子9aと、この抵抗素子9aの他端に接続された電
源9bとによって構成されている。一方、差動アンプ8
の負入力には、抵抗素子10を介して電源4から、基準
電位V10が供給されているため、差動アンプ8の正入力
の電圧はV10−V9 となる。
【0018】かかる差動アンプ8の正出力および反転出
力は、それぞれ検波回路11の入力となる。この検波回
路11では、これらの入力を用いて、ノイズ分の検波を
行って出力する。このように差動アンプ8の正入力(す
なわち差動アンプ3の出力)が直流オフセット電圧V9
より大きいとき、検波回路11の出力(平滑用コンデン
サ12による整流後の電圧信号)はハイレベルになり、
逆に正入力が直流オフセット電圧V9 よりも小さい時は
ローレベルとなる。
力は、それぞれ検波回路11の入力となる。この検波回
路11では、これらの入力を用いて、ノイズ分の検波を
行って出力する。このように差動アンプ8の正入力(す
なわち差動アンプ3の出力)が直流オフセット電圧V9
より大きいとき、検波回路11の出力(平滑用コンデン
サ12による整流後の電圧信号)はハイレベルになり、
逆に正入力が直流オフセット電圧V9 よりも小さい時は
ローレベルとなる。
【0019】検波回路11の出力は、平滑用コンデンサ
12の一端およびコンパレータ13の正入力端子に接続
されている。また、この平滑用コンデンサ12の他端
は、接地されている。かかる構成により、検波回路11
から出力されたノイズ信号は、平滑用コンデンサ12で
整流されてコンパレータ13の正入力となる。また、こ
のコンパレータ13の負入力には電源14が接続されて
おり、これにより基準電位V14が与えられる。したがっ
て、コンパレータ14からは正入力としての信号入力と
基準電圧V14との差が検出され、ノイズ検出回路の出力
として、出力端子15から出力される。
12の一端およびコンパレータ13の正入力端子に接続
されている。また、この平滑用コンデンサ12の他端
は、接地されている。かかる構成により、検波回路11
から出力されたノイズ信号は、平滑用コンデンサ12で
整流されてコンパレータ13の正入力となる。また、こ
のコンパレータ13の負入力には電源14が接続されて
おり、これにより基準電位V14が与えられる。したがっ
て、コンパレータ14からは正入力としての信号入力と
基準電圧V14との差が検出され、ノイズ検出回路の出力
として、出力端子15から出力される。
【0020】上述のように、本実施例のノイズ検出回路
では、増幅器を2個の差動アンプ3,8を用いて二段に
構成した。この場合、各差動アンプ3,8の利得を低く
しても、全体として大きい利得を得ることができる。例
えば、各差動アンプ3,8の利得をそれぞれ10とした
場合、全体としての利得は10×10=100となる。
したがって、本実施例では、差動アンプ3,8として
は、利得の小さいものを使用する。
では、増幅器を2個の差動アンプ3,8を用いて二段に
構成した。この場合、各差動アンプ3,8の利得を低く
しても、全体として大きい利得を得ることができる。例
えば、各差動アンプ3,8の利得をそれぞれ10とした
場合、全体としての利得は10×10=100となる。
したがって、本実施例では、差動アンプ3,8として
は、利得の小さいものを使用する。
【0021】また、第1の差動アンプ3の出力と第2の
差動アンプ8の正入力との間に結合コンデンサ7を設け
たので、差動アンプ3の出力の直流分は、この結合コン
デンサ6で除去される。したがって、差動アンプ3の誤
差やオフセット電圧は、差動アンプ8には入力されな
い。
差動アンプ8の正入力との間に結合コンデンサ7を設け
たので、差動アンプ3の出力の直流分は、この結合コン
デンサ6で除去される。したがって、差動アンプ3の誤
差やオフセット電圧は、差動アンプ8には入力されな
い。
【0022】このように、本実施例のノイズ検出回路で
は、二段の利得の小さい差動アンプ3,8を使用し、且
つ、結合コンデンサ6を設けて差動アンプ3の誤差やオ
フセット電圧を除去することとしたので、これらの差動
アンプ3,8の負帰還回路が不要となる。このため、上
述の従来のノイズ検出装置(図4参照)で用いられてい
たバイパスコンデンサ49は、本実施例のノイズ検出回
路では不要となる。また、結合コンデンサ2,7は小さ
い静電容量のもので十分なので、集積回路に内蔵するこ
とが可能である。このため、本実施例のノイズ検出回路
では、バイパスコンデンサが不要となる。
は、二段の利得の小さい差動アンプ3,8を使用し、且
つ、結合コンデンサ6を設けて差動アンプ3の誤差やオ
フセット電圧を除去することとしたので、これらの差動
アンプ3,8の負帰還回路が不要となる。このため、上
述の従来のノイズ検出装置(図4参照)で用いられてい
たバイパスコンデンサ49は、本実施例のノイズ検出回
路では不要となる。また、結合コンデンサ2,7は小さ
い静電容量のもので十分なので、集積回路に内蔵するこ
とが可能である。このため、本実施例のノイズ検出回路
では、バイパスコンデンサが不要となる。
【0023】また、本実施例のノイズ検出回路では、こ
のように差動アンプ3,8の負帰還回路が不要となるこ
とにより、負帰還回路によって利得が減少することがな
くなる。したがって、その分だけ差動アンプ3,8とし
て利得の小さいものを使用することができる。このた
め、差動アンプ3,8内にそれぞれ形成される増幅回路
の段数を少なくするすることができるので、ノイズ検出
回路の回路構成を簡単にすることができる。
のように差動アンプ3,8の負帰還回路が不要となるこ
とにより、負帰還回路によって利得が減少することがな
くなる。したがって、その分だけ差動アンプ3,8とし
て利得の小さいものを使用することができる。このた
め、差動アンプ3,8内にそれぞれ形成される増幅回路
の段数を少なくするすることができるので、ノイズ検出
回路の回路構成を簡単にすることができる。
【0024】加えて、本実施例のノイズ検出回路では、
オフセット電圧印加回路9によって、差動アンプ8の正
負入力間に直流オフセット電圧V9 を印加する構成とし
たので、この差動アンプ8の正出力および反転出力をそ
のまま検波回路11に入力して検波を行うことができ
る。すなわち、本実施例の検波回路11では、差動アン
プ8の正出力および反転出力の差を用いて検波を行って
いる。したがって、従来のノイズ検出回路(図4参照)
のように検波回路の負入力に基準電圧を供給する場合と
比べて、同じ回路構成で、出力信号を2倍にすることが
できる。すなわち、本実施例では、検出回路11の利得
を従来の2倍にした場合と同じ出力を得ることができ
る。このため、本実施例のノイズ検出回路では、二段の
差動アンプ3,8による利得を従来のノイズ検出回路で
使用されていたオペアンプ43の半分としても、この従
来のノイズ検出回路と同じ利得を得ることができる。よ
って、その分だけ差動アンプ3,8内にそれぞれ形成さ
れる増幅回路の段数を少なくすることができるので、こ
の点でも、ノイズ検出回路の回路構成を簡単にすること
ができる。
オフセット電圧印加回路9によって、差動アンプ8の正
負入力間に直流オフセット電圧V9 を印加する構成とし
たので、この差動アンプ8の正出力および反転出力をそ
のまま検波回路11に入力して検波を行うことができ
る。すなわち、本実施例の検波回路11では、差動アン
プ8の正出力および反転出力の差を用いて検波を行って
いる。したがって、従来のノイズ検出回路(図4参照)
のように検波回路の負入力に基準電圧を供給する場合と
比べて、同じ回路構成で、出力信号を2倍にすることが
できる。すなわち、本実施例では、検出回路11の利得
を従来の2倍にした場合と同じ出力を得ることができ
る。このため、本実施例のノイズ検出回路では、二段の
差動アンプ3,8による利得を従来のノイズ検出回路で
使用されていたオペアンプ43の半分としても、この従
来のノイズ検出回路と同じ利得を得ることができる。よ
って、その分だけ差動アンプ3,8内にそれぞれ形成さ
れる増幅回路の段数を少なくすることができるので、こ
の点でも、ノイズ検出回路の回路構成を簡単にすること
ができる。
【0025】このように、本実施例では、回路の構成が
簡単で、且つ、高い利得を得ることができ、従ってノイ
ズ検出感度に優れた、ノイズ検出回路を実現している。
簡単で、且つ、高い利得を得ることができ、従ってノイ
ズ検出感度に優れた、ノイズ検出回路を実現している。
【0026】図2に、本実施例のノイズ検出回路の具体
的な回路構成の一例を示す。本図において、図1と同じ
符号を付した構成部分はそれぞれ図1と同じものを示
す。第1の差動アンプ3は、トランジスタ16a,16
bおよび定電流源16cからなる1段の差動増幅回路
と、抵抗素子17と、トランジスタ18aおよび定電流
源18bからなるエミッタフォロアとによって構成され
ており、差動増幅回路で増幅された入力信号をエミッタ
フォロアでさらに増幅して出力する。
的な回路構成の一例を示す。本図において、図1と同じ
符号を付した構成部分はそれぞれ図1と同じものを示
す。第1の差動アンプ3は、トランジスタ16a,16
bおよび定電流源16cからなる1段の差動増幅回路
と、抵抗素子17と、トランジスタ18aおよび定電流
源18bからなるエミッタフォロアとによって構成され
ており、差動増幅回路で増幅された入力信号をエミッタ
フォロアでさらに増幅して出力する。
【0027】また、第2の差動アンプ8は、トランジス
タ19a,19bおよび定電流源19cからなる1段の
差動増幅回路と、抵抗素子20a,20bによって構成
されており、エミッタフォロアは備えていない。
タ19a,19bおよび定電流源19cからなる1段の
差動増幅回路と、抵抗素子20a,20bによって構成
されており、エミッタフォロアは備えていない。
【0028】検波回路11は、トランジスタ21a,2
1bおよび定電流源21cからなる差動増幅回路と、ト
ランジスタ22a,22bからなるカレントミラー回路
と抵抗素子22cとによって構成されている。
1bおよび定電流源21cからなる差動増幅回路と、ト
ランジスタ22a,22bからなるカレントミラー回路
と抵抗素子22cとによって構成されている。
【0029】オフセット電圧印加回路9の電源9bは、
抵抗素子23と定電流源24とによって構成されてお
り、この定電流源24によって抵抗素子23に発生する
電圧降下を用いて、オフセット電圧を生成している。
抵抗素子23と定電流源24とによって構成されてお
り、この定電流源24によって抵抗素子23に発生する
電圧降下を用いて、オフセット電圧を生成している。
【0030】このように、本実施例では、差動アンプ
3,8を、あわせて2個の差動増幅器と1個のエミッタ
フォロアとで構成している。これに対して、従来のノイ
ズ検出回路(図4参照)で同じ利得を得たい場合には、
上述のように負帰還回路が必要なことや検波回路の負入
力を基準電圧としなければならないことにより、通常、
オペアンプ43を3〜4段の差動増幅器で構成しなけれ
ばならなくなる。
3,8を、あわせて2個の差動増幅器と1個のエミッタ
フォロアとで構成している。これに対して、従来のノイ
ズ検出回路(図4参照)で同じ利得を得たい場合には、
上述のように負帰還回路が必要なことや検波回路の負入
力を基準電圧としなければならないことにより、通常、
オペアンプ43を3〜4段の差動増幅器で構成しなけれ
ばならなくなる。
【0031】
【発明の効果】以上詳細に説明したように、本発明によ
れば、ノイズ検出感度に優れ、回路構成が簡単で、且
つ、外付け部品を必要としないノイズ検出回路を提供す
ることができる。
れば、ノイズ検出感度に優れ、回路構成が簡単で、且
つ、外付け部品を必要としないノイズ検出回路を提供す
ることができる。
【図1】本発明の一実施例に係わるノイズ検出回路の構
成を示す電気回路図である。
成を示す電気回路図である。
【図2】図1に示したノイズ検出回路の要部の具体的な
回路構成を示す電気回路図である。
回路構成を示す電気回路図である。
【図3】ノイズ検出回路を使用したFM無線通信機の一
構成例を概略的に示すブロック図である。
構成例を概略的に示すブロック図である。
【図4】従来のノイズ検出回路の一構成例を示す電気回
路図である。
路図である。
1 入力端子 2,7 結合コンデンサ 3,8 差動アンプ 4,14 電源 5,6,10 抵抗素子 9 オフセット電圧印加回路 11 検波回路 12 平滑用コンデンサ 13 コンパレータ 15 出力端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03F 1/00 - 3/72 H04B 1/10
Claims (1)
- 【請求項1】入力端子から入力された信号を増幅する第
1の差動増幅器と、 この第1の差動増幅器から結合コンデンサを介して入力
した信号を増幅する第2の差動増幅器と、 この第2の差動増幅器の正負入力間に直流オフセット電
圧を印加するオフセット電圧印加手段と、 前記第2の差動増幅器の正出力および反転出力をそれぞ
れ入力してその差にもとづいて検波を行う検波回路と、 この検波回路から出力された信号を整流する平滑用コン
デンサと、 この平滑用コンデンサで整流された信号と基準電圧との
差を出力するコンパレータと、 を具備することを特徴とするノイズ検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03105392A JP3179838B2 (ja) | 1992-02-18 | 1992-02-18 | ノイズ検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03105392A JP3179838B2 (ja) | 1992-02-18 | 1992-02-18 | ノイズ検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05235660A JPH05235660A (ja) | 1993-09-10 |
JP3179838B2 true JP3179838B2 (ja) | 2001-06-25 |
Family
ID=12320744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03105392A Expired - Lifetime JP3179838B2 (ja) | 1992-02-18 | 1992-02-18 | ノイズ検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3179838B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6526107B1 (en) | 1997-11-19 | 2003-02-25 | Kabushiki Kaisha Kenwood | Synchronization acquiring circuit |
KR200483422Y1 (ko) * | 2015-07-03 | 2017-05-16 | 조선대학교산학협력단 | 장식등 겸용 수납함 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5086716B2 (ja) * | 2007-07-17 | 2012-11-28 | 株式会社東芝 | 検出回路 |
KR101984548B1 (ko) * | 2015-01-19 | 2019-05-31 | 엘에스산전 주식회사 | Plc 아날로그 입출력 모듈의 전원부 노이즈 감지장치 |
-
1992
- 1992-02-18 JP JP03105392A patent/JP3179838B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6526107B1 (en) | 1997-11-19 | 2003-02-25 | Kabushiki Kaisha Kenwood | Synchronization acquiring circuit |
KR200483422Y1 (ko) * | 2015-07-03 | 2017-05-16 | 조선대학교산학협력단 | 장식등 겸용 수납함 |
Also Published As
Publication number | Publication date |
---|---|
JPH05235660A (ja) | 1993-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2734265B2 (ja) | エレクトレット・コンデンサ・マイクロフォン用増幅回路 | |
US4445054A (en) | Full-wave rectifying circuit | |
JP2845178B2 (ja) | 逓倍回路 | |
US4626678A (en) | Light detecting circuit | |
JP3179838B2 (ja) | ノイズ検出回路 | |
JPS6232714A (ja) | オフセツト電圧補正回路 | |
JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
KR101043222B1 (ko) | 변수 이득 증폭기용 직류보상 루프 | |
JP3214196B2 (ja) | Av光空間伝送の受光回路 | |
JP3479334B2 (ja) | ステレオとデュアル音声信号認識用回路 | |
JPH0527282B2 (ja) | ||
JPH062335Y2 (ja) | 平衡増幅器 | |
JPS62161204A (ja) | 増幅装置 | |
JP3099679B2 (ja) | 低域ろ波回路 | |
JP2725290B2 (ja) | 電力増幅回路 | |
JPH0124363B2 (ja) | ||
JP2881769B2 (ja) | Agc回路 | |
JPS6322687B2 (ja) | ||
JP3399572B2 (ja) | Iq復調器 | |
JPH01268302A (ja) | 増幅回路 | |
JPS6145633Y2 (ja) | ||
JP3441628B2 (ja) | 振幅検出回路 | |
JPS5816256Y2 (ja) | 信号圧縮伸長回路の検波回路 | |
JPH03255712A (ja) | 電子ボリューム回路 | |
JPS61147606A (ja) | Rf増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080413 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |