JP4078033B2 - 半導体モジュールの実装方法 - Google Patents

半導体モジュールの実装方法 Download PDF

Info

Publication number
JP4078033B2
JP4078033B2 JP2000608440A JP2000608440A JP4078033B2 JP 4078033 B2 JP4078033 B2 JP 4078033B2 JP 2000608440 A JP2000608440 A JP 2000608440A JP 2000608440 A JP2000608440 A JP 2000608440A JP 4078033 B2 JP4078033 B2 JP 4078033B2
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor
resin
heat sink
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000608440A
Other languages
English (en)
Inventor
州志 江口
晃 永井
晴夫 赤星
巧 上野
俊也 佐藤
雅彦 荻野
朝雄 西村
一郎 安生
英樹 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Application granted granted Critical
Publication of JP4078033B2 publication Critical patent/JP4078033B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

技術分野
本発明は、ベアチップまたはパッケージングされた半導体チップを配線基板に搭載し、半導体チップの上面に放熱板を設け、配線基板と放熱板とによって挟まれた半導体チップの周囲に樹脂を充填してなる半導体モジュール及びその実装方法に関する。本発明は特に、一枚の配線基板上に複数個の半導体チップを搭載したマルチ・チップモジュール及びその実装方法に関する。
背景技術
半導体モジュールは、パーソナルコンピュータ,サーバー,大型コンピュータなどの電子機器における高速あるいは高集積メモリーとして使用されている。これらの電子機器は、小型化,薄型化,高速化及び高集積化される傾向にある。これらに伴い、半導体モジュールにおいても、高密度実装,狭ピッチ・多ピン接続,低ノイズ化及び低熱抵抗化が求められている。
このような背景から、複数のベアチップまたはチップとほぼ同等のサイズを有するチップサイズ(またはチップスケール)パッケージ(以下CSPという)を配線基板へ実装して、実装密度を高めることが行われている。また、複数のベアチップまたはCSPを基板に実装した後、チップの背面に放熱板を接着して、低熱抵抗化をはかることが行われている。
一例として米国特許第5,724,729号明細書には、一枚の配線基板上に複数個の半導体チップを搭載し、半導体チップの背面に放熱キャップを設けて、半導体チップと放熱キャップとを熱伝導性接着剤によって接着した構造のマルチ・チップモジュールが示されている。
また特開昭63−29563号公報には、フリップチップをバンプ電極を介してムライト基板にフェースダウンボンディングし、フリップチップ上面に熱伝導性の優れたシリコンカーバイド基板をろう材を用いて接着し、ムライト基板とシリコンカーバイド基板との間にエポキシ樹脂を充填した構造の半導体装置が示されている。また、上記半導体装置の複数個を一枚の基板上に搭載し、複数個の該半導体装置の上部を覆うようにヒートシンクを設けて、ヒートシンクと各半導体装置とを櫛歯状の伝熱部材を用いて接続した構造のマルチ・チップモジュールが示されている。
しかし、我々の検討によれば、上記従来技術には、以下に述べるようにいくつかの問題点がある。
まず、米国特許第5,724,729号明細書に記載されたマルチ・チップモジュールにおいては、チップとチップとの間が空隙になっているので、チップに加わる応力が分散されない。このため、どれかのチップに応力が加わったときに、応力が加わったチップと放熱キャップとの接合端面にクラックが入りやすい。また、チップを配線基板に接続しているバンプ電極の周囲にアンダーフィル樹脂が充填されていないので、バンプ電極が酸化されやすく、しかもチップに発生する熱が配線基板側へ伝達されにくい。
特開昭63−29563号公報に記載されたマルチ・チップモジュールにおいては、複数個の半導体装置が伝熱部材を介してヒートシンクへ機械的に固着されているので、半導体装置の大きさにばらつきがあった場合に、ヒートシンクが傾いてしまい固着しにくい。特開昭63−29563号公報に記載の発明では、伝熱部材を櫛歯状にしているので、半導体装置の大きさに多少のばらつきがあっても、ヒートシンクが傾きにくいが、櫛歯状にすることで構造が複雑になっている。また、該公報に記載の発明では、各半導体装置の側面に樹脂がモールドされているものの、樹脂と樹脂との間に空隙があるので、その空隙に水分が浸入したり或いは水分の結露が生じやすく、樹脂の材質劣化及び絶縁劣化が生じやすい。
マルチ・チップモジュールにおいて、半導体チップと配線基板との間にアンダーフィル樹脂を充填することは、特開平7−86492号公報に記載されているように周知である。しかし、特開平7−86492号公報には放熱板を設けることまでは記載されておらず、上述の問題点を解決するヒントにならない。
本発明の目的は、ベアチップ又はパッケージングされた半導体チップの複数個を一枚の配線基板上に搭載し、複数個の該半導体チップを一枚の放熱板で覆って、各半導体チップと該放熱板とを熱伝導可能に接合した構造を有する半導体モジュール及びその実装方法において、個々の半導体チップに加わる応力が分散され、チップと放熱板とが伝熱部材を用いることなく接合されるようにした半導体モジュール及びその実装方法を提供することにある。
本発明の他の目的は、複数個の半導体チップが金属バンプを用いて一枚の配線基板に接続され、該半導体チップの背面に一枚の放熱板を配置された構造を有する半導体モジュール及びその実装方法において、半導体チップと配線基板との間隙がアンダーフィル樹脂で満たされ、半導体チップと放熱板とが伝熱部材を用いることなく接合され、個々のチップに加わる応力が分散されるようにした半導体モジュール及びその実装方法を提供することにある。
発明の開示
本発明の第一の実施態様は、ベアチップ又はパッケージングされた半導体チップの複数個が一枚の配線基板上に搭載され、複数個の該半導体チップ上に一枚の放熱板が配置された構造を有する半導体モジュールにおいて、前記配線基板と前記放熱板とによって挟まれた複数個の該半導体チップの周囲が樹脂で満たされ、該半導体チップと該半導体チップとが該樹脂を介して繋がっていることを特徴とする半導体モジュールにある。
ベアチップ又はパッケージングされた半導体チップを配線基板に搭載する方法には、半導体チップの回路が形成された面を下側にし、該回路形成面を配線基板に対向させて搭載する方法と、回路形成面を上側にし回路非形成面を配線基板と対向させて搭載する方法とがある。半導体チップの回路形成面を下向きにして配線基板に接続する方式即ちフェースダウンボンディング方式の半導体モジュールでは、半導体チップの回路形成面に設けられたパッドと配線基板のパッドとが金属バンプを介して接続される。一方、半導体チップの回路形成面を上側にして配線基板に搭載する方式即ちフェースアップボンディング方式の半導体モジュールでは、半導体チップの回路非形成面が配線基板に接着剤を用いて接合され、半導体チップの回路形成面に設けられたパッドと配線基板のパッドとが金属ワイヤボンディングされる。ここで、パッドとは入出力端子のことであり、電極,電極端子或いは単に端子と称されることもある。
従って、本発明の第二の実施態様は、ベアチップとパッケージングされた半導体チップから選ばれた一方の半導体チップの複数個が回路形成面を下に向けて金属バンプにより一枚の配線基板に電気的に接続され、該半導体チップの回路非形成面の上部に一枚の放熱板が配置された構造を有する半導体モジュールにおいて、該配線基板と該半導体チップとの隙間、該半導体チップと該放熱板との間及び該半導体チップと該半導体チップとの間に樹脂が充填され、該半導体チップと該放熱板とが該樹脂によって接合され、該半導体チップと該半導体チップとが該樹脂によって繋がっていることを特徴とする半導体モジュールにある。
本発明の第三の実施態様は、複数個のベアチップ又はパッケージングされた複数個の半導体チップの回路非形成面が一枚の配線基板に接着され、該半導体チップの回路形成面側に一枚の放熱板が配置され、該回路形成面に設けられたパッドと該配線基板のパッドとが金属ワイヤボンディングされている半導体モジュールにおいて、該半導体チップと該放熱板との間及び複数個の該半導体チップの間に樹脂が充填され、該樹脂によって該半導体チップと該放熱板とが接合され、該半導体チップと該半導体チップとが繋がっていることを特徴とする半導体モジュールにある。
本発明による半導体モジュールの製造にあたっては、半導体チップと放熱板とを熱伝導性を有する接着剤を用いて接着してもよい。また、半導体チップの回路形成面を上側にして、配線基板と金属ワイヤボンディングする方式の半導体モジュールにおいては、金属ワイヤが放熱板によって押しつぶされないようにするために、放熱板と半導体チップとの間或いは放熱板と配線基板との間にスペーサを設けてもよい。
従って、本発明の他の実施態様は、ベアチップ又はパッケージングされた半導体チップの複数個が一枚の配線基板に搭載され、複数個の該半導体チップの上面に一枚の放熱板が配置された構造を有する半導体モジュールにおいて、前記半導体チップと前記放熱板との間に接着剤層を有し、前記配線基板と前記放熱板とによって挟まれた前記半導体チップの周囲に樹脂が充填され、該樹脂によって該半導体チップと該半導体チップとが繋がっていることを特徴とする半導体モジュールにある。
更に他の実施態様は、ベアチップ又はパッケージングされた半導体チップの複数個が回路形成面を上側に向けて配線基板に搭載され、該半導体チップと該配線基板とが金属ワイヤボンディングされ、複数個の該半導体チップの回路形成面の上に一枚の放熱板が配置された構造を有する半導体モジュールにおいて、複数個の該半導体チップと該放熱板との間に金属ワイヤ保護用スペーサを有し、該放熱板と該配線基板とによって挟まれた半導体チップの周囲に樹脂が充填され、該半導体チップと該半導体チップとが該樹脂によって繋がっていることを特徴とする半導体モジュールにある。
更に他の実施態様は、ベアチップ又はパッケージングされた半導体チップの複数個が回路形成面を上側にして配線基板に搭載され、該半導体チップと該配線基板とが金属ワイヤボンディングされ、複数個の該半導体チップの回路形成面の上に一枚の放熱板が配置された半導体モジュールにおいて、前記配線基板と前記放熱板との間に金属ワイヤ保護用スペーサを有し、該放熱板と該配線基板とによって挟まれた半導体チップの周囲が樹脂によって満たされ、該半導体チップと該半導体チップとが該樹脂によって繋がっていることを特徴とする半導体モジュールにある。
本発明の半導体モジュールは、複数個の該半導体チップを配線基板に搭載した後、放熱板を配置し、該配線基板と該放熱板との間に樹脂を注入することによって実装される。樹脂を注入する方法としては、たとえば半導体チップの上面に樹脂の固まりを置き、その上に放熱板を被せ、配線基板と放熱板の外側にプレス板を配置して加熱加圧成形し、樹脂を溶融或いは軟化流動させて半導体チップの周囲に充填する方法を適用できる。また、配線基板と放熱板と半導体チップとを金型内に入れ、トランスファプレス成形によって樹脂を金型内に注入する方法を適用できる。また、配線基板に搭載された半導体チップと放熱板との間に樹脂の固まりを配置してオートクレーブ中に入れ、加熱して樹脂を溶融或いは軟化流動させ、半導体チップの周囲に充填する方法を適用できる。
本発明の他の実施態様は、後述する実施例の説明により、更に明瞭になるであろう。
本発明では、半導体チップはベアチップ又はパッケージングされた半導体チップから選ばれる。ベアチップは、一方の面に回路が形成されており、またパッド,端子,電極或いは電極端子等と称される入出力端子を有する。入出力端子は回路形成面側に設けられることが多い。
パッケージングされた半導体チップには、たとえばCSPがある。CSPの一例は特開平9−321084号公報に記載されている。該公報には、チップの回路形成面側に応力緩衝層を介して配線テープを配置し、配線テープとチップのパッドとを電気的に接続して、この接続部を樹脂で封止し、配線テープに金属バンプを設けたものが示されている。この構造のCSPは、本発明で用いるのに適している。パッケージングされた半導体チップには、CSPのほかにSOJ(スモールアウトラインJ−リードパッケージ),TSOP(スインスモールアウトラインパッケージ),TCP(テープキャリアパッケージ)等があり、いずれも使用できる。
なお、本発明では、特に断らない限り、ベアチップ及びパッケージングされた半導体チップの両方を含めて半導体チップと称する。又、本発明において、実装(mounting)とは、狭義には配線基板上に半導体チップを搭載して電気的に接続する技術を意味し、広義にはその後で更に放熱板を接合する技術或いは樹脂を注入する技術を意味する。なお、本発明で称している金属バンプと従来技術に記載されたバンプ電極とは同じものである。
本発明の半導体モジュールは、半導体チップと半導体チップとが樹脂で繋がっているので、どれかのチップに応力が加わっても、その応力が樹脂を介して四方に分散される。従って、チップや放熱板にクラックが入るというようなおそれは少ない。また、半導体チップと放熱板との接着が樹脂によってなされているので、伝熱部材を配置したときのようにヒートシンク即ち放熱板が傾くことは少ない。更に、チップと配線基板との間に金属バンプがある構造の半導体モジュールでは、半導体チップと配線基板との間に樹脂が充填されるので、チップから配線基板への熱伝導性がよくなり、しかも金属バンプが酸化されにくという効果がある。樹脂は、チップの保護及びモジュールの曲がり防止の役目もする。
なお、半導体チップを基板と放熱板との間に挟み、チップの周囲に樹脂をモールドした構造の半導体装置が、特開平7−11278号公報及び特開平9−17827号公報に記載されているが、マルチ・チップモジュールを組み立てることまでは記載されていない。
配線基板と放熱板とによって挟まれた半導体チップの周囲に充填される樹脂は、狭い空間に充填されるので、流動性が良いことはもちろんであるが、そのほかに半導体チップの熱を配線基板及び放熱板へ逃がす役目もするので、熱伝導性が優れていることが望ましい。具体的には、樹脂の熱伝導率は0.5〜3.5W/m・℃の範囲にあるのが好ましい。樹脂の熱伝導率が0.5W/m・℃未満では、放熱効果が乏しく、逆に熱伝導率が3.5W/m・℃を超えると、熱伝導性フィラを配合して熱伝導性を付与するタイプの樹脂の場合に、フィラの量が多くなりすぎて、樹脂の流動性が低下し、ボイドや充填不良が生じやすい。
熱硬化性樹脂は、好適な樹脂の一つである。熱硬化性樹脂を用いれば、成形加熱時に樹脂粘度が大幅に低下することから、ボイドレスで充填でき、また樹脂の剥離も生じにくくなる。熱可塑性樹脂は、充填時の低粘度化と冷却後の樹脂組成物の耐熱性とが両立しないので、熱可塑性樹脂を使用する場合には、熱硬化樹脂成分を混ぜて用いることが望ましい。熱可塑性樹脂中に熱硬化性樹脂を含有することにより、成形後の加熱硬化により熟可塑性樹脂中に3次元網目構造が導入され、いわゆる網目相互侵入構造(interpenetrating polymer network 構造)を有する樹脂になる。この網目相互侵入構造の樹脂は、熱可塑性樹脂が有する短時間成形の利点を生かしながら、耐熱性を向上する効果がある。
熱硬化性樹脂には、酸無水物硬化型,フェノール硬化型,イミダゾール触媒硬化型またはアミン硬化型などのエポキシ樹脂を用いることができる。また、多官能性アクリレート樹脂やメタクリレート樹脂,シアネートエステル樹脂,付加型のマレイミド樹脂またはビスマレイミド樹脂などを用いることもできる。
熱可塑性樹脂には、ポリイミド樹脂或いはポリアミドイミド樹脂などを用いることができる。
熱可塑性樹脂中に含有する熱硬化樹脂は、該熱硬化性樹脂の加熱硬化物の特性として、線膨張係数が10ppm/℃〜60ppm/℃、ガラス転移温度が80℃以上、室温における弾性率が500MPa〜25GPaの範囲にあるものが望ましい。熱硬化性樹脂の線膨張係数が10ppm/℃未満、ガラス転移温度が80℃未満、または室温における弾性率が500MPa未満であると、樹脂の収縮力により、配線基板及び放熱板との接着部が剥離しやすくなる。また、熱硬化性樹脂の線膨張係数が60ppm/℃を超え、室温の弾性率が25Gpaを超えると、半導体チップと樹脂、または配線基板と樹脂との熱膨張係数の違いから生じる応力が大きくなり、チップ,金属バンプ及び配線基板のそれぞれの界面に亀裂や剥離が発生しやすくなる。
熟可塑性のポリイミド樹脂に熱硬化性樹脂としてエポキシ樹脂,マレイミド樹脂或いはビスマレイミド樹脂などを含有したものは、接着性と吸湿性とがバランス良く取れているので、本発明で用いるのに適している。
樹脂中には、接着力の向上と低応力化の観点から、シリコーンゴム,アクリルゴム,ニトリルブタジェンゴムなどの可とう化剤を混合することができる。また、線膨張係数を調整したり、熱伝導性を高めるために無機質の充填剤を混入することができる。無機質の充填剤としては、最大粒径が50μm以下、平均粒径が0.5〜10μmの範囲にある球形のフィラを用いるのが望ましい。無機質充填剤の最大粒径が50μmを超えると、狭い間隙への樹脂の充填性が低下し、ボイドが発生しやすくなる。無機質充填剤の平均粒径が0.5μm未満であると、樹脂組成物の粘度が急激に上昇するため樹脂の未充填が起こりやすい。さらに、非常に細かい充填剤は凝集しやすく、分散性が悪くなる。平均粒怪が10μmを超えても樹脂の未充填が起こりやすい。樹脂の低熱膨張率化を達成するためには、無機質充填剤として、溶融シリカ,合成シリカ,タルク、または炭酸カルシウムなどを含有することが望ましい。これらのなかでは、純度,粒形の均一性,低熱膨張性等の点から溶融シリカまたは合成シリカが特に望ましい。また、樹脂の熱伝導性を高めるためには、充填剤として、結晶性シリカ,窒化アルミニウム,シリコンナイトライド,窒化ボロン,アルミナなどを用いることが望ましい。以上述べた無機質の充填剤は、球形またはフィラの角を削った球形に近い形状にして用いることが、樹脂の粘度,チップへのダメージを少なくする点から望ましい。
配線基板と放熱板との間隙を熱硬化性樹脂のみで満たす場合には、熱硬化性樹脂の物性として線膨張係数が60ppm/℃以下、特に40ppm/℃以下のものを用いることが望ましい。
放熱板の材料には、銅,アルミニウム,ステンレス,鉄,コバールなどの金属,窒化アルミニウム,シリコンナイトライド,窒化ボロン,アルミナなどのセラミックスを用いることができる。また、窒化アルミニウム,シリコンナイトライド,窒化ボロン,アルミナなどのように熱伝導性の優れたフィラを含有した樹脂板、或いは金属をコアにした樹脂板などを用いることができる。銅板にニッケルめっき等を施して使用することもできる。
放熱板は、半導体モジュールの反りを少なくする観点から、線膨張係数が配線基板の線膨張係数に近いことが望ましい。配線基板と放熱板との線膨張係数の差は10ppm/℃以下、好ましくは5ppm/℃であることが望ましい。両者の線膨張係数の差が10ppm/℃を超えると、温度サイクルの信頼性を評価する試験において、モジュールに反りが生じ易く、また樹脂の亀裂が生じやすい。また、−55℃から150℃の温度サイクル条件では、両者の線膨張係数の差が5ppm/℃以下でないと1000サイクルを満足することができない。
放熱板の板厚は、10μmから2mmの範囲が望ましい。10μm未満の板厚であると、薄すぎて取扱いづらい。板厚が2mmを超えると、切断しにくいうえ、バリが生じ易い。また、半導体モジュール自体の厚さも厚くなるので、薄型モジュールの用途には適さない。放熱板は、一枚の平坦な板状でもよく、また板の端部を折り曲げてキャップ状にしたものでもよい。
放熱板と半導体チップとの接合は、主に樹脂によってなされ、この樹脂を介してチップの熱が放熱板へ伝達されることから、チップと放熱板との間隙は、できるだけ狭い方がよい。ただし、狭すぎると、ボイドが生じやすく、また樹脂の剥離が生じ易い。このことから、両者の間隙は10〜200μmの範囲が望ましい。
配線基板の材料には、ガラス繊維や有機繊維からなる織布,不織布を含む有機系プリント基板,ポリイミドなどの配線テープ、またはセラミック基板などを用途に応じて用いることができる。有機系プリント基板は、低コスト半導体モジュールに適する。フレキシブルなポリイミド配線テープは、微細ピッチ形成が必要な半導体モジュールに適する。また、セラミック基板は自動車や産業用電子機器などの耐熱性,高信頼性が要求される半導体モジュールに適する。
発明を実施するための最良の形態
以下、本発明の半導体モジュール及びその実装方法について、図面を参照しながら説明する。但し、本発明は、以下に述べる実施例に限定されるわけではない。
実施例1
第1図(a)(b)は6個の半導体チップ1を配線基板3の片面に金属バンプ2を用いて実装し、半導体チップの上面を放熱板4で覆い、配線基板と放熱板との間に樹脂組成物5を充填した半導体モジュールの断面図を示しており、(c)は放熱板を除いた状態の上面図を示している。
第1図(a)に示すモジュールは、放熱板4の両端が折り曲ってキャップ状になっており、キャップの端面が配線基板に接合されている。一方、第1図(b)に示すモジュールは、放熱板が平坦な板状になっている。両者を比較した場合には、放熱特性の点で、第1図(a)の方が優れる。半導体チップ1は、ベアチップでも良く、またCSPのごとく半導体パッケージでも良い。なお、第1図では図示を省略しているが、金属バンプ2の一端はベアチップのパッドに電気的に接続されている。金属バンプ2の他端は配線基板3のパッド20に電気的に接続されている。
第1図(b)に示す構造の半導体モジュールの実装方法を第5図に従って説明する。
まず、第5図(a)に示すように、金属バンプ2を接続した半導体チップ1と配線基板3を準備する。配線基板3のパッド20には、半田フラックスを塗付し、半田を形成しておく。
次に第5図(b)に示すように、半導体チップ1の金属バンプ2が設けられた面を下側にして配線基板上に搭載し、配線基板のパッドと金属バンプ2とを接続する。第5図(b)以降では、パッド20の図示が省略されている。次に第5図(c)に示すように、タブレット化した樹脂組成物5を半導体チップの上に乗せる。次いで、第5図(d)に示すように、樹脂組成物5の上に放熱板4を置き、放熱板4と配線基板3の外側から2枚のプレス板9によってはさみ込む。配線基板側のプレス板にはスペーサ10を設けて、樹脂組成物5がプレス板の外側へ流れ出ないようにした。この状態で、圧縮成形プレスを行い、第5図(e)に示す状態にする。この状態で、しばらく放置してから、圧力を開放してモジュールを取り出し、第5図(f)に示す構造のマルチ・チップモジュールを得る。
半導体チップにはベアチップを用いた。配線基板には銅パッドを設け、銅パッド上に鉛と錫の共晶半田を形成した。銅パッドと金バンプ2との接合は、240℃の赤外線リフローによって行った。金属バンプ2の直径は0.38mmであり、金属バンプ間のピッチは0.8mm、チップと配線基板とのスタンドオフ高さは、約100μmである。樹脂組成物5には、ビフェニル型エポキシ樹脂(100重量部),フェノールノボラック樹脂硬化剤(54部),トリフェニルホスフィン硬化促進剤(4部),エポキシシランカップリング剤(3部),カーボン着色剤(1部)からなるエポキシ樹脂配合物20重量%と、球状溶融シリカ(最大粒径:45μm,平均粒径:7μm)80重量%を混練ロールにて60〜120℃の条件で混練したものを用いた。この樹脂組成物の加熱硬化後の線膨張係数は16ppm/℃であり、室温における弾性率は15GPaである。また硬化後のガラス転移温度は120℃である。放熱板4には、ニッケルめっきした厚さ500μmの銅板を用いた。また、圧縮成形は、100℃で10分予熱した後、150℃に昇温させ、その温度で20kg/cmの圧力をかけることにより行った。
また、圧縮成形後、150℃で1〜2時間保持し、後硬化を行った。
この結果、配線基板として通常使用されているANSI(American National Standard Institute)規格のFR4プリント基板(線膨張係数:14ppm/℃)を用いた場合のモジュールの反りは、20μmと小さいものであった。これは放熱板として、線膨張係数17ppm/℃の銅を用いて、樹脂の線膨張係数に近づけたことによる。
本実施例によれば、樹脂組成物5が、半導体チップと配線基板との間が樹脂で満たされるので、半導体チップの熱が配線基板側へ良好に放散される。また、金属バンプ2の周囲が樹脂で囲まれているので、金属バンプが酸化されにくい。また、チップとチップとが樹脂で繋がっているので、どれかのチップに応力が加わっても、応力が分散される。また、放熱板とチップとの接合が樹脂によってなされているので、半導体チップの大きさにばらつきがあっても放熱板を容易に取り付けることができる。また、配線基板と放熱板との間隙に同一の樹脂が一度の工程によって充填されるので、樹脂内に界面ができたりせず、界面剥離のおそれもない。本実施例によれば、このほかに、すべての半導体チップを一度の工程で放熱板へ接着することができるという効果もある。
実施例2
第2図(a)は、6個の半導体チップ1を金属ワイヤボンディングにより配線基板3の片面に実装した半導体モジュールの断面図であり、(b)は放熱板を除いた状態の上面図である。6個の半導体チップ1は金属ワイヤ6とともに樹脂組成物5により封止されている。この半導体モジュールの実装方法を第6図に従って説明する。
まず半導体チップ1を絶縁性の接着剤を用いて配線基板3上に搭載し、第6図(a)の状態にする。接着剤には、室温における弾性率が1Gpa以下の低弾性率のエポキシ樹脂系接着剤を用いるとよい。次に半導体チップ1の回路形成面側に設けられたパッド21と配線基板3のパッド20とを金ワイヤの如き金属ワイヤ6を用いて接続し、第6図(b)の状態にする。次に、第6図(c)に示すように樹脂組成物5を半導体チップ上に乗せる。その後、第6図(d)に示すように、樹脂組成物5の上に放熱板4を乗せ、配線基板と放熱板の両側からプレス板9で加圧して、圧縮成形プレスによる成形を行う。圧縮成形時に金属ワイヤ6が押しつぶされないようにするために、放熱板4に補強ピン18を設けておくか、或いは上下のプレス板の間にスペーサ10を配置しておくとよい。第2図(b)では、放熱板4に12個の円筒形状をした補強ピン18が取り付けられ、更にスペーサ10が設けられた状態が示されている。圧縮成形プレスによる成形によって第6図(e)に示す状態になる。その後、プレス板を取り外して、第6図(f)に示すモジュールを得る。
放熱板4にニッケルめっきした銅板からなる線膨張係数が17ppm/℃の材料を用い、樹脂組成物5に実施例1で使用したのと同じ材料を用い、配線基板にANSI規格のFR4プリント基板(線膨張係数:14ppm/℃)を用い、半導体チップにベアチップを用いたところ、半導体モジュールはボイドレスであり、モジュール全体の反りは50μmと小さいものであった。
本実施例においても、半導体チップと放熱板とを伝熱部材を用いることなく接合できる。また、チップとチップとの間が樹脂組成物5によって繋がっているので、半導体チップに加わる応力が分散される。
実施例3
第3図は、複数の半導体チップ1を配線基板3の片面に金属バンプ2を用いて実装し、半導体チップ1と放熱板4とを接着剤7を用いて接着し、複数の半導体チップの周囲に樹脂組成物5を充填した半導体モジュールを示している。この構造の半導体モジュールの実装方法を第7図に従って説明する。
まず、第7図(a)に示すように、金属バンプ2を設けた半導体チップと、配線基板3とを準備する。次に、第7図(b)に示すように、金属バンプ2を配線基板3のパッド20に接続する。なお、第7図(b)以降では、パッド20の図示を省略した。次に、半導体チップ1の上面に熱伝導性のよい接着剤7を塗布して、第7図(c)に示す状態にする。接着剤7には、シート状のものを用いるのが良い。接着剤の材料は、エポキシ樹脂,シリコーン樹脂,アクリレート,メタクリレート等が適する。次に、第7図(d)に示すように、半導体チップの上に放熱板4を接着する。次いで、第7図(e)に示すように、金型11内に挿入し、低圧トランスファプレスのプランジャー12を用いて樹脂成形物5を金型内に注入する。トランスファプレス成形が終了したならば、モジュールを取り出して、後硬化を行い、第7図(g)の状態にする。その後、配線基板の余分な箇所17を切断して、第7図(h)に示す半導体モジュールを得る。
接着剤7には、熱伝導率が1.5W/m℃のエポキシ樹脂接着剤を用いた。チップにはベアチップを用い、チップと放熱板との接合は、150℃の温度で1時間加熱することにより行った。低圧トランスファプレスは、圧力70kg/cmの条件下で、175℃の温度に120秒保持することにより行った。樹脂組成物5には、ビフェニル型エポキシ樹脂(100重量部),アラルキルフェノール樹脂硬化剤(85部),イミダゾール硬化促進剤(2部),エポキシシランカップリング剤(3部),カーボン着色剤(1部),ポリエチレン系とモンタン酸エステル系からなる離型剤2部を配合したエポキシ樹脂配合物20重量%と、球状溶融シリカ(最大粒径:45μm,平均粒径:7μm)40重量%と、アルミナ(最大粒径:50μm,:平均粒径:7μm)40重量%を、混練ロールにて60〜120℃の条件で混練したものを用いた。この樹脂組成物の加熱硬化後のガラス転移温度は125℃、線膨張係数は15ppm/℃、室温における弾性率は17.5Gpa、熱伝導率は1.2W/m℃である。トランスファプレス後のモジュールの後硬化は175℃,2時間加熱の条件で行った。このようにして得られた半導体モジュールはボイドレスであり、モジュール全体の反りはFR5に準ずるプリント基板(線膨張係数:13ppm/℃)において、55μmと小さいものであった。
本実施例は、半導体チップと放熱板4との間に接着剤7が配置されている点で、先に示した実施例とは異なる。接着剤に樹脂組成物5よりも熱伝導性の良いものを用いることにより、先に示した実施例よりも放熱特性を高めることができる。この実施例においても、チップに加わった応力が樹脂を介して他のチップに伝わるので、チップに加わる応力が分散される。
実施例4
第4図(a)は、半導体チップ1を配線基板3の両面に金属バンプ2を用いて実装した半導体モジュールの断面図であり、(b)は放熱板を除いた状態の上面図である。図中の符号8は銅配線を示している。第4図(a),(b)に示す構造の半導体モジュールの実装方法を第8図に従って説明する。
まず配線基板3の片面に複数の半導体チップ1を実装し、第8図(a)の状態にする。なお、配線基板上にはパッドが設けられているが、図示を省略した。また、第4図では配線基板の片面に8個の半導体チップが搭載されていたが、ここでは簡略化して3個のみ示した。次に、第8図(b)に示すように、配線基板3を裏返しして、該配線基板の裏面にも複数の半導体チップ1を実装する。その後、第8図(c)に示すように、片面に樹脂組成物5の薄膜を形成した放熱板4を、樹脂組成物5が半導体チップ1側になるようにして半導体チップ1の上に乗せる。そして、放熱板の外側からプレス板10で加圧する。放熱板4上に樹脂組成物5の薄膜を形成する方法は、熱プレスでラミネートする方法、樹脂組成物を溶剤に溶かして放熱板上にスクリーン印刷したのち溶剤を加熱揮散させる方法等によって行うことができる。第8図(c)では、配線基板の両面にスペーサ10を取り付けて、半導体チップ1と放熱板4との間隙が一定に保たれるようにしている。圧縮成形によって、第8図(d)に示す状態になる。その後、第8図(e)に示すように、プレス板を取り外して、半導体モジュールを取り出す。半導体チップにCSPを用い、第8図に示す方法によって実装されたマルチ・チップモジュールはボイドレスであり、パソコンまたはサーバー用のメモリーモジュールとして使用するのに適していた。
本実施例の実装方法によれば、両面実装を一括できるという効果もある。
実施例5
第9図は、複数の半導体チップを配線基板の両面に実装した半導体モジュールの他の実装方法を示す工程図である。
第9図(a)と(b)の工程までは、実施例4のときと同様である。配線基板上のパッドは図示を省略した。次に放熱板と半導体チップとの間に樹脂組成物5の薄い板をはさみ、放熱板をチップへ仮圧着して、第9図(c)に示す状態にする。次いで、第9図(d)に示すように、加熱オートクレーブ13中に挿入する。その後、加熱ラミネートを行い、第9図(e)の状態にする。ラミネートは、たとえばオートクレーブを真空引きした後、100℃の温度に昇温し、更に150℃の温度まで徐々に昇温し、150℃の温度になったならば、窒素ガスを用いて加圧を行い、その温度で60分放置する方法によって行われる。その後、冷却し、圧力を開放して、半導体モジュールを取り出し、第9図(f)に示す半導体モジュールを得る。
加熱オートクレーブでは、全体を均一に加圧することができるため、基板に実装した半導体チップの高さにばらつきがあっても、チップを破損することなく、容易に放熱板との接合を行うことができる。
実施例6
第10図は、配線基板3の片面に金属ワイヤボンディングにより半導体チップ1を実装した半導体モジュールの実装方法の別の例を示す工程図である。
第10図(a)と(b)までの工程は、実施例2のときと同様である。配線基板及び半導体チップ上のパッドは図示するのを省略した。この後、キャップ状をした放熱板4と半導体チップ1との間に円筒形のピン19を置き、ピン19を放熱板とチップとに仮圧着する。また、放熱板4の端部を配線基板3に接着する。このようにして、第10図(c)に示す状態にする。ピン19の材料は、金属或いは樹脂のどちらでも良い。ただし、ピン19には半導体チップに発生した熱を放熱板へ逃がす役目もあるので、熱伝導性の優れた材料を用いるのがよい。ピン19は、スクリーン印刷またはデイスペンサーによって放熱板へ仮圧着することができる。その後、第10図(d)−1に示すように、金型11に挿入して、低圧トランスファプレスを用いて樹脂成形物5を金型11内に注入する。第10図(d)−2に示すように金型を配置すれば、4組の半導体モジュールを同時に成形することができる。第10図(d)−2では、トランスファプレス成形時に、樹脂組成物5は金型ランナー15を通ってモジュール内の間隙に充填される。また、成形時に発生するガスと余分な樹脂は、エアベント16へ抜ける。第10図(d)−1は、第10図(d)−2に示す4個のキャビティー部分のうちの一つを示している。トランスファプレス成形によって、第10図(e)に示す状態になり、この状態からモジュールを取り出して、後硬化を行うことによって第10図(f)の状態になる。最終的に、配線基板の余分な箇所17を切断して、第10図(g)に示す構造の半導体モジュールが得られる。
本実施例によれば、複数個のマルチ・チップモジュールに対して、一度に樹脂を注入できるという効果がある。
実施例7
第11図は、複数の半導体チップ1を配線基板3の両面に金属バンプ2を用いて実装した半導体モジュールの別の実装方法を示す工程図である。
実施例4で述べたのと同様の方法で、配線基板の両面に半導体チップを搭載し、第11図(a)の状態にする。次に、熱伝導性の接着剤を半導体チップの上面に塗付し、第11図(b)に示すように放熱板4を半導体チップ1の上に乗せて、チップと放熱板とを接着する。その後、第11図(c)に示すように、金型11内に挿入して、低圧トランスファプレスのプランジャー12を用いて樹脂組成物5を金型内に注入する。配線基板3には、貫通穴(スルーホール)30が数ヵ所設けてあるので、溶融した樹脂組成物はスルーホールを通って、金型内のすべての空間に充填される。スルーホールは配線基板の配線部分を避けて設けるのがよい。スルーホールを設けずに、配線基板の両面に樹脂組成物が流れる流路を形成してもよい。トランスファプレス成形によって、第11図(d)に示すように金型内を樹脂で満たしてから、モジュールを取り出して後硬化を行い、第11図(e)に示す構造のものを得る。
樹脂組成物5には、オルソクレゾールノボラックエポキシ樹脂(90重量部),ブロム化エポキシ樹脂(10重量部),アルキルフェノールノボラック樹脂硬化剤(85重量部),イミダゾール硬化促進剤(2重量部),エポキシシランカップリング剤(3重量部),三酸化アンチモン(6重量部),カーボン着色剤(1重量部),モンタン酸エステル系離型剤(1.5重量部)からなるエポキシ樹脂配合物20重量%と、球状溶融シリカ(最大粒径:45μm,平均粒径:7μm)80重量%とを、混練ロールにて60〜120℃の条件で混練したものを用いた。この樹脂組成物の加熱硬化後のガラス転移温度は150℃、線膨張係数は13ppm/℃、室温における弾性率は16.4GPaである。接着剤7には、エポキシ樹脂を用いた。得られた半導体モジュールはボイドレスであった。また、ベアチップを用いたときのモジュール全体の反りはFR5に準ずるプリント基板(線膨張係数:13ppm/℃)において20μmと小さいものであった。
本実施例に示すように、半導体チップを実装する配線基板にスルーホールを設置することにより、両面実装の半導体モジュールをトランスファプレスで容易に製造することができる。
実施例8
第11図に示す実装方法により、以下に述べる半導体モジュールを製造した。
配線基板には、窒化アルミニウムからなるセラミックス基板(熱膨張率:3.5ppm/℃)を用いた。接着剤7には、熱伝導性(1.5W/m℃)の優れたエポキシ樹脂接着剤を用いた。放熱板4には、アルミニウム板(熱膨張率:23ppm/℃)を用いた。半導体チップ(CSP)と放熱板との接着は、150℃の温度で1時間加熱しエポキシ樹脂接着剤を硬化させることにより行った。トランスファプレス成形は、圧力70kg/cmの条件下で、樹脂組成物5を175℃の温度で120秒加熱することにより行った。
得られた半導体モジュールはボイドレスであり、モジュール全体の反りは配線基板と放熱板の熱膨張率差が大きいにもかかわらず、15μmと小さいものであった。これは半導体チップが上下二枚の放熱板で挟まれており、上下対象になっているためと考えられる。
トランスファプレス成形は他の成形法に比べて低圧成形が可能で、本実施例のように熱膨張率の異なる材料の組合せにおいても残留歪の少ない半導体モジュールを得ることができる。
実施例9
半導体チップ(CSP)を配線基板の両面に実装した半導体モジュールを第9図に示す方法により作った。樹脂組成物5には、熱可塑性ポリイミド樹脂(融点:150℃)を用いた。この樹脂組成物5を溶剤に溶解した後、放熱板上に塗付し、10〜150℃の温度で加熱乾燥した。これにより、樹脂組成物5は、放熱板上に薄膜状にラミネートされた。樹脂薄膜の厚さは約1mmである。硬化後の樹脂組成物5の線膨張係数は50ppm/℃、室温における弾性率は6.5Gpaである。
得られた半導体モジュールは樹脂組成物内がボイドレスであり、かつ樹脂の剥離もなかった。チップとチップとの間には、樹脂が十分に行き渡っていた。金属バンプ接続は、ワイヤボンディングに比べてチップ高さを低くでき、薄型の半導体モジュールを得るのに適する。また、高密度実装に適する。
実施例10
樹脂組成物5に、熱可塑性ポリイミドと熱可塑性ポリアミドイミドの混合物(重量比1:1)を用いて、第10図に示す方法により半導体モジュールを実装した。なお、半導体チップにはベアチップを用いた。得られたモジュールは、配線基板と放熱板とによって挟まれた半導体チップの周囲が、樹脂でモールドされており、ボイドレスであった。モジュール全体の反りはFR4プリント基板(線膨張係数:14ppm/℃)において、60μmと小さいものであった。
実施例11
第6図に示す実装方法によって、以下に述べる半導体モジュールを作った。
半導体チップ(CSP)1と配線基板との接合は、絶縁性の低弾性エポキシ樹脂(室温において800MPa)を用いて、180℃の温度で1時間加熱することによって行った。25μm径の金ワイヤを用いて、チップと配線基板を220℃とを超音波接合した。樹脂組成物5には、熱可塑性ポリイミドにエポキシ樹脂,フェノールノボラック系硬化剤,トリフェニルホスフィン硬化触媒及びエポキシシラン系カップリング剤を混ぜたものを用いた。放熱板4には、ニッケルめっきした銅(線膨張係数:17ppm/℃)を用いた。
得られた半導体モジュールはボイドレスであり、水分の浸入または結露が生じるおそれはなかった。またモジュール全体の反りはFR4プリント基板(線膨張係数:14ppm/℃)において70μmと小さいものであった。
産業上の利用可能性
本発明によれば、半導体チップに加わる応力が樹脂を介して四方に分散されるので、一つのチップに応力集中が生じることがない。半導体チップを配線基板に金属バンプを用いて接続する構造のモジュールでは、半導体チップと配線基板との隙間が樹脂で満たされるので、チップから配線基板への熱伝導も良好である。また、チップと放熱板との接合が樹脂によってなされるので、チップの大きさにばらつきがあっても、すべてのチップを容易に放熱板へ接合することができる。
このようなことから、マルチ・チップモジュールとして非常に好適であり、高速,高集積メモリとして使用するのに適している。
【図面の簡単な説明】
第1図(a)及び(b)は、半導体チップを配線基板の片面に金属バンプを用いて実装した半導体モジュールの断面図であり、(c)は上面図である。
第2図(a)は半導体チップを金属ワイヤボンディングにより配線基板の片面に実装した半導体モジュールの断面図であり、(b)は上面図である。
第3図は、半導体チップを配線基板の片面に金属バンプを用いて実装した半導体モジュールの他の例を示す断面図である。
第4図(a)は半導体チップを配線基板の両面に金属バンプを用いて実装した半導体モジュールの断面図であり、(b)は上面図である。
第5図は、第1図(b)に示す構造の半導体モジュールの実装方法を示す工程図である。
第6図は、第2図に示す構造の半導体モジュールの実装方法を示す工程図である。
第7図は、第3図に示す構造の半導体モジュールの実装方法を示す工程図である。
第8図は、第4図に示す構造の半導体モジュールの実装方法の一例を示す工程図である。
第9図は、第4図に示す構造の半導体モジュールの他の実装方法を示す工程図である。
第10図は、半導体チップを金属ワイヤボンディングにより配線基板の片面に実装した半導体モジュールの実装方法の別の例を示す工程図である。
第11図は、半導体チップを金属バンプを用いて配線基板の両面に実装した半導体モジュールの実装方法の別の例を示す工程図である。

Claims (3)

  1. ベアチップ又は半導体パッケージから選ばれた半導体チップの複数個を一枚の配線基板上に搭載し、該半導体チップの上方に放熱板を配置して、該配線基板と該放熱板とによって挟まれた空間に樹脂組成物を充填してなる半導体モジュールの実装方法において、前記配線基板上に前記半導体チップを搭載し、前記半導体チップと前記放熱板とを接着剤を用いて予め接着した後、金型内に挿入し、トランスファプレス成形により、該配線基板と該放熱板とによって挟まれた空間のすべてを満たすように前記樹脂組成物を注入することを特徴とする半導体モジュールの実装方法。
  2. ベアチップ又は半導体パッケージから選ばれた半導体チップの複数個を一枚の配線基板上に搭載し、該半導体チップの上方に放熱板を配置して、該配線基板と該放熱板とによって挟まれた空間に樹脂組成物を充填してなる半導体モジュールの実装方法において、前記半導体チップを前記配線基板上に搭載した後、該半導体チップ上に前記樹脂組成物を仮付けした前記放熱板を被せ、これらをオートクレーブ中に入れて加熱することで、該配線基板と該放熱板とによって挟まれた空間のすべてを満たすように前記樹脂組成物を注入することを特徴とする半導体モジュールの実装方法。
  3. 請求の範囲またはにおいて、前記半導体チップ上に前記放熱板を配置する際に両者の間に金属ワイヤ保護用スペーサを置き、その後、該放熱板と該配線基板とによって挟まれた空間のすべてに前記樹脂組成物を充填することを特徴とする半導体モジュールの実装方法。
JP2000608440A 1999-03-26 1999-03-26 半導体モジュールの実装方法 Expired - Fee Related JP4078033B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1999/001558 WO2000059036A1 (en) 1999-03-26 1999-03-26 Semiconductor module and method of mounting

Publications (1)

Publication Number Publication Date
JP4078033B2 true JP4078033B2 (ja) 2008-04-23

Family

ID=14235295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000608440A Expired - Fee Related JP4078033B2 (ja) 1999-03-26 1999-03-26 半導体モジュールの実装方法

Country Status (7)

Country Link
US (1) US6627997B1 (ja)
EP (1) EP1198005A4 (ja)
JP (1) JP4078033B2 (ja)
KR (1) KR20010090354A (ja)
MY (1) MY127921A (ja)
TW (1) TW463334B (ja)
WO (1) WO2000059036A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2314443A1 (en) 2009-10-23 2011-04-27 Iveco Magirus Ag Method for the manufacture of an anti-slippery running surface in a structure of vehicle bodywork, and anti-slippery running surface so obtained.

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784541B2 (en) * 2000-01-27 2004-08-31 Hitachi, Ltd. Semiconductor module and mounting method for same
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
EP1990833A3 (en) 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US7855342B2 (en) * 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
TW469609B (en) * 2000-10-11 2001-12-21 Ultratera Corp Chipless package semiconductor device and its manufacturing method
AUPR244801A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method and apparatus (WSM01)
JP4479121B2 (ja) * 2001-04-25 2010-06-09 株式会社デンソー 半導体装置の製造方法
US20020199159A1 (en) * 2001-06-22 2002-12-26 Vinson Dong Naked chip motherboard module
DE10137666A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen und Verfahren zu ihrer Herstellung
DE10142971A1 (de) * 2001-09-01 2003-03-27 Eupec Gmbh & Co Kg Leistungshalbleitermodul
US6841413B2 (en) * 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
US20050136640A1 (en) * 2002-01-07 2005-06-23 Chuan Hu Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same
US6919646B2 (en) * 2002-03-12 2005-07-19 Nec Electronics Corporation Semiconductor device with contacting electrodes
JP2003273571A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 素子間干渉電波シールド型高周波モジュール
JP2004031510A (ja) * 2002-06-24 2004-01-29 Towa Corp 樹脂部材
JP3673776B2 (ja) * 2002-07-03 2005-07-20 株式会社日立製作所 半導体モジュール及び電力変換装置
US7358618B2 (en) * 2002-07-15 2008-04-15 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
CA2455024A1 (en) 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
US7035113B2 (en) * 2003-01-30 2006-04-25 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
JP2004273570A (ja) * 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 樹脂封止型半導体装置およびその製造方法
JP3846437B2 (ja) * 2003-03-17 2006-11-15 株式会社日立製作所 自動車用コントロールユニット
JP4607429B2 (ja) * 2003-03-25 2011-01-05 東レ・ダウコーニング株式会社 半導体装置の製造方法および半導体装置
US7061103B2 (en) * 2003-04-22 2006-06-13 Industrial Technology Research Institute Chip package structure
JP4559777B2 (ja) * 2003-06-26 2010-10-13 株式会社東芝 半導体装置及びその製造方法
DE10334576B4 (de) * 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
US6874573B2 (en) * 2003-07-31 2005-04-05 National Starch And Chemical Investment Holding Corporation Thermal interface material
US7915085B2 (en) 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
US20050064683A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Method and apparatus for supporting wafers for die singulation and subsequent handling
US7713841B2 (en) * 2003-09-19 2010-05-11 Micron Technology, Inc. Methods for thinning semiconductor substrates that employ support structures formed on the substrates
US7495344B2 (en) * 2004-03-18 2009-02-24 Sanyo Electric Co., Ltd. Semiconductor apparatus
JP4123175B2 (ja) * 2004-03-23 2008-07-23 株式会社日立製作所 半導体装置
US7133286B2 (en) * 2004-05-10 2006-11-07 International Business Machines Corporation Method and apparatus for sealing a liquid cooled electronic device
DE102004027074B4 (de) * 2004-06-02 2009-06-04 Infineon Technologies Ag Verfahren zur Herstellung eines BGA (Ball Grid Array)-Bauteils mit einer dünnen metallischen Kühlfolie
JP4553765B2 (ja) * 2005-03-25 2010-09-29 Okiセミコンダクタ株式会社 半導体装置の製造方法
WO2006109383A1 (ja) * 2005-04-05 2006-10-19 Nec Corporation 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板
US20060275952A1 (en) * 2005-06-07 2006-12-07 General Electric Company Method for making electronic devices
EP1960189A4 (en) * 2005-12-15 2009-01-28 Nat Starch Chem Invest MULTILAYER ADHESIVE FILM FOR STACKING PLATES
JP4889359B2 (ja) * 2006-04-14 2012-03-07 ルネサスエレクトロニクス株式会社 電子装置
TWI307915B (en) * 2006-06-26 2009-03-21 Univ Nat Cheng Kung Method for manufacturing heat sink of semiconductor device
KR100782119B1 (ko) * 2006-09-27 2007-12-05 박웅기 오토클레이브 장치
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9024349B2 (en) 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
JP2008192853A (ja) * 2007-02-05 2008-08-21 Sharp Corp 複数の半導体素子を備える半導体装置、および半導体装置の製造方法
KR100849792B1 (ko) * 2007-04-23 2008-07-31 삼성전기주식회사 칩 부품의 제조방법
JP5353153B2 (ja) * 2007-11-09 2013-11-27 パナソニック株式会社 実装構造体
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US20090166844A1 (en) * 2007-12-26 2009-07-02 Xuejiao Hu Metal cover on flip-chip matrix-array (fcmx) substrate for low cost cpu assembly
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
JP2009224582A (ja) * 2008-03-17 2009-10-01 Rohm Co Ltd モジュールパッケージ
KR100882108B1 (ko) * 2008-06-02 2009-02-06 삼성전기주식회사 칩 부품의 제조방법
TWI466242B (zh) * 2009-01-05 2014-12-21 Nanya Technology Corp 具有護桿的半導體封裝體結構
JP5228931B2 (ja) * 2009-01-16 2013-07-03 株式会社デンソー グロープラグ通電制御装置
IL211532A0 (en) 2010-03-05 2011-06-30 Rohm & Haas Elect Mat Methods of forming photolithographic patterns
JP5421157B2 (ja) * 2010-03-12 2014-02-19 日東シンコー株式会社 半導体モジュールの製造方法
JP2010161425A (ja) * 2010-04-26 2010-07-22 Panasonic Corp モジュールの製造方法と、その製造設備
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
JP2012069783A (ja) * 2010-09-24 2012-04-05 Yokohama Rubber Co Ltd:The 熱伝導性シリコーン組成物およびこれを用いる実装基板
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
JP5926890B2 (ja) * 2011-03-04 2016-05-25 オリンパス株式会社 配線板、配線板の製造方法、および撮像装置
EP2565913B1 (en) 2011-06-22 2019-03-20 Huawei Device Co., Ltd. Method for encapsulating of a semiconductor
US9105500B2 (en) * 2012-07-13 2015-08-11 International Business Machines Corporation Non-hermetic sealed multi-chip module package
JP5968713B2 (ja) * 2012-07-30 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置
US9165876B2 (en) * 2013-03-11 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure and methods for forming the same
JP6231344B2 (ja) * 2013-10-10 2017-11-15 信越化学工業株式会社 ウエハの封止方法及びウエハレベル封止用樹脂組成物
JP6017492B2 (ja) * 2014-04-24 2016-11-02 Towa株式会社 樹脂封止電子部品の製造方法、突起電極付き板状部材、及び樹脂封止電子部品
JP5944445B2 (ja) 2014-07-18 2016-07-05 Towa株式会社 樹脂封止電子部品の製造方法、突起電極付き板状部材、樹脂封止電子部品、及び突起電極付き板状部材の製造方法
US10283466B2 (en) * 2016-05-31 2019-05-07 Semiconductor Components Industries, Llc Polymer resin and compression mold chip scale package
JP6610497B2 (ja) * 2016-10-14 2019-11-27 オムロン株式会社 電子装置およびその製造方法
US10833024B2 (en) 2016-10-18 2020-11-10 Advanced Semiconductor Engineering, Inc. Substrate structure, packaging method and semiconductor package structure
JP7077526B2 (ja) * 2016-12-16 2022-05-31 東洋インキScホールディングス株式会社 複合部材
JP2018125460A (ja) * 2017-02-02 2018-08-09 株式会社ジェイテクト 半導体装置
US20190214328A1 (en) * 2018-01-10 2019-07-11 Feras Eid Stacked die architectures with improved thermal management
KR20240017263A (ko) * 2022-07-29 2024-02-07 주식회사 엘엑스세미콘 양면 방열 구조를 갖는 반도체 모듈 및 그 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258649A (en) * 1989-05-20 1993-11-02 Hitachi, Ltd. Semiconductor device and electronic apparatus using semiconductor device
JPH0458551A (ja) * 1990-06-28 1992-02-25 Nec Corp マルチチップモジュール
JPH05109952A (ja) * 1991-10-15 1993-04-30 Fujitsu Ltd 半導体モジユール
US5880403A (en) * 1994-04-01 1999-03-09 Space Electronics, Inc. Radiation shielding of three dimensional multi-chip modules
JP3454888B2 (ja) * 1993-11-24 2003-10-06 富士通株式会社 電子部品ユニット及びその製造方法
EP1213754A3 (en) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
JPH088354A (ja) * 1994-06-17 1996-01-12 Hitachi Ltd 半導体装置およびその製法
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
US5615475A (en) * 1995-01-30 1997-04-01 Staktek Corporation Method of manufacturing an integrated package having a pair of die on a common lead frame
US5612513A (en) * 1995-09-19 1997-03-18 Micron Communications, Inc. Article and method of manufacturing an enclosed electrical circuit using an encapsulant
JPH0982882A (ja) * 1995-09-20 1997-03-28 Nec Corp マルチチップモジュール
US5987739A (en) * 1996-02-05 1999-11-23 Micron Communications, Inc. Method of making a polymer based circuit
FI962816A (fi) * 1996-07-11 1998-01-12 Nokia Mobile Phones Ltd Mikropiirimodulien kotelorakenne
JPH10303363A (ja) * 1997-04-30 1998-11-13 Sony Corp 電子部品及びその製造方法
FR2764111A1 (fr) * 1997-06-03 1998-12-04 Sgs Thomson Microelectronics Procede de fabrication de boitiers semi-conducteurs comprenant un circuit integre
US5877552A (en) * 1997-06-23 1999-03-02 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat and electrical function
JP3058266B2 (ja) * 1997-11-19 2000-07-04 日本電気株式会社 半導体集積回路装置及びその半導体ベアチップ実装方法
US6326696B1 (en) * 1998-02-04 2001-12-04 International Business Machines Corporation Electronic package with interconnected chips
US6111324A (en) * 1998-02-05 2000-08-29 Asat, Limited Integrated carrier ring/stiffener and method for manufacturing a flexible integrated circuit package
TW434850B (en) * 1998-12-31 2001-05-16 World Wiser Electronics Inc Packaging equipment and method for integrated circuit
TW411595B (en) * 1999-03-20 2000-11-11 Siliconware Precision Industries Co Ltd Heat structure for semiconductor package device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2314443A1 (en) 2009-10-23 2011-04-27 Iveco Magirus Ag Method for the manufacture of an anti-slippery running surface in a structure of vehicle bodywork, and anti-slippery running surface so obtained.

Also Published As

Publication number Publication date
EP1198005A4 (en) 2004-11-24
US6627997B1 (en) 2003-09-30
KR20010090354A (ko) 2001-10-18
TW463334B (en) 2001-11-11
MY127921A (en) 2006-12-29
EP1198005A1 (en) 2002-04-17
WO2000059036A1 (en) 2000-10-05

Similar Documents

Publication Publication Date Title
JP4078033B2 (ja) 半導体モジュールの実装方法
US6784541B2 (en) Semiconductor module and mounting method for same
JP3392590B2 (ja) チップ・キャリア・モジュール及びその生成方法
TW201123370A (en) Semiconductor package structures, flip chip packages, and methods for manufacturing semiconductor flip chip package
US7906857B1 (en) Molded integrated circuit package and method of forming a molded integrated circuit package
KR100424382B1 (ko) 열확산기를 부착한 반도체 장치 및 그 제조 방법
JP3459804B2 (ja) 半導体装置
JP2004356529A (ja) 半導体装置および半導体装置の製造方法
JP2003068931A (ja) 半導体パッケージ及びその製造方法
JPH11251368A (ja) 樹脂フィルムおよびこれを用いた電子部品の接続方法
JP2017045995A (ja) 電子部品装置の製造方法及び電子部品装置
KR20040030659A (ko) 칩 리드 프레임
US20060273467A1 (en) Flip chip package and method of conducting heat therefrom
JP2004327556A (ja) 半導体装置及びその製造方法
TWI332694B (en) Chip package structure and process for fabricating the same
JPH0832183A (ja) 半導体素子パッケージ
JP3205686B2 (ja) 実装用半導体装置とその実装方法
JP2015144308A (ja) 半導体装置の製造方法
JP3539528B2 (ja) 半導体装置およびその製造方法
JPH0855867A (ja) 樹脂封止型半導体装置
JP2001068604A (ja) 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器
JP3120837B2 (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
JP3422243B2 (ja) 樹脂フィルム
JPH09293755A (ja) 半導体装置及びその製造方法並びにその実装方法
JP3385209B2 (ja) 半導体装置用封止材料およびそれを用いたフリップチップ接続方法および半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040602

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140208

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees