JP2010161425A - モジュールの製造方法と、その製造設備 - Google Patents
モジュールの製造方法と、その製造設備 Download PDFInfo
- Publication number
- JP2010161425A JP2010161425A JP2010100584A JP2010100584A JP2010161425A JP 2010161425 A JP2010161425 A JP 2010161425A JP 2010100584 A JP2010100584 A JP 2010100584A JP 2010100584 A JP2010100584 A JP 2010100584A JP 2010161425 A JP2010161425 A JP 2010161425A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- substrate
- module
- epoxy resin
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】本発明は、この課題を解決するために、半導体素子105と樹脂317との間に空隙が形成され、樹脂317と半導体素子105とが対向する向きで基板101を載置し、その後で前記空隙内の空気を吸引するとともに樹脂317を軟化し、樹脂317と半導体素子105を接触させ、その後で樹脂317を圧縮して隙間156、157へ樹脂317を強制的に流入させ、その後で樹脂317を硬化するので、確りと樹脂317を隙間156、157へ充填できる。
【選択図】図21
Description
以下、前提例について、図面を用いて説明する。なお、図1において、従来のものと同じものについては同じ番号とし、その説明は簡略化している。なお、本前提例におけるモジュールの製造フローチャートは、図24に示した従来のモジュールの製造フローチャートと同じであるので、これらの各工程について、図24に示した工程の順に詳細に説明する。図24に示すように、クリームはんだ印刷工程3と、このクリームはんだ印刷工程3の後で電子部品4を装着する装着工程5と、この装着工程5の後で半田付けするリフロー工程6と、このリフロー工程6の後で本前提例における半導体素子51を装着する半導体装着工程8と、この半導体素子装着工程8の後で半導体素子51と基板1との間の隙間53へ中間材32を流し込む中間材注入工程10と、この中間材注入工程10の後で中間材32を硬化させる硬化工程11とから構成される。
以下、本発明の本前提例について、図面を用いて説明する。図5は、本前提例におけるモジュールの製造方法のフローチャートであり、図6は、同モジュールの断面図であり、図7から図18は、本前提例のモジュールの製造方法における各工程の詳細図である。なお、図7から図18において、従来や本前提例と同じものは、同じ番号を用い、それらの説明は簡略化してある。
本前提例は、半導体素子の他の実施例であり、本前提例の半導体素子は、本前提例や第2の前提例に対して用いることができるものである。以下本前提例におけるモジュール用半導体素子について図面を用いて説明する。図19は本前提例におけるモジュール用半導体素子の下面図である。
本実施の形態におけるモジュールの製造方法は、各前提例で示した半導体素子を用いることができるものである。以下、本発明の実施の形態について、図面を用いて説明する。図20は、本発明の実施の形態におけるモジュールの製造方法のフローチャートである。なお、図21から図23において、図4から図18と同じものは同じ番号とし、その説明は簡略化してある。前提例においては、基板101上に6枚のプリプレグ141を積層したが、本実施の形態においては、基板101上に厚さが約1mmのプリプレグ302を1枚積層している。
105 半導体素子
106 抵抗
156 隙間
157 隙間
317 エポキシ樹脂
Claims (3)
- 基板の上面に設けられたランドと電子部品の電極とを接続固定し、その後で前記電子部品と基板との間の隙間へ樹脂を充填する工程を有し、前記樹脂は第1の温度範囲において熱流動性を有するとともに、前記第1の温度範囲よりも高い第2の温度範囲において硬化する熱硬化性の樹脂を用いるモジュールの製造方法において、前記電子部品を樹脂内に埋設する工程は、前記電子部品と前記樹脂との間に空隙が形成され、前記樹脂と前記電子部品とが対向する向きで前記基板を載置する工程と、この後で前記空隙内の空気を吸引し、前記樹脂を軟化するとともに、前記樹脂と前記電子部品を接触させる工程と、この工程の後で前記樹脂を圧縮して前記電子部品と前記基板との間の隙間へ前記樹脂を強制的に流入させる工程と、この工程の後で前記樹脂を硬化する工程とを有したモジュールの製造方法。
- 前記樹脂を硬化する工程の後で、基板と樹脂の双方が切断される請求項1に記載のモジュールの製造方法。
- 複数個の電子部品を埋設するために、上面に設けられたランドと電子部品の電極とが接続固定された基板と樹脂とを一体化するモジュールの製造設備において、前記樹脂は第1の温度範囲において熱流動性を有するとともに、前記第1の温度範囲よりも高い第2の温度範囲において硬化する熱硬化性の樹脂を用い、前記モジュールの製造設備では、少なくとも前記基板を囲んで設けられるとともに外気を遮断する密閉手段と、前記基板が搭載される手段と、この基板が搭載される手段上に前記基板が搭載された状態において前記電子部品と前記樹脂との間に空隙を設ける宙吊り手段と、前記樹脂を圧縮する圧縮手段と、少なくとも前記基板搭載手段と前記圧縮手段のいずれか一方に設けられて前記樹脂を加熱する加熱手段と、少なくとも前記空隙の空気を吸引し略真空化する真空化手段とを有し、前記樹脂が加熱・圧縮されることにより前記電子部品が前記樹脂によって埋設されるモジュールの製造設備。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010100584A JP2010161425A (ja) | 2010-04-26 | 2010-04-26 | モジュールの製造方法と、その製造設備 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010100584A JP2010161425A (ja) | 2010-04-26 | 2010-04-26 | モジュールの製造方法と、その製造設備 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005065257A Division JP2006253277A (ja) | 2005-03-09 | 2005-03-09 | モジュール用半導体素子と、これを用いたモジュールおよび、前記モジュールの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010161425A true JP2010161425A (ja) | 2010-07-22 |
Family
ID=42578294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010100584A Pending JP2010161425A (ja) | 2010-04-26 | 2010-04-26 | モジュールの製造方法と、その製造設備 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010161425A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019192667A (ja) * | 2018-04-18 | 2019-10-31 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000059036A1 (en) * | 1999-03-26 | 2000-10-05 | Hitachi, Ltd. | Semiconductor module and method of mounting |
JP2001057408A (ja) * | 1999-06-09 | 2001-02-27 | Matsushita Electric Ind Co Ltd | パワーモジュールとその製造方法 |
JP2003174052A (ja) * | 2001-12-04 | 2003-06-20 | Sainekkusu:Kk | 半導体装置製造用金型 |
JP2004074461A (ja) * | 2002-08-12 | 2004-03-11 | Apic Yamada Corp | 樹脂モールド方法および樹脂モールド装置 |
JP2004146556A (ja) * | 2002-10-24 | 2004-05-20 | Towa Corp | 樹脂封止方法、樹脂封止装置、及び樹脂シート |
JP2004200269A (ja) * | 2002-12-17 | 2004-07-15 | Towa Corp | 電子部品の樹脂封止成形方法及び装置 |
-
2010
- 2010-04-26 JP JP2010100584A patent/JP2010161425A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000059036A1 (en) * | 1999-03-26 | 2000-10-05 | Hitachi, Ltd. | Semiconductor module and method of mounting |
JP2001057408A (ja) * | 1999-06-09 | 2001-02-27 | Matsushita Electric Ind Co Ltd | パワーモジュールとその製造方法 |
JP2003174052A (ja) * | 2001-12-04 | 2003-06-20 | Sainekkusu:Kk | 半導体装置製造用金型 |
JP2004074461A (ja) * | 2002-08-12 | 2004-03-11 | Apic Yamada Corp | 樹脂モールド方法および樹脂モールド装置 |
JP2004146556A (ja) * | 2002-10-24 | 2004-05-20 | Towa Corp | 樹脂封止方法、樹脂封止装置、及び樹脂シート |
JP2004200269A (ja) * | 2002-12-17 | 2004-07-15 | Towa Corp | 電子部品の樹脂封止成形方法及び装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019192667A (ja) * | 2018-04-18 | 2019-10-31 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP7189672B2 (ja) | 2018-04-18 | 2022-12-14 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006324567A (ja) | 部品内蔵基板とその製造方法 | |
US8368235B2 (en) | Resin sealing method of semiconductor device | |
JP4251144B2 (ja) | 積層基板の製造方法 | |
US20050233122A1 (en) | Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein | |
KR102497661B1 (ko) | 실장 장치 및 실장 방법 | |
CN110024094B (zh) | 封装装置以及半导体装置的制造方法 | |
JP6291738B2 (ja) | 回路基板、回路基板の製造方法及び電子機器 | |
JP2013004823A (ja) | 半導体装置の製造方法 | |
JP2006253277A (ja) | モジュール用半導体素子と、これを用いたモジュールおよび、前記モジュールの製造方法 | |
JP2010161425A (ja) | モジュールの製造方法と、その製造設備 | |
JP4218576B2 (ja) | 積層基板の製造方法 | |
JP4214945B2 (ja) | 積層基板の製造方法 | |
JP4251108B2 (ja) | 積層基板の製造方法 | |
JP4215024B2 (ja) | 積層基板の製造方法 | |
JP4461903B2 (ja) | 積層基板の製造方法とこれに用いる製造設備 | |
JP2005302971A (ja) | 半導体チップ実装体の製造方法、半導体チップ実装体 | |
JP2006332354A (ja) | プリント回路基板の製造方法、プリント回路基板 | |
JP2005310874A (ja) | 積層基板の製造方法とこれに用いる製造設備 | |
JP2006253276A (ja) | 積層基板の製造方法 | |
JP4596053B2 (ja) | 半導体装置の製造方法および半導体構成体組立体 | |
KR100720918B1 (ko) | 이형복합 피씨비 제조방법과 그 피씨비 기판 | |
JP2010263200A (ja) | 半導体装置の製造方法およびこの方法に用いる圧力容器 | |
US10636762B2 (en) | Method of manufacturing semiconductor device | |
JP2013219231A (ja) | 半導体装置の製造方法 | |
JP2012195397A (ja) | 部品内蔵基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121218 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130409 |