JP4070824B2 - コンピュータシステムおよび割込制御装置 - Google Patents
コンピュータシステムおよび割込制御装置 Download PDFInfo
- Publication number
- JP4070824B2 JP4070824B2 JP22433594A JP22433594A JP4070824B2 JP 4070824 B2 JP4070824 B2 JP 4070824B2 JP 22433594 A JP22433594 A JP 22433594A JP 22433594 A JP22433594 A JP 22433594A JP 4070824 B2 JP4070824 B2 JP 4070824B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interrupt request
- register
- computer system
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 claims description 36
- 230000002093 peripheral effect Effects 0.000 claims description 24
- 230000004044 response Effects 0.000 claims description 4
- 238000007726 management method Methods 0.000 description 40
- 238000000034 method Methods 0.000 description 17
- 239000000872 buffer Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000006854 communication Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000284 resting effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000007175 bidirectional communication Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
- Bus Control (AREA)
Description
【０００１】
【発明の分野】
この発明はコンピュータシステムに関し、より特定的には、コンピュータシステム内の割込制御装置および電力管理に関する。
【０００２】
【関連技術の説明】
現在も続いている製造業者の開発上の目的は、コンピュータシステムの電力消費を削減することである。電力消費の削減は、典型的には、システムの発熱を減少させ、それにより、信頼性を増し、コストを削減する。さらに電力削減は、電池を電源とするポータブルコンピュータシステムの稼動寿命を最大限に延ばすことにおいて、特に重要である。
【０００３】
様々な技術がコンピュータシステムの電力消費の削減のために考案されてきた。これらの技術には、回路の集積化の増加と、改良された回路および電力管理ユニット（ＰＭＵ）の組入れが含まれる。１つの具体的な電力消費技術には休止中の回路部分を駆動するクロック信号を停止（またはその周波数を減少）させる能力が含まれる。このような技術を使用するシステムは、典型的には、休止中の回路部分を検出または予測し、それにしたがって休止中の回路部分に関連したクロック信号を停止する電力管理ユニットを含む。休止中の回路部分を駆動する「不使用の」クロック信号をオフにすることによって、システムの全体の電力消費が減少する。同様の技術に、休止中の回路部分に供給される電力の除去が含まれる。
【０００４】
上述の、不使用クロック信号を停止するという、および／または休止中の回路部分からの電力を除去するという、除去の電力管理技術は、しばしば、割込駆動システム内で使用される。割込駆動システムでは、キーボード、ディスプレイ、タイマ、センサおよび他の構成要素のような、周辺装置およびＩ／Ｏ装置が、中央ソースまたはマイクロプロセッサから独立して特定のタスクを行なうが、不規則で、ランダムな、それゆえに非同期的な間隔で、マイクロプロセッサとの通信を必要とする。このようなシステムでは、特定の周辺装置またはＩ／Ｏ装置が割込信号を発生させ、その割込信号は専用の割込ラインまたはチャネルを介してマイクロプロセッサに伝達され、マイクロプロセッサが処理を中断してその特定の周辺装置またはＩ／Ｏ装置と通信するよう要求する。割込要求の存在を検出すると、マイクロプロセッサは制御を移し、その特定の要求を処理する。
【０００５】
マイクロプロセッサは、典型的には、単一の入出力チャネルで多くの周辺装置に応じるが、このチャネルは一度に１つの周辺装置によってしか利用できない。その結果、同時の割込要求を区別して最も緊急な要求を他に先んじて処理するために優先順位が様々な周辺装置に割当てられる。従来のシステムでは、割込の順位付けを集中的に分類し、優先順位をつけ、制御するために、マイクロプロセッサと周辺装置の間にインターフェイス回路を供給することによって、多数の割込ソースの問題に対処してきた。１つのそのような回路はアドバンスト・マイクロ・ディバイシズ・インコーポレイテッド（Advanced Micro Devices, Inc.）によって製造され、刊行物『ＭＯＳマイクロプロセッサおよびその周辺装置』（“MOS Microprocessors and Peripherals ”）ｐｐ．３−３７１から３−３８８（アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド １９８７）に記載されている８２５９Ａシリーズのプログラム可能な割込制御装置である。この刊行物の全体を引用によりここに援用する。
【０００６】
大抵の割込制御装置は８以上の周辺装置またはＩ／Ｏ装置からの割込要求を処理する。各割込ソースは、割込要求を処理するために、特定のベクタ化されたアドレスに、割込処理ルーチンを備える。各割込ソースはそれ自身の割込要求ラインを有し、８２５９Ａのような、プログラム可能な制御装置は、システム初期設定の際に様々なソースの識別および優先順位付けを考慮する。典型的動作において、割込制御装置は割込要求を認識して最高優先順位の要求をマイクロプロセッサに伝達し、その一方で、マイクロプロセッサが処理中の割込の処理が完了してしまうまで、優先順位の低い要求を保持しておく。
【０００７】
割込制御装置を含む割込駆動システム内の電力管理ユニットが、たとえば、マイクロプロセッサ、メモリサブシステムおよび／または他の休止中の周辺装置に関連するクロック信号を停止させると、電力管理ユニットは、典型的には、割込要求ラインをモニタする。割込要求信号が検出された場合には、電力管理ユニットはマイクロプロセッサおよび他の周辺構成要素のクロック信号を再始動させ、それにより、割込処理ルーチンの実行を許可する。電力管理ユニットは、典型的には、このようなシステムにおいては、特定の割込処理ルーチンがいつ完了したかについては関知しないので、電力管理ユニットは予測された一定の時間が経過した後、クロック信号を再停止するようにプログラムされている。クロックが再停止する前に、割込処理ルーチンが完了するのに十分な時間が確保できるように、電力管理ユニットは、通常、割込ルーチンが実際に完了する時間よりもかなり長い間、関連のクロック信号を維持する。
【０００８】
しかし、このようなシステムでは、クロック信号が実際の割込処理時間を越えて駆動されると、電力が浪費される。電力管理ユニットが特定の回路部分から電力を除去したときの状況にも、同様の問題が当てはまる。
【０００９】
【発明の概要】
上記の問題の大部分は、この発明による外部への処理中表示を有する割込制御装置によって解決される。この割込制御装置は、１組の要求ラインを介して様々な周辺装置またはＩ／Ｏ装置から割込要求を受信するための割込要求レジスタを含む。優先順位決定器が、割込ラインの優先順位レベルを比較し、優先順位の低い要求を待機モードにラッチし、最高優先順位の要求の処理を指示するためにさらに設けられている。処理中レジスタがマイクロプロセッサによって処理中である任意の要求ラインの識別を記憶するために設けられている。１つの実施例において、その上に割込制御装置が作られている集積回路の処理中レジスタと外部端子との間に、１組の信号ラインが結合される。電力管理ユニットは集積回路の外部ピンと結合され、それにより、現在処理中の割込要求および完了した割込処理ルーチンについて、実時間情報を受信する。この情報を利用して、電力ユニットは、完了時間の予測をする必要なしに割込ルーチンが完了すると、有利に不使用のクロック信号を停止し、および／または休止中の回路部分から電力を除去する。不使用のクロック信号を正確に停止して電力を除去することにより、コンピュータシステムの全体の電力消費の削減が達成できる。
【００１０】
広く言うと、この発明は、割込要求信号のアサートが可能な周辺装置と、割込要求信号を受信するための少なくとも１つの割込要求ラインを含む、割込制御装置とを含む、コンピュータシステムを目的とする。割込制御装置は、割込要求信号がアサートされたことに応答して、マイクロプロセッサ割込信号を発生させることのできる制御回路と、特定の割込要求がマイクロプロセッサによって現在処理中であるかどうかを表示するデータを記録するための処理中レジスタとを含む。電力管理ユニットは処理中レジスタの出力ラインに結合され、電力管理ユニットは、処理中レジスタ内に記憶されたデータによってクロック信号またはコンピュータシステムに供給される電力を制御する。
【００１１】
この発明はさらに、複数の周辺装置から複数の割込要求信号を受信するための割込要求レジスタを含む、集積回路チップ上に製造された割込制御装置を目的とする。優先順位決定器回路が、最高優先順位の割込要求信号の処理を指示するために、割込要求レジスタに結合される。最高優先順位の割込要求信号に応答してマイクロプロセッサ割込信号を発生させ、マイクロプロセッサから肯定応答信号を受信するために、制御回路がさらに設けられる。処理中レジスタが、制御回路に結合され、割込要求信号のいずれかがマイクロプロセッサによって現在処理中であるかどうかを表示するデータを記憶する。出力端子が処理中レジスタの出力ラインに結合され、出力端子は集積回路の外部にある装置に接続可能である。
【００１２】
この発明の他の目的および利点は、以下の詳細な説明を読み、添付の図面を参照すれば明らかとなる。
【００１３】
この発明は様々な変更および代替形式が容易であるが、この発明の特定の実施例を図面中に例として示し、ここに詳細に記載する。しかしながら、図面およびその詳細な説明は、この発明を、開示された特定の形式に限定することを意図するものではなく、逆に、この発明は、前掲の特許請求の範囲によって定義されるようなこの発明の精神および範囲内にあるすべての変更、均等物および代替物を包含するものである。
【００１４】
【詳細な説明】
図面を参照すると、図１は、割込制御装置２０に結合された電力管理ユニット１０を含むコンピュータシステムの一部のブロック図である。Ｉ／Ｏ装置３０およびクロック／電力スイッチング回路４０が、それぞれ、割込制御装置２０および電力管理ユニット１０に結合されて、さらに図示されている。
【００１５】
割込制御装置２０は、カスケードバッファ／コンパレータ１１０、読出／書込論理回路１１２およびデータバスバッファ回路１１６を含む。割込制御装置２０は、さらに、制御論理回路１１８、割込要求レジスタ１２０、優先順位決定器１２２、処理中レジスタ１２４、および割込マスクレジスタ１２６を含む。これらの回路部分を、以下に、より詳細に記述する。
【００１６】
割込制御装置２０は、中央プロセッサ（図示せず）と、プロセッサによる処理の必要性を示す割込信号を発生する１つ以上の周辺装置（たとえばＩ／Ｏ装置３０）との間をインターフェイスする。割込制御装置２０は、入力／出力周辺装置として、中央プロセッサに取付けられる。システムの特定のニーズを満たすために、優先順位レベル、割込信号モードなどのような、割込制御装置２０の様々なパラメータが、ユーザによってプログラム可能である。このようなプログラミングの詳細は当業者に周知である。
【００１７】
周辺装置からの割込要求信号は割込要求ラインＩＲ0 −ＩＲ7 上で受信される。図１の割込制御装置は８つのソースから割込を受信するように構成されているが、複数の割込制御装置を、先行技術の８２５９Ａ制御装置と同様の方法で、カスケードバッファ／コンパレータを介して、マスタ／スレーブ関係で動作するようにカスケードすることが可能であることが理解されるであろう。分かりやすくするために、単一の割込制御回路を図示し、ここに記載する。
【００１８】
割込制御装置２０は以下のようにプロセッサに接続している。／ＣＳピン（注：この明細書においてＣＳ、ＷＲおよびＲＤの上にローアクティブの意味を表わすバー記号を記す代わりに、ＣＳ、ＷＲおよびＲＤの前に／記号を記すことにする。）はチップ選択入力であり、このチップ選択入力は、可能化（ロー）されると、読出／書込論理回路１１２が、双方向内部バス１１４、データバスバッファ回路１１６および双方向システムデータバス（Ｄ7 −Ｄ0 ）を介して、割込制御装置２０とプロセッサ間の通信を許可することを可能にする。
【００１９】
読出／書込論理回路１１２への書込（／ＷＲ）入力は、可能化されると、割込制御装置２０がプロセッサからプログラムのための指示を受取ることを許可する。これらの命令は、制御装置２０の動作のための様々なパラメータを設定する動作コマンド語を含むだろう。読出／書込論理回路１１２の読出（／ＲＤ）入力を可能化することにより、プロセッサは、初期設定シーケンス中に設定されたパラメータの状態を含む、制御装置２０の状態を示すデータを入手できる。Ａ0 アドレスラインは、論理回路１１２の／ＷＲ、／ＣＳおよび／ＲＤラインとともに、プロセッサからの様々なコマンド語およびプロセッサからの状態要求をデコードする。
【００２０】
データバスバッファ回路１１６は、制御装置２０とプロセッサとの間で、制御、状態および割込アドレスデータの転送を許可する双方向バスインターフェイスである。割込アドレスデータはベクタ化されたポインタを含み、このポインタは、特定の周辺装置のための割込処理ルーチンが記憶されている、プロセッサ読出可能メモリ中のアドレスを識別する。
【００２１】
制御論理回路１１８は、割込ライン（ＩＮＴ）を介してプロセッサへの割込要求の伝達を制御し、割込肯定応答ライン（ＩＮＴＡ）を介してプロセッサからの割込肯定応答信号を受信する。
【００２２】
動作において、有効な割込要求が周辺装置によってアサートされると、制御装置２０によって、割込信号が、典型的にはプロセッサの割込入力端子に接続されている出力ピンＩＮＴに出力される。ＩＮＴラインを介して割込要求を受信した後、プロセッサは割込肯定応答信号を発生し、その割込肯定応答信号はＩＮＴＡラインを介して制御論理回路１１８へ伝送される。ＩＮＴＡライン上の可能化信号によって、制御論理回路１１８は、バッファ１１６を介して、データバスに、ベクタ化された適切な割込処理ルーチンのアドレスを書込む。
【００２３】
前述したように、様々な周辺装置からの割込要求が要求ラインＩＲ0 −ＩＲ7 を介して受信される。これらは非同期の要求である。割込要求レジスタ１２０は、割込を要求している任意の割込ラインＩＲ0 −ＩＲ7 の識別情報を受信し、記憶する。
【００２４】
割込要求レジスタ１２０は、カスケード構成で、優先順位決定器１２２に接続される。優先順位決定器１２２は、処理を要求する割込ラインの（ユーザによってプログラムされた）優先順位レベルを、現在処理中の優先順位レベルと比較し、優先順位の低い要求を待機モードにラッチし、そして最高優先順位の割込の処理を指示する。
【００２５】
優先順位決定器１２２の出力は処理中レジスタ１２４に接続される。処理中レジスタ１２４は、プロセッサによって処理されている任意の要求ラインの識別情報を記憶する。
【００２６】
１つ以上の割込ラインが処理されるのを一時的に、またはより長期にわたって防ぐことをユーザが所望する場合には、その割込ラインに対応するマスクビットがセットできる。これらのマスクビットは割込マスクレジスタ１２６に記憶される。割込マスクレジスタ１２６は、割込要求レジスタ１２０内の１つ以上の割込要求ラインを不能化するように構成される。割込マスクレジスタ１２６は、内部バス１１４およびデータバスバッファ回路１１６を介しての、プロセッサとの双方向通信のできる、読出可能／書込可能なレジスタである。
【００２７】
割込制御装置２０の構成要素内の様々な回路ブロックについてのさらなる詳細は、たとえば、アドバンスト・マイクロ・ディバイシズの出版物である「ＭＯＳマイクロプロセッサおよびその周辺装置」、および１９９２年３月３１日にカリー（Culley）らに対して発行された米国特許第５，１０１，４９７号内に記載されている。この特許全体を引用によってここに援用する。
【００２８】
この発明によれば、割込制御装置２０はさらに、現在プロセッサによって処理中の任意の要求ラインの識別情報を、外部に接続された装置に供給するための、処理中レジスタ１２４に結合されたバス１３０を有して構成される。示された実施例では、電力管理ユニット１０は、割込制御装置２０の１組の端子１３１で、バス１３０に接続される。割込制御装置２０は集積回路チップ上に作られ、１組の端子１３１は集積回路チップの外部ピンであることに、注目すべきである。以下でさらに詳細に説明するように、電力管理ユニット１０は内部処理レジスタ１２４からの情報を利用して、電力管理のために、様々なクロック信号の再停止を制御し、または休止中の回路部分からの電力の除去を制御する。
【００２９】
電力管理ユニット１０は、コンピュータシステムによって消費される全体の電力を管理するように構成される。たとえば、電力管理ユニット１０は、通常はマイクロプロセッサ（ＣＰＵ）、メモリサブシステムおよび／または周辺装置を駆動する不使用のクロック信号をオフにすることにより、電力消費を削減するかもしれない。電力管理ユニット１０は、同様に、休止中の様々なサブシステムから電力供給を除去するように構成されるかもしれない。このような構成において、電力管理ユニット１０は割込要求ラインＩＲ0 −ＩＲ7 をモニタし、割込要求信号がアサートされると、クロック信号を再始動させ、および／または電力を必要なサブシステム（すなわち、ＣＰＵ、システムメモリ、など）に再び印加する。電力管理ユニット１０は、適切な制御信号をクロック／電力スイッチング回路４０に供給することにより、クロック信号を再始動させ、および／または電力を再び印加する。一旦クロック信号を再始動し、および／または電力が再び印加されると、割込処理ルーチンの実行が遂行できる。これらの電力管理機能は当業者には周知であり、公知の先行技術の多数の刊行物に記載されている。たとえば、そのような電力管理ユニットの１つであって、コンピュータシステムの様々なサブシステムを連続してモニタし、電力および／またはクロック信号を休止中のサブシステムから除去するためのソフトウェアルーチンを含む電力管理ユニットが、スミス（Smith ）らに対して、１９９２年１１月２４日に発行された米国特許第５，１６７，０２４号に記載されている。この特許全体を引用によりここに援用する。
【００３０】
上述の機能を実現する回路（および、いくつかの具体例において、ソフトウェア）に加えて、電力管理ユニット１０はまた、クロック／電力スイッチング回路４０に結合されたクロック／電力制御ユニット１５０を含む。クロック／電力制御ユニット１５０はバス１３０に接続され、任意の割込要求がマイクロプロセッサによって現在処理中かどうか示す処理中レジスタ１２４内の状態情報を受取る。前述したように、任意の割込要求がマイクロプロセッサによって現在処理中の場合には、処理中レジスタ１２４内の対応するビットがセットされる。電力管理ユニット１０のクロック／電力制御ユニット１５０は、バス１３０を介してこのアサートされたビットを受取り、それに従って、制御信号をクロック／電力スイッチングユニット４０に供給する。この制御信号によって、クロック／電力スイッチング回路４０は、クロック信号および電力を、たとえば、ＣＰＵおよび様々なサブシステムに供給し続ける。このように、特定の割込が処理され、処理中レジスタ１２４の対応するビットがセットされている間、クロック／電力制御ユニット１５０は、確実に、クロック信号が再停止しないよう、および様々なサブシステムへの電力が電力管理ユニット１０によって除去されないようにする。
【００３１】
すべての割込要求がマイクロプロセッサによって処理された後、処理中レジスタ１２４内の各ビットはクリアされる。電力管理ユニット１０のクロック／電力制御ユニット１５０は、バス１３０を介してこの状態を感知し、それに従って、制御信号をクロック／電力スイッチング回路４０へ供給して、たとえば、クロック信号が停止し、およびまたは電力が様々なサブシステムから除去されるようにする。１つの実施例において、このことは、クロック／電力管理ユニット１５０内にＯＲゲートを組込み、ＯＲゲートの入力をバス１３０に直結し、ＯＲゲートの出力をクロック／電力スイッチング回路４０に直結することで達成され得る。電力管理ユニット１０は、代わりに、処理中レジスタ１２４内のビットがすべてクリアされた後で、前もって決定された遅延の後、クロック信号を停止、および／または電力を除去するようにプログラムされてもよい。システム設計および所望の電力管理体系により、電力管理ユニット１０は、処理中レジスタ１２４のクリアされた状態をクロック／電力制御ユニット１５０が感知した後に、クロック信号を再停止し、および／または、電力を除去するために、他のいかなる適切なアルゴリズムでもプログラム可能である。たとえば、マイクロプロセッサによって処理中のルーチンが、キーボードによって開始された割込要求の結果であれば、処理中レジスタ１２４がクリアした後、クロック信号を再停止し、および／または電力を除去する前に、前もって決定された遅延を提供するように、設計者は電力管理ユニット１０をプログラムすることを選択できる。というのも、その後、システム活動が継続的に起こる可能性があるからである。
【００３２】
図２は、割込制御装置２０内に組込まれた内部回路の一部を示す概略図である。図示されている内部回路の部分は、本質的には、割込要求レジスタ１２０および処理中レジスタ１２４の、１つの論理セルを表わし、この論理セルは割込制御装置内で各割込要求ラインＩＲ0 −ＩＲ7 について同じものが設けられている。明確にするために、回路の動作は単一の割込要求ラインについてのものであるとして記述されているが、必要とされる数の割込要求ラインを処理するために、当業者が必要なだけの数の同じ回路素子を加えることもできることは理解されるはずである。
【００３３】
図２の回路は、エッジ感知ラッチ２００、要求ラッチ２０２、マスクラッチ２０４および処理中ラッチ２０６を含む。ＮＯＲゲート２０８−２１０、ＯＲゲート２１１およびインバータ２１２も図示されている。要求ラッチ２０２は割込要求レジスタ１２０内にあるラッチである。ラッチ２０２のＤ入力の論理ハイはＱ出力での論理ローを生じ、これはＮＯＲゲート２１０のための入力条件の半分を満たす。第２の入力条件は、割込がマスクラッチ２０４を介してマスク（不能化）されていなければ、満たされる。マスクラッチ２０４は割込マスクレジスタ１２６の一部を形成するＤタイプラッチである。割込要求は、その後、優先順位決定器１２２に伝えられ、競合の解消後、制御論理１１８へ伝送される。割込要求が制御論理１１８に伝えられると、そのＩＮＴ出力が可能化され、それにより割込要求をプロセッサに通信する。割込要求が割込肯定応答信号（ＩＮＴＡ）を介してプロセッサにより肯定応答されると、処理中ビットがセットされ、それにより、処理中ラッチ２０６がセットされる。この信号は、また、ＯＲゲート２１１を可能化し、これはエッジ感知ラッチ２００をクリアして、次の割込を受信するように回路を再初期設定する。処理中ラッチ２０６の出力はバス１３０のビットラインの１つと結合される。
【００３４】
一度上記の開示が十分に理解されれば、非常に多くの変形および修正が当業者にとって明らかとなる。たとえば、図１のバス１３０は内部レジスタ１２４の各状態ビットを端子１３１に接続するが、内部処理レジスタ１２４内の２つ以上の状態ビットを、割込制御装置２０のピン数を減少させるために、割込制御装置２０内で論理的にＯＲすることができる。さらには、割込制御装置２０および電力管理ユニット１０は別個のユニットとして示されているが、割込制御装置２０および電力管理ユニット１０は共通の集積回路チップ上に組込むこともでき、それによって、バス１３０に接続する外部ピンを除去することができる。前掲の特許請求の範囲はそのようなすべてのバリエーションおよび変更を包含すると解釈されることを、意図するものである。
【図面の簡単な説明】
【図１】この発明に従った、電力管理ユニットに結合された割込制御装置を示すブロック図である。
【図２】割込制御装置の一部分を示す概略図である。
【符号の説明】
１０ 電力管理ユニット
２０ 割込制御装置
３０ Ｉ／Ｏ装置
４０ クロック／電力スイッチング回路
１１０ カスケードバッファ／コンパレータ
１１２ 読出／書込論理
１１６ データバス／バッファ
１１８ 制御論理
１２０ 割込要求レジスタ
１２２ 優先順位決定器
１２４ 処理中レジスタ
１２６ 割込マスクレジスタ
１３０ バス
１３１ 端子
【発明の分野】
この発明はコンピュータシステムに関し、より特定的には、コンピュータシステム内の割込制御装置および電力管理に関する。
【０００２】
【関連技術の説明】
現在も続いている製造業者の開発上の目的は、コンピュータシステムの電力消費を削減することである。電力消費の削減は、典型的には、システムの発熱を減少させ、それにより、信頼性を増し、コストを削減する。さらに電力削減は、電池を電源とするポータブルコンピュータシステムの稼動寿命を最大限に延ばすことにおいて、特に重要である。
【０００３】
様々な技術がコンピュータシステムの電力消費の削減のために考案されてきた。これらの技術には、回路の集積化の増加と、改良された回路および電力管理ユニット（ＰＭＵ）の組入れが含まれる。１つの具体的な電力消費技術には休止中の回路部分を駆動するクロック信号を停止（またはその周波数を減少）させる能力が含まれる。このような技術を使用するシステムは、典型的には、休止中の回路部分を検出または予測し、それにしたがって休止中の回路部分に関連したクロック信号を停止する電力管理ユニットを含む。休止中の回路部分を駆動する「不使用の」クロック信号をオフにすることによって、システムの全体の電力消費が減少する。同様の技術に、休止中の回路部分に供給される電力の除去が含まれる。
【０００４】
上述の、不使用クロック信号を停止するという、および／または休止中の回路部分からの電力を除去するという、除去の電力管理技術は、しばしば、割込駆動システム内で使用される。割込駆動システムでは、キーボード、ディスプレイ、タイマ、センサおよび他の構成要素のような、周辺装置およびＩ／Ｏ装置が、中央ソースまたはマイクロプロセッサから独立して特定のタスクを行なうが、不規則で、ランダムな、それゆえに非同期的な間隔で、マイクロプロセッサとの通信を必要とする。このようなシステムでは、特定の周辺装置またはＩ／Ｏ装置が割込信号を発生させ、その割込信号は専用の割込ラインまたはチャネルを介してマイクロプロセッサに伝達され、マイクロプロセッサが処理を中断してその特定の周辺装置またはＩ／Ｏ装置と通信するよう要求する。割込要求の存在を検出すると、マイクロプロセッサは制御を移し、その特定の要求を処理する。
【０００５】
マイクロプロセッサは、典型的には、単一の入出力チャネルで多くの周辺装置に応じるが、このチャネルは一度に１つの周辺装置によってしか利用できない。その結果、同時の割込要求を区別して最も緊急な要求を他に先んじて処理するために優先順位が様々な周辺装置に割当てられる。従来のシステムでは、割込の順位付けを集中的に分類し、優先順位をつけ、制御するために、マイクロプロセッサと周辺装置の間にインターフェイス回路を供給することによって、多数の割込ソースの問題に対処してきた。１つのそのような回路はアドバンスト・マイクロ・ディバイシズ・インコーポレイテッド（Advanced Micro Devices, Inc.）によって製造され、刊行物『ＭＯＳマイクロプロセッサおよびその周辺装置』（“MOS Microprocessors and Peripherals ”）ｐｐ．３−３７１から３−３８８（アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド １９８７）に記載されている８２５９Ａシリーズのプログラム可能な割込制御装置である。この刊行物の全体を引用によりここに援用する。
【０００６】
大抵の割込制御装置は８以上の周辺装置またはＩ／Ｏ装置からの割込要求を処理する。各割込ソースは、割込要求を処理するために、特定のベクタ化されたアドレスに、割込処理ルーチンを備える。各割込ソースはそれ自身の割込要求ラインを有し、８２５９Ａのような、プログラム可能な制御装置は、システム初期設定の際に様々なソースの識別および優先順位付けを考慮する。典型的動作において、割込制御装置は割込要求を認識して最高優先順位の要求をマイクロプロセッサに伝達し、その一方で、マイクロプロセッサが処理中の割込の処理が完了してしまうまで、優先順位の低い要求を保持しておく。
【０００７】
割込制御装置を含む割込駆動システム内の電力管理ユニットが、たとえば、マイクロプロセッサ、メモリサブシステムおよび／または他の休止中の周辺装置に関連するクロック信号を停止させると、電力管理ユニットは、典型的には、割込要求ラインをモニタする。割込要求信号が検出された場合には、電力管理ユニットはマイクロプロセッサおよび他の周辺構成要素のクロック信号を再始動させ、それにより、割込処理ルーチンの実行を許可する。電力管理ユニットは、典型的には、このようなシステムにおいては、特定の割込処理ルーチンがいつ完了したかについては関知しないので、電力管理ユニットは予測された一定の時間が経過した後、クロック信号を再停止するようにプログラムされている。クロックが再停止する前に、割込処理ルーチンが完了するのに十分な時間が確保できるように、電力管理ユニットは、通常、割込ルーチンが実際に完了する時間よりもかなり長い間、関連のクロック信号を維持する。
【０００８】
しかし、このようなシステムでは、クロック信号が実際の割込処理時間を越えて駆動されると、電力が浪費される。電力管理ユニットが特定の回路部分から電力を除去したときの状況にも、同様の問題が当てはまる。
【０００９】
【発明の概要】
上記の問題の大部分は、この発明による外部への処理中表示を有する割込制御装置によって解決される。この割込制御装置は、１組の要求ラインを介して様々な周辺装置またはＩ／Ｏ装置から割込要求を受信するための割込要求レジスタを含む。優先順位決定器が、割込ラインの優先順位レベルを比較し、優先順位の低い要求を待機モードにラッチし、最高優先順位の要求の処理を指示するためにさらに設けられている。処理中レジスタがマイクロプロセッサによって処理中である任意の要求ラインの識別を記憶するために設けられている。１つの実施例において、その上に割込制御装置が作られている集積回路の処理中レジスタと外部端子との間に、１組の信号ラインが結合される。電力管理ユニットは集積回路の外部ピンと結合され、それにより、現在処理中の割込要求および完了した割込処理ルーチンについて、実時間情報を受信する。この情報を利用して、電力ユニットは、完了時間の予測をする必要なしに割込ルーチンが完了すると、有利に不使用のクロック信号を停止し、および／または休止中の回路部分から電力を除去する。不使用のクロック信号を正確に停止して電力を除去することにより、コンピュータシステムの全体の電力消費の削減が達成できる。
【００１０】
広く言うと、この発明は、割込要求信号のアサートが可能な周辺装置と、割込要求信号を受信するための少なくとも１つの割込要求ラインを含む、割込制御装置とを含む、コンピュータシステムを目的とする。割込制御装置は、割込要求信号がアサートされたことに応答して、マイクロプロセッサ割込信号を発生させることのできる制御回路と、特定の割込要求がマイクロプロセッサによって現在処理中であるかどうかを表示するデータを記録するための処理中レジスタとを含む。電力管理ユニットは処理中レジスタの出力ラインに結合され、電力管理ユニットは、処理中レジスタ内に記憶されたデータによってクロック信号またはコンピュータシステムに供給される電力を制御する。
【００１１】
この発明はさらに、複数の周辺装置から複数の割込要求信号を受信するための割込要求レジスタを含む、集積回路チップ上に製造された割込制御装置を目的とする。優先順位決定器回路が、最高優先順位の割込要求信号の処理を指示するために、割込要求レジスタに結合される。最高優先順位の割込要求信号に応答してマイクロプロセッサ割込信号を発生させ、マイクロプロセッサから肯定応答信号を受信するために、制御回路がさらに設けられる。処理中レジスタが、制御回路に結合され、割込要求信号のいずれかがマイクロプロセッサによって現在処理中であるかどうかを表示するデータを記憶する。出力端子が処理中レジスタの出力ラインに結合され、出力端子は集積回路の外部にある装置に接続可能である。
【００１２】
この発明の他の目的および利点は、以下の詳細な説明を読み、添付の図面を参照すれば明らかとなる。
【００１３】
この発明は様々な変更および代替形式が容易であるが、この発明の特定の実施例を図面中に例として示し、ここに詳細に記載する。しかしながら、図面およびその詳細な説明は、この発明を、開示された特定の形式に限定することを意図するものではなく、逆に、この発明は、前掲の特許請求の範囲によって定義されるようなこの発明の精神および範囲内にあるすべての変更、均等物および代替物を包含するものである。
【００１４】
【詳細な説明】
図面を参照すると、図１は、割込制御装置２０に結合された電力管理ユニット１０を含むコンピュータシステムの一部のブロック図である。Ｉ／Ｏ装置３０およびクロック／電力スイッチング回路４０が、それぞれ、割込制御装置２０および電力管理ユニット１０に結合されて、さらに図示されている。
【００１５】
割込制御装置２０は、カスケードバッファ／コンパレータ１１０、読出／書込論理回路１１２およびデータバスバッファ回路１１６を含む。割込制御装置２０は、さらに、制御論理回路１１８、割込要求レジスタ１２０、優先順位決定器１２２、処理中レジスタ１２４、および割込マスクレジスタ１２６を含む。これらの回路部分を、以下に、より詳細に記述する。
【００１６】
割込制御装置２０は、中央プロセッサ（図示せず）と、プロセッサによる処理の必要性を示す割込信号を発生する１つ以上の周辺装置（たとえばＩ／Ｏ装置３０）との間をインターフェイスする。割込制御装置２０は、入力／出力周辺装置として、中央プロセッサに取付けられる。システムの特定のニーズを満たすために、優先順位レベル、割込信号モードなどのような、割込制御装置２０の様々なパラメータが、ユーザによってプログラム可能である。このようなプログラミングの詳細は当業者に周知である。
【００１７】
周辺装置からの割込要求信号は割込要求ラインＩＲ0 −ＩＲ7 上で受信される。図１の割込制御装置は８つのソースから割込を受信するように構成されているが、複数の割込制御装置を、先行技術の８２５９Ａ制御装置と同様の方法で、カスケードバッファ／コンパレータを介して、マスタ／スレーブ関係で動作するようにカスケードすることが可能であることが理解されるであろう。分かりやすくするために、単一の割込制御回路を図示し、ここに記載する。
【００１８】
割込制御装置２０は以下のようにプロセッサに接続している。／ＣＳピン（注：この明細書においてＣＳ、ＷＲおよびＲＤの上にローアクティブの意味を表わすバー記号を記す代わりに、ＣＳ、ＷＲおよびＲＤの前に／記号を記すことにする。）はチップ選択入力であり、このチップ選択入力は、可能化（ロー）されると、読出／書込論理回路１１２が、双方向内部バス１１４、データバスバッファ回路１１６および双方向システムデータバス（Ｄ7 −Ｄ0 ）を介して、割込制御装置２０とプロセッサ間の通信を許可することを可能にする。
【００１９】
読出／書込論理回路１１２への書込（／ＷＲ）入力は、可能化されると、割込制御装置２０がプロセッサからプログラムのための指示を受取ることを許可する。これらの命令は、制御装置２０の動作のための様々なパラメータを設定する動作コマンド語を含むだろう。読出／書込論理回路１１２の読出（／ＲＤ）入力を可能化することにより、プロセッサは、初期設定シーケンス中に設定されたパラメータの状態を含む、制御装置２０の状態を示すデータを入手できる。Ａ0 アドレスラインは、論理回路１１２の／ＷＲ、／ＣＳおよび／ＲＤラインとともに、プロセッサからの様々なコマンド語およびプロセッサからの状態要求をデコードする。
【００２０】
データバスバッファ回路１１６は、制御装置２０とプロセッサとの間で、制御、状態および割込アドレスデータの転送を許可する双方向バスインターフェイスである。割込アドレスデータはベクタ化されたポインタを含み、このポインタは、特定の周辺装置のための割込処理ルーチンが記憶されている、プロセッサ読出可能メモリ中のアドレスを識別する。
【００２１】
制御論理回路１１８は、割込ライン（ＩＮＴ）を介してプロセッサへの割込要求の伝達を制御し、割込肯定応答ライン（ＩＮＴＡ）を介してプロセッサからの割込肯定応答信号を受信する。
【００２２】
動作において、有効な割込要求が周辺装置によってアサートされると、制御装置２０によって、割込信号が、典型的にはプロセッサの割込入力端子に接続されている出力ピンＩＮＴに出力される。ＩＮＴラインを介して割込要求を受信した後、プロセッサは割込肯定応答信号を発生し、その割込肯定応答信号はＩＮＴＡラインを介して制御論理回路１１８へ伝送される。ＩＮＴＡライン上の可能化信号によって、制御論理回路１１８は、バッファ１１６を介して、データバスに、ベクタ化された適切な割込処理ルーチンのアドレスを書込む。
【００２３】
前述したように、様々な周辺装置からの割込要求が要求ラインＩＲ0 −ＩＲ7 を介して受信される。これらは非同期の要求である。割込要求レジスタ１２０は、割込を要求している任意の割込ラインＩＲ0 −ＩＲ7 の識別情報を受信し、記憶する。
【００２４】
割込要求レジスタ１２０は、カスケード構成で、優先順位決定器１２２に接続される。優先順位決定器１２２は、処理を要求する割込ラインの（ユーザによってプログラムされた）優先順位レベルを、現在処理中の優先順位レベルと比較し、優先順位の低い要求を待機モードにラッチし、そして最高優先順位の割込の処理を指示する。
【００２５】
優先順位決定器１２２の出力は処理中レジスタ１２４に接続される。処理中レジスタ１２４は、プロセッサによって処理されている任意の要求ラインの識別情報を記憶する。
【００２６】
１つ以上の割込ラインが処理されるのを一時的に、またはより長期にわたって防ぐことをユーザが所望する場合には、その割込ラインに対応するマスクビットがセットできる。これらのマスクビットは割込マスクレジスタ１２６に記憶される。割込マスクレジスタ１２６は、割込要求レジスタ１２０内の１つ以上の割込要求ラインを不能化するように構成される。割込マスクレジスタ１２６は、内部バス１１４およびデータバスバッファ回路１１６を介しての、プロセッサとの双方向通信のできる、読出可能／書込可能なレジスタである。
【００２７】
割込制御装置２０の構成要素内の様々な回路ブロックについてのさらなる詳細は、たとえば、アドバンスト・マイクロ・ディバイシズの出版物である「ＭＯＳマイクロプロセッサおよびその周辺装置」、および１９９２年３月３１日にカリー（Culley）らに対して発行された米国特許第５，１０１，４９７号内に記載されている。この特許全体を引用によってここに援用する。
【００２８】
この発明によれば、割込制御装置２０はさらに、現在プロセッサによって処理中の任意の要求ラインの識別情報を、外部に接続された装置に供給するための、処理中レジスタ１２４に結合されたバス１３０を有して構成される。示された実施例では、電力管理ユニット１０は、割込制御装置２０の１組の端子１３１で、バス１３０に接続される。割込制御装置２０は集積回路チップ上に作られ、１組の端子１３１は集積回路チップの外部ピンであることに、注目すべきである。以下でさらに詳細に説明するように、電力管理ユニット１０は内部処理レジスタ１２４からの情報を利用して、電力管理のために、様々なクロック信号の再停止を制御し、または休止中の回路部分からの電力の除去を制御する。
【００２９】
電力管理ユニット１０は、コンピュータシステムによって消費される全体の電力を管理するように構成される。たとえば、電力管理ユニット１０は、通常はマイクロプロセッサ（ＣＰＵ）、メモリサブシステムおよび／または周辺装置を駆動する不使用のクロック信号をオフにすることにより、電力消費を削減するかもしれない。電力管理ユニット１０は、同様に、休止中の様々なサブシステムから電力供給を除去するように構成されるかもしれない。このような構成において、電力管理ユニット１０は割込要求ラインＩＲ0 −ＩＲ7 をモニタし、割込要求信号がアサートされると、クロック信号を再始動させ、および／または電力を必要なサブシステム（すなわち、ＣＰＵ、システムメモリ、など）に再び印加する。電力管理ユニット１０は、適切な制御信号をクロック／電力スイッチング回路４０に供給することにより、クロック信号を再始動させ、および／または電力を再び印加する。一旦クロック信号を再始動し、および／または電力が再び印加されると、割込処理ルーチンの実行が遂行できる。これらの電力管理機能は当業者には周知であり、公知の先行技術の多数の刊行物に記載されている。たとえば、そのような電力管理ユニットの１つであって、コンピュータシステムの様々なサブシステムを連続してモニタし、電力および／またはクロック信号を休止中のサブシステムから除去するためのソフトウェアルーチンを含む電力管理ユニットが、スミス（Smith ）らに対して、１９９２年１１月２４日に発行された米国特許第５，１６７，０２４号に記載されている。この特許全体を引用によりここに援用する。
【００３０】
上述の機能を実現する回路（および、いくつかの具体例において、ソフトウェア）に加えて、電力管理ユニット１０はまた、クロック／電力スイッチング回路４０に結合されたクロック／電力制御ユニット１５０を含む。クロック／電力制御ユニット１５０はバス１３０に接続され、任意の割込要求がマイクロプロセッサによって現在処理中かどうか示す処理中レジスタ１２４内の状態情報を受取る。前述したように、任意の割込要求がマイクロプロセッサによって現在処理中の場合には、処理中レジスタ１２４内の対応するビットがセットされる。電力管理ユニット１０のクロック／電力制御ユニット１５０は、バス１３０を介してこのアサートされたビットを受取り、それに従って、制御信号をクロック／電力スイッチングユニット４０に供給する。この制御信号によって、クロック／電力スイッチング回路４０は、クロック信号および電力を、たとえば、ＣＰＵおよび様々なサブシステムに供給し続ける。このように、特定の割込が処理され、処理中レジスタ１２４の対応するビットがセットされている間、クロック／電力制御ユニット１５０は、確実に、クロック信号が再停止しないよう、および様々なサブシステムへの電力が電力管理ユニット１０によって除去されないようにする。
【００３１】
すべての割込要求がマイクロプロセッサによって処理された後、処理中レジスタ１２４内の各ビットはクリアされる。電力管理ユニット１０のクロック／電力制御ユニット１５０は、バス１３０を介してこの状態を感知し、それに従って、制御信号をクロック／電力スイッチング回路４０へ供給して、たとえば、クロック信号が停止し、およびまたは電力が様々なサブシステムから除去されるようにする。１つの実施例において、このことは、クロック／電力管理ユニット１５０内にＯＲゲートを組込み、ＯＲゲートの入力をバス１３０に直結し、ＯＲゲートの出力をクロック／電力スイッチング回路４０に直結することで達成され得る。電力管理ユニット１０は、代わりに、処理中レジスタ１２４内のビットがすべてクリアされた後で、前もって決定された遅延の後、クロック信号を停止、および／または電力を除去するようにプログラムされてもよい。システム設計および所望の電力管理体系により、電力管理ユニット１０は、処理中レジスタ１２４のクリアされた状態をクロック／電力制御ユニット１５０が感知した後に、クロック信号を再停止し、および／または、電力を除去するために、他のいかなる適切なアルゴリズムでもプログラム可能である。たとえば、マイクロプロセッサによって処理中のルーチンが、キーボードによって開始された割込要求の結果であれば、処理中レジスタ１２４がクリアした後、クロック信号を再停止し、および／または電力を除去する前に、前もって決定された遅延を提供するように、設計者は電力管理ユニット１０をプログラムすることを選択できる。というのも、その後、システム活動が継続的に起こる可能性があるからである。
【００３２】
図２は、割込制御装置２０内に組込まれた内部回路の一部を示す概略図である。図示されている内部回路の部分は、本質的には、割込要求レジスタ１２０および処理中レジスタ１２４の、１つの論理セルを表わし、この論理セルは割込制御装置内で各割込要求ラインＩＲ0 −ＩＲ7 について同じものが設けられている。明確にするために、回路の動作は単一の割込要求ラインについてのものであるとして記述されているが、必要とされる数の割込要求ラインを処理するために、当業者が必要なだけの数の同じ回路素子を加えることもできることは理解されるはずである。
【００３３】
図２の回路は、エッジ感知ラッチ２００、要求ラッチ２０２、マスクラッチ２０４および処理中ラッチ２０６を含む。ＮＯＲゲート２０８−２１０、ＯＲゲート２１１およびインバータ２１２も図示されている。要求ラッチ２０２は割込要求レジスタ１２０内にあるラッチである。ラッチ２０２のＤ入力の論理ハイはＱ出力での論理ローを生じ、これはＮＯＲゲート２１０のための入力条件の半分を満たす。第２の入力条件は、割込がマスクラッチ２０４を介してマスク（不能化）されていなければ、満たされる。マスクラッチ２０４は割込マスクレジスタ１２６の一部を形成するＤタイプラッチである。割込要求は、その後、優先順位決定器１２２に伝えられ、競合の解消後、制御論理１１８へ伝送される。割込要求が制御論理１１８に伝えられると、そのＩＮＴ出力が可能化され、それにより割込要求をプロセッサに通信する。割込要求が割込肯定応答信号（ＩＮＴＡ）を介してプロセッサにより肯定応答されると、処理中ビットがセットされ、それにより、処理中ラッチ２０６がセットされる。この信号は、また、ＯＲゲート２１１を可能化し、これはエッジ感知ラッチ２００をクリアして、次の割込を受信するように回路を再初期設定する。処理中ラッチ２０６の出力はバス１３０のビットラインの１つと結合される。
【００３４】
一度上記の開示が十分に理解されれば、非常に多くの変形および修正が当業者にとって明らかとなる。たとえば、図１のバス１３０は内部レジスタ１２４の各状態ビットを端子１３１に接続するが、内部処理レジスタ１２４内の２つ以上の状態ビットを、割込制御装置２０のピン数を減少させるために、割込制御装置２０内で論理的にＯＲすることができる。さらには、割込制御装置２０および電力管理ユニット１０は別個のユニットとして示されているが、割込制御装置２０および電力管理ユニット１０は共通の集積回路チップ上に組込むこともでき、それによって、バス１３０に接続する外部ピンを除去することができる。前掲の特許請求の範囲はそのようなすべてのバリエーションおよび変更を包含すると解釈されることを、意図するものである。
【図面の簡単な説明】
【図１】この発明に従った、電力管理ユニットに結合された割込制御装置を示すブロック図である。
【図２】割込制御装置の一部分を示す概略図である。
【符号の説明】
１０ 電力管理ユニット
２０ 割込制御装置
３０ Ｉ／Ｏ装置
４０ クロック／電力スイッチング回路
１１０ カスケードバッファ／コンパレータ
１１２ 読出／書込論理
１１６ データバス／バッファ
１１８ 制御論理
１２０ 割込要求レジスタ
１２２ 優先順位決定器
１２４ 処理中レジスタ
１２６ 割込マスクレジスタ
１３０ バス
１３１ 端子
Claims (14)
- 割込要求信号をアサートすることの可能な周辺装置と、
前記割込要求信号を受信するための少なくとも１つの割込要求ラインを含む割込制御装置とを含み、前記割込制御装置は前記割込要求信号のアサートに応答してマイクロプロセッサ割込信号を発生することの可能な制御回路を含み、前記割込制御装置はさらに、複数のビットを記憶するための処理中レジスタを含み、前記複数のビットの各々は、セットされたときに、現在マイクロプロセッサによって処理中である対応する割込要求を表示し、さらに、
前記処理中レジスタの出力ラインに結合された電力管理ユニットを含み、前記電力管理ユニットは前記処理中レジスタ内に記憶された前記複数のビットによってクロック信号が供給されるか否かを制御する、コンピュータシステム。 - 前記割込制御装置は、
複数の割込要求信号を受信するための複数の付加的な割込要求ラインと、
前記複数の割込要求ラインに結合され、割込を要求している任意の前記複数の割込ラインの識別情報を受信および記憶するための割込要求レジスタとをさらに含む、請求項１に記載のコンピュータシステム。 - 前記割込要求レジスタは優先順位決定器にさらに結合され、前記複数の割込信号を優先順位付けする、請求項２に記載のコンピュータシステム。
- 前記制御回路は前記マイクロプロセッサから肯定応答信号を受信することが可能であり、前記処理中レジスタ内に記憶されたデータは前記肯定応答信号によって制御される、請求項１に記載のコンピュータシステム。
- 前記電力管理ユニットは処理中レジスタ内に記憶されたデータによって前記クロック信号の停止を制御する、請求項１に記載のコンピュータシステム。
- 前記マイクロプロセッサが割込要求を処理していない場合のみ、前記電力管理ユニットは前記クロック信号を停止する、請求項５に記載のコンピュータシステム。
- 前記クロック信号は前記マイクロプロセッサをクロックするために供給される、請求項１に記載のコンピュータシステム。
- 前記クロック信号はコンピュータサブシステムをクロックするために供給される、請求項１に記載のコンピュータシステム。
- 割込要求信号をアサートすることの可能な周辺装置と、
前記割込要求信号を受信するための少なくとも１つの割込要求ラインを含む割込制御装置とを含み、前記割込制御装置は前記割込要求信号のアサートに応答してマイクロプロセッサ割込信号を発生することの可能な優先順位制御回路を含み、前記割込制御装置はさらに、複数のビットを記憶するための処理中レジスタを含み、前記複数のビットの各々は、セットされたときに、現在マイクロプロセッサによって処理中である対応する割込要求を表示し、さらに、
前記処理中レジスタの出力ラインに結合された電力管理ユニットを含み、前記電力管理ユニットは前記処理中レジスタ内に記憶された前記複数のビットによって電力がコンピュータサブシステムへ供給されるか否かを制御する、コンピュータシステム。 - 前記割込制御装置は、
複数の割込要求信号を受信するための複数の付加的な割込要求ラインと、
前記複数の割込要求ラインに結合され、割込を要求している任意の前記複数の割込ラインの識別情報を受信および記憶するための割込要求レジスタとをさらに含む、請求項９に記載のコンピュータシステム。 - 前記割込要求レジスタは優先順位決定器にさらに結合され、前記複数の割込信号を優先順位付けする、請求項１０に記載のコンピュータシステム。
- 前記制御回路は前記マイクロプロセッサから肯定応答信号を受信することが可能であり、前記処理中レジスタ内に記憶されたデータは前記肯定応答信号によって制御される、請求項９に記載のコンピュータシステム。
- 前記電力管理ユニットは前記処理中レジスタ内に記憶されたデータによって前記コンピュータサブシステムから電力を除去する、請求項９に記載のコンピュータシステム。
- 前記マイクロプロセッサが割込要求を処理していない場合のみ、前記電力管理ユニットは前記コンピュータシステムから電力を除去する、請求項１３に記載のコンピュータシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/125,336 US5894577A (en) | 1993-09-22 | 1993-09-22 | Interrupt controller with external in-service indication for power management within a computer system |
| US125336 | 1993-09-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07152584A JPH07152584A (ja) | 1995-06-16 |
| JP4070824B2 true JP4070824B2 (ja) | 2008-04-02 |
Family
ID=22419276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22433594A Expired - Fee Related JP4070824B2 (ja) | 1993-09-22 | 1994-09-20 | コンピュータシステムおよび割込制御装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5894577A (ja) |
| EP (1) | EP0645690B1 (ja) |
| JP (1) | JP4070824B2 (ja) |
| DE (1) | DE69432005T2 (ja) |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10240371A (ja) * | 1997-02-27 | 1998-09-11 | Mitsubishi Electric Corp | ディジタル信号処理プロセッサのクロック速度制御装置 |
| US5878264A (en) * | 1997-07-17 | 1999-03-02 | Sun Microsystems, Inc. | Power sequence controller with wakeup logic for enabling a wakeup interrupt handler procedure |
| US5925134A (en) * | 1997-09-30 | 1999-07-20 | Intel Corporation | Method and apparatus for power management |
| JPH11184712A (ja) * | 1997-12-24 | 1999-07-09 | Toshiba Corp | 情報処理装置 |
| US6065122A (en) * | 1998-03-13 | 2000-05-16 | Compaq Computer Corporation | Smart battery power management in a computer system |
| US6202104B1 (en) * | 1998-07-28 | 2001-03-13 | Siemens Aktiengesellschaft | Processor having a clock driven CPU with static design |
| US7100061B2 (en) * | 2000-01-18 | 2006-08-29 | Transmeta Corporation | Adaptive power control |
| KR100342842B1 (ko) * | 2000-03-30 | 2002-07-02 | 김진영 | 전원 통합 제어 장치 및 그 방법 |
| US6968469B1 (en) | 2000-06-16 | 2005-11-22 | Transmeta Corporation | System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored |
| US7260731B1 (en) * | 2000-10-23 | 2007-08-21 | Transmeta Corporation | Saving power when in or transitioning to a static mode of a processor |
| US6842812B1 (en) * | 2000-11-02 | 2005-01-11 | Intel Corporation | Event handling |
| FR2817058B1 (fr) * | 2000-11-21 | 2003-01-24 | St Microelectronics Sa | Dispositif et procede de traitement des interruptions dans une transmission d'informations sur un bus |
| US7069367B2 (en) | 2000-12-29 | 2006-06-27 | Intel Corporation | Method and apparatus for avoiding race condition with edge-triggered interrupts |
| US7058834B2 (en) * | 2001-04-26 | 2006-06-06 | Paul Richard Woods | Scan-based state save and restore method and system for inactive state power reduction |
| US6694398B1 (en) * | 2001-04-30 | 2004-02-17 | Nokia Corporation | Circuit for selecting interrupt requests in RISC microprocessors |
| US6807595B2 (en) * | 2001-05-10 | 2004-10-19 | Qualcomm Incorporated | Mobile communication device having a prioritized interrupt controller |
| US7336090B1 (en) | 2002-04-16 | 2008-02-26 | Transmeta Corporation | Frequency specific closed loop feedback control of integrated circuits |
| US7941675B2 (en) * | 2002-12-31 | 2011-05-10 | Burr James B | Adaptive power control |
| US7112978B1 (en) | 2002-04-16 | 2006-09-26 | Transmeta Corporation | Frequency specific closed loop feedback control of integrated circuits |
| US20030204655A1 (en) * | 2002-04-24 | 2003-10-30 | Schmisseur Mark A. | Prioritizing vector generation in interrupt controllers |
| US6685334B2 (en) | 2002-04-30 | 2004-02-03 | G-5 Electronics | System and method of power management for a solar powered device |
| US7886164B1 (en) | 2002-11-14 | 2011-02-08 | Nvidia Corporation | Processor temperature adjustment system and method |
| US7849332B1 (en) | 2002-11-14 | 2010-12-07 | Nvidia Corporation | Processor voltage adjustment system and method |
| US7882369B1 (en) | 2002-11-14 | 2011-02-01 | Nvidia Corporation | Processor performance adjustment system and method |
| US7205758B1 (en) | 2004-02-02 | 2007-04-17 | Transmeta Corporation | Systems and methods for adjusting threshold voltage |
| US7786756B1 (en) | 2002-12-31 | 2010-08-31 | Vjekoslav Svilan | Method and system for latchup suppression |
| US7953990B2 (en) * | 2002-12-31 | 2011-05-31 | Stewart Thomas E | Adaptive power control based on post package characterization of integrated circuits |
| US7949864B1 (en) | 2002-12-31 | 2011-05-24 | Vjekoslav Svilan | Balanced adaptive body bias control |
| US7228242B2 (en) * | 2002-12-31 | 2007-06-05 | Transmeta Corporation | Adaptive power control based on pre package characterization of integrated circuits |
| US7642835B1 (en) * | 2003-11-12 | 2010-01-05 | Robert Fu | System for substrate potential regulation during power-up in integrated circuits |
| DE60315127D1 (de) * | 2003-02-21 | 2007-09-06 | St Microelectronics Srl | Mikrokontroller und Unterbrechungsverarbeitungsverfahren zur Verwaltung von komplexen Prozeduren |
| CN100369283C (zh) * | 2003-07-15 | 2008-02-13 | 西北工业大学 | 磁致伸缩材料体的箝位方法 |
| US7808895B2 (en) * | 2003-10-30 | 2010-10-05 | Intel Corporation | Isochronous device communication management |
| US7649402B1 (en) * | 2003-12-23 | 2010-01-19 | Tien-Min Chen | Feedback-controlled body-bias voltage source |
| US7012461B1 (en) | 2003-12-23 | 2006-03-14 | Transmeta Corporation | Stabilization component for a substrate potential regulation circuit |
| US7692477B1 (en) * | 2003-12-23 | 2010-04-06 | Tien-Min Chen | Precise control component for a substrate potential regulation circuit |
| US7129771B1 (en) | 2003-12-23 | 2006-10-31 | Transmeta Corporation | Servo loop for well bias voltage source |
| US7816742B1 (en) | 2004-09-30 | 2010-10-19 | Koniaris Kleanthes G | Systems and methods for integrated circuits comprising multiple body biasing domains |
| US7859062B1 (en) | 2004-02-02 | 2010-12-28 | Koniaris Kleanthes G | Systems and methods for integrated circuits comprising multiple body biasing domains |
| US7562233B1 (en) | 2004-06-22 | 2009-07-14 | Transmeta Corporation | Adaptive control of operating and body bias voltages |
| US7774625B1 (en) | 2004-06-22 | 2010-08-10 | Eric Chien-Li Sheng | Adaptive voltage control by accessing information stored within and specific to a microprocessor |
| US7281145B2 (en) * | 2004-06-24 | 2007-10-09 | International Business Machiness Corporation | Method for managing resources in a CPU by allocating a specified percentage of CPU resources to high priority applications |
| US7739531B1 (en) | 2005-03-04 | 2010-06-15 | Nvidia Corporation | Dynamic voltage scaling |
| US20070083688A1 (en) * | 2005-10-06 | 2007-04-12 | Matsushita Electric Industrial Co., Ltd. | Common memory transfer control circuit and common memory transfer control system |
| JP2007156926A (ja) * | 2005-12-06 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 割込制御装置 |
| US7802073B1 (en) | 2006-03-29 | 2010-09-21 | Oracle America, Inc. | Virtual core management |
| JP2008130056A (ja) * | 2006-11-27 | 2008-06-05 | Renesas Technology Corp | 半導体回路 |
| US9134782B2 (en) | 2007-05-07 | 2015-09-15 | Nvidia Corporation | Maintaining optimum voltage supply to match performance of an integrated circuit |
| JP4353990B2 (ja) * | 2007-05-18 | 2009-10-28 | 株式会社半導体理工学研究センター | マルチプロセッサ制御装置 |
| US8281308B1 (en) | 2007-07-23 | 2012-10-02 | Oracle America, Inc. | Virtual core remapping based on temperature |
| US8725488B2 (en) * | 2007-07-26 | 2014-05-13 | Qualcomm Incorporated | Method and apparatus for adaptive voltage scaling based on instruction usage |
| US8370663B2 (en) | 2008-02-11 | 2013-02-05 | Nvidia Corporation | Power management with dynamic frequency adjustments |
| US8244947B2 (en) * | 2009-02-20 | 2012-08-14 | Qualcomm Incorporated | Methods and apparatus for resource sharing in a programmable interrupt controller |
| US9256265B2 (en) | 2009-12-30 | 2016-02-09 | Nvidia Corporation | Method and system for artificially and dynamically limiting the framerate of a graphics processing unit |
| US9830889B2 (en) | 2009-12-31 | 2017-11-28 | Nvidia Corporation | Methods and system for artifically and dynamically limiting the display resolution of an application |
| US8839006B2 (en) | 2010-05-28 | 2014-09-16 | Nvidia Corporation | Power consumption reduction systems and methods |
| KR101841930B1 (ko) * | 2012-01-30 | 2018-03-26 | 삼성전자주식회사 | 인터럽트 스프레드 방법, 인터럽트 스프레드 장치 및 이를 구비하는 시스템 온-칩 |
| DE102012112363A1 (de) * | 2012-01-30 | 2013-08-01 | Samsung Electronics Co., Ltd. | Verfahren zum Verbreiten einer Mehrzahl von Interrupts, Interrupt-Anforderungssignal-Verbreitungsschaltungen und Ein-Chip-Systeme, welche dieselben aufweisen |
| US9696789B2 (en) * | 2014-08-18 | 2017-07-04 | Xilinx, Inc. | Sub-system power management control |
| JP6509616B2 (ja) * | 2015-04-10 | 2019-05-08 | 株式会社東芝 | センサデータ収集装置 |
| US10101795B2 (en) * | 2015-11-10 | 2018-10-16 | Wipro Limited | System-on-chip (SoC) and method for dynamically optimizing power consumption in the SoC |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1397438A (en) * | 1971-10-27 | 1975-06-11 | Ibm | Data processing system |
| US3999165A (en) * | 1973-08-27 | 1976-12-21 | Hitachi, Ltd. | Interrupt information interface system |
| US4161787A (en) * | 1977-11-04 | 1979-07-17 | Motorola, Inc. | Programmable timer module coupled to microprocessor system |
| JPS5775335A (en) * | 1980-10-27 | 1982-05-11 | Hitachi Ltd | Data processor |
| US4851987A (en) * | 1986-01-17 | 1989-07-25 | International Business Machines Corporation | System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur |
| US5218703A (en) * | 1988-07-07 | 1993-06-08 | Siemens Aktiengesellschaft | Circuit configuration and method for priority selection of interrupts for a microprocessor |
| CA1319441C (en) * | 1988-09-09 | 1993-06-22 | Paul R. Culley | Programmable interrupt controller |
| US5101497A (en) * | 1988-09-09 | 1992-03-31 | Compaq Computer Corporation | Programmable interrupt controller |
| US5163146A (en) * | 1988-10-14 | 1992-11-10 | International Business Machines Corporation | System responsive to interrupt levels for changing and restoring clock speed by changing and restoring a register value |
| DE68925615T2 (de) * | 1988-11-10 | 1996-09-12 | Motorola Inc | Digitalrechnersystem mit Niederstromverbrauchmodus |
| US5214767A (en) * | 1989-02-07 | 1993-05-25 | Compaq Computer Corp. | Full address and odd boundary direct memory access controller which determines address size by counting the input address bytes |
| AU629019B2 (en) * | 1989-09-08 | 1992-09-24 | Apple Computer, Inc. | Power management for a laptop computer |
| US5167024A (en) * | 1989-09-08 | 1992-11-24 | Apple Computer, Inc. | Power management for a laptop computer with slow and sleep modes |
| JPH03123919A (ja) * | 1989-10-06 | 1991-05-27 | Toshiba Corp | コンピュータシステム |
| KR940001878B1 (ko) * | 1990-03-08 | 1994-03-10 | 가부시끼가이샤 히다찌세이사꾸쇼 | 멀티 프로세서시스템 및 인터럽션 제어장치 |
| JPH0743653B2 (ja) * | 1990-07-25 | 1995-05-15 | 株式会社東芝 | 割込みコントローラ |
| US5237692A (en) * | 1990-11-09 | 1993-08-17 | Ast Research Inc. | Internal interrupt controller for a peripheral controller |
| JP2855298B2 (ja) * | 1990-12-21 | 1999-02-10 | インテル・コーポレーション | 割込み要求の仲裁方法およびマルチプロセッサシステム |
| JP2507833B2 (ja) * | 1990-12-25 | 1996-06-19 | 三菱電機株式会社 | マイクロコンピュ−タ |
| JPH0776894B2 (ja) * | 1991-02-25 | 1995-08-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | プロセッサ用クロック信号の制御方法及び情報処理システム |
| JP3176093B2 (ja) * | 1991-09-05 | 2001-06-11 | 日本電気株式会社 | マイクロプロセッサの割込み制御装置 |
| US5506997A (en) * | 1994-01-28 | 1996-04-09 | Compaq Computer Corp. | Device for mapping a set of interrupt signals generated on a first type bus to a set of interrupt signals defined by a second type bus and combing the mapped interrupt signals with a set of interrupt signals of the second type bus |
| US5530891A (en) * | 1994-05-31 | 1996-06-25 | Advanced Micro Devices | System management interrupt mechanism within a symmetrical multiprocessing system |
-
1993
- 1993-09-22 US US08/125,336 patent/US5894577A/en not_active Expired - Lifetime
-
1994
- 1994-07-25 EP EP94305471A patent/EP0645690B1/en not_active Expired - Lifetime
- 1994-07-25 DE DE69432005T patent/DE69432005T2/de not_active Expired - Lifetime
- 1994-09-20 JP JP22433594A patent/JP4070824B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-09 US US08/671,831 patent/US5765003A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07152584A (ja) | 1995-06-16 |
| US5765003A (en) | 1998-06-09 |
| US5894577A (en) | 1999-04-13 |
| EP0645690B1 (en) | 2003-01-15 |
| DE69432005D1 (de) | 2003-02-20 |
| DE69432005T2 (de) | 2003-10-16 |
| EP0645690A1 (en) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4070824B2 (ja) | コンピュータシステムおよび割込制御装置 | |
| US7117377B2 (en) | Computer apparatus, power supply control method and program for reducing the standby power requirement in a computer supporting a wake-up function | |
| US5664205A (en) | Power management control technique for timer tick activity within an interrupt driven computer system | |
| US5493684A (en) | Power management architecture including a power management messaging bus for conveying an encoded activity signal for optimal flexibility | |
| EP0666526B1 (en) | Power management system for an integrated processor | |
| US5920728A (en) | Dynamic hibernation time in a computer system | |
| TWI437434B (zh) | 直接記憶體存取控制器 | |
| US20030159076A1 (en) | Keyboard controller providing power management for a portable computer system | |
| US5083266A (en) | Microcomputer which enters sleep mode for a predetermined period of time on response to an activity of an input/output device | |
| US5898880A (en) | Power saving apparatus for hard disk drive and method of controlling the same | |
| JP3442810B2 (ja) | チップの消費電力を自動的に減少する方法および装置 | |
| TWI443519B (zh) | 用於直接記憶體存取之系統、用於實行一資料傳輸之方法及微控制器 | |
| EP0666528B1 (en) | Integrated processor providing indications of internal activity to an external power management bus | |
| JP2003150281A (ja) | 電気機器、コンピュータ装置、および電力供給方法 | |
| US9417686B2 (en) | Method for controlling power on a computer system having a network device and a wakeup function | |
| JPH0850523A (ja) | コンピュータシステムにおける消費電力管理方法及び装置 | |
| KR20020050270A (ko) | 환경에 따른 프로세서의 작동 파라미터의 동적 조절방법 | |
| JPH11506235A (ja) | Ｐｃｍｃｉａカードのための起動システム | |
| CN101281416A (zh) | 确保***关机完成的方法 | |
| JP2003044177A (ja) | コンピュータ装置、電源制御装置、電源管理方法 | |
| US9207742B2 (en) | Power saving operating method for an electronic device by disabling a connection port to a touch device before the touch device enters power-saving mode | |
| JP3769541B2 (ja) | コンピュータ装置、ｍｉｎｉＰＣＩカード、自動電源オン回路、および自動立ち上げ方法 | |
| JPH10333790A (ja) | パワーセーブ機能を備えた情報処理装置及び当該情報処理装置のパワーセーブ解除方法 | |
| TWI395096B (zh) | 電源管理方法及其相關晶片組及電腦系統 | |
| JPS6375913A (ja) | パ−ソナルコンピユ−タ用電力制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050628 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050701 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050928 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051101 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070814 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070817 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070914 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070920 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071012 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |