JP3769541B2 - コンピュータ装置、miniPCIカード、自動電源オン回路、および自動立ち上げ方法 - Google Patents
コンピュータ装置、miniPCIカード、自動電源オン回路、および自動立ち上げ方法 Download PDFInfo
- Publication number
- JP3769541B2 JP3769541B2 JP2002571976A JP2002571976A JP3769541B2 JP 3769541 B2 JP3769541 B2 JP 3769541B2 JP 2002571976 A JP2002571976 A JP 2002571976A JP 2002571976 A JP2002571976 A JP 2002571976A JP 3769541 B2 JP3769541 B2 JP 3769541B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- circuit
- bus
- card
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Description
本発明は、例えばノートブック型パーソナルコンピュータ(ノートブックPC)等のパーソナルコンピュータ(PC)に用いられる自動電源オン回路等に係り、特に、オペレータの介在なしに電源供給に合わせてPCの電源をオンする自動電源オン回路等に関する。
背景技術
近年、大型コンピュータや大型磁気ディスクシステム(ディスクストレージシステム)等のリモート管理等を行うサービスプロセッサとして、ノートブック型パーソナルコンピュータ(ノートブックPC)等のPCが広く用いられている。このサービスプロセッサであるノートブックPCでは、ときに大型コンピュータやディスクストレージシステムへの自動診断(Diagnostic)、保守作業(Maintenance Utility)が実行される。
この自動診断や保守作業を実行するに際し、サービスプロセッサとしてのPCに対してオペレータの介在なしに電源をオン(ON)することが望ましい。即ち、ACアダプタ経由(またはACアダプタのない状態)にて電源が供給された際に、PCが自動的に立ち上がることが望まれる。また、例えば、一つの企業内において、システムのメンテナンス等を含めた総費用を低減する目的で、多数のPCに対して、例えばプログラムの書き換えを一斉に行いたいと欲する場合がある。かかる場合においても、1つ1つのPCに対するオペレータの介在なしに、電源がオンされることが要求される。
このような要求に対して、従来では、例えば、PCの電源スイッチを物理的にオンの状態に固定させておくものが存在していた。この構成によれば、AC/DCから電源を供給することによって、オペレータの介在なしにPC本体を自動的に立ち上げることが可能となる。
しかしながら、現在、多く販売されているPCは、米インテル社や米マイクロソフト社等が提唱した電力制御インターフェースであるACPI(Advanced Configuration and Power Interface)のスペックを満足している。このACPIの中の「POWER BUTTON OVER-RIDE」では、4秒以上、電源スイッチがオンの状態に固定されていると、電源をソフト的に切った状態であるソフトオフ(Soft-Off)の状態となるように規定されている。その結果、従来技術のように電源スイッチを物理的にオンの状態に固定させておくと、この「POWER BUTTON OVER-RIDE」の機能によって、PCを起動(Boot)することができなくなってしまう。
また、PCのBIOS(Basic Input/Output System)、OS(Operating System)、ネットワークカード等が対応している場合には、WAKE-ON-LAN(ウェイク・オン・ラン)によってPCを起動する方法がある。このWAKE-ON-LANは、手元のコンピュータから離れた場所にあるコンピュータの電源をオンにして起動する機能であり、オペレータが手で電源を入れる代わりに、遠隔地の操作に基づくネットワークからの指示によって、電源を入れる技術である。しかしながら、この技術は、ネットワークから特定のパケットを送ってPCを立ち上げるというものであり、ネットワークの接続と、特別なコントロールを必要とし、更には、ネットワークを介して外部から信号が受け取れるように構成することが必要となる。即ち、LAN経由でパケットを送らなければならず、そのPC単独で電源オンを実現することができない。
本発明は、以上のような技術的課題を解決するためになされたものであって、その目的とするところは、電源スイッチに関係なく、外部電源からの電源供給(接続)によって電源をオン状態にし、PCを起動することにある。
また、他の目的は、PC本体に変更を加えるのではなく、所定のカードを差し込むことによって、これらの機能を達成することにある。
発明の開示
かかる目的のもと、本発明が適用されるコンピュータ装置は、拡張カードを接続可能なバスと、装置本体が電源に接続された際にこの拡張カードに対して補助電源を供給する補助電源供給手段と、拡張カードに設けられ、補助電源供給手段により供給された補助電源に基づいてバスにおける所定の信号をアクティブにする信号アクティブ手段と、アクティブにされた所定の信号に基づいて装置本体の電源をオンにする電源オン手段とを備えたことを特徴としている。
ここで、この信号アクティブ手段は、供給された補助電源の立ち上がりからある遅延の後に所定のパルス幅を有するパルス信号を生成し、生成されたパルス信号により所定の信号をアクティブにしている。この所定の信号は、離れた場所から電源をオンにする機能であるWAKE-ON-LANの起動信号を兼ねた信号線であることを特徴とすることができる。
他の観点から把えると、本発明が適用されるコンピュータ装置は、PCI(Peripheral Component Interconnect)バスと、このPCIバスに接続されるminiPCIカードと、装置本体が電源に接続された際にminiPCIカードに対して補助電源を供給する電源回路と、miniPCIカードに設けられ、電源回路により供給された補助電源に基づいてPCIバスにおけるPME(Power Management Event)信号をアクティブにする自動電源オン回路と、自動電源オン回路によりアクティブにされたPME信号を検出して、電源スイッチをオンしたと同等の状態を電源回路に出力する出力手段とを備えたことを特徴とすることができる。
また、本発明は、コンピュータ装置における特定のバスに対して接続することが可能な拡張カードとして特定することができる。この拡張カードは、ACアダプタ経由またはACアダプタなしで電源に接続されたときに自動的に立ち上がらないコンピュータ装置のバスに接続可能なものである。この「自動的に立ち上がらない」とは、一時的に立ち上がった場合であってもその状態を維持することができない場合を含むものである。以下、同様である。尚、自動的に立ち上げられるコンピュータ装置は、例えば、所定時間を経過して電源スイッチがオンの状態に固定されている場合に、ソフトオフの状態となりブートできない装置が挙げられる。
更に本発明は、miniPCIカードとして把握することができる。このminiPCIカードは、バスに接続された状態にて、装置本体がACまたはDCの電源に接続された際に供給される電源の立ち上がりから所定の遅延時間の後にパルス信号を生成するパルス信号生成手段と、バスに接続された状態にて、生成されたパルス信号に基づいてバスのPME信号をアクティブにするアクティブ手段とを備えたことを特徴としている。
また更に、本発明は、miniPCIカード等の拡張カードに設けられる自動電源オン回路として把えることが可能である。この自動電源オン回路は、得られる補助電源から所定幅を有するパルスを生成するパルス生成手段を備え、このパルス生成手段は、補助電源の立ち上がり時に生じる雑音を除去する雑音除去部と、所定のパルス幅を得るために遅延時間を生成する遅延時間生成部とを含むことを特徴としている。
一方、本発明は、ACアダプタ経由またはACアダプタなしで電源に接続したときに、そのままでは自動的に立ち上がらないコンピュータ装置を自動的に立ち上げる自動立ち上げ方法であって、ACまたはCDの電源に接続された際に供給される補助電源によってPCIバス等のバスにおける特定の信号をアクティブにし、アクティブにされた特定の信号を検出して電源スイッチのオンと同様な機能を働かせることを特徴としている。
また、本発明が適用される信号アクティブ方法は、コンピュータ装置がACアダプタ経由またはACアダプタなしで電源に接続されたときに、所定のバスに接続された拡張カードに対して補助電源が供給され、供給された補助電源から所定幅を有するパルスを生成し、生成されたパルスに基づいてバスにおける所定の信号をアクティブにすることを特徴とすることができる。
【図面の簡単な説明】
図1は、本実施の形態におけるコンピュータシステムのハードウェア構成を示した図である。
図2は、本実施の形態における電源供給の内容を説明するための図である。
図3は、本実施の形態が適用された自動電源オン回路の一例を示した回路図である。
図4は、図3の(1)〜(7)の点における出力波形を表現した図である。
発明を実施するための最良の態様
以下、添付図面に示す実施の形態に基づいて本発明を詳細に説明する。
図1は、本実施の形態におけるコンピュータシステム10のハードウェア構成を示した図である。このコンピュータシステム10を備えるコンピュータ装置は、例えば、OADG(Open Architecture Developer's Group)仕様に準拠して、所定のOS(オペレーティングシステム)を搭載したノートブックPC(ノートブック型パーソナルコンピュータ)として構成されている。
図1に示すコンピュータシステム10において、CPU11は、コンピュータシステム10全体の頭脳として機能し、OSの制御下で各種プログラムを実行している。CPU11は、システムバスであるFSB(Front Side Bus)12、高速のI/O装置用バスとしてのPCI(Peripheral Component Interconnect)バス20、低速のI/O装置用バスとしてのISA(Industry Standard Architecture)バス40という3段階のバスを介して、各構成要素と相互接続されている。このCPU11は、キャッシュメモリにプログラム・コードやデータを蓄えることで、処理の高速化を図っている。近年では、CPU11の内部に1次キャッシュとして128Kバイト程度のSRAMを集積させているが、容量の不足を補うために、専用バスであるBSB(Back Side bus)13を介して、512K〜2Mバイト程度の2次キャッシュ14を置いている。尚、BSB13を省略し、FSB12に2次キャッシュ14を接続して端子数の多いパッケージを避けることで、コストを低く抑えることも可能である。
FSB12とPCIバス20は、メモリ/PCIチップと呼ばれるCPUブリッジ(ホスト−PCIブリッジ)15によって連絡されている。このCPUブリッジ15は、メインメモリ16へのアクセス動作を制御するためのメモリコントローラ機能や、FSB12とPCIバス20との間のデータ転送速度の差を吸収するためのデータバッファ等を含んだ構成となっている。メインメモリ16は、CPU11の実行プログラムの読み込み領域として、あるいは実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリである。例えば、複数個のDRAMチップで構成され、例えば64MBを標準装備し、320MBまで増設することが可能である。この実行プログラムには、OSや周辺機器類をハードウェア操作するための各種ドライバ、特定業務に向けられたアプリケーションプログラム、後述するフラッシュROM44に格納されたBIOS(Basic Input/Output System:基本入出力システム)等のファームウェアが含まれる。
ビデオサブシステム17は、ビデオに関連する機能を実現するためのサブシステムであり、ビデオコントローラを含んでいる。このビデオコントローラは、CPU11からの描画命令を処理し、処理した描画情報をビデオメモリに書き込むと共に、ビデオメモリからこの描画情報を読み出して、液晶ディスプレイ(LCD)18に描画データとして出力している。
PCIバス20は、比較的高速なデータ転送が可能なバスであり、データバス幅を32ビットまたは64ビット、最大動作周波数を33MHz、66MHz、最大データ転送速度を132MB/秒、528MB/秒とする仕様によって規格化されている。このPCIバス20には、I/Oブリッジ21、カードバスコントローラ22、オーディオサブシステム25、ドッキングステーションインターフェース(Dock I/F)26、miniPCIコネクタ27が夫々接続されている。
カードバスコントローラ22は、PCIバス20のバスシグナルをカードバススロット23のインターフェースコネクタ(カードバス)に直結させるための専用コントローラであり、このカードバススロット23には、PCカード24を装填することが可能である。ドッキングステーションインターフェース26は、コンピュータシステム10の機能拡張装置であるドッキングステーション(図示せず)を接続するためのハードウェアである。ドッキングステーションにノートPCがセットされると、ドッキングステーションの内部バスに接続された各種のハードウェア要素が、ドッキングステーションインターフェース26を介してPCIバス20に接続される。また、miniPCIコネクタ27には、本実施の形態における自動電源オン回路が内蔵されたミニPCI(miniPCI)カード60が接続される。miniPCIカード60は、miniPCIの仕様に準拠して増設可能な拡張カード(ボード)である。このminiPCIは、モバイル向けPCI規格であり、PCIRev.2.2仕様書の付録として掲載されている。機能的にはフルスペックのPCIと同等である。
I/Oブリッジ21は、PCIバス20とISAバス40とのブリッジ機能を備えている。また、DMAコントローラ機能、プログラマブル割り込みコントローラ(PIC)機能、プログラマブル・インターバル・タイマ(PIT)機能、IDE(Integrated Device Electronics)インターフェース機能、USB(Universal Serial Bus)機能、SMB(System Management Bus)インターフェース機能を備えると共に、リアルタイムクロック(RTC)を内蔵している。
DMAコントローラ機能は、FDD等の周辺機器とメインメモリ16との間のデータ転送をCPU11の介在なしに実行するための機能である。PIC機能は、周辺機器からの割り込み要求(IRQ)に応答して、所定のプログラム(割り込みハンドラ)を実行させる機能である。PIT機能は、タイマ信号を所定周期で発生させる機能である。また、IDEインターフェース機能によって実現されるインターフェースは、IDEハードディスクドライブ(HDD)31が接続される他、CD−ROMドライブ32がATAPI(AT Attachment Packet Interface)接続される。このCD−ROMドライブ32の代わりに、DVD(Digital Versatile Disc)ドライブのような、他のタイプのIDE装置が接続されても構わない。HDD31やCD−ROMドライブ32等の外部記憶装置は、例えば、ノートPC本体内の「メディアベイ」または「デバイスベイ」と呼ばれる収納場所に格納される。これらの標準装備された外部記憶装置は、FDDや電池パックのような他の機器類と交換可能かつ排他的に取り付けられる場合もある。
また、I/Oブリッジ21にはUSBポートが設けられており、このUSBポートは、例えばノートPC本体の壁面等に設けられたUSBコネクタ30と接続されている。更に、I/Oブリッジ21には、SMバスを介してEEPROM33が接続されている。このEEPROM33は、ユーザによって登録されたパスワードやスーパーバイザーパスワード、製品シリアル番号等の情報を保持するためのメモリであり、不揮発性で記憶内容を電気的に書き換え可能とされている。
更にまた、I/Oブリッジ21は、電源回路50に接続されている。電源回路50は、ACアダプタ51、バッテリ(2次電池)としてのメイン電池52またはセカンド電池53を充電すると共にACアダプタ51や各電池からの電力供給経路を切り換えるバッテリ切換回路54、およびコンピュータシステム10で使用される5V、3.3V等の直流定電圧を生成するDC/DCコンバータ(DC/DC)55等の回路を備えている。
一方、I/Oブリッジ21を構成するコアチップの内部には、コンピュータシステム10の電源状態を管理するための内部レジスタと、この内部レジスタの操作を含むコンピュータシステム10の電源状態の管理を行うロジック(ステートマシン)が設けられている。このロジックは、電源回路50との間で各種の信号を送受し、この信号の送受により、電源回路50からコンピュータシステム10への実際の給電状態を認識する。電源回路50は、このロジックからの指示に応じて、コンピュータシステム10への電力供給を制御している。
ISAバス40は、PCIバス20よりもデータ転送速度が低いバスである(例えば、バス幅16ビット、最大データ転送速度4MB/秒)。このISAバス40には、ゲートアレイロジック42に接続されたエンベデッドコントローラ41、CMOS43、フラッシュROM44、Super I/Oコントローラ45が接続されている。更に、キーボード/マウスコントローラのような比較的低速で動作する周辺機器類を接続するためにも用いられる。このSuper I/Oコントローラ45にはI/Oポート46が接続されており、FDDの駆動やパラレルポートを介したパラレルデータの入出力(PIO)、シリアルポートを介したシリアルデータの入出力(SIO)を制御している。
エンベデッドコントローラ41は、図示しないキーボードのコントロールを行うと共に、電源回路50に接続されて、内蔵されたパワー・マネージメント・コントローラ(PMC:Power Management Controller)によってゲートアレイロジック42と共に電源管理機能の一部を担っている。
図2は、本実施の形態における電源供給の内部を説明するための図である。本実施の形態では、miniPCIカード60にパルス発生回路を付加し、ACPI準拠のPC電源をオペレータの介在なしに、ACアダプタ51からの電源供給に合わせて、電源オン、ブート(Boot)が行えるようにしている。ネットワークからの指示だけで電源を入れるWAKE-ON-LANは、電源が切られた状態から立ち上がる第1の態様と、スリーブ状態から自動的に立ち上がる第2の態様とに分けられる。本実施の形態では、第1の態様についてはゲートアレイロジック42を経由した電源オンが該当し、第2の態様については、エンベデッドコントローラ41およびI/Oブリッジ21を経由した省電力状態(Low Power State)からの復帰が該当している。
図2に示すACアダプタ51へは、AC100〜240Vの電圧が供給され、ACアダプタ51によってDC16Vに変換される。DC/DCコンバータ55では、入力される16Vの直流電圧を、12V、2.5V、1.5V、5VのVcc1、3.3VのVcc2、補助(Auxiliary)電源である3.3VのVccAUXからなる直流定電圧を生成している。この補助電源VccAUXは、コンピュータシステム10を備えるPC本体にACアダプタ51から電源を供給された際、自動電源オンを可能とするためにPCIバス20に対して供給される。ここで、ACアダプタ51を経由して電源を接続された段階では、電源コントロールを行う部分以外には、DC/DCコンバータ55からは補助電源であるVccAUXだけが出力され、電源スイッチがオンの状態になった段階にてVcc1、Vcc2が立ち上がる。
ACアダプタ51が接続され、PCIバス20に対して供給された補助電源VccAUXは、このPCIバス20に接続されたminiPCIカード60に対して供給される。本実施の形態におけるminiPCIカード60は、その内部に自動電源オン回路を備えている。この自動電源オン回路は、補助電源VccAUXをトリガーとして、その立ち上がりから所定の遅延の後に、ネガティブパルス(Negative Pulse)を出力するように構成され、その出力がPCIバス20の信号線である−PME(Power Management Event)に接続されるように構成されている。
自動電源オン回路により生成された−PMEの負パルスは、I/Oブリッジ21のコアチップに設けられるゲートアレイロジック42に入力される。ゲートアレイロジック42の出力はOR回路81の一方の入力となる。OR回路81の他方の入力には、電源スイッチ(POWERスイッチ)が接続されており、この何れか一方の入力により、電源オン(POWER ON)がDC/DCコンバータ55に出力され、コンピュータシステム10がオンとなる。本実施の形態では、ゲートアレイロジック42が−PMEを検出することで、電源スイッチを押したのと同じ機能を働かせることができる。本実施の形態では、このようなminiPCIカード60がWAKE-ON-LANをサポートするPCに搭載されることで、電源スイッチの動作とは無関係に、電源オン、ブートを可能にしている。
一方、通常、行われるOSの省電力状態(Low Power State)からの立ち上がり(WAKE UP)は、エンベデッドコントローラ41が行っている。即ち、スリープ状態やソフトオフの状態にて−PMEの負パルスを受けたエンベデッドコントローラ41は、DC/DCコンバータ55に対してI/Oブリッジ21経由で立ち上がりの指示を出力している。これによって、省電力状態から元の状態への復帰を行うことが可能となる。
次に、図3および図4を用いて、本実施の形態における自動電源オン回路について説明する。
図3は、本実施の形態が適用された自動電源オン回路の一例を示した回路図である。また、図4は、図3の(1)〜(7)の点における出力波形を表現した図であり、各々、横軸は時間であり、縦軸は電圧を示している。ここで示す回路図や出力波形は、本実施の形態を実現するための一例であり、他の回路によって実現することも可能である。
図3に示すように、補助電源VccAUXから得られた電圧は、例えば、100kΩの抵抗(R1)62、2.2μFのコンデンサ(C1)63、ダイオード64(D1)によって構成される雑音対策部によって、急激ではなく、ゆっくりとした速度で立ち上がる。その結果、(1)の点では、図4の(1)に示すように、なだらかに電圧が上昇する。例えば、ユーザが家庭用交流電源コンセントにコネクタを差し込んだ際に「パチパチ」と言ったような断続的な入力となる場合があり、このような入力に際しても、この雑音対策部により、波形をなまらすことで、打ち消すことが可能となる。
次に、なまらされた電圧は、反転回路であるインバータ65に入力される。このインバータ65では、あるスレッショルド(Threshold)レベルを基準に1と0とを判定して2値化され、反転出力が得られる。(2)の点の波形は、図4の(2)に示されたようになる。図4の(2)に示すように、出力電圧があるレベルを超えた時点で1から0に値が変化している。
このインバータ65からの出力は、XOR(排他的論理和)回路69の一方の入力端子に入力される。また、インバータ65からの出力は、例えば、100KΩの抵抗(R2)66および0.82μFのコンデンサ(C2)67によって、なだらかな波形になまらされ、(3)の点では、図4の(3)に示すような出力波形となる。この出力は、インバータ68に入力され、2値化されると共に反転され、(4)の地点では、図4に示す(4)のように、(2)の波形から時間t(例えば80ms)だけずれて、更に位相が反転された出力が得られる。即ち、この抵抗(R2)66、コンデンサ(C2)67およびインバータ68は、所定の遅延波形生成機能とその反転機能を構成している。抵抗(R2)66、コンデンサ(C2)67による時定数が大きくなれば、遅延時間を長くすることができ、この遅延され反転された出力は、XOR回路69の他方の入力端子に入力される。尚、−PME信号のパルス幅(Pulse Width)を「最低50ms」と定めており、本実施の形態では、時間tを約80msとしている。
XOR回路69では、排他的論理和によって、(2)と(4)との2入力が一致しないときに出力が1となる。即ち、図4に示す波形(4)によって形成されている遅延時間tの部分は入力が一致し、他の部分は一致していないことから、図3の(5)の点では、図4の(5)に示すような波形が得られる。即ち、遅延(Delay)を起こしていれば、「0」の期間が形成されることになる。
このXOR回路69からの出力は、インバータ70により反転され、例えば2.2KΩの抵抗(R3)71を経て、トランジスタ72に入力される。PCIの規格では、PMEの信号は、パワーマネージメントを制御する他の回路からもアクティブにすることが可能である。そのために、オープンコレクタ(開放状態)によって、トランジスタ72のコレクタを出力とし、他の回路がローに引っ張った状態であっても、その影響を受けないように構成されている。但し、このトランジスタ72の出力は反転されてしまうことから、XOR回路69とトランジスタ72との間にインバータ70が設けられている。即ち、インバータ70による出力の点(6)は、図4の(6)に示されるように反転波形が得られ、トランジスタ72からの出力の点(7)は、図4の(7)に示されるようなパルス波形の電流がPME端子に入力される。
尚、本実施の形態にて、−PME信号を使用しているが、これは信号線が、WAKE-ON-LANのウェイクアップ信号(Wake Up Signal)を兼ねていることによる。PCIで規定しているPMEによるウェイクアップ(Wake Up)は、前述したように、CPUやハードディスク、ディスプレイなどの動作における一時停止である省電力状態からの起動である。しかしながら、本実施の形態では、WAKE-ON-LANは、システムがオフの状態からシステムをオンの状態にすることを指しており、「PCI Bus Power Management Interface Specification」Revl.1で規定されているPME信号の長さは適用されない。例えば、−PME信号のパルス幅は、前述のように、「最低50ms」等と規定することが可能である。
このように、本実施の形態では、−PME信号をアクティブにドライスする回路をminiPCIカード60上に実装したことから、PC本体に対して変更を加える必要がない。WAKE-ON-LANをサポートするカードの場合、同様な回路がminiPCIカード60上にあるが、これは、外部よりネットワーク経由でマジックパケットが送られた際に対応するものであり、PC単独で電源オンを実現することはできない。本実施の形態では、電源供給に同期して、例えば、ACアダプタ51の接続によってDC/DCコンバータ55からの補助電源VccAUXが供給されると、無条件に−PME信号をアクティブにドライブする回路を構成している。これによって、外部からの介在なしに、自動電源オン(Vcc1、Vcc2の出力)を実現することが可能である。
また、図3に示す回路以外に、このようなパルスを生成するIC(例えばリセットIC)等によって構成することができる。また、カウンタを使用してデジタルで出力するもの等、任意に選定することができる。但し、図3に示す回路は、コストを低く抑えて構成することができる点で優れている。
また、本実施の形態では、ACアダプタ51を設ける場合について説明したが、例えば、商用電源に接続される電源ケーブルがPC本体から直接、接続され、ACアダプタ51を設けずに、PC本体内にAC/DC変換装置を設けるように構成しても良い。本実施の形態では、補助電源VccAUXが供給されるように構成したが、電源に接続された際に、バスに接続されている回路に対して、何らかの電源が供給されていれば、ACアダプタ51を設けたか否かを問題とはしていない。
以上、本実施の形態の動作をまとめると、例えばACアダプタ51が商用電源であるコンセントに差し込まれた場合等、メカニカルオフの状態にあるPC本体に電源が供給されると、miniPCIカード60にWAKE-ON-LANサポートのための補助電源VccAUXが供給される。一方、この電源の立ち上がりからある遅延の後にネガティブパルスを発生させる回路をminiPCIカード60に設けておき、供給される補助電源VccAUXによって発生した出力をPCIバス20の−PMEに接続する。この−PMEを管理することで、PC本体は、メカニカルオフから立ち上がる。
本実施の形態では、このような構成を備えるminiPCIカード60をWAKE-ON-LANをサポートするPCに搭載することで、電源スイッチに関係なく、また、PC本体に手を加えることなく、電源をオン、ブートできるようにした。その結果、ACPI対応の「POWER BUTTON OVER-RIDE」により、ソフトオフ状態となるPCであっても、電源スイッチをいじらずに電源オンを実現していることから、このソフトオフ状態となる問題は起こらない。また、PC本体に変更を入れていないことから、メンテナンスとしても予備のminiPCIカード60を用意するだけで良い。更には、製造中止(Phase Out)などによりPCを新機種に置き換えた場合であっても、新機種のPCにminiPCIカード60だけを移すことで、同じ機能を実現することができる。PC本体に変更を入れて実現している場合には、PCを交換する都度、その機能実現のための変更を入れる必要があり、かかる場合に比べて、高い利便性とコスト低減効果を得ることができる。
このように、本発明によれば、電源スイッチに関係なく、外部電源からの電源供給によって電源をオン状態にし、PCを起動することが可能となる。
Claims (5)
- PCI(Peripheral Component Interconnect)バスと、
前記PCIバスに接続されるカードと、
装置本体が電源に接続された際に前記カードに対して補助電源を供給する電源回路と、
前記カードに設けられ、前記電源回路により供給された前記補助電源に基づいて前記PCIバスにおけるPME(Power Management Event)信号をアクティブにする自動電源オン回路と、
を備えたことを特徴とするコンピュータ装置。 - 前記自動電源オン回路によりアクティブにされた前記PME信号を検出して、電源スイッチをオンしたと同等の状態を前記電源回路に出力する出力手段と、を更に備えたことを特徴とする請求項1記載のコンピュータ装置。
- バスに接続された状態にて、装置本体がACまたはDCの電源に接続された際に供給される電源の立ち上がりから所定の遅延時間の後にパルス信号を生成するパルス信号生成手段と、
前記バスに接続された状態にて、前記パルス信号生成手段により生成されたパルス信号に基づいて当該バスのPME(Power Management Event)信号をアクティブにするアクティブ手段と、
を備えたことを特徴とするminiPCIカード。 - miniPCIカードに設けられ、当該miniPCIカードがPCIバスを介して接続されるコンピュータ装置を自動的に立ち上げるための自動電源オン回路であって、
前記コンピュータ装置がACアダプタ経由またはACアダプタなしで電源に接続されたときに、得られる補助電源から所定幅を有するパルスを生成するパルス生成手段と、
前記パルス生成手段により生成されたパルスに基づいて、前記PCIバスにおけるPME(Power Management Event)信号をアクティブにする手段と、
を備えたことを特徴とする自動電源オン回路。 - ACアダプタ経由またはACアダプタなしで電源に接続したときに、そのままでは自動的に立ち上がらないコンピュータ装置を自動的に立ち上げる自動立ち上げ方法であって、
ACまたはDCの電源に接続された際に供給される補助電源によって、PCI(Peripheral Component Interconnect)バスにおけるPME(Power Management Event)信号をアクティブにし、
アクティブにされた前記PME信号を検出して電源スイッチのオンと同様な機能を働かせることを特徴とする自動立ち上げ方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001073070 | 2001-03-14 | ||
JP2001073070 | 2001-03-14 | ||
PCT/JP2002/001579 WO2002073384A1 (fr) | 2001-03-14 | 2002-02-21 | Dispositif informatique, carte d'expansion, minicarte pci, circuit de mise en tension automatique, procede de demarrage automatique, et procede d'activation de signal |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2002073384A1 JPWO2002073384A1 (ja) | 2004-07-02 |
JP3769541B2 true JP3769541B2 (ja) | 2006-04-26 |
Family
ID=18930547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002571976A Expired - Fee Related JP3769541B2 (ja) | 2001-03-14 | 2002-02-21 | コンピュータ装置、miniPCIカード、自動電源オン回路、および自動立ち上げ方法 |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP1391803A4 (ja) |
JP (1) | JP3769541B2 (ja) |
CN (1) | CN1212556C (ja) |
IL (1) | IL157675A0 (ja) |
MY (1) | MY132675A (ja) |
TW (1) | TW567409B (ja) |
WO (1) | WO2002073384A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100339783C (zh) * | 2005-01-10 | 2007-09-26 | 纬创资通股份有限公司 | 微型周边组件连接模块 |
US8015419B2 (en) | 2006-08-31 | 2011-09-06 | Ati Technologies Ulc | Method and apparatus for soft start power gating with automatic voltage level detection |
CN102832829A (zh) * | 2012-06-18 | 2012-12-19 | 天津三星电子有限公司 | 多路输出的电源适配器 |
CN110673712B (zh) * | 2019-09-24 | 2021-03-16 | 上海灵动微电子股份有限公司 | 一种用于mcu芯片的电源管理电路及方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0508685A3 (en) * | 1991-04-10 | 1992-12-23 | International Business Machines Corporation | Power-on control system for a computer |
US5721934A (en) * | 1994-06-29 | 1998-02-24 | Intel Corporation | Retrofit external power saving system and method for use |
JPH09212261A (ja) * | 1996-01-31 | 1997-08-15 | Hitachi Ltd | 情報処理装置の電源制御システム |
JPH1020969A (ja) * | 1996-07-03 | 1998-01-23 | Toshiba Corp | 電源制御装置 |
JPH1027045A (ja) * | 1996-07-11 | 1998-01-27 | Hitachi Ltd | 停電復帰自動立上げ方法 |
JPH11194846A (ja) * | 1997-10-30 | 1999-07-21 | Toshiba Corp | コンピュータシステムおよびそのシステムステート制御方法 |
WO1999051018A1 (en) * | 1998-03-30 | 1999-10-07 | Micro Computer Technology, Inc. | System and method for remotely initializing, operating and monitoring a general-purpose computer |
EP0973086B1 (en) * | 1998-07-15 | 2009-11-04 | Hewlett-Packard Company, A Delaware Corporation | Computer remote power on |
JP3575355B2 (ja) * | 1999-11-16 | 2004-10-13 | 日本電気株式会社 | Rgb信号入力切替装置および消費電力低減方法 |
-
2002
- 2002-02-21 WO PCT/JP2002/001579 patent/WO2002073384A1/ja active Application Filing
- 2002-02-21 JP JP2002571976A patent/JP3769541B2/ja not_active Expired - Fee Related
- 2002-02-21 CN CNB028064712A patent/CN1212556C/zh not_active Expired - Lifetime
- 2002-02-21 IL IL15767502A patent/IL157675A0/xx unknown
- 2002-02-21 EP EP02700690A patent/EP1391803A4/en not_active Withdrawn
- 2002-03-08 MY MYPI20020825A patent/MY132675A/en unknown
- 2002-03-11 TW TW091104478A patent/TW567409B/zh active
Also Published As
Publication number | Publication date |
---|---|
CN1212556C (zh) | 2005-07-27 |
CN1496504A (zh) | 2004-05-12 |
WO2002073384A1 (fr) | 2002-09-19 |
JPWO2002073384A1 (ja) | 2004-07-02 |
IL157675A0 (en) | 2004-03-28 |
MY132675A (en) | 2007-10-31 |
TW567409B (en) | 2003-12-21 |
EP1391803A4 (en) | 2009-03-04 |
EP1391803A1 (en) | 2004-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100368079B1 (ko) | 컴퓨터 및 컴퓨터의 전원 제어 방법 | |
US7117377B2 (en) | Computer apparatus, power supply control method and program for reducing the standby power requirement in a computer supporting a wake-up function | |
US6523125B1 (en) | System and method for providing a hibernation mode in an information handling system | |
US6665163B2 (en) | Method for controlling fan in computer system | |
US5920728A (en) | Dynamic hibernation time in a computer system | |
JP3837312B2 (ja) | コンピュータ装置、無線通信モジュール、無線通信モジュールの制御方法、プログラム | |
US7370213B2 (en) | Power supply unit and computer | |
JP5095682B2 (ja) | 情報処理装置、情報処理装置の電力制御方法、およびコンピュータが実行可能なプログラム | |
JP3687740B2 (ja) | 電源供給システム、コンピュータ装置、および最大電力制御方法 | |
US20030159076A1 (en) | Keyboard controller providing power management for a portable computer system | |
US7315955B2 (en) | Circuit for turning off charging function to a battery of a system based on information set by user during the system in power-off state | |
JP2003143773A (ja) | 電気機器、コンピュータ装置、電源切換装置、および電源切換方法 | |
JP2001169549A (ja) | コンピュータ用アクティブフィルタ、フィルタモジュール、電源モジュール及びコンピュータ | |
JPH11312968A (ja) | 放電回路を備えたスイッチ回路および電子機器 | |
US7120807B2 (en) | Apparatus for resetting power management enable register and resetting power management register based on an operating system instruction and output of power management enable register | |
JP2002168926A (ja) | インテリジェント電池の容量計算方法、インテリジェント電池及び携帯型電子機器 | |
JP3769541B2 (ja) | コンピュータ装置、miniPCIカード、自動電源オン回路、および自動立ち上げ方法 | |
US7093142B2 (en) | Method, apparatus and program for user-determined operational state of a portable computer prior to detachment | |
JP2003122458A (ja) | コンピュータ装置、コントローラ、コンピュータ装置の制御方法 | |
US6438701B1 (en) | Method and apparatus for externally generating system control interrupts as resume events from power-on suspend mode | |
JPH1173330A (ja) | コンピュータシステム | |
JP2002351585A (ja) | コンピュータ装置、電源供給装置およびコンピュータ装置の電源供給方法 | |
KR940001683B1 (ko) | 슬리프 모드 기능을 구비하는 컴퓨터 시스템 | |
JP2003167650A (ja) | 精密機器、コンピュータ装置、回路基板および電圧制御方法 | |
JPH04218823A (ja) | スリープモード機能を備えたパーソナルコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051208 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051208 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20051208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060206 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |