JPH11184712A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH11184712A
JPH11184712A JP9355391A JP35539197A JPH11184712A JP H11184712 A JPH11184712 A JP H11184712A JP 9355391 A JP9355391 A JP 9355391A JP 35539197 A JP35539197 A JP 35539197A JP H11184712 A JPH11184712 A JP H11184712A
Authority
JP
Japan
Prior art keywords
flag
interrupt
interruption
processing apparatus
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9355391A
Other languages
English (en)
Inventor
Hironobu Miyamoto
博暢 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9355391A priority Critical patent/JPH11184712A/ja
Priority to US09/219,790 priority patent/US6223246B1/en
Publication of JPH11184712A publication Critical patent/JPH11184712A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】 OSやタスクの変更無しに、簡単な構成によ
り例外的な手順を割り込みにて応答性よく実行するこ
と。 【解決手段】 リアルタイムOSはアプリケーションプ
ログラムから未定義データの検出通知を受けると、割込
み起動条件フラグ領域の所定のビットにフラグを書き込
む。又、前記アプリケーションプログラムが制御する図
示されない外部機器などで割り込み要因が発生し、これ
を外部割込み要因検出部が検出すると、外部割込み要因
検出部が割込み起動条件フラグ領域1の所定のビットに
フラグを書き込む。割込み起動部は割込み起動条件フラ
グ領域に書き込まれたフラグパターンに対応するアドレ
スを動作キー記述部から読み出し、得られたアドレスの
動作記述部7に記述されている割込み処理プログラム
(メッセージの再送処理など)を実行する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、割込みを起こすた
めの機能を有するマイクロプロセッサなどを備えた情報
処理装置に係り、特にオペレーティングシステム(0
S)とは独立した割込み機能の構成に関する。
【0002】
【従来の技術】従来からマイクロプロセッサ等で実行さ
れるアプリケーションシステムが巨大化してくると、処
理において例外的な手順が要求される場合が生じてく
る。しかし、リアルタイムOSの仕様によってOSが管
理するタスク等の振る舞いは固定的(静的)に決められ
ており、これを変更することは多くの場合、不可能とな
っている。
【0003】また、アプリケーションプログラムに何ら
かの新たな機能を追加する必要が生じた際に、OSの機
能の制限によって簡単な拡張では実現できない場合があ
る。例えば、タスクの内容は変更せずに、ある特定の条
件下においてのみ0Sが管理しているメッセージのキュ
ーの途中にあるメッセージをタスクに渡したいような場
合である。このようなキューに積んであるメッセージの
受け渡し順序を無視してタスクにメッセージを渡すこと
は、従来のOSではほとんど不可能であった。
【0004】図8は従来の情報処理装置の構成例を示し
たブロック図である。制御装置22は通信ケーブル21
に接続され、この制御装置22内で、リアルタイムOS
3とアプリケーションプログラム4であるタスク41、
…、タスク4nが動作する。又、制御装置22内のメッ
セージキュー23には多数のデータ(DATA)51、
52、53…が積まれている。
【0005】通信ケーブル21からデータを受信したタ
スク41は、リアルタイムOS3にデータをメッセージ
として渡し、リアルタイムOS3は渡されたデータをメ
ッセージキュー23に積むことによって管理する。メッ
セージの管理方法が先入れ先出し(FIFO)によって
行われることは、このリアルタイムOSの仕様によって
決定されている。
【0006】リアルタイムOS3は、デ一タの処理タス
ク4nからメッセージの要求を受けると、メッセージを
受け取った順番に要求のあったタスク4nヘデータを渡
す。ここでデータの処理タスク4nから要求のあったメ
ッセージの中に、中断処理の必要な未定義のデータがあ
った場合に、リアルタイムOS3及びタスク4nは図9
に示したフローチャートに従った処理を行う。
【0007】即ち、タスク4nはリアルタイムOS3か
ら渡されたメッセージが要求したものでない、所謂、未
定義データであるとして、ステップ901にてメッセー
ジの再送要求をリアルタイムOS3に行うと、このリア
ルタイムOS3がメッセージの再送処理を行い、その結
果得られたメッセージをステップ902にてメッセージ
キュー23に積まれているメッセージの最後尾に繋ぐ。
その後、リアルタイムOS3はステップ903にて、メ
ッセージキュー23の先頭のメッセージを外してタスク
4nに渡し、このタスク4nはステップ904にて、渡
されたメッセージが再送要求したものであるかどうかを
判定し、そうでない場合はステップ902に戻る。この
ステップ902にて、リアルタイムOS3は前記先頭か
ら外したメッセージをメッセージキュー23のデータの
最後尾に繋ぐ。又、ステップ904にて、メッセージが
再送要求したものであると判定された場合は、ステップ
905に進んで、タスク4nはリアルタイムOS3から
前記メッセージを最終的に受け取って、処理を終了す
る。
【0008】上記のような処理を実行する際に、メッセ
ージキュー23に多くのメッセージがつながっている場
合、メッセージの数に比例して処理時間は増加し、タス
ク4nが再送要求したメッセージを貰うまでに時間が掛
かり、上記したアプリケーションシステムの応答性を低
下させることになる。しかも、タスク4nはメッセージ
キュ−23にどれだけの数のメッセージが繋がっている
のかを、前もって知ることは困難であり、予め上記した
応答性がどれだけ低下するかを知ることができなかっ
た。
【0009】
【発明が解決しようとする課題】上記のように従来の情
報処理装置では、OSが管理するタスク等の振る舞いを
変更して例外的な手順を実現する場合、通常は別のOS
を開発し直すしか方法はなく、これでは開発に手間及び
費用が掛かってしまうという問題があった。そこで、別
のOSの開発を避けてタスクを変更することにより、前
記のような例外的な手順を実行するためには、他の関連
するタスクを変更する必要が生じることが多く、全体の
変更は膨大な量となり、これでは、ソフトウェアの生産
性が悪化するという問題があった。
【0010】更にアプリケーションプログラムが巨大に
なると様々な事象が発生するため、事象の組合せによっ
てそれぞれの条件に対応した処理を行う場合に、事象の
管理が複雑になる上、条件を認識するために多くの処理
時間が必要となってくる。ある事象(図9のフローチャ
ートではメッセージの再送要求)が起きてから条件に対
応した処理を実行するまでの時間が制限されている場合
には、前記のような処理時間の増加は、アプリケーショ
ンシステムの応答性を低下させるだけでなく、致命的な
結果、例えばある条件が発生すると、直ちに所定の装置
を停止して安全を図る場合に、前記装置が直ちに止まら
ず安全上、重大な事態を惹起するなどの問題があった。
【0011】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、OSやタスクの
変更無しに、簡単な構成により例外的な手順を割り込み
にて応答性よく実行することができる情報処理装置を提
供することである。
【0012】
【課題を解決するための手段】上記目的を達成するため
に、第1の発明の特徴は割込み機能を有する情報処理装
置において、少なくとも1個以上のフラグを書き込める
フラグ書込み領域と、所定の事象の発生を検出すると、
前記フラグ書込み領域にフラグを書き込むフラグ書込み
手段と、前記フラグ書込み領域に書き込まれたフラグの
書き込みパターンに対応して割り込み処理を行う割込制
御手段とを備えたことにある。
【0013】この第1の発明によれば、例えばアプリケ
ーションプログラムに発生する所定の事象(イベン
ト)、又は外部機器などで生じる所定の事象の検出によ
り、前記フラグ書込み領域にフラグが書き込まれるた
め、フラグは前記フラグ書込み領域に発生した事象の組
み合わせに対応したパターンで書き込まれ、このフラグ
パターンに対応した割り込み処理が行なわれる。これに
より、オペレーティングシステムやアプリケーションプ
ログラムとは独立して、発生した様々な事象を前記フラ
グパターンにより特定して、対応した割り込み処理を直
ちに実行することができる。
【0014】第2の発明の特徴は、前記割込制御手段の
少なくとも割り込みを起動する部分及び前記フラグ書込
み領域は、オペレーティングシステムとは独立したハー
ドウェア上に存在することにある。
【0015】第3の発明の特徴は、前記フラグ書込手段
は、前記アプリケーションプログラムから所定のイベン
トの通知を貰って特定の条件が成立すると、前記フラグ
書込み領域の所定の場所にフラグを書き込むオペレーテ
ィングシステム上に存在する第1の書込み手段と、前記
外部機器などで生じる所定の事象を検出すると、前記フ
ラグ書込み領域の所定の場所にフラグを書き込む前記オ
ペレーティングシステムとは独立した第2の書込み手段
とを備えたことにある。
【0016】この第3の発明によれば、オペレーティン
グシステムを介在した所定の事象と、それとは独立した
前記外部機器などで生じる所定の事象との組み合わせ
で、対応した割り込み処理を実行する。
【0017】第4の発明の特徴は、前記割込制御手段
は、フラグの書き込みパターンに対応したキーとなる情
報を格納している第1の記述部と、この第1の記述部の
キーとなる情報に対応した割込み処理プログラムを格納
している第2の記述部とを有し、前記割込制御手段は当
初前記第1の記述部から前記フラグの書き込みパターン
に対応したキーとなる情報を読み出し、その後、このキ
ーとなる情報に対応して前記第2の記述部に格納されて
いる割込み処理プログラムを実行することにある。 こ
の第4の発明によれば、第1の記述部と第2の記述部と
の内容を独立に変えることができるため、前記割込制御
手段に実行させる割り込み処理の変更等を柔軟且つ容易
に行うことができる。
【0018】第5の発明の特徴は、前記割込制御手段
は、フラグの書き込みパターンに対応した割り込み処理
プログラムを格納している記述部を有し、前記割込制御
手段は前記フラグの書き込みパターンに対応して前記記
述部に格納されている割込み処理プログラムを実行する
ことにある。
【0019】この第5の発明によれば、前記割込制御手
段はひとつの記述部にアクセスするのみで、直ちに割込
み処理を実行することができる。
【0020】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図1は本発明の情報処理装置の第
1の実施の形態の割り込み発生処理の概略構成を示した
ブロック図である。割込み起動条件フラグ領域1はレジ
スタなどに設けられ、この割込み起動条件フラグ領域1
に、リアルタイムOS3のフラグ操作によってフラグが
書き込まれる。例えばリアルタイムOS3はアプリケー
ションプログラム4からイベントの通知を受け、特定の
条件が成立するとフラグ操作を行う。また、或いは図示
されない外部機器などに割り込み要因が発生した場合
に、この外部機器上にある外部割込み要因検出部5によ
り前記割込み起動条件フラグ領域1にフラグが書き込ま
れる。割込み起動条件フラグ領域1はフラグが書き込ま
れると、割込み起動部2に割り込み発生を通知する。こ
れにより、割込み起動部2はメモリ上に設定してある動
作キー記述部6を参照した後、動作記述部7の動作を実
行する。
【0021】ここで、割込み起動条件フラグ領域1は外
部割込み要因による事象の発生やリアルタイムOS3の
内部における特定条件の成立を保持する部分で、1つの
ビットに対して1つの事象の発生を管理することができ
る。動作キー記述部6は、動作記述部7に記述された動
作を効率的に実行させるためのデータを保持する部分で
(図5参照)、動作記述部7のアドレスやメッセージ、
又は動作記述部7に依存したデータが格納される。動作
記述部7は、割込み起動条件フラグ領域1が示すそれぞ
れの特定のパターンに対応した割込み処理プログラムを
記述する部分である(図6参照)。
【0022】尚、上記した動作キー記述部6及び動作記
述部7はメモリ上などに設定されている。
【0023】次に本実施の形態の動作について説明す
る。本例は、割込み起動条件フラグ領域1に書き込まれ
るフラグによって未定義データの検出及び外部事象によ
る割込みを管理することで、それらの事象の組合せに対
応する割込み処理をリアルタイムOS3とは独立に起動
させものである。この時、割込み起動条件フラグ領域1
の状態を図2に示す。ここでは図2に示されるような割
込み起動用のポートがあり、これを割込み起動条件フラ
グ領域1とみなす。例えば割込み起動条件フラグ1のビ
ットの数がl6ビットであれば、管理できる事象は16
個である。ある外部要因によってこのポートのビットが
セットされると、そのビットの位置に対応した割込みが
発生する。また、このポートは、ソフトウェアによって
書込み及び読み出しが可能で、ソフトウエアによってポ
ートのビットをセットしても、そのビットに対応する割
込みを発生することができる。
【0024】ここで、上記した割込み起動条件フラグ領
域1を説明の便宜上図3に示すように3ビットの容量と
して、以下の動作を図1に即して説明する。アプリケー
ションプログラム(タスク)4がメッセージ要求をし
て、リアルタイムOS3から渡されたメッセージが未定
義データであることを検出すると、これをリアルタイム
OS3に通知する。
【0025】これを受けて、リアルタイムOS3は図3
に示した割込み起動条件フラグ領域1のAビット部分に
フラグ“1”を書き込む。又、外部割り込み要因検出部
5がアプリケーションプログラム4が制御する外部機器
に発生した外部割り込み要因を検出すると、図3に示し
た割込み起動条件フラグ領域1のBビット部分にフラグ
“1”を書き込む。
【0026】但し、本例では、未定義データの検出及び
特定の外部割込み要因の発生の両方が起きた時にだけ、
メッセージの入れ替え処理が必要になるものとする。つ
まり未定義データの検出と特定の外部割込み要因の発生
の両方が揃った時点で、メッセージの入れ替え処理を行
うものとし、割込み処理を想定するフラグのパターン
は、「未定義データの検出」と「特定の外部割込み要因
の発生」のビットがセットされた“110”であるとす
る。
【0027】このように割込み起動条件フラグ領域1に
フラグが書き込まれると、割込み起動部2が図4に示し
たフローチャートに従った処理を行う。割込み起動部2
はステップ401にて、動作キー記述部6を読みに行
く。動作キー記述部6は図6に示すように、図3に示し
たフラグパターンに対応して発生させる割込み処理プロ
グラムが書かれている動作記述部7の場所を示すアドレ
スが書かれている。
【0028】例えば、前記フラグパターンが“100”
であった場合、動作キー記述部6はこのパターン“10
0”に対応して書かれているアドレスを読み出し、図6
に示したような動作記述部7の当該アドレスの割込み処
理プログラムを実行する。ここで、フラグパターンが
“100”のアドレスに対応する割込み処理は割込みか
らの復帰であるため、割込み起動部2はステップ402
にて、想定したフラグパターンでないと判定して、割込
み処理からの復帰を行う。
【0029】しかし、前記フラグパターンが“110”
であった場合、割込み起動部2は動作記述部6からこの
フラグパターン“110”に対応する割込み処理プログ
ラムが書かれているアドレスを読み出し、動作記述部7
の当該アドレスの割込み処理プログラムを実行する。こ
の場合、割込み起動部2はステップ402にて、想定し
たフラグパターンである判定し、ステップ403に進
み、フラグパターン“110”に対応した割込み処理プ
ログラムを実行する。
【0030】図7は上記したステップ403のサブルー
チンを示したフローチャートである。ステップ701に
て、メッセージの再送要求をし、その結果、再送されて
きたメッセージを受け取った後、ステップ702にて、
メッセージキュー(図示せず)内の先頭のメッセージを
外し、ステップ703にて、前記再送メッセージを前記
メッセージキュー内の先頭に繋ぐ処理を実行する。
【0031】その後、割込み起動部2は図4のステップ
404に進み、図3に示した割込み起動条件フラグ領域
1のフラグをクリアーして、割込み処理からの復帰を行
う。
【0032】この図4のフローチャートに示した割込み
処理は、リアルタイムOS3の動作に制限されることな
く、リアルタイムOS3の振る舞いを変更したのと同じ
になり、再送されてきたメッセージが直ちにタスク4n
に渡され、タスク4nはこのメッセージを用いて処理を
実行する。
【0033】本実施の形態によれば、再送メッセージを
メッセージキュー内のメッセージの先頭に繋ぐため、従
来のようにメッセージを繰り返し繋ぎ返る検索処理をな
くすことができ、処理時間の見積りが可能になり、例外
的な処理でも、良好な応答性にて実行することができ
る。このため、時間制約が厳しい処理であっても時間内
に処理を完了することが容易にできるようになる。
【0034】又、リアルタイムOS3の内部事象や外部
の割込み要因によって事象を管理することによって、リ
アルタイムOS3の内部の状況に拘らず、リアルタイム
OS3とは独立した処理を起動できるため、リアルタイ
ムOS3やアプリケーションプログラム4の変更を行う
ことなく、新規の機能を追加することができ、また事象
の組合せによる割込み処理を簡単に起動することができ
る。
【0035】尚、上記実施の形態で説明した外部機器は
アプリケーションプログラム4によって制御されるもの
であったが、前記外部機器はアプリケーションプログラ
ム4から全く独立していても構わない。
【0036】
【発明の効果】以上詳細に説明したように、本発明の情
報処理装置によれば、発生事象に応じてフラグを立て、
このフラグのパターンに対応して割り込み処理を行うこ
とにより、OSやタスクの変更無しに、簡単な構成によ
り例外的な手順を割り込みにて応答性よく実行すること
ができる。
【図面の簡単な説明】
【図1】本発明の情報処理装置の第1の実施の形態を示
した概略ブロック図である。
【図2】図1に示した割込み起動条件フラグ領域の構成
例を示した摸式図である。
【図3】図2に示した割込み起動条件フラグ領域の他の
構成例を示した摸式図である。
【図4】図1に示した割込み起動部の処理を示したフロ
ーチャートである。
【図5】図1に示した動作キー記述部の内容例を示した
図である。
【図6】図1に示した動作記述部の内容例を示した図で
ある。
【図7】図4のステップ403のサブルーチンを示した
フローチャートである。
【図8】従来の情報処理装置の構成例を示したブロック
図である。
【図9】図8に示した情報処理装置の割り込み処理を示
したフローチャートである。
【符号の説明】
1 割込み起動条件フラグ領域 2 割込み起動部 3 リアルタイムOS 4 アプリケーションプログラム 5 外部割込み要因検出部 6 動作キー記述部 7 動作記述部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 割込み機能を有する情報処理装置におい
    て、 少なくとも1個以上のフラグを書き込めるフラグ書込み
    領域と、 所定の事象の発生を検出すると、前記フラグ書込み領域
    にフラグを書き込むフラグ書込み手段と、 前記フラグ書込み領域に書き込まれたフラグの書き込み
    パターンに対応して割り込み処理を行う割込制御手段と
    を備えることを特徴とする情報処理装置。
  2. 【請求項2】 前記割込制御手段の少なくとも割り込み
    を起動する部分及び前記フラグ書込み領域は、オペレー
    ティングシステムとは独立したハードウェア上に存在す
    ることを特徴とする請求項1記載の情報処理装置。
  3. 【請求項3】 前記フラグ書込手段は、前記アプリケー
    ションプログラムから所定のイベントの通知を貰って特
    定の条件が成立すると、前記フラグ書込み領域の所定の
    場所にフラグを書き込むオペレーティングシステム上に
    存在する第1の書込み手段と、 前記外部機器などで生じる所定の事象を検出すると、前
    記フラグ書込み領域の所定の場所にフラグを書き込む前
    記オペレーティングシステムとは独立した第2の書込み
    手段とを有することを特徴とする請求項1又は2記載の
    情報処理装置。
  4. 【請求項4】 前記割込制御手段は、フラグの書き込み
    パターンに対応したキーとなる情報を格納している第1
    の記述部と、 この第1の記述部のキーとなる情報に対応した割込み処
    理プログラムを格納している第2の記述部とを有し、 前記割込制御手段は当初前記第1の記述部から前記フラ
    グの書き込みパターンに対応したキーとなる情報を読み
    出し、その後、このキーとなる情報に対応して前記第2
    の記述部に格納されている割込み処理プログラムを実行
    することを特徴とする請求項1乃至3いずれか1記載の
    情報処理装置。
  5. 【請求項5】 前記割込制御手段は、フラグの書き込み
    パターンに対応した割り込み処理プログラムを格納して
    いる記述部を有し、 前記割込制御手段は前記フラグの書き込みパターンに対
    応して前記記述部に格納されている割込み処理プログラ
    ムを実行することを特徴とする請求項1乃至3いずれか
    1記載の情報処理装置。
JP9355391A 1997-12-24 1997-12-24 情報処理装置 Pending JPH11184712A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9355391A JPH11184712A (ja) 1997-12-24 1997-12-24 情報処理装置
US09/219,790 US6223246B1 (en) 1997-12-24 1998-12-23 Computer system having an interrupt handler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9355391A JPH11184712A (ja) 1997-12-24 1997-12-24 情報処理装置

Publications (1)

Publication Number Publication Date
JPH11184712A true JPH11184712A (ja) 1999-07-09

Family

ID=18443673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9355391A Pending JPH11184712A (ja) 1997-12-24 1997-12-24 情報処理装置

Country Status (2)

Country Link
US (1) US6223246B1 (ja)
JP (1) JPH11184712A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6316522B1 (ja) * 2017-01-25 2018-04-25 三菱電機株式会社 計算機装置、タスク起動方法およびタスク起動プログラム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001256062A (ja) * 2000-03-09 2001-09-21 Omron Corp 割込処理方法およびその方法を用いた演算処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894577A (en) * 1993-09-22 1999-04-13 Advanced Micro Devices, Inc. Interrupt controller with external in-service indication for power management within a computer system
GB2292620B (en) * 1994-08-16 1998-04-22 Motorola Israel Ltd Event driven programmer logic controller processor arrangement
JPH0895798A (ja) * 1994-09-29 1996-04-12 Fujitsu Ltd データ処理装置
DE19535546B4 (de) * 1995-09-25 2004-04-08 Siemens Ag Verfahren zum Betreiben eines durch ein Realzeit-Betriebssystem gesteuerten Realzeit-Computersystems
KR0156173B1 (ko) * 1995-11-21 1998-11-16 문정환 인터럽트 발생회로
US5850555A (en) * 1995-12-19 1998-12-15 Advanced Micro Devices, Inc. System and method for validating interrupts before presentation to a CPU
US6003109A (en) * 1997-08-15 1999-12-14 Lsi Logic Corporation Method and apparatus for processing interrupts in a data processing system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6316522B1 (ja) * 2017-01-25 2018-04-25 三菱電機株式会社 計算機装置、タスク起動方法およびタスク起動プログラム
WO2018138798A1 (ja) * 2017-01-25 2018-08-02 三菱電機株式会社 計算機装置、タスク起動方法およびタスク起動プログラム
US10983823B2 (en) 2017-01-25 2021-04-20 Mitsubishi Electric Corporation Computer apparatus, task initiation method, and computer readable medium

Also Published As

Publication number Publication date
US6223246B1 (en) 2001-04-24

Similar Documents

Publication Publication Date Title
KR930000592B1 (ko) 타스크 추적장치
JP3659062B2 (ja) 計算機システム
US6006247A (en) Method and system for scheduling threads and handling exceptions within a multiprocessor data processing system
US5748959A (en) Method of conducting asynchronous distributed collective operations
KR100848603B1 (ko) 데이터 처리장치와 복귀상태의 저장방법
JPH05197568A (ja) コンピュータ・システムおよびイベント管理方法
JP2003345612A (ja) 演算処理システム、コンピュータ・システム上でのタスク制御方法、並びにコンピュータ・プログラム
CN113535425A (zh) 一种数据发送方法、装置、电子设备及存储介质
JP3970609B2 (ja) プロセッサシステム
US20010027387A1 (en) Debugging supporting apparatus, debugging supporting method and recording medium readable by computer with its programs recorded thereon
JP3245500B2 (ja) マルチプログラミングにおける事象管理方式
JPH0798663A (ja) 非同期i/o制御方式
JPH11184712A (ja) 情報処理装置
JP2008257438A (ja) デバッグ装置の制御に用いる例外処理装置、例外処理方法、例外処理プログラム、並びに、前記例外処理装置を組み込んだテレビ及び携帯電話
JPH11134204A (ja) スタック保護装置
JPH0588933A (ja) デバツグ機能を有する並列処理システム
JP3176472B2 (ja) データ転送方式
JPH064364A (ja) Cpu動作記録方式
CN110955507B (zh) 基于vxWorks***的多任务访问同一IIC总线的方法
JP2010026626A (ja) データを記録する方法、システム及びプログラム
JP2954006B2 (ja) エミュレーション装置およびエミュレーション方法
JP2000347881A (ja) 複数プロセス間通信方法及びその装置並びに情報記録媒体
JPH10301816A (ja) コンピュータシステムにおけるエラー記録装置
US20130212338A1 (en) Multicore processor
JP2002251299A (ja) プログラムトレース装置