JP4051237B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP4051237B2 JP4051237B2 JP2002220605A JP2002220605A JP4051237B2 JP 4051237 B2 JP4051237 B2 JP 4051237B2 JP 2002220605 A JP2002220605 A JP 2002220605A JP 2002220605 A JP2002220605 A JP 2002220605A JP 4051237 B2 JP4051237 B2 JP 4051237B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- liquid crystal
- signal line
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133553—Reflecting elements
- G02F1/133555—Transflectors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、表示装置、特に液晶表示装置に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶表示装置は、例えば、液晶層を挟持する一対の基板のうちの一方の基板に、複数の走査信号線と、複数の走査信号線と交差する複数の映像信号線と、マトリクス状に配置された複数の画素とを備えている。そして、複数の画素の各画素は、走査信号線により駆動されるスイッチング素子と、スイッチング素子を介して映像信号線から映像信号が供給される画素電極とを備えている。一対の基板のうちの他方の基板には対向電極が形成されており、この対向電極と画素電極との間に発生する電界により液晶を駆動することで液晶層を通過する光の状態を制御し、画像の表示を行っている。
【０００３】
液晶表示装置は自発光タイプの表示装置ではないため、液晶表示パネル外部から光を取り入れるために補助光源装置が用いられている。その一例として、表示面側（観察者側）と反対側にバックライトが配置され、液晶表示パネルを背面から照射するものが知られている。
【０００４】
このとき、隣り合う画素電極の隙間の部分からバックライトからの光が漏れて観察者に見えてしまった場合はコントラストが低下し、画質が悪くなってしまう。
【０００５】
また、映像信号線と画素電極との間には寄生容量が発生している。この寄生容量が大きいと縦スミア（縦クロストークとも呼ばれる）と呼ばれる現象が目立つようになり、画質へ影響を及ぼす。この縦スミアとは、背景を中間調表示しながら白表示ウインドウ又は黒表示ウインドウを表示した際に、ウインドウの上下（縦方向）の背景部分における中間調表示のレベルが白表示方向または黒表示方向にずれてウインドウのない場所の背景部分と色が異なってしまう現象のことである。
【０００６】
この問題を解決する従来技術としては、例えば特開２００１−２０９０４１号公報（以下、従来技術１と呼ぶ。）、特開２００２−１５１６９９号公報（以下、従来技術２と呼ぶ。）がある。
【０００７】
図１５は、従来技術１の概略構成を説明する画素部分の平面図である。また、図１６は図１５のＥ−Ｅ’線における断面図である。尚、図１５及び図１６は、従来技術１の概略構成を理解しやすくするために構成要素を一部省略や変更するなどして簡略化してある。
【０００８】
図１５では、映像信号線（データ線）ＤＬは一部で画素電極ＰＸと重畳する部分を有している。しかし、映像信号線ＤＬはＥ−Ｅ’線の部分では幅が狭くなった狭幅部を有しており、そこでは図１６に示すように画素電極ＰＸと重畳していない。これによって、映像信号線ＤＬと画素電極ＰＸとの間に第２の絶縁膜ＩＮ２を介して生じる寄生容量が低減されている。
【０００９】
しかし、このままでは画素電極ＰＸと映像信号線ＤＬとの隙間から光漏れが生じるため、映像信号線ＤＬの狭幅部の下層に第１の絶縁膜ＩＮ１を介して遮光膜ＳＬＤを形成している。遮光膜ＳＬＤを画素電極ＰＸと重畳させることにより、基板ＳＵＢ１の背面から入射するバックライトからの光を遮光している。
【００１０】
尚、従来技術１では、遮光膜ＳＬＤをストレージ容量（蓄積容量）を形成するためのストレージ線（容量線）ＳＴＬと同一材料で形成するとともに、互いに電気的に絶縁している。また、ＧＴはゲート電極、ＧＬは走査信号線（走査線）である。
【００１１】
図１７は、従来技術２の概略構成を説明する画素部分の平面図である。この図１７も、従来技術２の概略構成を理解しやすくするために構成要素を一部省略や変更するなどして簡略化してある。尚、図１５と対応する構成については同一の符号を付し、重複説明は省略する。
【００１２】
図１７と図１５を比べると、映像信号線ＤＬの太さが一定である点や、画素電極ＰＸの形状において異なっているが、基本的には従来技術１と同じである。図１７のＦ−Ｆ’線における断面図は図１６と同じであるため説明は省略する。
【００１３】
最も異なる点は、映像信号線ＤＬと重畳する遮光膜ＳＬＤがストレージ線ＳＴＬと一体に形成されている点である。従って、従来技術１では遮光膜ＳＬＤはフローティングとなっているが、従来技術２では遮光膜ＳＬＤはストレージ線と同電位になっている。
【００１４】
【発明が解決しようとする課題】
しかしながら、従来技術１及び従来技術２には、次のような問題がある。
【００１５】
従来技術１では、遮光膜ＳＬＤが電気的にフローティングであるため、縦スミアとは異なる別の画質悪化を招く。従来技術１では、遮光膜ＳＬＤがフローティングであるため映像信号線ＤＬの電位の変動に伴い遮光膜ＳＬＤの電位も変動するが、例えば静電気の影響などにより複数ある遮光膜ＳＬＤのうちの一部の遮光膜ＳＬＤだけが映像信号線ＤＬの電位変動と無関係に急激に電位が変動する場合があり、これによって対応する一部の画素電極ＰＸの電位もこの変動の影響を受ける。この結果、周辺の表示と著しく階調の異なる表示となる場合があり、画質が悪くなってしまう。
【００１６】
従来技術２では、遮光膜ＳＬＤがストレージ線ＳＴＬと同電位に保たれているため、従来技術１のような現象は起きない。しかし、映像信号線ＤＬと第１の絶縁膜ＩＮ１を介して重畳している遮光膜ＳＬＤが映像信号線ＤＬとは異なる一定の電位で保たれていることで、映像信号線に映像信号を供給して駆動する時の負荷が増大する結果、消費電力の増加、あるいは波形なまりによる画質の劣化が生じる。
【００１７】
本発明の目的は、画質の良い表示装置を提供することである。
【００１８】
【課題を解決するための手段】
この目的を達成するため、本発明では、映像信号線と一部が重畳する位置に絶縁膜を介して映像信号線に沿って設けられた導電層がある場合に、この導電層と映像信号線とを電気的に接続した。
【００１９】
本発明の構成の一例を以下に列記する。
【００２０】
（１）、液晶層を挟持する一対の基板のうちの一方の基板に、複数の映像信号線と、マトリクス状に配置され前記映像信号線から映像信号が供給される複数の画素電極とを備えた液晶表示装置であって、
前記一方の基板は、前記映像信号線と一部が重畳する位置に、絶縁膜を介して設けられた複数の導電層を備え、
前記導電層のそれぞれは前記映像信号線と電気的に接続されている。
【００２１】
（２）、（１）において、前記一方の基板の前記液晶層と反対側にバックライトを備え、
前記導電層は隣り合う２つの前記画素電極の隙間から前記バックライトからの光が漏れることを防止する。
【００２２】
（３）、（１）または（２）において、前記導電層のそれぞれは、前記絶縁膜に設けられたコンタクトホールを介して１箇所で前記映像信号線と電気的に接続されている。
【００２３】
（４）、（１）または（２）において、前記導電層のそれぞれは、前記絶縁膜に設けられたコンタクトホールを介して２箇所以上で前記映像信号線と電気的に接続されている。
【００２４】
（５）、液晶層を挟持する一対の基板のうちの一方の基板に、複数の走査信号線と、前記複数の走査信号線と交差する複数の映像信号線と、マトリクス状に配置された複数の画素とを備えた液晶表示装置であって、
前記複数の画素の各画素は、前記走査信号線により駆動されるスイッチング素子と、前記スイッチング素子を介して前記映像信号線から映像信号が供給される画素電極とを備え、
前記一方の基板は、前記映像信号線と一部が重畳する位置に、前記映像信号線よりも前記一方の基板側に絶縁膜を介して設けられた不透明な導電層を備え、
前記不透明な導電層のそれぞれは、前記映像信号線の幅よりも広い幅となっている部分を有するとともに、前記映像信号線を間にして隣り合う２つの画素の画素電極の両方に一部が重畳し、かつ、前記不透明な導電層のそれぞれは前記映像信号線と電気的に接続されている。
【００２５】
（６）、（５）において、前記不透明な導電層のそれぞれは、前記絶縁膜に設けられたコンタクトホールを介して１箇所で前記映像信号線と電気的に接続されている。
【００２６】
（７）、（５）において、前記不透明な導電層のそれぞれは、前記絶縁膜に設けられたコンタクトホールを介して２箇所以上で前記映像信号線と電気的に接続されている。
【００２７】
（８）、（５）から（７）の何れかにおいて、前記映像信号線と前記不透明な導電層を前記絶縁膜に設けられたコンタクトホールを介して電気的に接続するとともに、前記コンタクトホールの部分において、前記映像信号線は他の部分よりも幅が広くなっている。
【００２８】
（９）、（５）から（８）の何れかにおいて、前記映像信号線は、少なくとも一部において、前記映像信号線を間にして隣り合う２つの画素の画素電極同士の隙間と等しいかそれよりも狭い幅となっている部分を有する。
【００２９】
（１０）、（５）から（９）の何れかにおいて、前記不透明な導電層と前記画素電極とが重畳した部分の面積が、前記映像信号線と前記画素電極とが重畳した部分の面積よりも大きい。
【００３０】
（１１）、（５）から（１０）の何れかにおいて、前記不透明な導電層は前記走査信号線と同一材料で形成されている。
【００３１】
（１２）、（５）から（１１）の何れかにおいて、前記画素において蓄積容量を形成するための複数の容量線を有し、
前記不透明な導電層は前記容量線と同一材料で形成されている。
【００３２】
（１３）、（５）から（１２）の何れかにおいて、前記不透明な導電層は、前記隣り合う２つの画素の間のそれぞれに対応して互いに独立なパターンで形成されている。
【００３３】
（１４）、（５）から（１３）の何れかにおいて、前記画素電極は透明電極である。
【００３４】
（１５）、（５）から（１３）の何れかにおいて、前記画素電極は反射電極である。
【００３５】
（１６）、（５）から（１３）の何れかにおいて、前記画素電極は反射電極であり、
前記各画素は透明電極で形成され前記映像信号が印加される第２の画素電極を備える。
【００３６】
（１７）、（１６）において、前記不透明な導電層は前記第２の画素電極と重畳しない位置に形成されている。
【００３７】
（１８）、（１６）または（１７）において、光透過領域における前記透明電極と光反射領域における前記反射電極との間に段差を設け、前記光透過領域における前記液晶層の厚さが前記光反射領域における前記液晶層の厚さよりも大きい。
【００３８】
（１９）、（５）から（１８）の何れかにおいて、前記不透明な導電層から前記画素電極まで前記基板に対して垂直方向に測った距離の方が前記映像信号線から前記画素電極まで前記基板に対して垂直方向に測った距離よりも大きい。
【００３９】
（２０）、（５）から（１９）の何れかにおいて、バックライトを備える。
【００４０】
尚、本発明は以上の構成に限定されることなく、本発明の技術的思想を逸脱しない範囲で適宜変更が可能である。
【００４１】
【発明の実施の形態】
本発明の実施例を、図面を参照しながら説明する。
【００４２】
［第１実施例］
図１は、本発明の液晶表示装置の第１実施例における画素の概略構成の一例を示す平面図である。図２は、図１のＡ−Ａ’線における断面図である。
【００４３】
図１及び図２に示すように、本実施例の液晶表示装置は、図示しない液晶層ＬＣを挟持する一対の基板のうちの一方の基板ＳＵＢ１に、複数の映像信号線ＤＬと、マトリクス状に配置され映像信号線ＤＬから映像信号が供給される複数の画素電極ＰＸとを有している。基板ＳＵＢ１としてはガラス基板やプラスチック基板など、絶縁性の透明材料を用いることが好ましい。一対の基板のうちの他方の基板である図示しない対向基板ＳＵＢ２も同様である。また、画素電極ＰＸの例としては、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などの透明電極を用いることができる。
【００４４】
そして、映像信号線ＤＬと一部が重畳する位置に、絶縁膜ＩＮ１を介して複数の導電層が設けられている。この導電層は、不透明な材料で形成されており、遮光膜としての機能を有している。図中では符号ＳＬＤで示しており、以後、この導電層を遮光膜ＳＬＤと呼ぶ。
【００４５】
そして、この遮光膜ＳＬＤのそれぞれは映像信号線ＤＬと電気的に接続されている。
【００４６】
このように、映像信号線ＤＬと一部が重畳する位置に絶縁膜ＩＮ１を介して映像信号線ＤＬに沿って設けられた導電層（遮光膜ＳＬＤ）がある場合に、この導電層（遮光膜ＳＬＤ）と映像信号線ＤＬとを電気的に接続することによって、導電層がフローティングになることを防止するとともに、映像信号線ＤＬと異なる電位としていないことによって従来技術２のように映像信号線ＤＬを駆動する際の負荷の増大や波形なまりを低減している。これによって、画質の良い表示が可能となる。
【００４７】
尚、本実施例では、電気的に接続する方法の一例として、絶縁膜ＩＮ１に設けたコンタクトホールＣＨ１を用いて電気的に接続した例を示している。本実施例ではそれぞれの遮光膜ＳＬＤは１箇所で接続した。
【００４８】
尚、遮光膜ＳＬＤは走査信号線ＧＬと同一材料で形成すれば、両者を同時に形成できるのでプロセス数が増加しなくても済む。尚、ゲート電極ＧＴも走査信号線ＧＬと同時に形成できる。
【００４９】
本実施例では、画素において図示しない蓄積容量Ｃｓｔｇを形成するための複数のストレージ線ＳＴＬを有している。遮光膜ＳＬＤをストレージ線ＳＴＬと同一材料で形成すれば、両者を同時に形成できるのでプロセス数が増加しなくても済む。尚、ストレージ線ＳＴＬを用いて蓄積容量Ｃｓｔｇを形成するかわりに前段の走査信号線ＧＬを利用して付加容量Ｃａｄｄを形成することも可能であり、必ずしもストレージ線ＳＴＬは必須ではない。
【００５０】
遮光膜ＳＬＤ、走査信号線ＧＬ、ストレージ線ＳＴＬの３つを同一材料で同時に形成しても良い。
【００５１】
尚、遮光膜ＳＬＤを走査信号線ＧＬやストレージ線ＳＴＬなどと同時に形成するとこれらの配線を乗り越えることができないため、複数の遮光膜は隣り合う２つの画素の間のそれぞれに対応して互いに独立なパターンで形成されることとなる。
【００５２】
マトリクス状に配置された複数の画素の各画素は、走査信号線ＧＬにより駆動される図示しないスイッチング素子と、このスイッチング素子を介して映像信号線ＤＬから映像信号が供給される画素電極ＰＸとを備えている。スイッチング素子としては、例えば薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）などを用いることができる。
【００５３】
ここで、映像信号線ＤＬの幅Ｗ１は、少なくとも一部において、映像信号線ＤＬを間にして隣り合う２つの画素の画素電極ＰＸ同士の隙間と等しいかそれよりも狭い幅となっている部分を有することが望ましい。こうすることで、図２のＬ１に示したように画素電極ＰＸと重畳しなくなる結果、映像信号線ＤＬと画素電極ＰＸとその間の第２の絶縁膜ＩＮ２とにより形成される寄生容量が低減され、後述するように縦スミアが軽減される。
【００５４】
しかし、このままでは図示しないバックライトＢＬからの光がＬ１の部分から漏れてしまうので、遮光膜ＳＬＤの幅Ｗ２を映像信号線ＤＬの幅Ｗ１よりも広い幅とし、図２のＬ２に示すように映像信号線ＤＬを間にして隣り合う２つの画素の画素電極ＰＸの両方に一部を重畳させている。こうすることで、遮光膜ＳＬＤは隣り合う２つの画素電極ＰＸの隙間からバックライトＢＬからの光が漏れることを防止している。
【００５５】
尚、遮光膜ＳＬＤは映像信号線ＤＬと電気的に接続されているため、画素電極ＰＸとの間に寄生容量が発生する。しかし、遮光膜ＳＬＤは映像信号線ＤＬと絶縁膜ＩＮ１を介して基板ＳＵＢ１側に形成されているため、絶縁膜の合計膜厚が映像信号線ＤＬに比べて厚くなっている。すなわち、画素電極ＰＸと重畳する領域において遮光膜ＳＬＤから画素電極ＰＸまで基板ＳＵＢ１に対して垂直方向に測った距離の方が映像信号線ＤＬから画素電極ＰＸまで基板ＳＵＢ１に対して垂直方向に測った距離よりも大きい。従って、画素電極ＰＸまでの距離が映像信号線ＤＬに比べて遠いため寄生容量は小さくて済む。
【００５６】
このように、本発明によれば画質の良い表示装置を提供することができる。
【００５７】
［第２実施例］
図３は、本発明の液晶表示装置の第２実施例における画素の概略構成の一例を示す平面図である。図４は、図３のＢ−Ｂ’線における断面図である。本実施例においてこれまで説明した他の実施例と共通の部分については同一符号を付して重複説明は省略する。
【００５８】
本実施例は基本的には第１実施例と同じである。第１実施例と異なる点は、画素の構造をいわゆる部分透過型としたことである。各画素は画素領域内に反射領域と透過領域（光透過領域）とを有している。反射領域では画素電極として反射電極ＰＸＲが形成されており、対向基板ＳＵＢ２側から入射した光を反射して表示を行う。一方、透過領域では、映像信号が供給される第２の画素電極として透明電極ＰＸＴが形成されており、反射電極ＰＸＲに例えば開口ＯＰ１を設けるなどして透明電極ＰＸＴが光学的に露出した構造となっている。そして、基板ＳＵＢ１側から入射するバックライトＢＬからの光を透過して表示を行う。
【００５９】
図４では、構造の一例として第２の絶縁膜ＩＮ２を形成した後、透明電極ＰＸＴを形成し、第３の絶縁膜ＩＮ３を形成し、その上に反射電極ＰＸＲを形成したものを示した。第３の絶縁膜ＩＮ３は透過領域において開口ＯＰ２を形成することで透過領域と反射領域に段差を設けて透過領域の液晶層ＬＣの厚さｄｔを反射領域の液晶層ＬＣの厚さｄｒよりも大きくしている。これは、透過領域と反射領域の光路長を調整して両者の光学特性を近づけるためである。
【００６０】
尚、本実施例では第２の画素電極である透明電極ＰＸＴと遮光膜ＳＬＤとを図４のＬ３に示すように重畳させない位置にしている。これにより、寄生容量を低減できる。
【００６１】
本実施例では、第１実施例の画素電極ＰＸに対応するものが反射電極ＰＸＲとなっている。しかし、この構造に限られず、例えば構造を適宜変更して実施例１の画素電極ＰＸに対応するものを透明電極ＰＸＴとしてもかまわない。
【００６２】
尚、図４には、対向基板ＳＵＢ２の構造の一例についても図示した。対向基板ＳＵＢ２上にはカラーフィルタＦＩＬ、平坦化膜ＯＣ、対向電極ＣＴが形成されている。対向電極ＣＴにはコモン電位Ｖｃｏｍが供給されている。これらの構造は第１実施例などの他の実施例についても同様である。また、別途、配向膜や偏光板などが設けられるが、図示を省略している。尚、これらはあくまで一例であり、必要に応じて適宜変更されうる。
【００６３】
［第３実施例］
図５は、本発明の液晶表示装置の第３実施例における画素の概略構成の一例を示す平面図である。本実施例においてこれまで説明した他の実施例と共通の部分については同一符号を付して重複説明は省略する。
【００６４】
基本的な構成は第１実施例と同じであるが、本実施例では映像信号線ＤＬとそれぞれの導電層（遮光膜ＳＬＤ）とを２つのコンタクトホールＣＨ１を用いて２箇所で接続している点が異なる。これにより、映像信号線ＤＬと遮光膜ＳＬＤとが並列接続されるため抵抗が低減できるという効果がある。また、一部で断線が起こった場合でもバイパスが形成されるため表示が行えるという効果もある。これらの効果を奏するには接続箇所は図５に示すようになるべく遮光膜ＳＬＤの端部近傍で互いに離れた位置とした方が好ましい。
【００６５】
尚、２箇所だけでなく３箇所以上としてもかまわない。また、第２実施例に適用しても良い。
【００６６】
［縦スミア発生と低減の原理］
図６は、縦スミアが発生した表示画面の一例を示す図である。図７は、画素の等価回路図である。図８は、縦スミアが発生している領域の信号波形を説明する波形図である。図９は、縦スミアが発生していない領域の信号波形を説明する波形図である。
【００６７】
図６では、表示領域ＡＲ１、ＡＲ３を同じレベルの中間調表示の背景とし、表示領域ＡＲ２に矩形状の白表示ウインドウを表示した例を示している。本来であれば表示領域ＡＲ１、ＡＲ３は同じ中間調のレベルとなるはずであるが、表示領域ＡＲ２の上下（縦方向）である表示領域ＡＲ３では、本来の中間調のレベルよりも白表示のレベルのほうにシフトしてしまっている。これが縦スミアである。
【００６８】
図７に示すように、画素の等価回路では走査信号線ＧＬからの走査信号により駆動されるスイッチング素子である薄膜トランジスタＴＦＴを介して映像信号線ＤＬから映像信号が図示しない画素電極ＰＸに書き込まれる。画素電極ＰＸは対向電極ＣＴとの間に液晶層ＬＣを介して液晶容量Ｃｌｃを形成している。また、画素電極ＰＸとストレージ線ＳＴＬとの間には蓄積容量Ｃｓｔｇが接続されており、書き込まれた映像信号の電圧を比較的長く保持することが可能となる。また、画素電極ＰＸと映像信号線ＤＬとの間には寄生容量Ｃｄｓが形成されている。
【００６９】
図８において、横軸は時間ｔを示し、縦軸は電位Ｖを示している。尚、ここで示した波形図では１フレーム期間ＦＬ毎に映像信号のコモン電位Ｖｃｏｍに対する極性を反転させる交流化を行っている。縦スミアが発生している表示領域ＡＲ３における特定の画素に着目すると、その行の走査信号線電位ＶＧＬは１フレーム期間ＦＬ毎に走査信号の選択レベルが印加されている。対向電極ＣＴには一定のコモン電位Ｖｃｏｍが印加されている。はじめは、映像信号線電位ＶＤＬは映像信号としてある中間調電位となっており、走査信号に同期して薄膜トランジスタＴＦＴがオン状態になると、その特定の画素の画素電極電位ＶＰＸは映像信号線電位ＶＤＬに追従し、走査信号が終了して薄膜トランジスタＴＦＴがオフになると画素電極ＰＸはその電位を保持しようとする。
【００７０】
しかし、順次走査が進んで表示領域ＡＲ２の走査に差し掛かったとき、映像信号線電位ＶＤＬは白表示レベルの電位に変化する。このとき、寄生容量Ｃｄｓに起因して先ほどの特定の画素の画素電極電位ＶＰＸもそれにつられて変化してしまう。これによって、縦スミアが発生する。
【００７１】
一方、図９に示すように、表示領域ＡＲ１では１フレーム期間ＦＬの間、映像信号線電位は変化しないので画素電極電位ＰＸも変化していない。
【００７２】
ここで、縦スミアによる電圧変動レベルΔＶは、画素電極電位ＶＰＸと映像信号線電位ＶＤＬとの差をＶｔとしたとき、次の式であらわすことができる。
【００７３】
ΔＶ＝Ｃｄｓ／（Ｃｓｔｇ＋Ｃｌｃ＋Ｃｄｓ）×Ｖｔ
従って、電圧変動レベルΔＶを小さくするためには寄生容量Ｃｄｓを小さくするか、（蓄積容量Ｃｓｔｇ＋液晶容量Ｃｌｃ）を大きくすれば良い。
【００７４】
パネルの精細度が高くなった場合、画素サイズが小さくなるため、画素内で蓄積容量Ｃｓｔｇや液晶容量Ｃｌｃを形成するための面積が制限される。したがって、このような場合には本発明を適用することにより寄生容量Ｃｄｓを小さくすることが有効である。
【００７５】
スイッチング素子の薄膜トランジスタＴＦＴの半導体層として多結晶シリコンを用いる場合には高精細化が可能であるが、その際に縦スミアを低減するために本発明を適用することが好適である。もちろんこれに限られず、半導体層にアモルファスシリコンを用いている場合に本発明を適用してもかまわない。
【００７６】
［第４実施例］
図１０は、本発明の液晶表示装置の第４実施例における全体の等価回路図である。
【００７７】
液晶層ＬＣを挟持する一対の基板のうちの一方の基板ＳＵＢ１に、複数の走査信号線ＧＬと、複数の走査信号線ＧＬと交差する複数の映像信号線ＤＬと、表示領域ＡＲにマトリクス状に配置された図示しない複数の画素とを備えている。蓄積容量Ｃｓｔｇを形成するためのストレージ線ＳＴＬも形成されており、コモン電位Ｖｃｏｍが印加されている。
【００７８】
走査信号線ＧＬには走査信号を印加する走査信号駆動回路ＧＤＲが接続されており、順次走査を行う。映像信号線ＤＬには映像信号を印加する映像信号駆動回路ＤＤＲが接続されている。
【００７９】
走査信号駆動回路ＧＤＲ、映像信号駆動回路ＤＤＲの一方または両方は、多結晶シリコンを用いた薄膜トランジスタＴＦＴにより画素における薄膜トランジスタＴＦＴの形成工程と並行して基板ＳＵＢ１上に直接形成することにより周辺回路内蔵型の液晶表示装置とすることが可能である。これに限られず、半導体集積回路チップの形で供給し、基板ＳＵＢ１上に直接実装しても良いし、フレキシブルプリント基板（ＦＰＣ）やテープキャリアパッケージ（ＴＣＰ）などにより接続しても良い。
【００８０】
［第５実施例］
図１１は、本発明の液晶表示装置の第５実施例における全体の概略構成を示す図である。
【００８１】
図１１において、基板ＳＵＢ１と対向基板ＳＵＢ２は液晶層ＬＣを挟持してシール材ＳＬにより貼り合わされている。また、基板ＳＵＢ１の液晶層ＬＣと反対側にはバックライトＢＬが配置され、背面側（観察者と反対側）から液晶表示パネルを照らしている。
【００８２】
本実施例では、部分透過型の液晶表示装置を用いた例を示しており、対向基板ＳＵＢ２側から入射する光を反射して表示を行うことも可能となっている。尚、これに限られず、透過型の液晶表示装置に適用しても良い。
【００８３】
［第６実施例］
図１２は、本発明の液晶表示装置の第６実施例における画素の概略構成の一例を示す平面図である。図１３は、図１２のＣ−Ｃ’線における断面図である。図１４は、図１２のＤ−Ｄ’線における断面図である。本実施例においてこれまで説明した他の実施例と共通の部分については同一符号を付して重複説明は省略する。
【００８４】
図１２において他の実施例と異なる点は、映像信号線ＤＬの幅が一定ではない点である。特に、遮光膜ＳＬＤと電気的に接続を行うコンタクトホールＣＨ１の部分において、映像信号線ＤＬは他の部分よりも幅を広くしている。これは、接続面積の確保と、合わせずれなどを考慮して確実に接続を行うためである。
【００８５】
この場合、映像信号線ＤＬと画素電極ＰＸ（この例では反射電極ＰＸＲ）との間の寄生容量Ｃｄｓが増加してしまうため、接続箇所はなるべく少ないほうが良いので、１箇所で接続した構造としている。
【００８６】
寄生容量Ｃｄｓ低減の観点から、遮光膜ＳＬＤと画素電極ＰＸ（反射電極ＰＸＲ）とが重畳した部分の面積が、映像信号線ＤＬと画素電極ＰＸ（反射電極ＰＸＲ）とが重畳した部分の面積よりも大きいことが望ましい。
【００８７】
また、遮光膜ＳＬＤのない部分では、映像信号線ＤＬの幅を広くして画素電極（反射電極ＰＸＲ）と重畳させることにより遮光を行っている。
【００８８】
次に、画素に用いられているスイッチング素子の一例である薄膜トランジスタＴＦＴの構造の一例を説明する。この薄膜トランジスタＴＦＴの半導体層として多結晶シリコンを用いた場合を使って説明する。
【００８９】
半導体層の上にはゲート絶縁膜ＧＩを介してゲート電極ＧＴが形成されている。ゲート電極の下の半導体層はチャネル領域ＰＳＣとなっている。また、半導体層に不純物をドープすることによってドレイン領域ＳＤ１とソース領域ＳＤ２が形成されている。また、ゲート電極ＧＴの端部近傍にはドレイン領域ＳＤ１及びソース領域ＳＤ２よりも低濃度の不純物がドープされたＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域ＬＤＤが形成されている。このような構造に代えて、チャネル領域ＰＳＣと同じ状態となっているオフセット領域を形成してもかまわない。そして、これらを覆って第１の絶縁膜ＩＮ１が形成されている。ドレイン領域ＳＤ１には、コンタクトホールＣＨ２を介して映像信号線ＤＬと一体になったドレイン電極ＳＤ３が接続されている。また、ソース領域ＳＤ２には、コンタクトホールＣＨ３を介してソース電極ＳＤ４が接続されている。そして、これらを覆って第２の絶縁膜ＩＮ２が形成されている。その上には、透明電極ＰＸＴが形成されており、コンタクトホールＣＨ４を介してソース電極ＳＤ４と接続されている。その上には第３の絶縁膜ＩＮ３が形成されている。その上には、反射電極ＰＸＲが形成されている。尚、反射電極ＰＸＲは第３の絶縁膜ＩＮ３に設けられた開口ＯＰ２の中で透明電極ＰＸＴと接続されている。しかし、このような構成に限られず、別途コンタクトホールを形成して透明電極ＰＸＴまたはソース電極ＳＤ４と接続する構成としてもかまわない。
【００９０】
尚、図１４においてストレージ線ＳＴＬは容量電極ＰＳＥとの間、及びソース電極ＳＤ４との間、及び透明電極ＰＸＴとの間に蓄積容量Ｃｓｔｇを形成している。尚、容量電極ＰＳＥは不純物がドープされて導電性が付与された半導体層であり、ソース領域ＳＤ２と一体になっている。蓄積容量Ｃｓｔｇの構造としては本実施例の構造以外にも様々な方法があり、適宜変更が可能である。
【００９１】
尚、これまで説明してきた第１から第６実施例の特徴は、矛盾が生じない限り他の１つ以上の実施例と相互に組み合わせることが可能である。
【００９２】
【発明の効果】
以上説明したように、本発明によれば、画質の良い表示装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の第１実施例における画素の概略構成の一例を示す平面図である。
【図２】図１のＡ−Ａ’線における断面図である。
【図３】本発明の液晶表示装置の第２実施例における画素の概略構成の一例を示す平面図である。
【図４】図３のＢ−Ｂ’線における断面図である。
【図５】本発明の液晶表示装置の第３実施例における画素の概略構成の一例を示す平面図である。
【図６】縦スミアが発生した表示画面の一例を示す図である。
【図７】画素の等価回路図である。
【図８】縦スミアが発生している領域の信号波形を説明する波形図である。
【図９】縦スミアが発生していない領域の信号波形を説明する波形図である。
【図１０】本発明の液晶表示装置の第４実施例における全体の等価回路図である。
【図１１】本発明の液晶表示装置の第５実施例における全体の概略構成を示す図である。
【図１２】本発明の液晶表示装置の第６実施例における画素の概略構成の一例を示す平面図である。
【図１３】図１２のＣ−Ｃ’線における断面図である。
【図１４】図１２のＤ−Ｄ’線における断面図である。
【図１５】従来技術１の概略構成を説明する画素部分の平面図である。
【図１６】図１５のＥ−Ｅ’線における断面図である。
【図１７】従来技術２の概略構成を説明する画素部分の平面図である。
【符号の説明】
ＡＲ、ＡＲ１〜ＡＲ３…表示領域、ＢＬ…バックライト、ＣＨ１〜ＣＨ４…コンタクトホール、Ｃｄｓ…寄生容量、Ｃｌｃ…液晶容量、Ｃｓｔｇ…ストレージ容量、ＣＴ…対向電極、ＤＤＲ…映像信号駆動回路、ＤＬ…映像信号線、ＦＩＬ…カラーフィルタ、ＦＬ…１フレーム期間、ＧＤＲ…走査信号駆動回路、ＧＩ…ゲート絶縁膜、ＧＬ…走査信号線、ＧＴ…ゲート電極、ＩＮ１〜ＩＮ３…絶縁膜、ＬＣ…液晶層、ＬＤＤ…ＬＤＤ領域、ＯＣ…平坦化膜、ＯＰ１、ＯＰ２…開口、ＰＳＣ…チャネル領域、ＰＳＥ…容量電極、ＰＸ…画素電極、ＰＸＲ…反射電極、ＰＸＴ…透明電極、ＳＤ１…ドレイン領域、ＳＤ２…ソース領域、ＳＤ３…ドレイン電極、ＳＤ４…ソース電極、ＳＬ…シール材、ＳＬＤ…遮光膜（不透明な導電層）、ＳＴＬ…ストレージ線（容量線）、ＳＵＢ１…基板、ＳＵＢ２…対向基板、ＴＦＴ…薄膜トランジスタ（スイッチング素子）、Ｖｃｏｍ…コモン電位、ＶＤＬ…映像信号線電位、ＶＧＬ…走査信号線電位、ＶＰＸ…画素電極電位。
【発明の属する技術分野】
本発明は、表示装置、特に液晶表示装置に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶表示装置は、例えば、液晶層を挟持する一対の基板のうちの一方の基板に、複数の走査信号線と、複数の走査信号線と交差する複数の映像信号線と、マトリクス状に配置された複数の画素とを備えている。そして、複数の画素の各画素は、走査信号線により駆動されるスイッチング素子と、スイッチング素子を介して映像信号線から映像信号が供給される画素電極とを備えている。一対の基板のうちの他方の基板には対向電極が形成されており、この対向電極と画素電極との間に発生する電界により液晶を駆動することで液晶層を通過する光の状態を制御し、画像の表示を行っている。
【０００３】
液晶表示装置は自発光タイプの表示装置ではないため、液晶表示パネル外部から光を取り入れるために補助光源装置が用いられている。その一例として、表示面側（観察者側）と反対側にバックライトが配置され、液晶表示パネルを背面から照射するものが知られている。
【０００４】
このとき、隣り合う画素電極の隙間の部分からバックライトからの光が漏れて観察者に見えてしまった場合はコントラストが低下し、画質が悪くなってしまう。
【０００５】
また、映像信号線と画素電極との間には寄生容量が発生している。この寄生容量が大きいと縦スミア（縦クロストークとも呼ばれる）と呼ばれる現象が目立つようになり、画質へ影響を及ぼす。この縦スミアとは、背景を中間調表示しながら白表示ウインドウ又は黒表示ウインドウを表示した際に、ウインドウの上下（縦方向）の背景部分における中間調表示のレベルが白表示方向または黒表示方向にずれてウインドウのない場所の背景部分と色が異なってしまう現象のことである。
【０００６】
この問題を解決する従来技術としては、例えば特開２００１−２０９０４１号公報（以下、従来技術１と呼ぶ。）、特開２００２−１５１６９９号公報（以下、従来技術２と呼ぶ。）がある。
【０００７】
図１５は、従来技術１の概略構成を説明する画素部分の平面図である。また、図１６は図１５のＥ−Ｅ’線における断面図である。尚、図１５及び図１６は、従来技術１の概略構成を理解しやすくするために構成要素を一部省略や変更するなどして簡略化してある。
【０００８】
図１５では、映像信号線（データ線）ＤＬは一部で画素電極ＰＸと重畳する部分を有している。しかし、映像信号線ＤＬはＥ−Ｅ’線の部分では幅が狭くなった狭幅部を有しており、そこでは図１６に示すように画素電極ＰＸと重畳していない。これによって、映像信号線ＤＬと画素電極ＰＸとの間に第２の絶縁膜ＩＮ２を介して生じる寄生容量が低減されている。
【０００９】
しかし、このままでは画素電極ＰＸと映像信号線ＤＬとの隙間から光漏れが生じるため、映像信号線ＤＬの狭幅部の下層に第１の絶縁膜ＩＮ１を介して遮光膜ＳＬＤを形成している。遮光膜ＳＬＤを画素電極ＰＸと重畳させることにより、基板ＳＵＢ１の背面から入射するバックライトからの光を遮光している。
【００１０】
尚、従来技術１では、遮光膜ＳＬＤをストレージ容量（蓄積容量）を形成するためのストレージ線（容量線）ＳＴＬと同一材料で形成するとともに、互いに電気的に絶縁している。また、ＧＴはゲート電極、ＧＬは走査信号線（走査線）である。
【００１１】
図１７は、従来技術２の概略構成を説明する画素部分の平面図である。この図１７も、従来技術２の概略構成を理解しやすくするために構成要素を一部省略や変更するなどして簡略化してある。尚、図１５と対応する構成については同一の符号を付し、重複説明は省略する。
【００１２】
図１７と図１５を比べると、映像信号線ＤＬの太さが一定である点や、画素電極ＰＸの形状において異なっているが、基本的には従来技術１と同じである。図１７のＦ−Ｆ’線における断面図は図１６と同じであるため説明は省略する。
【００１３】
最も異なる点は、映像信号線ＤＬと重畳する遮光膜ＳＬＤがストレージ線ＳＴＬと一体に形成されている点である。従って、従来技術１では遮光膜ＳＬＤはフローティングとなっているが、従来技術２では遮光膜ＳＬＤはストレージ線と同電位になっている。
【００１４】
【発明が解決しようとする課題】
しかしながら、従来技術１及び従来技術２には、次のような問題がある。
【００１５】
従来技術１では、遮光膜ＳＬＤが電気的にフローティングであるため、縦スミアとは異なる別の画質悪化を招く。従来技術１では、遮光膜ＳＬＤがフローティングであるため映像信号線ＤＬの電位の変動に伴い遮光膜ＳＬＤの電位も変動するが、例えば静電気の影響などにより複数ある遮光膜ＳＬＤのうちの一部の遮光膜ＳＬＤだけが映像信号線ＤＬの電位変動と無関係に急激に電位が変動する場合があり、これによって対応する一部の画素電極ＰＸの電位もこの変動の影響を受ける。この結果、周辺の表示と著しく階調の異なる表示となる場合があり、画質が悪くなってしまう。
【００１６】
従来技術２では、遮光膜ＳＬＤがストレージ線ＳＴＬと同電位に保たれているため、従来技術１のような現象は起きない。しかし、映像信号線ＤＬと第１の絶縁膜ＩＮ１を介して重畳している遮光膜ＳＬＤが映像信号線ＤＬとは異なる一定の電位で保たれていることで、映像信号線に映像信号を供給して駆動する時の負荷が増大する結果、消費電力の増加、あるいは波形なまりによる画質の劣化が生じる。
【００１７】
本発明の目的は、画質の良い表示装置を提供することである。
【００１８】
【課題を解決するための手段】
この目的を達成するため、本発明では、映像信号線と一部が重畳する位置に絶縁膜を介して映像信号線に沿って設けられた導電層がある場合に、この導電層と映像信号線とを電気的に接続した。
【００１９】
本発明の構成の一例を以下に列記する。
【００２０】
（１）、液晶層を挟持する一対の基板のうちの一方の基板に、複数の映像信号線と、マトリクス状に配置され前記映像信号線から映像信号が供給される複数の画素電極とを備えた液晶表示装置であって、
前記一方の基板は、前記映像信号線と一部が重畳する位置に、絶縁膜を介して設けられた複数の導電層を備え、
前記導電層のそれぞれは前記映像信号線と電気的に接続されている。
【００２１】
（２）、（１）において、前記一方の基板の前記液晶層と反対側にバックライトを備え、
前記導電層は隣り合う２つの前記画素電極の隙間から前記バックライトからの光が漏れることを防止する。
【００２２】
（３）、（１）または（２）において、前記導電層のそれぞれは、前記絶縁膜に設けられたコンタクトホールを介して１箇所で前記映像信号線と電気的に接続されている。
【００２３】
（４）、（１）または（２）において、前記導電層のそれぞれは、前記絶縁膜に設けられたコンタクトホールを介して２箇所以上で前記映像信号線と電気的に接続されている。
【００２４】
（５）、液晶層を挟持する一対の基板のうちの一方の基板に、複数の走査信号線と、前記複数の走査信号線と交差する複数の映像信号線と、マトリクス状に配置された複数の画素とを備えた液晶表示装置であって、
前記複数の画素の各画素は、前記走査信号線により駆動されるスイッチング素子と、前記スイッチング素子を介して前記映像信号線から映像信号が供給される画素電極とを備え、
前記一方の基板は、前記映像信号線と一部が重畳する位置に、前記映像信号線よりも前記一方の基板側に絶縁膜を介して設けられた不透明な導電層を備え、
前記不透明な導電層のそれぞれは、前記映像信号線の幅よりも広い幅となっている部分を有するとともに、前記映像信号線を間にして隣り合う２つの画素の画素電極の両方に一部が重畳し、かつ、前記不透明な導電層のそれぞれは前記映像信号線と電気的に接続されている。
【００２５】
（６）、（５）において、前記不透明な導電層のそれぞれは、前記絶縁膜に設けられたコンタクトホールを介して１箇所で前記映像信号線と電気的に接続されている。
【００２６】
（７）、（５）において、前記不透明な導電層のそれぞれは、前記絶縁膜に設けられたコンタクトホールを介して２箇所以上で前記映像信号線と電気的に接続されている。
【００２７】
（８）、（５）から（７）の何れかにおいて、前記映像信号線と前記不透明な導電層を前記絶縁膜に設けられたコンタクトホールを介して電気的に接続するとともに、前記コンタクトホールの部分において、前記映像信号線は他の部分よりも幅が広くなっている。
【００２８】
（９）、（５）から（８）の何れかにおいて、前記映像信号線は、少なくとも一部において、前記映像信号線を間にして隣り合う２つの画素の画素電極同士の隙間と等しいかそれよりも狭い幅となっている部分を有する。
【００２９】
（１０）、（５）から（９）の何れかにおいて、前記不透明な導電層と前記画素電極とが重畳した部分の面積が、前記映像信号線と前記画素電極とが重畳した部分の面積よりも大きい。
【００３０】
（１１）、（５）から（１０）の何れかにおいて、前記不透明な導電層は前記走査信号線と同一材料で形成されている。
【００３１】
（１２）、（５）から（１１）の何れかにおいて、前記画素において蓄積容量を形成するための複数の容量線を有し、
前記不透明な導電層は前記容量線と同一材料で形成されている。
【００３２】
（１３）、（５）から（１２）の何れかにおいて、前記不透明な導電層は、前記隣り合う２つの画素の間のそれぞれに対応して互いに独立なパターンで形成されている。
【００３３】
（１４）、（５）から（１３）の何れかにおいて、前記画素電極は透明電極である。
【００３４】
（１５）、（５）から（１３）の何れかにおいて、前記画素電極は反射電極である。
【００３５】
（１６）、（５）から（１３）の何れかにおいて、前記画素電極は反射電極であり、
前記各画素は透明電極で形成され前記映像信号が印加される第２の画素電極を備える。
【００３６】
（１７）、（１６）において、前記不透明な導電層は前記第２の画素電極と重畳しない位置に形成されている。
【００３７】
（１８）、（１６）または（１７）において、光透過領域における前記透明電極と光反射領域における前記反射電極との間に段差を設け、前記光透過領域における前記液晶層の厚さが前記光反射領域における前記液晶層の厚さよりも大きい。
【００３８】
（１９）、（５）から（１８）の何れかにおいて、前記不透明な導電層から前記画素電極まで前記基板に対して垂直方向に測った距離の方が前記映像信号線から前記画素電極まで前記基板に対して垂直方向に測った距離よりも大きい。
【００３９】
（２０）、（５）から（１９）の何れかにおいて、バックライトを備える。
【００４０】
尚、本発明は以上の構成に限定されることなく、本発明の技術的思想を逸脱しない範囲で適宜変更が可能である。
【００４１】
【発明の実施の形態】
本発明の実施例を、図面を参照しながら説明する。
【００４２】
［第１実施例］
図１は、本発明の液晶表示装置の第１実施例における画素の概略構成の一例を示す平面図である。図２は、図１のＡ−Ａ’線における断面図である。
【００４３】
図１及び図２に示すように、本実施例の液晶表示装置は、図示しない液晶層ＬＣを挟持する一対の基板のうちの一方の基板ＳＵＢ１に、複数の映像信号線ＤＬと、マトリクス状に配置され映像信号線ＤＬから映像信号が供給される複数の画素電極ＰＸとを有している。基板ＳＵＢ１としてはガラス基板やプラスチック基板など、絶縁性の透明材料を用いることが好ましい。一対の基板のうちの他方の基板である図示しない対向基板ＳＵＢ２も同様である。また、画素電極ＰＸの例としては、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などの透明電極を用いることができる。
【００４４】
そして、映像信号線ＤＬと一部が重畳する位置に、絶縁膜ＩＮ１を介して複数の導電層が設けられている。この導電層は、不透明な材料で形成されており、遮光膜としての機能を有している。図中では符号ＳＬＤで示しており、以後、この導電層を遮光膜ＳＬＤと呼ぶ。
【００４５】
そして、この遮光膜ＳＬＤのそれぞれは映像信号線ＤＬと電気的に接続されている。
【００４６】
このように、映像信号線ＤＬと一部が重畳する位置に絶縁膜ＩＮ１を介して映像信号線ＤＬに沿って設けられた導電層（遮光膜ＳＬＤ）がある場合に、この導電層（遮光膜ＳＬＤ）と映像信号線ＤＬとを電気的に接続することによって、導電層がフローティングになることを防止するとともに、映像信号線ＤＬと異なる電位としていないことによって従来技術２のように映像信号線ＤＬを駆動する際の負荷の増大や波形なまりを低減している。これによって、画質の良い表示が可能となる。
【００４７】
尚、本実施例では、電気的に接続する方法の一例として、絶縁膜ＩＮ１に設けたコンタクトホールＣＨ１を用いて電気的に接続した例を示している。本実施例ではそれぞれの遮光膜ＳＬＤは１箇所で接続した。
【００４８】
尚、遮光膜ＳＬＤは走査信号線ＧＬと同一材料で形成すれば、両者を同時に形成できるのでプロセス数が増加しなくても済む。尚、ゲート電極ＧＴも走査信号線ＧＬと同時に形成できる。
【００４９】
本実施例では、画素において図示しない蓄積容量Ｃｓｔｇを形成するための複数のストレージ線ＳＴＬを有している。遮光膜ＳＬＤをストレージ線ＳＴＬと同一材料で形成すれば、両者を同時に形成できるのでプロセス数が増加しなくても済む。尚、ストレージ線ＳＴＬを用いて蓄積容量Ｃｓｔｇを形成するかわりに前段の走査信号線ＧＬを利用して付加容量Ｃａｄｄを形成することも可能であり、必ずしもストレージ線ＳＴＬは必須ではない。
【００５０】
遮光膜ＳＬＤ、走査信号線ＧＬ、ストレージ線ＳＴＬの３つを同一材料で同時に形成しても良い。
【００５１】
尚、遮光膜ＳＬＤを走査信号線ＧＬやストレージ線ＳＴＬなどと同時に形成するとこれらの配線を乗り越えることができないため、複数の遮光膜は隣り合う２つの画素の間のそれぞれに対応して互いに独立なパターンで形成されることとなる。
【００５２】
マトリクス状に配置された複数の画素の各画素は、走査信号線ＧＬにより駆動される図示しないスイッチング素子と、このスイッチング素子を介して映像信号線ＤＬから映像信号が供給される画素電極ＰＸとを備えている。スイッチング素子としては、例えば薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）などを用いることができる。
【００５３】
ここで、映像信号線ＤＬの幅Ｗ１は、少なくとも一部において、映像信号線ＤＬを間にして隣り合う２つの画素の画素電極ＰＸ同士の隙間と等しいかそれよりも狭い幅となっている部分を有することが望ましい。こうすることで、図２のＬ１に示したように画素電極ＰＸと重畳しなくなる結果、映像信号線ＤＬと画素電極ＰＸとその間の第２の絶縁膜ＩＮ２とにより形成される寄生容量が低減され、後述するように縦スミアが軽減される。
【００５４】
しかし、このままでは図示しないバックライトＢＬからの光がＬ１の部分から漏れてしまうので、遮光膜ＳＬＤの幅Ｗ２を映像信号線ＤＬの幅Ｗ１よりも広い幅とし、図２のＬ２に示すように映像信号線ＤＬを間にして隣り合う２つの画素の画素電極ＰＸの両方に一部を重畳させている。こうすることで、遮光膜ＳＬＤは隣り合う２つの画素電極ＰＸの隙間からバックライトＢＬからの光が漏れることを防止している。
【００５５】
尚、遮光膜ＳＬＤは映像信号線ＤＬと電気的に接続されているため、画素電極ＰＸとの間に寄生容量が発生する。しかし、遮光膜ＳＬＤは映像信号線ＤＬと絶縁膜ＩＮ１を介して基板ＳＵＢ１側に形成されているため、絶縁膜の合計膜厚が映像信号線ＤＬに比べて厚くなっている。すなわち、画素電極ＰＸと重畳する領域において遮光膜ＳＬＤから画素電極ＰＸまで基板ＳＵＢ１に対して垂直方向に測った距離の方が映像信号線ＤＬから画素電極ＰＸまで基板ＳＵＢ１に対して垂直方向に測った距離よりも大きい。従って、画素電極ＰＸまでの距離が映像信号線ＤＬに比べて遠いため寄生容量は小さくて済む。
【００５６】
このように、本発明によれば画質の良い表示装置を提供することができる。
【００５７】
［第２実施例］
図３は、本発明の液晶表示装置の第２実施例における画素の概略構成の一例を示す平面図である。図４は、図３のＢ−Ｂ’線における断面図である。本実施例においてこれまで説明した他の実施例と共通の部分については同一符号を付して重複説明は省略する。
【００５８】
本実施例は基本的には第１実施例と同じである。第１実施例と異なる点は、画素の構造をいわゆる部分透過型としたことである。各画素は画素領域内に反射領域と透過領域（光透過領域）とを有している。反射領域では画素電極として反射電極ＰＸＲが形成されており、対向基板ＳＵＢ２側から入射した光を反射して表示を行う。一方、透過領域では、映像信号が供給される第２の画素電極として透明電極ＰＸＴが形成されており、反射電極ＰＸＲに例えば開口ＯＰ１を設けるなどして透明電極ＰＸＴが光学的に露出した構造となっている。そして、基板ＳＵＢ１側から入射するバックライトＢＬからの光を透過して表示を行う。
【００５９】
図４では、構造の一例として第２の絶縁膜ＩＮ２を形成した後、透明電極ＰＸＴを形成し、第３の絶縁膜ＩＮ３を形成し、その上に反射電極ＰＸＲを形成したものを示した。第３の絶縁膜ＩＮ３は透過領域において開口ＯＰ２を形成することで透過領域と反射領域に段差を設けて透過領域の液晶層ＬＣの厚さｄｔを反射領域の液晶層ＬＣの厚さｄｒよりも大きくしている。これは、透過領域と反射領域の光路長を調整して両者の光学特性を近づけるためである。
【００６０】
尚、本実施例では第２の画素電極である透明電極ＰＸＴと遮光膜ＳＬＤとを図４のＬ３に示すように重畳させない位置にしている。これにより、寄生容量を低減できる。
【００６１】
本実施例では、第１実施例の画素電極ＰＸに対応するものが反射電極ＰＸＲとなっている。しかし、この構造に限られず、例えば構造を適宜変更して実施例１の画素電極ＰＸに対応するものを透明電極ＰＸＴとしてもかまわない。
【００６２】
尚、図４には、対向基板ＳＵＢ２の構造の一例についても図示した。対向基板ＳＵＢ２上にはカラーフィルタＦＩＬ、平坦化膜ＯＣ、対向電極ＣＴが形成されている。対向電極ＣＴにはコモン電位Ｖｃｏｍが供給されている。これらの構造は第１実施例などの他の実施例についても同様である。また、別途、配向膜や偏光板などが設けられるが、図示を省略している。尚、これらはあくまで一例であり、必要に応じて適宜変更されうる。
【００６３】
［第３実施例］
図５は、本発明の液晶表示装置の第３実施例における画素の概略構成の一例を示す平面図である。本実施例においてこれまで説明した他の実施例と共通の部分については同一符号を付して重複説明は省略する。
【００６４】
基本的な構成は第１実施例と同じであるが、本実施例では映像信号線ＤＬとそれぞれの導電層（遮光膜ＳＬＤ）とを２つのコンタクトホールＣＨ１を用いて２箇所で接続している点が異なる。これにより、映像信号線ＤＬと遮光膜ＳＬＤとが並列接続されるため抵抗が低減できるという効果がある。また、一部で断線が起こった場合でもバイパスが形成されるため表示が行えるという効果もある。これらの効果を奏するには接続箇所は図５に示すようになるべく遮光膜ＳＬＤの端部近傍で互いに離れた位置とした方が好ましい。
【００６５】
尚、２箇所だけでなく３箇所以上としてもかまわない。また、第２実施例に適用しても良い。
【００６６】
［縦スミア発生と低減の原理］
図６は、縦スミアが発生した表示画面の一例を示す図である。図７は、画素の等価回路図である。図８は、縦スミアが発生している領域の信号波形を説明する波形図である。図９は、縦スミアが発生していない領域の信号波形を説明する波形図である。
【００６７】
図６では、表示領域ＡＲ１、ＡＲ３を同じレベルの中間調表示の背景とし、表示領域ＡＲ２に矩形状の白表示ウインドウを表示した例を示している。本来であれば表示領域ＡＲ１、ＡＲ３は同じ中間調のレベルとなるはずであるが、表示領域ＡＲ２の上下（縦方向）である表示領域ＡＲ３では、本来の中間調のレベルよりも白表示のレベルのほうにシフトしてしまっている。これが縦スミアである。
【００６８】
図７に示すように、画素の等価回路では走査信号線ＧＬからの走査信号により駆動されるスイッチング素子である薄膜トランジスタＴＦＴを介して映像信号線ＤＬから映像信号が図示しない画素電極ＰＸに書き込まれる。画素電極ＰＸは対向電極ＣＴとの間に液晶層ＬＣを介して液晶容量Ｃｌｃを形成している。また、画素電極ＰＸとストレージ線ＳＴＬとの間には蓄積容量Ｃｓｔｇが接続されており、書き込まれた映像信号の電圧を比較的長く保持することが可能となる。また、画素電極ＰＸと映像信号線ＤＬとの間には寄生容量Ｃｄｓが形成されている。
【００６９】
図８において、横軸は時間ｔを示し、縦軸は電位Ｖを示している。尚、ここで示した波形図では１フレーム期間ＦＬ毎に映像信号のコモン電位Ｖｃｏｍに対する極性を反転させる交流化を行っている。縦スミアが発生している表示領域ＡＲ３における特定の画素に着目すると、その行の走査信号線電位ＶＧＬは１フレーム期間ＦＬ毎に走査信号の選択レベルが印加されている。対向電極ＣＴには一定のコモン電位Ｖｃｏｍが印加されている。はじめは、映像信号線電位ＶＤＬは映像信号としてある中間調電位となっており、走査信号に同期して薄膜トランジスタＴＦＴがオン状態になると、その特定の画素の画素電極電位ＶＰＸは映像信号線電位ＶＤＬに追従し、走査信号が終了して薄膜トランジスタＴＦＴがオフになると画素電極ＰＸはその電位を保持しようとする。
【００７０】
しかし、順次走査が進んで表示領域ＡＲ２の走査に差し掛かったとき、映像信号線電位ＶＤＬは白表示レベルの電位に変化する。このとき、寄生容量Ｃｄｓに起因して先ほどの特定の画素の画素電極電位ＶＰＸもそれにつられて変化してしまう。これによって、縦スミアが発生する。
【００７１】
一方、図９に示すように、表示領域ＡＲ１では１フレーム期間ＦＬの間、映像信号線電位は変化しないので画素電極電位ＰＸも変化していない。
【００７２】
ここで、縦スミアによる電圧変動レベルΔＶは、画素電極電位ＶＰＸと映像信号線電位ＶＤＬとの差をＶｔとしたとき、次の式であらわすことができる。
【００７３】
ΔＶ＝Ｃｄｓ／（Ｃｓｔｇ＋Ｃｌｃ＋Ｃｄｓ）×Ｖｔ
従って、電圧変動レベルΔＶを小さくするためには寄生容量Ｃｄｓを小さくするか、（蓄積容量Ｃｓｔｇ＋液晶容量Ｃｌｃ）を大きくすれば良い。
【００７４】
パネルの精細度が高くなった場合、画素サイズが小さくなるため、画素内で蓄積容量Ｃｓｔｇや液晶容量Ｃｌｃを形成するための面積が制限される。したがって、このような場合には本発明を適用することにより寄生容量Ｃｄｓを小さくすることが有効である。
【００７５】
スイッチング素子の薄膜トランジスタＴＦＴの半導体層として多結晶シリコンを用いる場合には高精細化が可能であるが、その際に縦スミアを低減するために本発明を適用することが好適である。もちろんこれに限られず、半導体層にアモルファスシリコンを用いている場合に本発明を適用してもかまわない。
【００７６】
［第４実施例］
図１０は、本発明の液晶表示装置の第４実施例における全体の等価回路図である。
【００７７】
液晶層ＬＣを挟持する一対の基板のうちの一方の基板ＳＵＢ１に、複数の走査信号線ＧＬと、複数の走査信号線ＧＬと交差する複数の映像信号線ＤＬと、表示領域ＡＲにマトリクス状に配置された図示しない複数の画素とを備えている。蓄積容量Ｃｓｔｇを形成するためのストレージ線ＳＴＬも形成されており、コモン電位Ｖｃｏｍが印加されている。
【００７８】
走査信号線ＧＬには走査信号を印加する走査信号駆動回路ＧＤＲが接続されており、順次走査を行う。映像信号線ＤＬには映像信号を印加する映像信号駆動回路ＤＤＲが接続されている。
【００７９】
走査信号駆動回路ＧＤＲ、映像信号駆動回路ＤＤＲの一方または両方は、多結晶シリコンを用いた薄膜トランジスタＴＦＴにより画素における薄膜トランジスタＴＦＴの形成工程と並行して基板ＳＵＢ１上に直接形成することにより周辺回路内蔵型の液晶表示装置とすることが可能である。これに限られず、半導体集積回路チップの形で供給し、基板ＳＵＢ１上に直接実装しても良いし、フレキシブルプリント基板（ＦＰＣ）やテープキャリアパッケージ（ＴＣＰ）などにより接続しても良い。
【００８０】
［第５実施例］
図１１は、本発明の液晶表示装置の第５実施例における全体の概略構成を示す図である。
【００８１】
図１１において、基板ＳＵＢ１と対向基板ＳＵＢ２は液晶層ＬＣを挟持してシール材ＳＬにより貼り合わされている。また、基板ＳＵＢ１の液晶層ＬＣと反対側にはバックライトＢＬが配置され、背面側（観察者と反対側）から液晶表示パネルを照らしている。
【００８２】
本実施例では、部分透過型の液晶表示装置を用いた例を示しており、対向基板ＳＵＢ２側から入射する光を反射して表示を行うことも可能となっている。尚、これに限られず、透過型の液晶表示装置に適用しても良い。
【００８３】
［第６実施例］
図１２は、本発明の液晶表示装置の第６実施例における画素の概略構成の一例を示す平面図である。図１３は、図１２のＣ−Ｃ’線における断面図である。図１４は、図１２のＤ−Ｄ’線における断面図である。本実施例においてこれまで説明した他の実施例と共通の部分については同一符号を付して重複説明は省略する。
【００８４】
図１２において他の実施例と異なる点は、映像信号線ＤＬの幅が一定ではない点である。特に、遮光膜ＳＬＤと電気的に接続を行うコンタクトホールＣＨ１の部分において、映像信号線ＤＬは他の部分よりも幅を広くしている。これは、接続面積の確保と、合わせずれなどを考慮して確実に接続を行うためである。
【００８５】
この場合、映像信号線ＤＬと画素電極ＰＸ（この例では反射電極ＰＸＲ）との間の寄生容量Ｃｄｓが増加してしまうため、接続箇所はなるべく少ないほうが良いので、１箇所で接続した構造としている。
【００８６】
寄生容量Ｃｄｓ低減の観点から、遮光膜ＳＬＤと画素電極ＰＸ（反射電極ＰＸＲ）とが重畳した部分の面積が、映像信号線ＤＬと画素電極ＰＸ（反射電極ＰＸＲ）とが重畳した部分の面積よりも大きいことが望ましい。
【００８７】
また、遮光膜ＳＬＤのない部分では、映像信号線ＤＬの幅を広くして画素電極（反射電極ＰＸＲ）と重畳させることにより遮光を行っている。
【００８８】
次に、画素に用いられているスイッチング素子の一例である薄膜トランジスタＴＦＴの構造の一例を説明する。この薄膜トランジスタＴＦＴの半導体層として多結晶シリコンを用いた場合を使って説明する。
【００８９】
半導体層の上にはゲート絶縁膜ＧＩを介してゲート電極ＧＴが形成されている。ゲート電極の下の半導体層はチャネル領域ＰＳＣとなっている。また、半導体層に不純物をドープすることによってドレイン領域ＳＤ１とソース領域ＳＤ２が形成されている。また、ゲート電極ＧＴの端部近傍にはドレイン領域ＳＤ１及びソース領域ＳＤ２よりも低濃度の不純物がドープされたＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域ＬＤＤが形成されている。このような構造に代えて、チャネル領域ＰＳＣと同じ状態となっているオフセット領域を形成してもかまわない。そして、これらを覆って第１の絶縁膜ＩＮ１が形成されている。ドレイン領域ＳＤ１には、コンタクトホールＣＨ２を介して映像信号線ＤＬと一体になったドレイン電極ＳＤ３が接続されている。また、ソース領域ＳＤ２には、コンタクトホールＣＨ３を介してソース電極ＳＤ４が接続されている。そして、これらを覆って第２の絶縁膜ＩＮ２が形成されている。その上には、透明電極ＰＸＴが形成されており、コンタクトホールＣＨ４を介してソース電極ＳＤ４と接続されている。その上には第３の絶縁膜ＩＮ３が形成されている。その上には、反射電極ＰＸＲが形成されている。尚、反射電極ＰＸＲは第３の絶縁膜ＩＮ３に設けられた開口ＯＰ２の中で透明電極ＰＸＴと接続されている。しかし、このような構成に限られず、別途コンタクトホールを形成して透明電極ＰＸＴまたはソース電極ＳＤ４と接続する構成としてもかまわない。
【００９０】
尚、図１４においてストレージ線ＳＴＬは容量電極ＰＳＥとの間、及びソース電極ＳＤ４との間、及び透明電極ＰＸＴとの間に蓄積容量Ｃｓｔｇを形成している。尚、容量電極ＰＳＥは不純物がドープされて導電性が付与された半導体層であり、ソース領域ＳＤ２と一体になっている。蓄積容量Ｃｓｔｇの構造としては本実施例の構造以外にも様々な方法があり、適宜変更が可能である。
【００９１】
尚、これまで説明してきた第１から第６実施例の特徴は、矛盾が生じない限り他の１つ以上の実施例と相互に組み合わせることが可能である。
【００９２】
【発明の効果】
以上説明したように、本発明によれば、画質の良い表示装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の第１実施例における画素の概略構成の一例を示す平面図である。
【図２】図１のＡ−Ａ’線における断面図である。
【図３】本発明の液晶表示装置の第２実施例における画素の概略構成の一例を示す平面図である。
【図４】図３のＢ−Ｂ’線における断面図である。
【図５】本発明の液晶表示装置の第３実施例における画素の概略構成の一例を示す平面図である。
【図６】縦スミアが発生した表示画面の一例を示す図である。
【図７】画素の等価回路図である。
【図８】縦スミアが発生している領域の信号波形を説明する波形図である。
【図９】縦スミアが発生していない領域の信号波形を説明する波形図である。
【図１０】本発明の液晶表示装置の第４実施例における全体の等価回路図である。
【図１１】本発明の液晶表示装置の第５実施例における全体の概略構成を示す図である。
【図１２】本発明の液晶表示装置の第６実施例における画素の概略構成の一例を示す平面図である。
【図１３】図１２のＣ−Ｃ’線における断面図である。
【図１４】図１２のＤ−Ｄ’線における断面図である。
【図１５】従来技術１の概略構成を説明する画素部分の平面図である。
【図１６】図１５のＥ−Ｅ’線における断面図である。
【図１７】従来技術２の概略構成を説明する画素部分の平面図である。
【符号の説明】
ＡＲ、ＡＲ１〜ＡＲ３…表示領域、ＢＬ…バックライト、ＣＨ１〜ＣＨ４…コンタクトホール、Ｃｄｓ…寄生容量、Ｃｌｃ…液晶容量、Ｃｓｔｇ…ストレージ容量、ＣＴ…対向電極、ＤＤＲ…映像信号駆動回路、ＤＬ…映像信号線、ＦＩＬ…カラーフィルタ、ＦＬ…１フレーム期間、ＧＤＲ…走査信号駆動回路、ＧＩ…ゲート絶縁膜、ＧＬ…走査信号線、ＧＴ…ゲート電極、ＩＮ１〜ＩＮ３…絶縁膜、ＬＣ…液晶層、ＬＤＤ…ＬＤＤ領域、ＯＣ…平坦化膜、ＯＰ１、ＯＰ２…開口、ＰＳＣ…チャネル領域、ＰＳＥ…容量電極、ＰＸ…画素電極、ＰＸＲ…反射電極、ＰＸＴ…透明電極、ＳＤ１…ドレイン領域、ＳＤ２…ソース領域、ＳＤ３…ドレイン電極、ＳＤ４…ソース電極、ＳＬ…シール材、ＳＬＤ…遮光膜（不透明な導電層）、ＳＴＬ…ストレージ線（容量線）、ＳＵＢ１…基板、ＳＵＢ２…対向基板、ＴＦＴ…薄膜トランジスタ（スイッチング素子）、Ｖｃｏｍ…コモン電位、ＶＤＬ…映像信号線電位、ＶＧＬ…走査信号線電位、ＶＰＸ…画素電極電位。
Claims (14)
- 液晶層を挟持する一対の基板のうちの一方の基板に、複数の走査信号線と、前記複数の走査信号線と交差する複数の映像信号線と、マトリクス状に配置された複数の画素とを備えた液晶表示装置であって、
前記複数の画素の各画素は、前記走査信号線により駆動されるスイッチング素子と、前記スイッチング素子を介して前記映像信号線から映像信号が供給される画素電極とを備え、
前記一方の基板は、前記映像信号線と一部が重畳する位置に、前記映像信号線よりも前記一方の基板側に絶縁膜を介して設けられた不透明な導電層を備え、
前記不透明な導電層のそれぞれは、前記映像信号線の幅よりも広い幅となっている部分を有するとともに、前記映像信号線の両脇に配置された互いに隣り合う２つの画素の画素電極の両方に前記不透明な導電層の一部が重畳し、かつ、前記不透明な導電層のそれぞれは前記映像信号線と電気的に接続され、
前記不透明な導電層のそれぞれは、前記絶縁膜に設けられたコンタクトホールを介して１箇所で前記映像信号線と電気的に接続されていることを特徴とする液晶表示装置。 - 前記コンタクトホールによる電気的接続部分において、前記映像信号線は他の部分よりも幅が広くなっていることを特徴とする請求項１に記載の液晶表示装置。
- 前記映像信号線は、少なくとも一部において、前記映像信号線の両脇に配置された互いに隣り合う２つの画素の画素電極同士の隙間と等しいかそれよりも狭い幅となっている部分を有することを特徴とする請求項１または２に記載の液晶表示装置。
- 前記不透明な導電層と前記画素電極とが重畳した部分の面積が、前記映像信号線と前記画素電極とが重畳した部分の面積よりも大きいことを特徴とする請求項１から３の何れかに記載の液晶表示装置。
- 前記不透明な導電層は前記走査信号線と同一材料で形成されていることを特徴とする請求項１から４の何れかに記載の液晶表示装置。
- 前記画素において蓄積容量を形成するための複数の容量線を有し、
前記不透明な導電層は前記容量線と同一材料で形成されていることを特徴とする請求項１から５の何れかに記載の液晶表示装置。 - 前記不透明な導電層は、前記映像信号線の両脇に配置された互いに隣り合う２つの画素の間のそれぞれに対応して互いに独立なパターンで形成されていることを特徴とする請求項１から６の何れかに記載の液晶表示装置。
- 前記画素電極は透明電極であることを特徴とする請求項１から７の何れかに記載の液晶表示装置。
- 前記画素電極は反射電極であることを特徴とする請求項１から７の何れかに記載の液晶表示装置。
- 前記画素電極は反射電極であり、
前記各画素は透明電極で形成され前記映像信号が印加される第２の画素電極を備えることを特徴とする請求項１から７の何れかに記載の液晶表示装置。 - 前記不透明な導電層は前記第２の画素電極と重畳しない位置に形成されていることを特徴とする請求項１０に記載の液晶表示装置。
- 光透過領域における前記透明電極と光反射領域における前記反射電極との間に段差を設け、前記光透過領域における前記液晶層の厚さが前記光反射領域における前記液晶層の厚さよりも大きいことを特徴とする請求項１０または１１に記載の液晶表示装置。
- 前記不透明な導電層から前記画素電極まで前記基板に対して垂直方向に測った距離の方が前記映像信号線から前記画素電極まで前記基板に対して垂直方向に測った距離よりも大きいことを特徴とする請求項１から１２の何れかに記載の液晶表示装置。
- バックライトを備えることを特徴とする請求項１から１３の何れかに記載の液晶表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002220605A JP4051237B2 (ja) | 2002-07-30 | 2002-07-30 | 液晶表示装置 |
| CNB031460690A CN1248035C (zh) | 2002-07-30 | 2003-07-15 | 液晶显示装置 |
| US10/625,722 US7110068B2 (en) | 2002-07-30 | 2003-07-24 | Liquid crystal display device |
| KR1020030052202A KR100559273B1 (ko) | 2002-07-30 | 2003-07-29 | 액정 표시 장치 |
| TW092120859A TW594178B (en) | 2002-07-30 | 2003-07-30 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002220605A JP4051237B2 (ja) | 2002-07-30 | 2002-07-30 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004061891A JP2004061891A (ja) | 2004-02-26 |
| JP4051237B2 true JP4051237B2 (ja) | 2008-02-20 |
Family
ID=31884298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002220605A Expired - Fee Related JP4051237B2 (ja) | 2002-07-30 | 2002-07-30 | 液晶表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7110068B2 (ja) |
| JP (1) | JP4051237B2 (ja) |
| KR (1) | KR100559273B1 (ja) |
| CN (1) | CN1248035C (ja) |
| TW (1) | TW594178B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100374913C (zh) * | 2004-05-07 | 2008-03-12 | 精工爱普生株式会社 | 电光装置、电光装置用基板和电子设备 |
| JP4123194B2 (ja) * | 2004-06-15 | 2008-07-23 | セイコーエプソン株式会社 | 液晶表示装置および電子機器 |
| JP4127267B2 (ja) | 2005-01-14 | 2008-07-30 | 三菱電機株式会社 | 表示装置 |
| US8074622B2 (en) * | 2005-01-25 | 2011-12-13 | Borgwarner, Inc. | Control and interconnection system for an apparatus |
| JP4457048B2 (ja) * | 2005-06-23 | 2010-04-28 | エプソンイメージングデバイス株式会社 | 半透過型液晶表示装置 |
| KR101115026B1 (ko) * | 2006-01-10 | 2012-03-06 | 삼성전자주식회사 | 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및액정 표시 장치 |
| US7995172B2 (en) | 2006-05-31 | 2011-08-09 | Nec Lcd Technologies, Ltd. | Semitransparent liquid crystal display |
| JP4756178B2 (ja) * | 2009-04-01 | 2011-08-24 | 奇美電子股▲ふん▼有限公司 | 表示装置 |
| KR102308188B1 (ko) * | 2015-02-04 | 2021-10-01 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| JP2016200645A (ja) * | 2015-04-07 | 2016-12-01 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN110942708B (zh) * | 2018-09-21 | 2021-08-27 | 元太科技工业股份有限公司 | 导电结构、线路设计及显示器 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5062690A (en) | 1989-06-30 | 1991-11-05 | General Electric Company | Liquid crystal display with redundant FETS and redundant crossovers connected by laser-fusible links |
| JPH0824193B2 (ja) * | 1990-10-16 | 1996-03-06 | 工業技術院長 | 平板型光弁駆動用半導体装置の製造方法 |
| JPH04318522A (ja) | 1991-04-17 | 1992-11-10 | Oki Electric Ind Co Ltd | 薄膜トランジスタ型液晶表示装置 |
| JPH05142570A (ja) | 1991-11-20 | 1993-06-11 | Sharp Corp | アクテイブマトリクス基板 |
| JP3469662B2 (ja) | 1994-12-09 | 2003-11-25 | 三洋電機株式会社 | 液晶表示装置 |
| JP3866783B2 (ja) | 1995-07-25 | 2007-01-10 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JPH09236812A (ja) | 1996-02-28 | 1997-09-09 | Sharp Corp | アクティブマトリクス基板及び液晶表示装置 |
| JPH09297302A (ja) | 1996-05-07 | 1997-11-18 | Hitachi Ltd | 液晶表示装置 |
| JP3097829B2 (ja) | 1996-07-11 | 2000-10-10 | 日本電気株式会社 | 液晶表示パネルおよびその補修方法 |
| JP3250005B2 (ja) | 1997-02-25 | 2002-01-28 | 株式会社アドバンスト・ディスプレイ | 薄膜トランジスタアレイ基板 |
| JPH10240162A (ja) * | 1997-02-28 | 1998-09-11 | Sony Corp | アクティブマトリクス表示装置 |
| US6429909B1 (en) | 1997-10-18 | 2002-08-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays and manufacturing methods thereof |
| JP2000122092A (ja) | 1998-10-19 | 2000-04-28 | Sanyo Electric Co Ltd | トランジスタアレイ基板及び液晶表示装置 |
| KR100317621B1 (ko) | 1999-02-24 | 2001-12-22 | 구본준, 론 위라하디락사 | 액정표시장치 |
| JP3463007B2 (ja) * | 1999-08-26 | 2003-11-05 | シャープ株式会社 | 液晶表示装置 |
| JP3823655B2 (ja) | 2000-01-25 | 2006-09-20 | セイコーエプソン株式会社 | 電気光学装置 |
| JP2001343660A (ja) * | 2000-03-31 | 2001-12-14 | Sharp Corp | 液晶表示装置およびその欠陥修正方法 |
| CN1267782C (zh) * | 2000-04-21 | 2006-08-02 | 精工爱普生株式会社 | 电光装置 |
| JP2002151699A (ja) | 2000-11-15 | 2002-05-24 | Casio Comput Co Ltd | アクティブマトリクス型液晶表示装置 |
| JP2002162644A (ja) | 2000-11-27 | 2002-06-07 | Hitachi Ltd | 液晶表示装置 |
-
2002
- 2002-07-30 JP JP2002220605A patent/JP4051237B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-15 CN CNB031460690A patent/CN1248035C/zh not_active Expired - Fee Related
- 2003-07-24 US US10/625,722 patent/US7110068B2/en not_active Expired - Fee Related
- 2003-07-29 KR KR1020030052202A patent/KR100559273B1/ko not_active IP Right Cessation
- 2003-07-30 TW TW092120859A patent/TW594178B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1477431A (zh) | 2004-02-25 |
| KR100559273B1 (ko) | 2006-03-15 |
| US20050190315A1 (en) | 2005-09-01 |
| TW200407602A (en) | 2004-05-16 |
| CN1248035C (zh) | 2006-03-29 |
| US7110068B2 (en) | 2006-09-19 |
| JP2004061891A (ja) | 2004-02-26 |
| KR20040011377A (ko) | 2004-02-05 |
| TW594178B (en) | 2004-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5331447A (en) | TFT active matrix liquid crystal display devices with plural TFTs in parallel per pixel | |
| JP4029663B2 (ja) | 半透過反射型液晶装置、およびそれを用いた電子機器 | |
| US5459595A (en) | Active matrix liquid crystal display | |
| US7304708B2 (en) | Liquid crystal display device and image display device | |
| US7557886B2 (en) | Liquid crystal display device and method of fabricating the same | |
| JP5013554B2 (ja) | 液晶表示装置 | |
| US20060028591A1 (en) | Liquid crystal display | |
| US6762815B2 (en) | In-plane switching LCD with a redundancy structure for an opened common electrode and a high storage capacitance | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| JP2693513B2 (ja) | アクティブマトリクス型液晶表示素子 | |
| JP4051237B2 (ja) | 液晶表示装置 | |
| JP3956562B2 (ja) | 電気光学装置 | |
| US7567324B2 (en) | Liquid crystal display device and fabrication method thereof | |
| JP5207422B2 (ja) | 液晶表示装置 | |
| JP4198485B2 (ja) | 表示装置用電極基板 | |
| JP2741769B2 (ja) | 液晶表示装置 | |
| JP4534411B2 (ja) | 半透過反射型液晶装置、およびそれを用いた電子機器 | |
| JP3157186B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20100008691A (ko) | 액정표시장치 | |
| JP3332038B2 (ja) | 液晶表示装置 | |
| KR19990012987A (ko) | 횡전계방식 액정표시장치 | |
| JP2845487B2 (ja) | アクティブマトリックス型液晶表示素子 | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2660532B2 (ja) | 液晶表示装置 | |
| US11347122B2 (en) | Display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050209 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060510 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4051237 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |