JP4992394B2

JP4992394B2 - プリント配線板

Info

Publication number: JP4992394B2
Application number: JP2006312951A
Authority: JP
Inventors: 孝司吉永; 堅治片岡; 道仁大月
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2006-11-20
Filing date: 2006-11-20
Publication date: 2012-08-08
Anticipated expiration: 2026-11-20
Also published as: JP2008130747A

Description

本発明は、グランド層、絶縁層、電源層が積層されてなるプリント配線板に関し、特に、アナログ回路とディジタル回路が混載されるプリント配線板に関する。

プリント配線板にディジタル回路とアナログ回路を実装する場合には、ディジタル回路とアナログ回路との干渉を考慮する必要がある。このようなディジタル回路とアナログ回路との干渉問題は、回路設計者の設計の自由度を狭めることが多く、この干渉を防止するために、各回路の配置を工夫し、互いの電磁的な離隔を確保するなどの工夫が必要であった（例えば特許文献１参照）。

また一方では、電源ノイズの空間へのノイズ放出を抑える構成として、プリント配線板の中央部と周辺部とで、絶縁層の誘電率を高めたり（特許文献２参照）、低めたり（特許文献３参照）する技術が開示されている。しかしながら、これらの技術では、その効果を得るために、必ず周囲を取り囲んで、異なる絶縁層を配置しなければならず、部品の搭載位置などにも制限を及ぼしていた。
特開平３−２１４４８６号公報特開２００５−１２９６１８号公報特開平９−００７７３３１号公報

しかしながら、例えば特許文献１による方法では、新たに専用の金属ケースを設ける必要があり、実装設計に大きな制限を与えるものとなっていた。

また、ディジタル回路とアナログ回路との干渉を防止するために、金属ケースのように周囲を覆う構造ではないが、一部に電磁シールドを施す目的で金属などの導電性材料からなるシールド部材、例えばついたて、カバー等を追加したり、ディジタル回路とアナログ回路の各グランドを分離して設けるなどの構成は、文献を挙げるまでもなく、広く使われている技術である。

いうまでもなく、上述のようなシールド部材の追加はプリント配線板の実装設計に多くの制限を与え、グランドの分離は、電子機器内部のグランド配線系統を複雑にするなど、やはり、設計の自由度を狭めるものであった。

また、特許文献２や特許文献３は他の目的で考案された技術であり、本発明が掲げる問題解決のためには、異なる絶縁体の実装位置の制約などが絡み、効果的に利用できるものではなかった。

お互いの電磁的な干渉を避けたい回路、例えばアナログ回路とディジタル回路とを同一のプリント配線板上に混載する場合には、電磁シールドの配置、グランドの分離などの技術が用いられていた。しかしながら、これらはプリント配線板の実装設計に制限を与えたり、設計を困難にしたりするものであった。

そこで、本発明は、簡素な構造で、任意の電源層の電源から他の電源層の電源に伝わる電磁ノイズを低減し、プリント配線板の設計の自由度を向上することができるプリント配線板を提供することを目的とする。

上述した目的を達成するため、本発明に係るプリント配線板は、直流的に独立した複数の電源層と、これら電源層に対向して配置されたグランド層と、電源層とグランド層との間に各電源層にそれぞれ対応して設けられた複数の絶縁層とを備える。そして、複数の絶縁層のうち、他の電源層からの電磁干渉を低く抑えたい任意の電源層に対応する絶縁層の誘電率が、他の電源層に対応する絶縁層よりも大きい。

以上のように構成されたプリント配線板によれば、複数の電源層のうち、他の電源層からの電磁干渉を低く抑えたい任意の電源層に対応する絶縁層の誘電率を、他の電源層に対応する絶縁層の誘電率に比べて大きくすることで、任意の電源層に発生している電磁ノイズが、他の電源層の電源に伝わるのが抑えられる。

また、本発明に係るプリント配線板が備える複数の絶縁層は、任意の前記電源層に対応する絶縁層の誘電率が最も大きくされ、この絶縁層から順に誘電率が小さくされてもよい。

また、本発明に係るプリント配線板が備える複数の絶縁層は、任意の電源層に対応する絶縁層のみが、他の前記絶縁層よりも誘電率が大きくされてもよい。

また、本発明に係るプリント配線板が備える複数の電源層は、ディジタル回路用の電源層と、アナログ回路用の電源層とを有する構成において、良好な効果が得られる。

本発明によれば、直流的に独立した複数の電源層を備える構成において、任意の電源層に対応する絶縁層の誘電率を、他の電源層に対応する絶縁層の誘電率に比べて大きくすることで、任意の電源層に発生している電磁ノイズが、他の電源層の電源に伝わるのを抑えることができる。すなわち、本発明によれば、簡素な構造で、任意の電源層の電源から他の電源層の電源に伝わる電磁ノイズを低減することを可能にし、プリント配線板の設計の自由度を確保することができる。

以下、本発明の具体的な実施形態について、図面を参照して説明する。

図１（ａ），（ｂ）に、本実施形態のプリント配線板の層構成を説明するための模式図を示す。図２に、本実施形態のプリント配線板の平面図を示す。図２では、本発明の要部である絶縁層と電源層の構成を示し、グランド層の図示を省略している。

図１（ａ）および図１（ｂ）に示すように、第１の実施形態のプリント配線板は、電源（不図示）を有する電源層６と、電源層６に対向して配置されて電源を接地するためのグランド層（接地層）７と、これら電源層６とグランド層７との間に配置される絶縁層８とを備え、いわゆる多層プリント基板として構成されている。

また、このプリント配線板には、ディジタル回路１１およびアナログ回路１２が実装されており、電源層６が、直流的に互いに独立した電源を有するディジタル回路用の電源層６ａと、アナログ回路用の電源層６ｂとに分割されている。

ディジタル回路用の電源層６ａおよびアナログ回路用の電源層６ｂは矩形状にそれぞれ形成されており、主面の四隅のコーナ部に、後述する電源デカップリングコンデンサがそれぞれ配置されている。また、各電源層６ａ，６ｂ上には、図示しないが、各電源に電気的に接続された信号配線層が設けられている。

絶縁層８は、図２に示すように、各電源層６ａ，６ｂにそれぞれ対応する位置に、ディジタル回路用の絶縁層８ａと、アナログ回路用の絶縁層８ｂとに分割されて配置されている。

そして、本実施形態のプリント配線板では、ディジタル回路用の絶縁層８ａの誘電率が、アナログ回路用の絶縁層８ｂの誘電率よりも小さく形成されている。具体的には、絶縁層８ａ，８ｂからなる絶縁層は、異なる誘電率を有するそれぞれ単一の絶縁体が、プリント配線板上で、複数種が組み合わされた構成からなる。

以上のように構成された実施形態のプリント配線板について、ディジタル回路１１によるノイズがアナログ回路１２に及ぼす影響が抑制される作用について説明する。

（作用）
電磁波の波長λに対して、伝搬距離ｒが大きくなる条件、つまり遠方界においては、電界強度Ｅは、次式で表される。

ここに、Ｈは磁界強度、μは透磁率、εは誘電率、μ_Sは比透磁率、ε_Sは比誘電率とする。

ここで、ディジタル回路の電源層とグランド層との間の絶縁体における比誘電率をε_Dとし、アナログ回路の電源層とグランド層との間の絶縁体における比誘電率をε_Aとするとき、双方の絶縁体の比透磁率を１とした場合に、ディジタル回路における電源層とグランド層との間の電界強度をＥ_D、磁界強度をＨ_A、アナログ回路における電源層とグランド層との間の電界強度をＥ_A、磁界強度をＨ_Aとすると、それぞれの電源層とグランド層との間における電界強度は（式１）より、次式で表される。

（式１）および（式２）より、比誘電率ε_Dとε_Aを変えることで、電界強度と磁界強度の比、つまりは空間インピーダンスが変化することがわかる。また、本発明の特徴である、比誘電率ε_D、ε_Aの関係をε_D＜ε_Aに規定することで、ディジタル回路における電源層とグランド層との間の空間インピーダンスがアナログ回路におけるその空間インピーダンスよりも高くなることがわかる。

また、誘電率を変えることによる影響は、電界強度に大きく現れるので、上式を比較すると、電界強度Ｅ_D、Ｅ_Aの関係はＥ_D＞Ｅ_Aと表すことができる。

ここで、次式の（式４）により、電界強度Ｅと電圧Ｖの関係が示されるが、電源層とグランド層との間の距離ｄに変化がなければ、電源層とグランド層との間の電圧Ｖは、上述のディジタル回路の電源電圧に比べてアナログ回路の電源電圧が低くなることが導かれる。

一方で、電磁波の波長λに対して、伝搬距離ｒが十分に小さい距離である、つまりは低周波を対象として、この極限状態として考えられる直流の場合には、（式１）が成り立たず、誘電率εを変えたとしても、その両端の電圧には影響を及ぼさない。

これは丁度、コンデンサの両端に電圧をかけた場合に、直流では電圧の低減は起こらず、高周波では電圧の低減が発生することからも容易に理解できる。

したがって、２つの異なる電源層を、それぞれ異なる誘電率の材料からなる絶縁層を介してグランド層に対向して配置する構造とすることによって、それぞれの電源層とグランド層との間に挟まれた絶縁体の中にある空間インピーダンスには違いが生じる。

結果として、電界強度に違いが生じることで、電源層とグランド層との間の高周波電圧には違いが生じるものの、直流電圧には影響を及ぼさずに、作用としては、所望の直流電源を供給しながら、高周波ノイズの伝搬を制御することが可能となる。

上述したように、本実施形態のプリント配線板によれば、ディジタル回路１１における絶縁層８ａの誘電率を、アナログ回路１２における絶縁層８ｂの誘電率に比べて小さくすることで、ディジタル回路１１の電源に発生している電磁ノイズが、アナログ回路１２の電源に伝わるのを抑えることができる。すなわち、本実施形態によれば、ディジタル回路１１の電源からアナログ回路１２の電源に伝わる電磁ノイズを低減することができる。

したがって、本実施形態によれば、ディジタル回路１１がアナログ回路１２に干渉するのを抑えるために特別に配慮することなく設計することが可能になり、プリント配線板の設計の自由度を確保することができる。

（他の実施形態）
他の実施形態において、上述した実施形態と同一部材には同一符号を付して説明を省略する。図３に、図２と同様の方向から他の実施形態を示す。

図３に示すように、本実施形態のプリント配線板では、アナログ回路１２がプリント配線板の主面上の角部に偏って配置されている点が、上述の実施形態と異なっている。

そして、本実施形態のプリント配線板も、上述の実施形態と同様に、ディジタル回路用の絶縁層８ａの誘電率が、アナログ回路用の絶縁層８ｂの誘電率よりも小さくされている。具体的には、絶縁層は、異なる誘電率を有するそれぞれ単一の絶縁体が、プリント配線板上で、複数種が組み合わされてなる。

なお、本実施形態と同様に、アナログ回路用の電源層と、ディジタル回路用の電源層とが分離して配置される構成であれば、図２および図３に示した形態にかかわらず、他の配置が採られてもよく、それぞれの電源層に対応する各絶縁層が、電磁ノイズを分離したい領域毎に分割されていればよい。

また、図１、図２、図３に示したアナログ回路用の電源層６ｂが、アナログ回路の代わりに、ディジタル回路用の電源層６ａでの供給電圧と異なる供給電圧を持ったディジタル回路用の電源層であってもよく、特に一方のディジタル回路が比較的に高電圧であり、他方のディジタル回路が比較的に低電圧である場合（他方の回路が一方の回路よりも電磁ノイズの影響を受けやすいとき）には、絶縁層８ａの誘電率を絶縁層８ｂの誘電率よりも小さくし、図中の電源層６ａを高電圧用の電源層、電源層６ｂを低電圧用の電源層としても、電磁ノイズの干渉を低減するという効果が得られる。

なお、上述した実施形態のプリント配線板では、２つの電源層を備える構成に適用されたが、直流的に独立した更に他の電源層を備える構成に適用されてもよいことは勿論である。このような構成の場合、特に他の電源回路からの電磁干渉を低く抑えたい任意の電源層に対応する絶縁層の誘電率が最も大きく設定され、残りの電源層に対応する絶縁層の誘電率が小さく設定される。また、このとき、残りの複数の電源層も同様に、絶縁層の誘電率が順に小さくなるように異ならして設定されてもよい。

同様に、実施形態のプリント配線基板は、電源層の近傍に信号配線が設けられた構成の場合、この信号配線からの電磁干渉を低減したい任意の電源層に対応する絶縁層の誘電率が最も大きく設定され、残りの電源層に対応する絶縁層の誘電率が小さく設定される。また、このとき、残りの複数の電源層も同様に、絶縁層の誘電率が順に小さくなるように異ならして設定されてもよい。

また、上述した実施形態では、ディジタル回路とアナログ回路とに電源層が分割された構成が採られたが、基本周波数が異なる複数のアナログ回路のそれぞれに対応して設けられた電源層毎に分割された構成や、動作電圧が異なるディジタル回路のそれぞれに対応して設けられた電源層毎に分割される構成が用いられてもよい。

続いて、更に具体的な実施例として、第１の実施例におけるノイズを低減する効果について、電界強度レベルの計算結果を参照して説明する。

図４は、ディジタル回路で発生したノイズがアナログ回路にどのような影響を与えるかについて、実施例と従来例を比較して説明するための図である。図４（ａ）に従来例における電界強度レベルの平面分布の結果を示し、図４（ｂ）に実施例における電界強度レベルの平面分布の結果を示している。図４（ａ），図４（ｂ）には、電界強度レベルの平面分布を等高線で示しており、電界レベルが高くなるほど濃度が薄い色（白色）で示し、電界レベルが低くなるほど濃度が濃い色（黒色）で示している。図４（ｃ），図４（ｄ）に、実施例のプリント配線板の計算モデルを示している。なお、図４（a），図４（ｂ）に示す電界強度レベルの平面分布は、図４（ｃ），図４（ｄ）に示す配置条件で、代表例として９００ＭＨｚの周波数で給電した場合に電磁界シミュレーションで計算した結果である。

図４（ｃ），図４（ｄ）に示すように、プリント配線板には、ディジタル回路用の電源層６ａおよびアナログ回路用の電源層６ｂと、グランド層７との間に絶縁層６ａ、６ｂがそれぞれ配置されている。

また、プリント配線板は、各電源層６ａ、６ａとグランド層７との間には、一般的に用いられる電源デカップリングコンデンサ１５が４隅にそれぞれ配置されている。また、ノイズ源１６が、ディジタル回路１１における電源層６ａとグランド層７との間に配置し、このノイズがアナログ回路１２における電源層６ｂとグランド層７との間に伝搬する状態を、電源層６ａ、６ｂとグランド層７との中間地点での電界強度として電磁界シミュレーションによる計算を行った。

従来例の構成では、図４（ａ）に示すように、ディジタル回路における絶縁層の比誘電率ε_Dを「４」に設定し、アナログ回路における絶縁層の比誘電率ε_Aも「４」に設定している。つまり、従来例として、ディジタル回路およびアナログ回路の各絶縁層に同一材料をそれぞれ用いた構成における結果を示している。

一方、本実施例による電界強度分布は、図４（ｂ）に示すように、ディジタル回路における絶縁層８ａの比誘電率ε_Dを「４」に設定し、アナログ回路の絶縁層８ｂにおける比誘電率ε_Aを「１０」に設定している。すなわち、本実施例では、本発明の特徴であるε_D＜ε_Aの関係を満たしている。

図４（ａ）、（ｂ）に示す結果の比較から明らかなように、図４（ａ）、（ｂ）中の右側の白線囲み部分に示したアナログ回路１２における電源層６ｂとグランド層７との間の電界強度が低減され、（式４）を参照して説明したように、結果として、電源ノイズの電圧を低減することができた。

次に、第２の実施例として、プリント配線板に近接して配置された配線にノイズ源が接続されている構成について、ノイズを低減する効果について説明する。

図５は、図４と同様であるが、電源層に近接して配置された配線に流れる電流をノイズと見なし、その影響の度合いを、実施例と従来例とで比較して説明するための図である。図５（ａ）に従来例における電界強度レベルの平面分布の結果を示し、図５（ｂ）に実施例における電界強度レベルの平面分布の結果を示している。図５（ｃ），図５（ｄ）に、実施例のプリント配線板の計算モデルを示している。なお、図５（a），図５（ｂ）に示す電界強度レベルの平面分布は、図５（ｃ），図５（ｄ）に示す配置条件で、代表例として９００ＭＨｚの周波数で給電した場合に電磁界シミュレーションで計算した結果である。

図５（ｃ），図５（ｄ）に示すように、プリント配線板の電源層には、ノイズ源１６が接続されている配線１７が近接して配置されている。

従来例では、図５（ａ）に示すように、ディジタル回路における電源層とグランド層との間に生じる電界強度と、アナログ回路における電源層とグランド層との間に生じる電界強度とに差はない。

一方、本実施例は、図５（ｂ）に示すように、アナログ回路１２における電源層６ｂとグランド層７との間の電界強度が明らかに低減されており、図５（ａ）に示した従来例と比べて明らかに改善している。また、ディジタル回路１１における電源層６ａとグランド層７との間の電界強度のレベルも若干ではあるが、低減された。このように、本実施例によれば、微弱な信号を扱っているアナログ回路１２への電源ノイズの結合を抑制することができた。

上述したように、プリント配線板に近接して配置された配線１７からノイズが結合すると考えられる場合に、本実施例の構成を採ることで、配線１７による電源ノイズの結合が抑えられ、配線１７によるアナログ回路１２への影響を低減し、従来例と比較して、改善が図られた。

これは特に、微弱な信号を扱うアナログ回路において、配線１７等の外部からのノイズの侵入を抑え、アナログ回路の安定動作、つまりはＳ／Ｎ比（信号対雑音比）を高く保つことを目的とした場合に効果的である。

なお、上述した実施形態の多層構造のプリント配線板では、電源層６ａ，６ｂとグランド層７、絶縁層８ａ，８ｂを備える構成として説明したが、実際には更に信号配線層を備えて構成される４層からなるプリント配線板を想定しており、このような構成でも同様の効果が得られる。

ただし、電源層とグランド層との関係についてのこれまでの説明は、更に他の層を有する多層プリント配線板にも適用でき、また、電源層と信号配線層が１つの層に混在する２層基板（両面基板）にも適用できることは、勿論である。

なお、本発明に係るプリント配線板は、例えば、微弱信号を扱うアナログ回路と、一般のディジタル回路とが混載される構成に適用されるが、ディジタル回路、アナログ回路に限らず、高電圧回路と低電圧回路が混載されるプリント配線板での利用にも適している。また、本発明に係るプリント配線板は、例えば無線、有線の通信機器などの、信号対雑音比（Ｓ／Ｎ比）の改善が性能に影響を及ぼす電子機器に用いられて好適である。

本実施形態のプリント配線板の層構成を説明するために示す模式図である。本実施形態のプリント配線板における各電源層と各絶縁層の対応を示す模式図である。他の実施形態のプリント配線板における各電源層と各絶縁層の構成を示す模式図である。ディジタル回路がアナログ回路に干渉して生じるノイズを低減する効果を説明するための図である。電源層に近接する位置に配置された配線による影響を低減する効果を説明するための図である。

符号の説明

６ａディジタル回路の電源層
６ｂアナログ回路用の電源層
７グランド層
８ａディジタル回路の絶縁層
８ｂアナログ回路用の絶縁層
１１ディジタル回路
１２アナログ回路
１５電源デカップリングコンデンサ
１６ノイズ源
１７配線

Claims

直流的に独立した複数の電源層と、前記電源層に対向して配置されたグランド層と、前記電源層と前記グランド層との間に前記各電源層にそれぞれ対応して設けられた複数の絶縁層とを備え、
複数の前記絶縁層のうち、他の電源層からの電磁干渉を低く抑えたい任意の電源層に対応する絶縁層の誘電率が、前記他の電源層に対応する絶縁層よりも大きいことを特徴とするプリント配線板。
複数の前記絶縁層は、前記任意の電源層に対応する前記絶縁層から順に誘電率が小さくされている請求項１に記載のプリント配線板。
複数の前記絶縁層は、前記任意の電源層に対応する前記絶縁層のみが、他の前記絶縁層よりも誘電率が大きくされている請求項１に記載のプリント配線板。
複数の前記電源層は、ディジタル回路用の電源層と、アナログ回路用の電源層とを有する請求項１ないし３のいずれか１項に記載のプリント配線板。