JP4671333B2 - 多層プリント回路基板と電子機器 - Google Patents

Description

本発明は、電子機器に用いられる多層プリント回路基板に係わり、特に、放射ノイズを低減した高品質な多層プリント回路基板とそれを用いた電子機器に関するものである。

近年の電子機器の小型化に伴い、電子機器に搭載されるプリント回路基板に形成される回路が高密度化し、その動作が高速化している。その結果、プリント回路基板から放出される電磁波が、周囲の電子機器の動作に悪影響を及ぼす電磁波妨害（ＥＭＩ）が問題となっている。

例えば、特許文献１に記載のように、ＩＣやＬＳＩなどの集積回路素子が搭載されたプリント回路基板を有する電子機器では、搭載されている集積回路素子の高速スイッチング動作に伴ってながれる高周波電流が、電磁ノイズを発生することは良く知られている。

プリント基板が発生する電磁ノイズは、その低減のため適切な処置を行わないと、そのプリント基板を含む電子機器自身に、あるいは、他の電子機器における誤動作の原因となり得る。

このような電磁ノイズの中で、特に大きく比重を占めるのは、コモンモードノイズだと言われる、回路の寄生容量や寄生相互インダクタンスによって流れる電流や電源供給線に流れ込む高周波電流による放射である。

これらの電磁ノイズに対しては、その発生機構が複雑なため、その発生源に近い場所での有効な対策方法がなかった。そのため、従来は、この種の電磁ノイズに対し、電子機器全体を金属個体で覆って電磁遮断を行う対策がとられている。

また、高周波電源電流による放射とグランド層と電源層のプレーン共振によるノイズ発生を防ぐために、その発生源であるＬＳＩなどの回路素子の近傍にデカップリングコンデンサを配置することがよく行われている。

これは、プリント基板に搭載されたＩＣ／ＬＳＩのスイッチング動作に伴って電源層に流れる高周波電流を、そのＩＣ／ＬＳＩ近傍でデカップリングコンデンサを介してグランド層にバイパスさせるとともに、ＩＣ／ＬＳＩのスイッチング動作に伴うＩＣ／ＬＳＩの電源端子部の電圧変動を抑制するためのものである。

さらに、グランド層と電源層、および、搭載される集積回路素子から形成されるＬＣ回路の共振周波数で発生する放射ノイズが問題となっている。

特開２００１−２４３３４号公報

解決しようとする問題点は、従来の技術では、グランド層と電源層、および、搭載される集積回路素子から形成されるＬＣ回路の共振周波数で発生する放射ノイズに対しては有効に対応できない点である。

本発明の目的は、これら従来技術の課題を解決し、多層プリント回路基板の品質を向上させることである。

上記目的を達成するため、本発明の多層プリント回路基板は、（１）複数の回路素子を搭載し、グランド層と信号層と回路素子に電源電圧を供給するための電源層とがそれぞれ絶縁材を介して積層された多層プリント回路基板であって、電源層とグランド層とが互いに対向する領域を、回路素子の最高動作周波数の１／４波長以下の長さを一辺とする同一面積の正方形で均等に分割した均等分割領域として形成し、すべての各均等分割領域は、高周波インピーダンスを高めるように且つループを作らないようにパターニングされ、隣接した均等分割領域と接続されることを特徴とする。また（２）均等分割領域と隣接した均等分割領域とを、ローパスフィルタの電子回路部品で接続する構成とすることを特徴とする。

本発明によれば、電源およびグランド層を均等分割することにより、集積回路素子の高速スイッチング動作に伴って流れる高周波電源電流の他の領域への流れ込みを抑え、かつグランド層と電源層および搭載される集積回路素子から形成されるＬＣ回路の共振周波数をＥＭＩ規制の対象周波数以上にシフトさせることにより、多層プリント回路基板から発生する放射ノイズを低減することができる。また、回路素子の最高動作周波数の１／４波長以下の長さを一辺とする正方形で分割することにより、集積回路素子の高速スイッチング動作に伴って流れる高周波電源電流により発生する放射ノイズが、共振により増幅されることを防ぐことができ、多層プリント回路基板から発生する放射ノイズを低減することができる。

以下、図を用いて本発明を実施するための最良の形態例を説明する。図１は、本発明に係わる多層プリント回路基板の断面構成例を示す側断面図であり、図２は、本発明に係わる多層プリント回路基板における均等分割領域の第１の接続構成例を示す上面図、図３は、本発明に係わる多層プリント回路基板における均等分割領域の第２の接続構成例を示す上面図である。

図１に示すように、本例の多層プリント回路基板は、グランド層と信号層および回路素子に電源電圧を供給するための電源層とがそれぞれ絶縁材を介して積層された構成となっている。

このような構成からなる多層プリント回路基板においては、ＩＣやＬＳＩなどの集積回路素子が搭載され、これらの集積回路素子は、電磁放射ノイズの発生源となる。本例では、図２および図３に示す構成とすることで、このような多層プリント回路基板に搭載された集積回路素子から流出する放射ノイズを、電源層で抑制するものである。

電磁ノイズ放射は、一般にノーマルモードとコモンモードに分割され、その放射エネルギーは、ノーマルモード放射の場合は周波数の２乗の関数として表され、コモンモードノード放射の場合には周波数に比例する。いずれの場合であっても、周波数が高いほど放射レベルが大きくなる。

本例の多層プリント回路基板では、電源層およびグランド層（以下、電源層とグランド層を合わせてプレーンと言う）を分割し、分割した各領域を、高周波ノイズが流出しないように接続することで、ノイズの原因となる高周波電源電流を封じ込める。

このようにプレーンに流入する放射ノイズレベルを抑えることで、ＩＣや、ＬＳＩから発生する周波数電源電流の基板外部への流出を阻止することができる。

例えば、図２に示す多層プリント回路基板８においては、プレーン４（電源層とグランド層）は、互いに対向する領域を、同一形状かつ同一面積で均等に分割した均等分割領域で形成され、本図２ではプレーン４は9個の同じ面積に分割されている。

そして、これら分割された各プレーン４は、同一電源電圧であるので相互に接続されている必要がある。本例では、隣接する領域とは１箇所でのみ接続している。このように１箇所でのみ接続するのは、ノイズを発生させる要因であるループを作らないようにするためであり、高周波ノイズをその１箇所の接続個所でカットするようにしている。

図２では、このような接続に、電源配線パターン１を用いている。特に、この電源配線パターン１は、高周波インピーダンスが高いようにパターンニングされている。そのため、一方の領域（プレーン４）に発生した高周波ノイズは、他の接続されている領域（プレーン４）に流れることは無い。

また、図３に示す多層プリント回路基板８ａにおいては、プレーン４間を、ＶＩＡ２を介して、電子回路部品のローパスフィルタ３を用いて接続している。このローパスフィルタ３は、高周波ノイズを通さないので、一方の領域に発生した高周波ノイズは、他の接続されている領域に流れることは無い。

さらに、図２および図３に示す多層プリント回路基板においては、分割するプレーン４の領域の大きさを、搭載しているＩＣやＬＳＩなどの集積回路素子の最高動作周波数の１／４波長分より短い長さを１辺とする正方形としている。

このように、分割するプレーン４の領域の大きさを、搭載しているＩＣやＬＳＩなどの集積回路素子最高動作周波数の１／４波長分より短い長さを１辺とする正方形に分割することにより、各領域に流入する高周波電流の共振によるノイズレベルの増幅が発生しないようにすることができ、領域ごとにノイズレベルを抑えることができる。

以上、図１〜図３を用いて説明したように、本例の多層プリント回路基板８，８ａは、複数の回路素子を搭載し、グランド層と信号層と回路素子に電源電圧を供給するための電源層とがそれぞれ絶縁材を介して積層された構成であり、さらに、電源層とグランド層とが互いに対向する領域（プレーン４）を、同一形状かつ同一面積で均等に分割した均等分割領域で形成し、各均等分割領域を、他の均等分割領域と一箇所でのみ接続する構成とすることを特徴とする。そして、均等分割領域間を、高周波インピーダンスを高めるようにパターニングされた電源配線パターン１で接続する構成、あるいは、ローパスフィルタ３で接続する構成とする。さらに、均等分割領域（プレーン４）を、回路素子の最高動作周波数の１／４波長以下の長さを一辺とする正方形で分割して形成する構成とする。

このように、電源およびグランド層を均等分割（プレーン４）し、各プレーン４の高周波インピーダンスを高めるようにパターニングされた電源配線パターン１、もしくは、ローパスフィルタ３で接続する構成とすることにより、集積回路素子の高速スイッチング動作に伴って流れる高周波電源電流の他の領域への流れ込みを抑え、かつグランド層と電源層および搭載される集積回路素子から形成されるＬＣ回路の共振周波数をＥＭＩ規制の対象周波数以上にシフトさせることができ、多層プリント回路基板から発生する放射ノイズを低減することができる。

さらに、回路素子の最高動作周波数の１／４波長以下の長さを一辺とする正方形で分割することにより、集積回路素子の高速スイッチング動作に伴って流れる高周波電源電流により発生する放射ノイズが、共振により増幅されることを防ぐことができ、多層プリント回路基板から発生する放射ノイズを低減することができる。

また、このような多層プリント回路基板を用いることで、電子機器の性能の向上を図ることができる。

尚、本発明は、図１〜図３を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。

本発明に係わる多層プリント回路基板の断面構成例を示す側断面図である。 本発明に係わる多層プリント回路基板における均等分割領域の第１の接続構成例を示す上面図である。 本発明に係わる多層プリント回路基板における均等分割領域の第２の接続構成例を示す上面図である。

符号の説明

１：電源配線パターン、２：ＶＩＡ、３：ローパスフィルタ、４：プレーン（正方形に均等分割）、８，８ａ：多層プリント配線基板。

Claims (3)

1. 複数の回路素子を搭載し、グランド層と信号層と前記回路素子に電源電圧を供給するための電源層とがそれぞれ絶縁材を介して積層された多層プリント回路基板であって、
   前記電源層と前記グランド層とが互いに対向する領域を、前記回路素子の最高動作周波数の１／４波長以下の長さを一辺とする同一面積の正方形で均等に分割した均等分割領域として形成し、
   すべての各均等分割領域は、高周波インピーダンスを高めるように且つループを作らないようにパターニングされ、隣接した均等分割領域と接続されることを特徴とする多層プリント回路基板。
2. 請求項１に記載の多層プリント回路基板であって、
   前記均等分割領域と隣接した均等分割領域とを、ローパスフィルタの電子回路部品で接続することを特徴とする多層プリント回路基板。
3. 請求項１もしくは請求項２のいずれかに記載の多層プリント回路基板を用いたことを特徴とする電子機器。

Images