JP4040312B2 - 固体撮像素子及び撮像装置 - Google Patents
固体撮像素子及び撮像装置 Download PDFInfo
- Publication number
- JP4040312B2 JP4040312B2 JP2002018521A JP2002018521A JP4040312B2 JP 4040312 B2 JP4040312 B2 JP 4040312B2 JP 2002018521 A JP2002018521 A JP 2002018521A JP 2002018521 A JP2002018521 A JP 2002018521A JP 4040312 B2 JP4040312 B2 JP 4040312B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- solid
- photoelectric conversion
- signal
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Focusing (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、被写体からの光信号を受光する固体撮像素子及びそれを用いた撮像装置に関するものである。
【０００２】
【従来の技術】
半導体基板上に複数のフォトダイオ−ドを配置した光電変換領域やフォトダイオ−ドからの信号を読み出す読み出し回路を形成した固体撮像素子（例えば、測定用のＡＦセンサ）は、周囲温度の影響によって、特性が変化する。
【０００３】
そのため、固体撮像素子内に、固体撮像素子の温度を測定する温度測定回路を有している。
【０００４】
また、例えば測光用のＡＥセンサと測距用のＡＦセンサ等の異なる用途のセンサを同一の半導体基板上に形成した固体撮像素子がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、固体撮像素子内に光電変換領域や読み出し回路の他に温度測定回路まで配置すると回路規模が増大する課題や、回路が多くなり配線が増えることによるノイズ等の課題が生じる。
【０００６】
また、同じような課題が異なる用途の複数のセンサを同一の半導体基板上に形成した固体撮像素子にも当てはまる。
【０００７】
【課題を解決するための手段】
上記の課題を解決するために、一手段として、各々が複数の光電変換部を有し、異なる用途に用いられる複数の光電変換領域と、前記光電変換領域が形成されている半導体基板の温度情報を得る温度回路と、前記光電変換領域を駆動するための駆動回路とを有する固体撮像素子であって、前記固体撮像素子外部へ信号を出力する第１の端子を有し、前記複数の光電変換領域からの信号と、前記温度回路からの信号は、共通の前記第１の端子から出力されるとともに、前記駆動回路は、前記複数の光電変換領域からの信号を出力するための複数の走査回路に共通の走査回路用制御パルスを印加することを特徴とする固体撮像素子を提供する。
【００１０】
また、上記の固体撮像素子と、前記固体撮像素子からの信号を処理する信号処理回路とを有することを特徴とする撮像装置を提供する。
また、複数の光電変換部を有する測光用の光電変換領域と、複数の光電変換部を有する測距用の光電変換領域と、前記測光用及び測距用の光電変換領域が形成されている半導体基板の温度情報を得る温度回路と、前記光電変換領域を駆動するための駆動回路とを有するＡＥ及びＡＦ一体型のセンサであって、前記固体撮像素子外部へ信号を出力する第１の端子を有し、前記複数の光電変換領域からの信号と、前記温度回路からの信号は、共通の前記第１の端子から出力されるとともに、前記駆動回路は、前記複数の光電変換領域からの信号を出力するための複数の走査回路に共通の走査回路用制御パルスを印加することを特徴とするＡＥ及びＡＦ一体型のセンサを提供する。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００１２】
（実施の形態１）
図１は、実施の形態１を説明するための図である。
【００１３】
同図において、１００はＳｉ半導体基板上に複数の回路部を形成した固体撮像素子（ＣＭＯＳプロセスによって形成したＣＭＯＳセンサ）、１０１は位相差検出型の測距を行うための複数の光電変換部を含む光電変換領域を有するＡＦ回路ブロック、１０２は測光を行うための複数の光電変換部を含む光電変換領域を有するＡＥ回路ブロック、１０３は固体撮像素子の温度を監視するための温度計回路ブロック、１０４は出力信号を選択するためのマルチプレクサ（ＭＰＸ）、１０５は蓄積時間を制御するためのＡＧＣ回路、１０６は各回路ブロックの基準電位を発生するための電源回路である。
【００１４】
１０７は外部マイコンとの通信回路（Ｉ／Ｏ）と光電変換領域を駆動するための駆動回路であるタイミング発生器（Ｔ／Ｇ）で構成されるロジック回路である。ここで、ロジック回路からは、シフトパルス（φＨ）を共通にＡＦ回路ブロック１０１とＡＥ回路ブロックに印加するとともに、スタ−トパルスをＡＦ回路ブロックとＡＥ回路ブロックに別々に印加する構成となっている。つまり、シフトパルスは、ＡＦ回路ブロックとＡＥ回路ブロックの両方に同時に印加されるが、スタ−トパルスがＡＦ回路ブロックとＡＥ回路ブロックに個別に印加できるようになっているために、例えば、ＡＦ回路ブロックからの信号を読み出した後に、ＡＥ回路ブロックからの信号を読み出すことが可能となる。
【００１５】
１０８はＡＦ信号を増幅するための信号増幅回路、１０９は外部に設けられたＡＤコンバータ内蔵のマイコンである。
【００１６】
１０１のＡＦ回路ブロックは、３点ＡＦ（３つの位置でオートフォーカス）を行うために、１１０のＡＦ回路ペア３組で構成されている。１１０のＡＦ回路ペアは１１０Ａと１１０Ｂの２つのＡＦリニアセンサ回路で構成され、位相差検出方式によるオートフォーカスを可能としている。１０２のＡＥ回路ブロックは、４分割評価測光（全体測光と３点スポット測光）を行うために、１１０のＡＥ回路４つと、Ｉｓ補償回路、信号増幅回路、シフトレジスタで構成されている。
【００１７】
次に各回路についての詳細な説明を行う。
【００１８】
図２にＡＦ回路ブロックを構成するＡＦリニアセンサ回路（１１０Ａ、１１０Ｂ）の具体的な回路図を示す。同図に示したＣＭＯＳリニア型ＡＦセンサは、本出願人により特開２０００−１８０７０６号、特開２０００−７８４７２号等で提案した回路である。同図において、１は光電変換を行う光電変換部であるＰＮ接合フォトダイオード、２はＰＮフォトダイオードの電位をＶＲＥＳにリセットするリセット用ＭＯＳトランジスタ、３はＰＮフォトダイオードで発生した電荷を増幅するための差動増幅回路、４は差動増幅回路の出力電圧をメモリーするためのＭＯＳ容量、５はメモリスイッチ用ＭＯＳトランジスタ、６は４のメモリーに保持された電荷の増幅読み出しを行うためのソースフォロワ回路である。ここで、６のソースフォロワ回路の出力を３の差動増幅回路にフィードバックかけることにより、出力電圧のオフセットバラツキとゲイン低下を抑えることが可能となる。
【００１９】
７はクランプ容量、８はクランプ電位を入力するためのＭＯＳスイッチであり、６と７でクランプ回路を構成している。９〜１２はスイッチ用ＭＯＳトランジスタ、１３は最小値検出用差動増幅器、１４は最大値検出用差動増幅器であり、それぞれの差動増幅器は電圧フォロワ回路を構成している。１５は最小値出力用ＭＯＳスイッチ、１６は最大値出力用ＭＯＳスイッチ、１７はＯＲゲート、１８、１９は定電流用ＭＯＳトランジスタ、２０は走査回路（シフトレジスタ）である。１４の最小値検出回路には最終段がＮＭＯＳのソースフォロワ回路、１５の最大値検出回路には最終段がＰＭＯＳのソースフォロワ回路が用いられている。２１は画素からのＡＦ信号が出力される共通出力線である。
【００２０】
本回路構成において、最大値検出回路と最小値検出回路の前段にフィードバック型のノイズクランプ回路を設けることにより、フォトダイオードで発生するリセットノイズと、センサアンプ、最大値検出回路、最小値検出回路で発生するＦＰＮの除去が可能となっている。また、最終出力段がソースフォロワ形式である電圧フォロワ回路を画素毎に構成し、最大値出力時には各電圧フォロワの出力段の定電流源をオフにして、定電流源に接続された出力線に共通接続することにより、映像信号の最小値を得ることができる。
【００２１】
また、ＡＦ像信号出力時には、各電圧フォロワの出力段の定電流源をオンにして、２０のシフトレジスタを駆動パルス（φＨ，φＨｓ）で走査させて、各電圧フォロワ回路を出力線に順番に接続することにより、シリアルなＡＦ像信号を得ることができる。この動作により、最大値検出回路とＡＦ像信号出力回路が兼用となるため、チップの小型化が可能となる。
【００２２】
図３にＡＥ回路ブロック１０２を構成する光電流対数圧縮出力型のＡＥ回路の回路図を示す。同図において、１１２はＣＭＯＳ差動増幅器、１１３は光電変換部であるＰＮ接合フォトダイオード、１１４はＰＮ接合ダイオード、１１５はシフトレジスタで制御されるＭＯＳスイッチである。１１３のＰＮ接合フォトダイオード両端の電位は基準電位Ｖｃになるため、両端間の電位はゼロバイアス状態となる。従って、空乏層の広がりが抑えられるため、空乏層からの暗電流の発生が抑えられる。フォトダイオードで発生した光電流が１１４のＰＮ接合ダイオードを流れることにより、電流電圧変換される。
【００２３】
このとき、ダイオードの電流電圧特性により、次式に従う対数変換出力が行われる。
【００２４】
Ｖｏｕｔ＝Ｖｃ＋（ｋＴ／ｑ）ｌｎ（Ｉｐ／Ｉｓ）
ここでｋはボルツマン定数、Ｔは絶対温度、ｑは素電荷量、ＩＰは光電流、ＩＳはダイオードの逆方向飽和電流である。
【００２５】
この式により、ＩＳがばらつくとＡＥ特性もばらつくことが理解できる。従って、ばらつきを抑えるために、１１１のＩＳ補正回路が必要となる。また、上式から解るようにＶＯＵＴはＴに依存するため、正確な測光値を求めるためには、固体撮像素子の温度の正確な測定が必須となる。
【００２６】
図４に１０３の温度計回路の回路図を示す。同図において、１１６はＰＮ接合ダイオード、１１７は定電流源、１１８はＣＭＯＳ差動増幅器である。本実施例における温度計回路はＰＮ接合ダイオードの内蔵電圧の温度特性（約−２ｍＶ／℃）を利用した回路であり、次段のＣＭＯＳ増幅回路により、Ｒ２／Ｒ１倍のゲインを掛けてＭＰＸへ出力する。固体撮像素子の温度を直接測定することで、固体撮像素子の暗電流補正のデータとＡＥ回路の感度の補正データして用いること可能となる。それにより、高精度な測光性能と測距性能の実現が可能となる。
【００２７】
本実施の形態では、ＡＥ回路とＡＦ回路と温度計回路が同一半導体基板上に形成されており、それぞれの回路からの出力信号をマルチプレクス回路で選択することにより、共通の出力端子からそれぞれの信号を固体撮像素子から時系列に出力することを特徴とする。また、ＡＦ回路とＡＥ回路のそれぞれのシフトレジスタ用制御パルス（φＨｓ、φＨ）を兼用させたことも特徴である。制御パルスの兼用により、１０７のロジック回路の縮小化が可能となる。
【００２８】
次に、本実施の形態における固体撮像素子の動作シーケンスを図５の動作フローチャートを用いて説明する。
【００２９】
先ず、固体撮像素子の電源を投入して、各回路ブロック（ＡＦ回路、ＡＥ回路、温度計回路他）をスタンバイ状態とする。
【００３０】
次のリセット期間において、フォトダイオードに蓄積されている電荷のリセットを行う。
【００３１】
リセット終了後、第１回目の温度信号読み出しを行う。この温度信号読み出しと同時にＡＦ用フォトダイオードでの光電荷の蓄積を開始する。また、蓄積開始と同時に、全画素あるいは一部の画素からの最大値信号と最小値信号のモニタによる蓄積時間制御を行う。ＡＧＣ回路において最大値信号と最小値信号の差分演算を行い、その差信号と基準電位（ＶＢＢ）の比較演算によりコンパレータ出力が反転するまで蓄積は続けられる。但し、システムで設定された最大蓄積時間に達した場合には、コンパレータ出力が反転しない状態でも、その時点で蓄積は終了される（超低輝度撮影状態の場合、超低コントラスト被写体の場合等）。
【００３２】
蓄積終了時の差信号のレベルに応じて信号増幅回路のゲインが決定され、ＡＦ回路ブロックからのＡＦ像信号を増幅して外部へ出力する。このように、蓄積時間制御とゲイン制御により、センサのダイナミックレンジを拡大することで幅広い輝度範囲でのオートフォーカスが可能となる。
【００３３】
ＡＦ信号の読み出しが終了した後、ＭＰＸを切り替えて、ＡＥ信号の読み出しを行う。本実施の形態では多分割ＡＥであるため、ＡＥ用のシフトレジスタを駆動させて順次読み出しを行う。
【００３４】
ＡＥ信号の読み出しが終了した後、ＭＰＸを切り替えて、２度目の温度信号の読み出しを行い、その後、電源を切断してセンサ動作を終了させる。
【００３５】
本実施例において、温度計出力をＡＦ信号出力とＡＥ信号出力の前と後で、計２回行う駆動であることを特徴とする。これはＡＥ回路とＡＦ回路が動作する前後で固体撮像素子の温度が異なることでの温度測定誤差を低減させるためである。撮像装置の電源をオンした直後において固体撮像素子の温度は周囲温度と同じであるが、その後、消費電流による発熱により固体撮像素子温度は上昇する。十分時間が経ち、パッケージの放熱と固体撮像素子の発熱の均衡がとれると、固体撮像素子温度は一定になる。
【００３６】
従って、従来のようパッケージの温度から固体撮像素子の温度を推測する方法や、温度測定を一回しか行わない場合には、固体撮像素子の測定温度に誤差が生じる。この測定誤差を低減するためには、本実施の形態に提案したように、固体撮像素子自身の温度を数回測定する手段が有効となる。固体撮像素子の温度による補正を行うためには、最も簡単には２つの温度信号の平均値を用いてＡＥ信号とＡＦ信号の温度補正を行えばよいが、２つの温度信号に重み付けを行うことにより更に正確な温度補正が可能となる。
【００３７】
本実施の形態における回路形式により、温度信号の出力が可能であり、小型かつ高性能な測光と測距の両方の用途を持った固体撮像素子が実現できた。また、本実施の形態における駆動により、正確な固体撮像素子の温度測定が可能となった。
【００３８】
本実施の形態ではＣＭＯＳセンサで説明したが、ＣＭＯＳセンサのみならず、例えばＣＣＤ、ＢＡＳＩＳ、ＳＩＴ、ＣＭＤ、ＡＭＩ等にも当然ながら応用可能である。
【００３９】
（実施の形態２）
図６は、実施の形態２を説明するための動作フローチャートである。
【００４０】
実施の形態１においては１回の動作において温度出力を２回行っていたが、本実施の形態では温度出力を３回行う駆動であることを特徴とする。１回目と２回目の温度信号を用いてＡＦ用補正データとし、２回目と３回目の温度信号を用いてＡＥ用補正データとする。本実施の形態により、更なる正確な温度補正が可能となる。また、本実施の形態においては温度出力を３回行っているが、４回以上読み出しても良い。
【００４１】
ここで、上記以外の点については、実施の形態１と同じである。
【００４２】
本実施の形態の駆動により、上記の実施の形態１以上に正確な固体撮像素子温度出力が行える測光と測距の両方の用途を持った固体撮像素子が実現できた。
【００４３】
（実施の形態３）
図７は、実施の形態３を説明するための固体撮像素子の回路ブロック図である。
【００４４】
本実施の形態において、実施の形態１で施した駆動パルスの兼用以外に、ＡＦ回路用シフトレジスタとＡＥ回路用シフトレジスタを兼用したことを特徴とする。本実施例のように、駆動パルスと駆動回路を兼用することにより、固体撮像素子の縮小がさらに可能となる。
【００４５】
また、本実施の形態の回路において、ＡＥ回路の基準電位と温度計回路の基準電位を兼用することが可能であるため、電源回路の縮小化によるチップサイズの縮小も同時に実現できる。
【００４６】
本実施の形態において、実施の形態１の固体撮像素子よりさらに縮小化された測光と測距の両方の用途を持った固体撮像素子が実現できた。
【００４７】
（実施の形態４）
図８は、実施の形態２を説明するための固体撮像素子の平面レイアウトを示したものである。実施の形態１で説明した図１と同じ構成については、同じ番号を付している。
【００４８】
同図において、１１９はディジタル系の入出力端子群、１２０はアナログ系の入出力端子群である。１１９のディジタル系入出力端子は、ディジタル回路電源用のＤＶＤＤ端子と接地電位用のＤＧＮＤ端子、マスタークロック入力用のＭＣＬＫ端子、マイコンからの通信信号入力用のＣＬＫ１端子とＣＬＫ２端子、マイコンへの通信信号出力用のＭＯＮ端子から成る。
【００４９】
１２０のアナログ系入出力端子は、アナログ回路電源用のＡＶＤＤ端子と接地電位用のＡＧＮＤ端子、アナログ信号（ＡＥ信号、ＡＦ信号、温度信号）出力用のＳＯＵＴ端子、基準電圧モニタ用のＶｃ端子とＶＲＥＳ端子とＶＧＲ端子から成る。
【００５０】
マスタークロックであるＭＣＬＫは数ＭＨｚ以上と高速であるため、立ち上がり時と立下り時のクロックノイズの影響が大きくなる。そのため、本実施の形態において、ディジタル系の端子は固体撮像素子の上側に配置し、アナログ系の端子は固体撮像素子の下側に配置する（つまり、ディジタル系入出力端子を、アナログ系入出力端子が設けられている辺と対向する辺に設ける）ことで、アナログ信号へクロックノイズがのる影響を低減している。
【００５１】
また、本実施の形態では、実施の形態１と同様にＡＥ信号、ＡＦ信号、及び温度信号をＭＰＸを介して共通の出力端子（ＳＯＵＴ）から固体撮像素子外部へ出力しているため、それぞれを別々の出力端子から出力する場合と比較して、いずれかの回路からの信号を読み出すための配線長は、長くしなければならない（本実施の形態では、ＡＦ回路からの信号を読み出す配線は、引き伸ばされている）。
【００５２】
このため、固体撮像素子内の回路からの信号を読み出す配線と、他のディジタル信号を入出力する配線とが交差する可能性があるが、本実施の形態では、ディジタル系の端子は固体撮像素子の上側に配置し、アナログ系の端子は固体撮像素子の下側に配置するようにすることによって、各回路（ＡＥ回路、ＡＦ回路、温度計回路）からの信号を読み出す配線と、ディジタル信号を入出力する配線とは交差することがないようにした。
【００５３】
本実施の形態では、ディジタル系の端子群とアナログ系の端子群とを対向する別々に辺に設けるとともに、ＡＥ回路、ＡＦ回路及び温度計回路からの信号を共通の出力端子より出力するように構成したことにより、ディジタル系信号とアナログ系信号の干渉がなくなるため、ノイズの低減された出力信号を得ることが可能となるとともに、小型化を実現することが可能となった。
【００５４】
本実施の形態では、ＡＥ回路ブロック１０１、ＡＦ回路ブロック１０２、温度計回路１０３とが固体撮像素子内に設けられた構成を説明したが、固体撮像素子内に温度計回路を設けず、ＡＥ回路ブロックとＡＦ回路ブロックを設けた構成であってもよいし、また、上記で説明したようなＡＥ回路ブロックＡＦ回路ブロックを設けず、被写体画像を最終的に得るための被写体像を撮像する撮像回路ブロック（複数の光電変換部を２次元状に配列した構成）と温度計回路とを設ける構成であっても良い。また、上記で説明したような温度計回路ブロックとＡＦ回路ブロックを設けず、ＡＥ回路ブロックと撮像回路ブロックとを設ける構成であっても良い。
【００５５】
（実施の形態５）
実施の形態１〜４で説明した測光回路ブロック、測距回路ブロック、及び温度計回路を有した固体撮像素子を用いた撮像装置について説明する。図９は、実施の形態５を説明するための固体撮像素子をレンズシャッタディジタルコンパクトカメラ（撮像装置）に用いた場合の一実施形態を示すブロック図である。図８において、２０１はレンズのプロテクトとメインスイッチを兼ねるバリア、２０２は被写体の光学像を固体撮像素子２０４に結像するレンズ、２０３はレンズ２０２を通った光量を可変するための絞り、２０４はレンズ２０２で結像された被写体を画像信号として取り込むための固体撮像素子である。
【００５６】
また、２０５は上記の実施の形態１〜４で説明した固体撮像素子である。例えば、図１の実施形態のものを用いるものとする。２０６は固体撮像素子２０４や固体撮像素子２０５から出力される画像信号、測光信号、測距信号をアナログ−ディジタル変換するＡ／Ｄ変換器、２０８はＡ／Ｄ変換器２０７より出力された画像データに各種の補正やデータを圧縮する信号処理部、２０９は固体撮像素子２０４、撮像信号処理回路２０６、Ａ／Ｄ変換器２０７、信号処理部２０８等に各種タイミング信号を出力するタイミング発生部、２１０は各種演算とカメラ全体を制御する全体制御・演算部、２１１は画像データを一時的に記憶するためのメモリー部である。
【００５７】
更に、２１２は記録媒体に記録または読み出しを行うためのインターフェース部、２１３は画像データの記録または読み出しを行うための半導体メモリー等の着脱可能な記録媒体、２１４は外部コンピュータ等と通信するためのインターフェース部である。
【００５８】
次に、このようなレンズシャッタディジタルコンパクトカメラの撮影時の動作について説明する。バリア２０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器２０７等の撮像系回路の電源がオンされる。
【００５９】
固体撮像素子２０５のＡＦ回路ブロックから出力された信号をもとに三角測距法により被写体までの距離の演算を全体制御・演算部２１０で行う。その後、レンズ２０２の繰り出し量を算出し、レンズ２０２を所定の位置まで駆動させて合焦させる。
【００６０】
次いで、露光量を制御するために、固体撮像素子２０５のＡＥセンサから出力された信号をＡ／Ｄ変換器２０７で変換した後、信号処理部２０８に入力し、そのデータを基に露出の演算を全体制御・演算部２１０で行う。
【００６１】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部２１０は絞り２０３とシャッタスピードを調節する。
【００６２】
その後、露光条件が整った後に固体撮像素子２０４での本露光が始まる。露光が終了すると、固体撮像素子２０４から出力された画像信号はＡ／Ｄ変換器２０７でＡ−Ｄ変換され、信号処理部２０８を通り全体制御・演算２１０によりメモリー部２１１に書き込まれる。その後、メモリー部２１１に蓄積されたデータは全体制御・演算部２１０の制御により記録媒体制御Ｉ／Ｆ部２１２を通り着脱可能な記録媒体２１３に記録される。また、外部Ｉ／Ｆ部２１４を通り直接コンピュータ等に入力してもよい。
【００６３】
なお、本実施の形態の固体撮像素子２０５はディジタルコンパクトカメラだけでなく、銀塩カメラ等にも使用できる。
【００６４】
【発明の効果】
本発明によれば、固体撮像素子の小型化が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１を説明するための図である。
【図２】図１のＡＦ回路を詳細にあらわす図である。
【図３】図１のＡＥ回路を詳細にあらわす図である。
【図４】図１の温度計回路を詳細にあらわす図である。
【図５】本発明の実施の形態１を説明するための動作フローチャートである。
【図６】本発明の実施の形態２を説明する動作フローチャートである。
【図７】本発明の実施の形態３を説明するための図である。
【図８】本発明の実施の形態４を説明するための図である。
【図９】本発明の実施の形態５を説明するための図である。
【符号の説明】
１ ＰＮフォトダイオード
２ リセットＭＯＳトランジスタ
３ ＣＭＯＳ差動増幅回路
４ ＭＯＳ容量
５ メモリスイッチ用ＭＯＳトランジスタ
６ ソースフォロワ回路
７ クランプ容量
８ クランプＭＯＳスイッチ
９〜１２ ＭＯＳスイッチ
１３ 最小値検出用差動増幅器
１４ 最大値検出用差動増幅器
１５、１６ ＭＯＳスイッチ
１７ ＯＲ回路
１８、１９ 定電流ＭＯＳトランジスタ
２０ 走査回路
２１ 共通出力線
３０ 他分割フォトダイオード
４０、４２ ＡＦ用フォトダイオードアレイ
６０ マイコン
６２ データ線
６４、６６ ドライバ
７０ 半導体基板
７２ ＡＥ用信号増幅回路
７４ ＡＦ用信号増幅回路
７５ 信号補正回路
７６ ラッチ回路
７８ マルチプレクサ
８０ ロジック回路
１００ 固体撮像素子
１０１ ＡＦ回路ブロック
１０２ ＡＥ回路ブロック
１０３ 温度計回路
１０４ マルチプレクス回路
１０５ ＡＧＣ回路
１０６ 電源回路
１０７ ロジック回路
１０８ 信号増幅回路
１０９ マイコン
１１０ ＡＦ回路
１１０Ａ、１１０Ｂ ＡＦリニアセンサ回路
１１１ ＡＥ回路
１１２、１１８ 差動増幅アンプ
１１３ ＰＮ接合フォトダイオード
１１４、１１６ ＰＮ接合ダイオード
１１５ スイッチ用ＭＯＳトランジスタ
１１７ 定電流源
１１９ ディジタル系入出力端子
１２０ アナログ系入出力端子
【発明の属する技術分野】
本発明は、被写体からの光信号を受光する固体撮像素子及びそれを用いた撮像装置に関するものである。
【０００２】
【従来の技術】
半導体基板上に複数のフォトダイオ−ドを配置した光電変換領域やフォトダイオ−ドからの信号を読み出す読み出し回路を形成した固体撮像素子（例えば、測定用のＡＦセンサ）は、周囲温度の影響によって、特性が変化する。
【０００３】
そのため、固体撮像素子内に、固体撮像素子の温度を測定する温度測定回路を有している。
【０００４】
また、例えば測光用のＡＥセンサと測距用のＡＦセンサ等の異なる用途のセンサを同一の半導体基板上に形成した固体撮像素子がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、固体撮像素子内に光電変換領域や読み出し回路の他に温度測定回路まで配置すると回路規模が増大する課題や、回路が多くなり配線が増えることによるノイズ等の課題が生じる。
【０００６】
また、同じような課題が異なる用途の複数のセンサを同一の半導体基板上に形成した固体撮像素子にも当てはまる。
【０００７】
【課題を解決するための手段】
上記の課題を解決するために、一手段として、各々が複数の光電変換部を有し、異なる用途に用いられる複数の光電変換領域と、前記光電変換領域が形成されている半導体基板の温度情報を得る温度回路と、前記光電変換領域を駆動するための駆動回路とを有する固体撮像素子であって、前記固体撮像素子外部へ信号を出力する第１の端子を有し、前記複数の光電変換領域からの信号と、前記温度回路からの信号は、共通の前記第１の端子から出力されるとともに、前記駆動回路は、前記複数の光電変換領域からの信号を出力するための複数の走査回路に共通の走査回路用制御パルスを印加することを特徴とする固体撮像素子を提供する。
【００１０】
また、上記の固体撮像素子と、前記固体撮像素子からの信号を処理する信号処理回路とを有することを特徴とする撮像装置を提供する。
また、複数の光電変換部を有する測光用の光電変換領域と、複数の光電変換部を有する測距用の光電変換領域と、前記測光用及び測距用の光電変換領域が形成されている半導体基板の温度情報を得る温度回路と、前記光電変換領域を駆動するための駆動回路とを有するＡＥ及びＡＦ一体型のセンサであって、前記固体撮像素子外部へ信号を出力する第１の端子を有し、前記複数の光電変換領域からの信号と、前記温度回路からの信号は、共通の前記第１の端子から出力されるとともに、前記駆動回路は、前記複数の光電変換領域からの信号を出力するための複数の走査回路に共通の走査回路用制御パルスを印加することを特徴とするＡＥ及びＡＦ一体型のセンサを提供する。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００１２】
（実施の形態１）
図１は、実施の形態１を説明するための図である。
【００１３】
同図において、１００はＳｉ半導体基板上に複数の回路部を形成した固体撮像素子（ＣＭＯＳプロセスによって形成したＣＭＯＳセンサ）、１０１は位相差検出型の測距を行うための複数の光電変換部を含む光電変換領域を有するＡＦ回路ブロック、１０２は測光を行うための複数の光電変換部を含む光電変換領域を有するＡＥ回路ブロック、１０３は固体撮像素子の温度を監視するための温度計回路ブロック、１０４は出力信号を選択するためのマルチプレクサ（ＭＰＸ）、１０５は蓄積時間を制御するためのＡＧＣ回路、１０６は各回路ブロックの基準電位を発生するための電源回路である。
【００１４】
１０７は外部マイコンとの通信回路（Ｉ／Ｏ）と光電変換領域を駆動するための駆動回路であるタイミング発生器（Ｔ／Ｇ）で構成されるロジック回路である。ここで、ロジック回路からは、シフトパルス（φＨ）を共通にＡＦ回路ブロック１０１とＡＥ回路ブロックに印加するとともに、スタ−トパルスをＡＦ回路ブロックとＡＥ回路ブロックに別々に印加する構成となっている。つまり、シフトパルスは、ＡＦ回路ブロックとＡＥ回路ブロックの両方に同時に印加されるが、スタ−トパルスがＡＦ回路ブロックとＡＥ回路ブロックに個別に印加できるようになっているために、例えば、ＡＦ回路ブロックからの信号を読み出した後に、ＡＥ回路ブロックからの信号を読み出すことが可能となる。
【００１５】
１０８はＡＦ信号を増幅するための信号増幅回路、１０９は外部に設けられたＡＤコンバータ内蔵のマイコンである。
【００１６】
１０１のＡＦ回路ブロックは、３点ＡＦ（３つの位置でオートフォーカス）を行うために、１１０のＡＦ回路ペア３組で構成されている。１１０のＡＦ回路ペアは１１０Ａと１１０Ｂの２つのＡＦリニアセンサ回路で構成され、位相差検出方式によるオートフォーカスを可能としている。１０２のＡＥ回路ブロックは、４分割評価測光（全体測光と３点スポット測光）を行うために、１１０のＡＥ回路４つと、Ｉｓ補償回路、信号増幅回路、シフトレジスタで構成されている。
【００１７】
次に各回路についての詳細な説明を行う。
【００１８】
図２にＡＦ回路ブロックを構成するＡＦリニアセンサ回路（１１０Ａ、１１０Ｂ）の具体的な回路図を示す。同図に示したＣＭＯＳリニア型ＡＦセンサは、本出願人により特開２０００−１８０７０６号、特開２０００−７８４７２号等で提案した回路である。同図において、１は光電変換を行う光電変換部であるＰＮ接合フォトダイオード、２はＰＮフォトダイオードの電位をＶＲＥＳにリセットするリセット用ＭＯＳトランジスタ、３はＰＮフォトダイオードで発生した電荷を増幅するための差動増幅回路、４は差動増幅回路の出力電圧をメモリーするためのＭＯＳ容量、５はメモリスイッチ用ＭＯＳトランジスタ、６は４のメモリーに保持された電荷の増幅読み出しを行うためのソースフォロワ回路である。ここで、６のソースフォロワ回路の出力を３の差動増幅回路にフィードバックかけることにより、出力電圧のオフセットバラツキとゲイン低下を抑えることが可能となる。
【００１９】
７はクランプ容量、８はクランプ電位を入力するためのＭＯＳスイッチであり、６と７でクランプ回路を構成している。９〜１２はスイッチ用ＭＯＳトランジスタ、１３は最小値検出用差動増幅器、１４は最大値検出用差動増幅器であり、それぞれの差動増幅器は電圧フォロワ回路を構成している。１５は最小値出力用ＭＯＳスイッチ、１６は最大値出力用ＭＯＳスイッチ、１７はＯＲゲート、１８、１９は定電流用ＭＯＳトランジスタ、２０は走査回路（シフトレジスタ）である。１４の最小値検出回路には最終段がＮＭＯＳのソースフォロワ回路、１５の最大値検出回路には最終段がＰＭＯＳのソースフォロワ回路が用いられている。２１は画素からのＡＦ信号が出力される共通出力線である。
【００２０】
本回路構成において、最大値検出回路と最小値検出回路の前段にフィードバック型のノイズクランプ回路を設けることにより、フォトダイオードで発生するリセットノイズと、センサアンプ、最大値検出回路、最小値検出回路で発生するＦＰＮの除去が可能となっている。また、最終出力段がソースフォロワ形式である電圧フォロワ回路を画素毎に構成し、最大値出力時には各電圧フォロワの出力段の定電流源をオフにして、定電流源に接続された出力線に共通接続することにより、映像信号の最小値を得ることができる。
【００２１】
また、ＡＦ像信号出力時には、各電圧フォロワの出力段の定電流源をオンにして、２０のシフトレジスタを駆動パルス（φＨ，φＨｓ）で走査させて、各電圧フォロワ回路を出力線に順番に接続することにより、シリアルなＡＦ像信号を得ることができる。この動作により、最大値検出回路とＡＦ像信号出力回路が兼用となるため、チップの小型化が可能となる。
【００２２】
図３にＡＥ回路ブロック１０２を構成する光電流対数圧縮出力型のＡＥ回路の回路図を示す。同図において、１１２はＣＭＯＳ差動増幅器、１１３は光電変換部であるＰＮ接合フォトダイオード、１１４はＰＮ接合ダイオード、１１５はシフトレジスタで制御されるＭＯＳスイッチである。１１３のＰＮ接合フォトダイオード両端の電位は基準電位Ｖｃになるため、両端間の電位はゼロバイアス状態となる。従って、空乏層の広がりが抑えられるため、空乏層からの暗電流の発生が抑えられる。フォトダイオードで発生した光電流が１１４のＰＮ接合ダイオードを流れることにより、電流電圧変換される。
【００２３】
このとき、ダイオードの電流電圧特性により、次式に従う対数変換出力が行われる。
【００２４】
Ｖｏｕｔ＝Ｖｃ＋（ｋＴ／ｑ）ｌｎ（Ｉｐ／Ｉｓ）
ここでｋはボルツマン定数、Ｔは絶対温度、ｑは素電荷量、ＩＰは光電流、ＩＳはダイオードの逆方向飽和電流である。
【００２５】
この式により、ＩＳがばらつくとＡＥ特性もばらつくことが理解できる。従って、ばらつきを抑えるために、１１１のＩＳ補正回路が必要となる。また、上式から解るようにＶＯＵＴはＴに依存するため、正確な測光値を求めるためには、固体撮像素子の温度の正確な測定が必須となる。
【００２６】
図４に１０３の温度計回路の回路図を示す。同図において、１１６はＰＮ接合ダイオード、１１７は定電流源、１１８はＣＭＯＳ差動増幅器である。本実施例における温度計回路はＰＮ接合ダイオードの内蔵電圧の温度特性（約−２ｍＶ／℃）を利用した回路であり、次段のＣＭＯＳ増幅回路により、Ｒ２／Ｒ１倍のゲインを掛けてＭＰＸへ出力する。固体撮像素子の温度を直接測定することで、固体撮像素子の暗電流補正のデータとＡＥ回路の感度の補正データして用いること可能となる。それにより、高精度な測光性能と測距性能の実現が可能となる。
【００２７】
本実施の形態では、ＡＥ回路とＡＦ回路と温度計回路が同一半導体基板上に形成されており、それぞれの回路からの出力信号をマルチプレクス回路で選択することにより、共通の出力端子からそれぞれの信号を固体撮像素子から時系列に出力することを特徴とする。また、ＡＦ回路とＡＥ回路のそれぞれのシフトレジスタ用制御パルス（φＨｓ、φＨ）を兼用させたことも特徴である。制御パルスの兼用により、１０７のロジック回路の縮小化が可能となる。
【００２８】
次に、本実施の形態における固体撮像素子の動作シーケンスを図５の動作フローチャートを用いて説明する。
【００２９】
先ず、固体撮像素子の電源を投入して、各回路ブロック（ＡＦ回路、ＡＥ回路、温度計回路他）をスタンバイ状態とする。
【００３０】
次のリセット期間において、フォトダイオードに蓄積されている電荷のリセットを行う。
【００３１】
リセット終了後、第１回目の温度信号読み出しを行う。この温度信号読み出しと同時にＡＦ用フォトダイオードでの光電荷の蓄積を開始する。また、蓄積開始と同時に、全画素あるいは一部の画素からの最大値信号と最小値信号のモニタによる蓄積時間制御を行う。ＡＧＣ回路において最大値信号と最小値信号の差分演算を行い、その差信号と基準電位（ＶＢＢ）の比較演算によりコンパレータ出力が反転するまで蓄積は続けられる。但し、システムで設定された最大蓄積時間に達した場合には、コンパレータ出力が反転しない状態でも、その時点で蓄積は終了される（超低輝度撮影状態の場合、超低コントラスト被写体の場合等）。
【００３２】
蓄積終了時の差信号のレベルに応じて信号増幅回路のゲインが決定され、ＡＦ回路ブロックからのＡＦ像信号を増幅して外部へ出力する。このように、蓄積時間制御とゲイン制御により、センサのダイナミックレンジを拡大することで幅広い輝度範囲でのオートフォーカスが可能となる。
【００３３】
ＡＦ信号の読み出しが終了した後、ＭＰＸを切り替えて、ＡＥ信号の読み出しを行う。本実施の形態では多分割ＡＥであるため、ＡＥ用のシフトレジスタを駆動させて順次読み出しを行う。
【００３４】
ＡＥ信号の読み出しが終了した後、ＭＰＸを切り替えて、２度目の温度信号の読み出しを行い、その後、電源を切断してセンサ動作を終了させる。
【００３５】
本実施例において、温度計出力をＡＦ信号出力とＡＥ信号出力の前と後で、計２回行う駆動であることを特徴とする。これはＡＥ回路とＡＦ回路が動作する前後で固体撮像素子の温度が異なることでの温度測定誤差を低減させるためである。撮像装置の電源をオンした直後において固体撮像素子の温度は周囲温度と同じであるが、その後、消費電流による発熱により固体撮像素子温度は上昇する。十分時間が経ち、パッケージの放熱と固体撮像素子の発熱の均衡がとれると、固体撮像素子温度は一定になる。
【００３６】
従って、従来のようパッケージの温度から固体撮像素子の温度を推測する方法や、温度測定を一回しか行わない場合には、固体撮像素子の測定温度に誤差が生じる。この測定誤差を低減するためには、本実施の形態に提案したように、固体撮像素子自身の温度を数回測定する手段が有効となる。固体撮像素子の温度による補正を行うためには、最も簡単には２つの温度信号の平均値を用いてＡＥ信号とＡＦ信号の温度補正を行えばよいが、２つの温度信号に重み付けを行うことにより更に正確な温度補正が可能となる。
【００３７】
本実施の形態における回路形式により、温度信号の出力が可能であり、小型かつ高性能な測光と測距の両方の用途を持った固体撮像素子が実現できた。また、本実施の形態における駆動により、正確な固体撮像素子の温度測定が可能となった。
【００３８】
本実施の形態ではＣＭＯＳセンサで説明したが、ＣＭＯＳセンサのみならず、例えばＣＣＤ、ＢＡＳＩＳ、ＳＩＴ、ＣＭＤ、ＡＭＩ等にも当然ながら応用可能である。
【００３９】
（実施の形態２）
図６は、実施の形態２を説明するための動作フローチャートである。
【００４０】
実施の形態１においては１回の動作において温度出力を２回行っていたが、本実施の形態では温度出力を３回行う駆動であることを特徴とする。１回目と２回目の温度信号を用いてＡＦ用補正データとし、２回目と３回目の温度信号を用いてＡＥ用補正データとする。本実施の形態により、更なる正確な温度補正が可能となる。また、本実施の形態においては温度出力を３回行っているが、４回以上読み出しても良い。
【００４１】
ここで、上記以外の点については、実施の形態１と同じである。
【００４２】
本実施の形態の駆動により、上記の実施の形態１以上に正確な固体撮像素子温度出力が行える測光と測距の両方の用途を持った固体撮像素子が実現できた。
【００４３】
（実施の形態３）
図７は、実施の形態３を説明するための固体撮像素子の回路ブロック図である。
【００４４】
本実施の形態において、実施の形態１で施した駆動パルスの兼用以外に、ＡＦ回路用シフトレジスタとＡＥ回路用シフトレジスタを兼用したことを特徴とする。本実施例のように、駆動パルスと駆動回路を兼用することにより、固体撮像素子の縮小がさらに可能となる。
【００４５】
また、本実施の形態の回路において、ＡＥ回路の基準電位と温度計回路の基準電位を兼用することが可能であるため、電源回路の縮小化によるチップサイズの縮小も同時に実現できる。
【００４６】
本実施の形態において、実施の形態１の固体撮像素子よりさらに縮小化された測光と測距の両方の用途を持った固体撮像素子が実現できた。
【００４７】
（実施の形態４）
図８は、実施の形態２を説明するための固体撮像素子の平面レイアウトを示したものである。実施の形態１で説明した図１と同じ構成については、同じ番号を付している。
【００４８】
同図において、１１９はディジタル系の入出力端子群、１２０はアナログ系の入出力端子群である。１１９のディジタル系入出力端子は、ディジタル回路電源用のＤＶＤＤ端子と接地電位用のＤＧＮＤ端子、マスタークロック入力用のＭＣＬＫ端子、マイコンからの通信信号入力用のＣＬＫ１端子とＣＬＫ２端子、マイコンへの通信信号出力用のＭＯＮ端子から成る。
【００４９】
１２０のアナログ系入出力端子は、アナログ回路電源用のＡＶＤＤ端子と接地電位用のＡＧＮＤ端子、アナログ信号（ＡＥ信号、ＡＦ信号、温度信号）出力用のＳＯＵＴ端子、基準電圧モニタ用のＶｃ端子とＶＲＥＳ端子とＶＧＲ端子から成る。
【００５０】
マスタークロックであるＭＣＬＫは数ＭＨｚ以上と高速であるため、立ち上がり時と立下り時のクロックノイズの影響が大きくなる。そのため、本実施の形態において、ディジタル系の端子は固体撮像素子の上側に配置し、アナログ系の端子は固体撮像素子の下側に配置する（つまり、ディジタル系入出力端子を、アナログ系入出力端子が設けられている辺と対向する辺に設ける）ことで、アナログ信号へクロックノイズがのる影響を低減している。
【００５１】
また、本実施の形態では、実施の形態１と同様にＡＥ信号、ＡＦ信号、及び温度信号をＭＰＸを介して共通の出力端子（ＳＯＵＴ）から固体撮像素子外部へ出力しているため、それぞれを別々の出力端子から出力する場合と比較して、いずれかの回路からの信号を読み出すための配線長は、長くしなければならない（本実施の形態では、ＡＦ回路からの信号を読み出す配線は、引き伸ばされている）。
【００５２】
このため、固体撮像素子内の回路からの信号を読み出す配線と、他のディジタル信号を入出力する配線とが交差する可能性があるが、本実施の形態では、ディジタル系の端子は固体撮像素子の上側に配置し、アナログ系の端子は固体撮像素子の下側に配置するようにすることによって、各回路（ＡＥ回路、ＡＦ回路、温度計回路）からの信号を読み出す配線と、ディジタル信号を入出力する配線とは交差することがないようにした。
【００５３】
本実施の形態では、ディジタル系の端子群とアナログ系の端子群とを対向する別々に辺に設けるとともに、ＡＥ回路、ＡＦ回路及び温度計回路からの信号を共通の出力端子より出力するように構成したことにより、ディジタル系信号とアナログ系信号の干渉がなくなるため、ノイズの低減された出力信号を得ることが可能となるとともに、小型化を実現することが可能となった。
【００５４】
本実施の形態では、ＡＥ回路ブロック１０１、ＡＦ回路ブロック１０２、温度計回路１０３とが固体撮像素子内に設けられた構成を説明したが、固体撮像素子内に温度計回路を設けず、ＡＥ回路ブロックとＡＦ回路ブロックを設けた構成であってもよいし、また、上記で説明したようなＡＥ回路ブロックＡＦ回路ブロックを設けず、被写体画像を最終的に得るための被写体像を撮像する撮像回路ブロック（複数の光電変換部を２次元状に配列した構成）と温度計回路とを設ける構成であっても良い。また、上記で説明したような温度計回路ブロックとＡＦ回路ブロックを設けず、ＡＥ回路ブロックと撮像回路ブロックとを設ける構成であっても良い。
【００５５】
（実施の形態５）
実施の形態１〜４で説明した測光回路ブロック、測距回路ブロック、及び温度計回路を有した固体撮像素子を用いた撮像装置について説明する。図９は、実施の形態５を説明するための固体撮像素子をレンズシャッタディジタルコンパクトカメラ（撮像装置）に用いた場合の一実施形態を示すブロック図である。図８において、２０１はレンズのプロテクトとメインスイッチを兼ねるバリア、２０２は被写体の光学像を固体撮像素子２０４に結像するレンズ、２０３はレンズ２０２を通った光量を可変するための絞り、２０４はレンズ２０２で結像された被写体を画像信号として取り込むための固体撮像素子である。
【００５６】
また、２０５は上記の実施の形態１〜４で説明した固体撮像素子である。例えば、図１の実施形態のものを用いるものとする。２０６は固体撮像素子２０４や固体撮像素子２０５から出力される画像信号、測光信号、測距信号をアナログ−ディジタル変換するＡ／Ｄ変換器、２０８はＡ／Ｄ変換器２０７より出力された画像データに各種の補正やデータを圧縮する信号処理部、２０９は固体撮像素子２０４、撮像信号処理回路２０６、Ａ／Ｄ変換器２０７、信号処理部２０８等に各種タイミング信号を出力するタイミング発生部、２１０は各種演算とカメラ全体を制御する全体制御・演算部、２１１は画像データを一時的に記憶するためのメモリー部である。
【００５７】
更に、２１２は記録媒体に記録または読み出しを行うためのインターフェース部、２１３は画像データの記録または読み出しを行うための半導体メモリー等の着脱可能な記録媒体、２１４は外部コンピュータ等と通信するためのインターフェース部である。
【００５８】
次に、このようなレンズシャッタディジタルコンパクトカメラの撮影時の動作について説明する。バリア２０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器２０７等の撮像系回路の電源がオンされる。
【００５９】
固体撮像素子２０５のＡＦ回路ブロックから出力された信号をもとに三角測距法により被写体までの距離の演算を全体制御・演算部２１０で行う。その後、レンズ２０２の繰り出し量を算出し、レンズ２０２を所定の位置まで駆動させて合焦させる。
【００６０】
次いで、露光量を制御するために、固体撮像素子２０５のＡＥセンサから出力された信号をＡ／Ｄ変換器２０７で変換した後、信号処理部２０８に入力し、そのデータを基に露出の演算を全体制御・演算部２１０で行う。
【００６１】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部２１０は絞り２０３とシャッタスピードを調節する。
【００６２】
その後、露光条件が整った後に固体撮像素子２０４での本露光が始まる。露光が終了すると、固体撮像素子２０４から出力された画像信号はＡ／Ｄ変換器２０７でＡ−Ｄ変換され、信号処理部２０８を通り全体制御・演算２１０によりメモリー部２１１に書き込まれる。その後、メモリー部２１１に蓄積されたデータは全体制御・演算部２１０の制御により記録媒体制御Ｉ／Ｆ部２１２を通り着脱可能な記録媒体２１３に記録される。また、外部Ｉ／Ｆ部２１４を通り直接コンピュータ等に入力してもよい。
【００６３】
なお、本実施の形態の固体撮像素子２０５はディジタルコンパクトカメラだけでなく、銀塩カメラ等にも使用できる。
【００６４】
【発明の効果】
本発明によれば、固体撮像素子の小型化が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１を説明するための図である。
【図２】図１のＡＦ回路を詳細にあらわす図である。
【図３】図１のＡＥ回路を詳細にあらわす図である。
【図４】図１の温度計回路を詳細にあらわす図である。
【図５】本発明の実施の形態１を説明するための動作フローチャートである。
【図６】本発明の実施の形態２を説明する動作フローチャートである。
【図７】本発明の実施の形態３を説明するための図である。
【図８】本発明の実施の形態４を説明するための図である。
【図９】本発明の実施の形態５を説明するための図である。
【符号の説明】
１ ＰＮフォトダイオード
２ リセットＭＯＳトランジスタ
３ ＣＭＯＳ差動増幅回路
４ ＭＯＳ容量
５ メモリスイッチ用ＭＯＳトランジスタ
６ ソースフォロワ回路
７ クランプ容量
８ クランプＭＯＳスイッチ
９〜１２ ＭＯＳスイッチ
１３ 最小値検出用差動増幅器
１４ 最大値検出用差動増幅器
１５、１６ ＭＯＳスイッチ
１７ ＯＲ回路
１８、１９ 定電流ＭＯＳトランジスタ
２０ 走査回路
２１ 共通出力線
３０ 他分割フォトダイオード
４０、４２ ＡＦ用フォトダイオードアレイ
６０ マイコン
６２ データ線
６４、６６ ドライバ
７０ 半導体基板
７２ ＡＥ用信号増幅回路
７４ ＡＦ用信号増幅回路
７５ 信号補正回路
７６ ラッチ回路
７８ マルチプレクサ
８０ ロジック回路
１００ 固体撮像素子
１０１ ＡＦ回路ブロック
１０２ ＡＥ回路ブロック
１０３ 温度計回路
１０４ マルチプレクス回路
１０５ ＡＧＣ回路
１０６ 電源回路
１０７ ロジック回路
１０８ 信号増幅回路
１０９ マイコン
１１０ ＡＦ回路
１１０Ａ、１１０Ｂ ＡＦリニアセンサ回路
１１１ ＡＥ回路
１１２、１１８ 差動増幅アンプ
１１３ ＰＮ接合フォトダイオード
１１４、１１６ ＰＮ接合ダイオード
１１５ スイッチ用ＭＯＳトランジスタ
１１７ 定電流源
１１９ ディジタル系入出力端子
１２０ アナログ系入出力端子
Claims (10)
- 各々が複数の光電変換部を有し、異なる用途に用いられる複数の光電変換領域と、前記光電変換領域が形成されている半導体基板の温度情報を得る温度回路と、前記光電変換領域を駆動するための駆動回路とを有する固体撮像素子であって、
前記固体撮像素子外部へ信号を出力する第１の端子を有し、
前記複数の光電変換領域からの信号と、前記温度回路からの信号は、共通の前記第１の端子から出力されるとともに、
前記駆動回路は、前記複数の光電変換領域からの信号を出力するための複数の走査回路に共通の走査回路用制御パルスを印加することを特徴とする固体撮像素子。 - 請求項１において、前記複数の光電変換領域は、測光用の光電変換領域と測距用の光電変換領域であることを特徴とする固体撮像素子。
- 請求項１又は２において、前記駆動回路を駆動するためのディジタル信号を前記固体撮像素子内部へ入力するための第２の端子を有し、前記第２の端子は、前記第１の端子が配置されている辺と対向する辺に配置されていることを特徴とする固体撮像素子。
- 請求項２又は３において、前記駆動回路は前記第１の出力端子から温度回路からの信号、測距用の光電変換領域からの信号、測光用の光電変換領域からの信号、温度回路からの信号の順番に読み出すように制御することを特徴とする固体撮像素子。
- 請求項１乃至４のいずれか一項において、前記光電変換領域用の電源信号を前記固体撮像素子内部へ入力する第３の端子と、前記駆動回路用の電源信号を前記固体撮像素子内部へ入力する第４の端子とを有し、前記前記第４の端子は、前記第３の端子が配置されている辺と対向する辺に配置されていることを特徴とする固体撮像素子。
- 請求項１乃至５のいずれか一項において、前記第１の端子と、前記光電変換領域及び前記温度回路とを接続する配線と、前記第２の端子と前記駆動回路とを接続する配線は、交差していないことを特徴とする固体撮像素子。
- 請求項１乃至６のいずれか一項の固体撮像素子と、前記固体撮像素子からの信号を処理する信号処理回路とを有することを特徴とする撮像装置。
- 請求項７において、前記固体撮像素子からの信号に基づいて、測光及び測距のための演算を行う制御回路を有することを特徴とする撮像装置。
- 請求項７又は８において、被写体像を結像するレンズを有することを特徴とする撮像装置。
- 複数の光電変換部を有する測光用の光電変換領域と、複数の光電変換部を有する測距用の光電変換領域と、前記測光用及び測距用の光電変換領域が形成されている半導体基板の温度情報を得る温度回路と、前記光電変換領域を駆動するための駆動回路とを有するＡＥ及びＡＦ一体型のセンサであって、
前記固体撮像素子外部へ信号を出力する第１の端子を有し、
前記複数の光電変換領域からの信号と、前記温度回路からの信号は、共通の前記第１の端子から出力されるとともに、
前記駆動回路は、前記複数の光電変換領域からの信号を出力するための複数の走査回路に共通の走査回路用制御パルスを印加することを特徴とするＡＥ及びＡＦ一体型のセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002018521A JP4040312B2 (ja) | 2002-01-28 | 2002-01-28 | 固体撮像素子及び撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002018521A JP4040312B2 (ja) | 2002-01-28 | 2002-01-28 | 固体撮像素子及び撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003219274A JP2003219274A (ja) | 2003-07-31 |
| JP4040312B2 true JP4040312B2 (ja) | 2008-01-30 |
Family
ID=27653846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002018521A Expired - Fee Related JP4040312B2 (ja) | 2002-01-28 | 2002-01-28 | 固体撮像素子及び撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4040312B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4770563B2 (ja) * | 2006-04-17 | 2011-09-14 | コニカミノルタホールディングス株式会社 | 撮像装置 |
| JP6108936B2 (ja) * | 2013-04-24 | 2017-04-05 | キヤノン株式会社 | 撮像装置、撮像システム、撮像装置の駆動方法 |
| JPWO2018092269A1 (ja) | 2016-11-18 | 2019-10-10 | オリンパス株式会社 | 固体撮像素子および撮像装置 |
-
2002
- 2002-01-28 JP JP2002018521A patent/JP4040312B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003219274A (ja) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6750437B2 (en) | Image pickup apparatus that suitably adjusts a focus | |
| US7468501B2 (en) | Linear dynamic range enhancement in a CMOS imager | |
| US20170359539A1 (en) | Imaging device and imaging system | |
| JP4315032B2 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JP2003198948A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JP3581031B2 (ja) | 光検出装置 | |
| JP4827632B2 (ja) | 焦点検出装置、その駆動方法、及びカメラシステム | |
| EP2051501A2 (en) | Photo sensor with a low-noise photo element, sub-linear response and global shutter field of the invention | |
| US6973265B2 (en) | Solid state image pick-up device and image pick-up apparatus using such device | |
| JP3890207B2 (ja) | 撮像装置および撮像システム | |
| JP3278243B2 (ja) | 光電変換装置 | |
| JP2018182481A (ja) | 撮像装置及び撮像装置の駆動方法 | |
| US8948584B2 (en) | Photoelectric conversion device and camera system | |
| JP4086514B2 (ja) | 光電変換装置及び撮像装置 | |
| JP2005348041A (ja) | 固体撮像装置および撮像システム | |
| JP4280446B2 (ja) | 固体撮像装置及びそれを用いた撮像装置 | |
| JP4040312B2 (ja) | 固体撮像素子及び撮像装置 | |
| JP3882594B2 (ja) | 固体撮像装置 | |
| JP2005109370A (ja) | 固体撮像装置 | |
| JP4375339B2 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JP3563971B2 (ja) | 信号処理装置及びそれを用いた撮像装置 | |
| JP2004356866A (ja) | 撮像装置 | |
| JP4072450B2 (ja) | Ａｅａｆ用固体撮像装置 | |
| JP7361514B2 (ja) | 撮像素子および撮像装置 | |
| JP2003107340A (ja) | 測光測距用固体撮像装置及びそれを用いた撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071010 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |