CN115173835A - 施密特触发器电路及相关的电子电路和电子设备 - Google Patents

Abstract

本发明提供了一种施密特触发器电路及相关电子电路和电子设备，其中施密特触发器电路，包括电压输入端、迟滞电平产生电路单元、翻转电路单元以及反相电路单元；所述翻转电路单元，具有固定的上升翻转电压和固定的下降翻转电压，当所述翻转电路单元接入的电压先高于上升翻转电压再低于下降翻转电压时，所述翻转电路单元的输出端电平从低到高再从高到低二次翻转；所述迟滞电平产生电路单元，用于当所述翻转电路单元接入的电压超过上升翻转电压时，产生一迟滞电流作用于所述翻转电路单元，产生电压迟滞；所述反相电路单元，用于对所述翻转电路单元的输出端电平取反。本发明设计的电路可兼顾上升和下降翻转电压的固定和生产成本。

Description

施密特触发器电路及相关的电子电路和电子设备

技术领域

本发明涉及集成电路领域，尤其涉及一种施密特触发器电路及相关的电子电路和电子设备。

背景技术

施密特翻转器可以用于波形变换、脉冲整形、脉冲鉴幅。施密特翻转器常常又称为迟滞比较器、滞回比较器，它的主要用途是波形整形、变换、比较、鉴幅等，其抗干扰的能力在各类比较器中首屈一指。在其他各类比较器中，当输入电压在阈值电压附近有任何微小变化时，输出电压都会出现跃变，不论这种微小变化是来源于输入信号还是外部干扰.施密特翻转器具有滞回特性，即具有惯性，因而也就具有一定的抑制干扰的能力。

施密特翻转电路刚开始的名称是来自于图1所示的电路结构。如图1所示，通过两个CMOS反相器G1、G2以及两个电阻R1、R2所构成的施密特翻转电路。从图1可以发现，两个CMOS反相器通过串接相连，通过分压电阻把输出端的电压反馈给输入端，便组成了带有施密特翻转特性的电路。反相器的翻转电平通常为1/2电源电压，通过反相器的翻转电平推算出翻转器的上升翻转电压和下降翻转电压均与电源电压相关。

现有技术中缺乏有效的可以使上升翻转电压和下降翻转电压固定，不随电源电压变化的方案。

发明内容

本发明提供了一种施密特触发器电路及相关的电子电路和电子设备，可以在改变电源电压时，使得上升翻转电压和下降翻转电压不随电源电压改变而改变。

根据本发明的第一方面，提供了一种施密特触发器电路，包括电压输入端、迟滞电平产生电路单元、翻转电路单元以及反相电路单元；

所述翻转电路单元，被配置为具有一固定的上升翻转电压和一固定的下降翻转电压，所述翻转电路单元用于接收所述电压输入端的输入电压，当所述电压输入端输入的电压由低电平开始增大至超过上升翻转电压时，所述翻转电路单元的输出端电平进行翻转，当所述电压输入端输入的电压从超过上升翻转电压开始下降至下降翻转电压时，所述翻转电路单元的输出端电平进行再次翻转；

所述迟滞电平产生电路，用于当所述电压输入端的输入电压超过上升翻转电压的情况下，产生一迟滞电压作用于所述翻转电路单元，使所述下降翻转电压小于所述上升翻转电压，产生电压迟滞；

所述反相电路单元，用于对所述翻转电路单元的输出端电平取反后输出；

所述翻转电路单元的第一端用于接收所述输入电压，且所述翻转电路单元的第一端接所述迟滞电平产生电路单元的第一端，所述翻转电路单元的第三端接地，所述翻转电路单元的输出端接所述反相电路单元的输入端；

所述迟滞电平产生电路单元的第三端接所述电源端；

所述反相电路单元的的第一端接地，所述反相电路单元的输出端接电压输出端。

可选的，所述翻转电路单元包括第一翻转MOS管及上拉电阻单元；

所述第一翻转MOS管的栅极作为所述翻转电路单元的第一端，所述第一翻转MOS管的第一端作为所述翻转电路单元的第三端，所述第一翻转MOS管的第二端作为所述翻转电路单元的输出端，所述第一翻转MOS管的第二端接所述上拉电阻单元的第一端；

所述上拉电阻单元的第二端作为所述翻转电路单元的第二端。

可选的，所述上拉电阻单元包括第一上拉电阻及第二上拉电阻；

所述第一上拉电阻的第一端连接所述第二上拉电阻的第二端；

所述第二上拉电阻的第二端作为所述上拉电阻单元的第二端，所述第二上拉电阻的第一端作为所述上拉电阻单元的第一端。

可选的，所述翻转电路单元还包括分压单元；

所述分压单元包括第一分压电阻及第二分压电阻；

所述第一分压电阻的第一端接所述电压输入端，所述第一分压电阻的第二端接所述第一翻转MOS管的栅极；

所述第二分压电阻的第一端接所述第一翻转MOS管的栅极，所述第二分压电阻的第二端接所述第一翻转MOS管的第一端。

可选的，所述第一翻转MOS管为NMOS管。

可选的，所述迟滞电平产生电路单元包括第一迟滞电阻、第一迟滞MOS管、第二迟滞MOS管及第三迟滞MOS管；

所述第一迟滞电阻的第一端作为所述迟滞电平产生电路单元的第三端，所述第一迟滞电阻的第二端接所述第一迟滞MOS管的第一端；

所述第一迟滞MOS管的第二端作为所述迟滞电平产生电路单元的第一端，所述第一迟滞MOS管的第栅极接所述第三迟滞MOS管的栅极；

所述第三迟滞MOS管的第二端连接所述第三迟滞MOS管的栅极，所述第三迟滞MOS管的第二端作为所述迟滞电平产生电路单元的第二端，所述第三迟滞MOS管的第一端接所述第二迟滞MOS管的第二端；

所述第二迟滞MOS管的第二端接所述第二迟滞MOS管的栅极，所述第二迟滞MOS管的第一端接所述第一迟滞电阻的第一端。

可选的，所述第一迟滞MOS管和所述第三迟滞MOS管的宽长比一样。

可选的，所述第二迟滞MOS管的宽长比和所述第二上拉电阻的阻值满足所述第二迟滞MOS管上流经的电流在μA级。

可选的，所述第一迟滞MOS管、所述第二迟滞MOS管及所述第三迟滞MOS管均为PMOS管。

可选的，所述反相电路单元，包括第一反相MOS管以及第二反相MOS管；

所述第一反相MOS管的栅极作为所述反相电路单元的输入端，所述第一反相MOS管的栅极接所述第二反相MOS管的栅极，所述第一反相MOS管的第一端作为所述反相电路单元的第一端，所第一反相MOS管的第二端作为所述反相电路单元的输出端，所述第一反相MOS管的第二端接所述第二反相MOS管的第二端。

可选的，所述第一反相MOS管为NMOS管，所述第二反相MOS管为PMOS管。

根据本发明的第二方面，提供了一种电子电路，包含本发明第一方面及可选方案所提供的施密特触发器电路。

根据本发明的第三方面，提供了一种电子设备，包含本发明第二方面及可选方案所提供的电子电路。

本发明提供的施密特触发器电路具有的技术效果为上升翻转电压和下降翻转电压不随电源电压的变化而变化。

进一步，可以通过改变电路中对应电阻的阻值比使上升翻转电压和下降翻转电压的大小可调。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1是初始的施密特触发器电路的电路结构示意图；

图2是接入正反馈比较器的施密特触发器电路的电路结构示意图；

图3是接入两个三极管的施密特触发器电路的电路结构示意图；

图4是本发明实施例提供的施密特触发器电路的电路结构框图；

图5是本发明实施例提供的施密特触发器电路的电路结构示意图一；

图6是本发明实施例提供的施密特触发器电路的电路结构示意图二；

图7是本发明实施例提供的施密特触发器电路的电路结构示意图三；

图8是本发明实施例提供的电子电路的示意图；

图9是本发明实施例提供的电子设备的示意图；

附图标记说明：

VCC-电源端；

VIN-电压输入端；

VOUT-电压输出端；

101-迟滞电平产生单路单元；

102-翻转电路单元；

103-反相电路单元；

1021-上拉电阻单元；

1022-分压单元；

R0-第一迟滞电阻；

MP0-第一迟滞MOS管；

MP1-第二迟滞MOS管；

MP2-第三迟滞MOS管；

R1-第一分压电阻；

R2-第二分压电阻；

R3-第一上拉电阻；

R4-第二上拉电阻；

MN1-第一翻转MOS管；

MN2-第一反相MOS管；

MP3-第二反相MOS管。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

申请人在提出本申请前，对施密特触发器电路进行了充分的研究，一种施密特触发器电路请参考图1，如图1所示，该施密特触发器电路包括电压输入端V1、电压输出端V0、第一反相器G1、第二反相器G2、第一电阻R5以及第二电阻R6；所述第一电阻R5的第一端连接电压输入端V1,所述第一电阻R5的第二端连接所述第一反相器G1的第一端，所述第一反相器G1的第二端连接所述第二反相器G2的第一端，所述第二电阻R6与所述第一反相器G1和第二反相器G2并联连接，所述第二反相器G2的第二端连所述电压输出端V0。

假设初始情况下，电压输入端V1的输入电压为低电平(例如0)，则第一反相器G1输入低电平，其输出为高电平，第二反相器G2输入高电平，其输出为低电平，则电压输出端V0输出低电压；

当电压输入端V1输入电压使第一反相器G1翻转时，可以认为第一反相器G1输入高电平，其输出为低电平，第二反相器G2输入低电平，其输出为高电平，则电压输出端V0输出高电平，此时VA点处的电压为：

VTH＝1/2VDD(VTH为反相器翻转电压，VDD为电源电压)，

通过电路分析得此时的输入电压(即为上升翻转电压VINrising)为：

VINrising＝(1+R1/R2)VTH

其中，VINrising为上升翻转电压，R1为第一分压电阻的阻值，R2为第二分压电阻的阻值。

当电压输入端V1的输入电压下降时，使第一反相器G1再次翻转，使电压输出端V0输出低电压，此时通过电路分析得此时的输入电压(即为下降翻转电压VINfalling)为：

VINfalling＝(1-R1/R2)VTH

由此可知，上升翻转电压和下降翻转电压均受电源电压影响，由于电源电压不可控，因而上升翻转电压和下降翻转电压也不可控。

图3所述含三极管的施密特触发器电路，经电路分析也得出其上升翻转电压和下降翻转电压与电源电压有关，具体公式如下

VINrising＝(VCC-VCES1)*RE/(R1+RE)+0.7

VINfalling＝(VCC-VCES2)*RE/(R2+RE)+0.7

其中，VCC为电源电压值，VCES1为第一晶体管T1集电极到发射极的电压值，VCES2为第二晶体管T2集电极到发射极的电压值，RE为第三电阻的阻值，R1为第一电阻的阻值，R2为第二电阻的阻值。

若想实现上升翻转电压和下降翻转电压固定不受电源电压影响，通常会使用图2所示的含正反馈反相器的施密特触发器电路，但此电路需要额外的参考电平发生电路，增加了生产成本。

现有技术的施密特触发器电路难以兼顾上升翻转电压和下降翻转电压固定和生产成本。

有鉴于此，本发明创造性地提出了一种新的施密特触发器电路，能在实现上升翻转电压和下降翻转电压固定的情况下兼顾生产成本。其中，本发明中的上升翻转电压和下降翻转电压固定指的是上升翻转电压和下降翻转电压不随电源电压变化。

本发明实施例提供了一种施密特触发器电路及相关电子电路和电子设备。

请参考图4，本发明提供了一种施密特触发器电路100，包括：电源端VCC、电压输入端VIN、电压输出端VOUT、迟滞电平产生电路单元101、翻转电路单元102以及反相电路单元103；

本发明实施例中，所述翻转电路单元102，具有一固定的上升翻转电压和一固定的下降翻转电压，当所述电压输入端VIN的输入电压由低电平开始增大至超过上升翻转电压时，所述翻转电路单元102的输出端电平进行翻转，当所述输入电压从超过上升翻转电压开始下降至下降翻转电压时，所述翻转电路单元102的输出端电平进行再次翻转；

所述迟滞电平产生电路单元101，用于当所述输入电压超过上升翻转电压时，产生一迟滞电压作用于所述翻转电路单元102，使所述下降翻转电压小于所述上升翻转电压，产生电压迟滞；

所述反相电路单元103，用于对所述翻转电路单元102的输出端电平取反。

作为一种优选实施方式，本发明提供的施密特触发器电路是基于CMOS工艺的。

作为一种优选实施方式，所述翻转电路单元102的第一端连接所述电压输入端，同时所述翻转电路单元102的第一端接所述迟滞电平产生电路单元101的第一端，所述翻转电路单元102的第三端接地，所述翻转电路单元102的第二端接所述迟滞电平电路单元101的第二端，所述翻转电路单元102的输出端接所述反相电路单元103的输入端，；

所述迟滞电平产生电路单元101的第三端接所述电源端VCC；

所述反相电路单元103的第一端接地，所述反相电路单元103的输出端接电压输出端VOUT。

图5为本发明实施例所提供的施密特触发器电路100的电路结构示意图一，是为了对图4所示的施密特触发器电路100的电路结构框图做详细说明。

请参考图5，本实施例所述翻转电路单元102包括第一翻转MOS管MN1及上拉电阻单元1021；

所述第一翻转MOS管MN1的栅极作为所述翻转电路单元102的第一端，所述第一翻转MOS管MN1的第一端作为所述翻转电路单元102的第三端，所述第一翻转MOS管MN1的第二端作为所述翻转电路单元102的输出端，所述第一翻转MOS管MN1的第二端接所述上拉电阻单元1021的第一端；

所述上拉电阻单元1021的第二端作为所述翻转电路单元102的第二端连接所述迟滞电平产生电路101的第二端。

作为一种优选实施方式，请参考图6，所述上拉电阻单元1021包括第一上拉电阻R3及第二上拉电阻R4；

所述第一上拉电阻R3的第一端连接所述第二上拉电阻R4的第二端；

所述第二上拉电阻R4的第二端作为所述上拉电阻单元1021的第二端，所述第二上拉电阻R4的第一端作为所述上拉电阻单元1021的第一端。

作为一种优选实施方式，请参考图7，所述翻转电路单元101还包括分压单元1022；

所述分压单元1022包括第一分压电阻R1及第二分压电阻R2

所述第一分压电阻R1的第一端接所述电压输入端VIN，所述第一分压电阻R1的第二端接所述第一翻转MOS管MN1的栅极；

所述第二分压电阻R2的第一端接所述第一翻转MOS管MN1的栅极，所述第二分压电阻R2的第二端接所述第一翻转MOS管MN1的第一端。

作为一种优选实施方式，所述第一翻转MOS管MN1为NMOS管。

请参考图6或图7，所述迟滞电平产生电路单元101包括第一迟滞电阻R0、第一迟滞MOS管MP0、第二迟滞MOS管MP1及第三迟滞MOS管MP2；

所述第一迟滞电阻R0的第一端作为所述迟滞电平产生电路单元101的第三端，所述第一迟滞电阻R0的第二端接所述第一迟滞MOS管MP0的第一端；

所述第一迟滞MOS管MP0的第二端作为所述迟滞电平产生电路单元101的第一端，所述第一迟滞MOS管MP0的栅极接所述第三迟滞MOS管MP2的栅极；

所述第三迟滞MOS管MP2的第二端连接所述第三迟滞MOS管MP2的栅极，所述第三迟滞MOS管MP2的第二端作为所述迟滞电平产生电路单元101的第二端，所述第三迟滞MOS管MP2的第一端接所述第二迟滞MOS管MP1的第二端；

所述第二迟滞MOS管MP1的第二端接所述第二迟滞MOS管MP1的栅极，所述第二迟滞MOS管MP1的第一端接所述第一迟滞电阻R0的第一端。

作为一种优选实施方式，所述第一迟滞MOS管MP0和所述第三迟滞MOS管MP2的宽长比一样。

作为一种优选实施方式，所述第二迟滞MOS管MP1的宽长比和所述第二上拉电阻R4的阻值满足所述第二迟滞MOS管MP2上流经的电流在μA级。

作为一种优选实施方式，所述第一迟滞MOS管MP0、所述第二迟滞MOS管MP1及所述第三迟滞MOS管MP2均为PMOS管。

请参考图5至图7任一一图，所述反相电路单元103包括第一反相MOS管MN2及第二反相MOS管MP3；

所述第一反相MOS管MN2的栅极作为所述反相电路单元103的输入端，所述第一反相MOS管MN2的栅极接所述第二反相MOS管MP3的栅极，所述第一反相MOS管MN2的第一端作为所述反相电路单元103的第一端，所第一反相MOS管MN2的第二端作为所述反相电路单元103的输出端，所述第一反相MOS管MN2的第二端接所述第二反相MOS管MP3的第二端。作为一种优选实施方式，所述第一反相MOS管MN2为NMOS管，所述第二反相MOS管MP3为PMOS管。

请参考图7，本发明实施例的具体工作原理如下，当电压输入端VIN为低电平时，第一翻转MOS管MN1截止，所述迟滞电平产生电路单元101内的MOS管均处于截止状态。VA点被第一上拉电阻R3和第二上拉电阻R4拉高到电源端VCC的高电平，经过反相电路单元103(反相电路单元103相当于一个反相器)，电压输出端VOUT输出低电平。当电压输入端VIN电压上升至第一翻转MOS管MN1导通时，VA点接地，降低为低电平，经过反相电路单元103，电压输出端VOUT输出高电平，第一翻转MOS管MN1的导通电压就是其自身的阈值电压Vth_MN1，由此得出上升翻转电压的公式为：

VINrising＝Vth_MN1*(R1+R2)/R2

其中，VINrising为上升翻转电压，Vth_MN1为所述第一翻转MOS管的阈值电压，R1为第一分压电阻的阻值，R2为第二分压电阻的阻值。

迟滞电平产生电路单元101通过其第二端被激活，第一迟滞MOS管MP0导通。通过设计使第一迟滞MOS管MP0和第二迟滞MOS管MP2的宽长比一致，使得：

VSG_MP0＝VSG_MP2

其中，VSG_MP0为第一迟滞MOS管MP0的源极与栅极之间的电压，VSG_MP2为第二迟滞MOS管MP2的源极与栅极之间的电压。

根据并联电压相等得：

VR0+VSG_MP0＝VSG_MP1+VSG_MP2

其中，VR0为第一迟滞电阻R0两端的电压，VSG_MP1为第二迟滞MOS管MP1的源极与栅极之间的电压。由此可得：

VR0＝VSG_MP1

则第一迟滞电阻R0上的电压与第二迟滞MOS管MP1上的栅源电压相等，迟滞电平产生电路单元101的输出电流I1为：

I1＝VSG_MP1/R0

其中R0为第一迟滞电阻的阻值。

此输出电流I1会流经第一翻转MOS管MN1的栅极，抬高第一翻转MOS管MN1的栅极电压，当电压输入端VIN的输入电压从高电平下降时需先消耗由迟滞电平产生电路单元101施加在第一翻转MOS管MN1上的栅极电压，才能使第一翻转MOS管MN1由导通变为截止，并通过设计第二迟滞MOS管MP1的宽长比和第二上拉电阻R4的阻值，使得第二翻转MOS管MP1的过驱动电压相比于其阈值电压可以忽略不计，从而得：

VSG_MP1＝Vth_MP1

其中Vth_MP1为所述第二迟滞MOS管的阈值电压值。

经电路分析得下降翻转电压为(注意PMOS管的阈值电压为负压值)：

VINfalling＝Vth_MN1*(R1+R2)/R2+Vth_MP1*(R1/R0)

其中VINfalling为下降翻转电压。

从公式可以看到本发明实施例提供的施密特触发器电路100的上升翻转电压和下降翻转电压只和相关MOS管的阈值电压相关，而MOS管的阈值电压是固定的，因此本发明设计的施密特触发器电路的上升翻转电压和下降翻转电压是固定的不随电源电压变化而变化。

此外，可以通过改变第一迟滞电阻R0、第一分压电阻R1、第二分压电阻R2的阻值来控制上升翻转电压和下降翻转电压，使得上升翻转电压和下降翻转电压可以固定在不同值。

对比图2，本发明提供的施密特触发器电路无需额外引入参考电平，可节省生产成本。

请参考图8，本发明实施例还提供了一种电子电路10，所述电子电路10包括所述施密特触发器电路100及电子电路的其他部分200。

请参考图9，本发明实施例还提供了一种电子设备1，所述电子设备1包括所述电子电路10。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (14)

1.一种施密特触发器电路，其特征在于，包括：电压输入端、迟滞电平产生电路单元、翻转电路单元以及反相电路单元；

所述翻转电路单元，被配置为具有一固定的上升翻转电压和一固定的下降翻转电压，所述翻转电路单元用于接收所述电压输入端的输入电压，当所述电压输入端输入的电压由低电平开始增大至超过上升翻转电压时，所述翻转电路单元的输出端电平进行翻转，当所述电压输入端的输入电压从超过上升翻转电压开始下降至下降翻转电压时，所述翻转电路单元的输出端电平进行再次翻转；

所述迟滞电平产生电路单元，用于在所述输入电压超过上升翻转电压的情况下，产生一迟滞电压作用于所述翻转电路单元，使所述下降翻转电压小于所述上升翻转电压，产生电压迟滞；

所述反相电路单元，用于对所述翻转电路单元的输出端电平取反后输出。

2.根据权利要求1所述的施密特触发器电路，其特征在于，所述翻转电路单元的第一端用于接收所述输入电压，且所述翻转电路单元的第一端接所述迟滞电平产生电路单元的第一端，所述翻转电路单元的第三端接地，所述翻转电路单元的输出端接所述反相电路单元的输入端；

所述迟滞电平产生电路单元的第三端接所述电源端；

所述反相电路单元的的第一端接地，所述反相电路单元的输出端接电压输出端。

3.根据权利要求1或2所述的施密特触发器电路，其特征在于，所述翻转电路单元包括第一翻转MOS管及上拉电阻单元；

所述第一翻转MOS管的栅极作为所述翻转电路单元的第一端，所述第一翻转MOS管的第一端作为所述翻转电路单元的第三端，所述第一翻转MOS管的第二端作为所述翻转电路单元的输出端，所述第一翻转MOS管的第二端接所述上拉电阻单元的第一端；

所述上拉电阻单元的第二端作为所述翻转电路单元的第二端接所述迟滞电平产生电路的第二端。

4.根据权利要求3所述的施密特触发器电路，其特征在于，所述上拉电阻单元包括第一上拉电阻及第二上拉电阻；

所述第一上拉电阻的第一端连接所述第二上拉电阻的第二端；

所述第二上拉电阻的第二端作为所述上拉电阻单元的第二端，所述第二上拉电阻的第一端作为所述上拉电阻单元的第一端。

5.根据权利要求3所述的施密特触发器电路，其特征在于，所述翻转电路单元还包括分压单元；

所述分压单元包括第一分压电阻及第二分压电阻；

所述第一分压电阻的第一端接所述电压输入端，所述第一分压电阻的第二端接所述第一翻转MOS管的栅极；

所述第二分压电阻的第一端接所述第一翻转MOS管的栅极，所述第二分压电阻的第二端接所述第一翻转MOS管的第一端。

6.根据权利要求3所述的施密特触发器电路，其特征在于，所述第一翻转MOS管为NMOS管。

7.根据权利要求1或2所述的施密特触发器电路，其特征在于，所述迟滞电平产生电路单元包括第一迟滞电阻、第一迟滞MOS管、第二迟滞MOS管及第三迟滞MOS管；

所述第一迟滞电阻的第一端作为所述迟滞电平产生电路单元的第三端，所述第一迟滞电阻的第二端接所述第一迟滞MOS管的第一端；

所述第一迟滞MOS管的第二端作为所述迟滞电平产生电路单元的第一端，所述第一迟滞MOS管的第栅极接所述第三迟滞MOS管的栅极；

所述第三迟滞MOS管的第二端连接所述第三迟滞MOS管的栅极，所述第三迟滞MOS管的第二端作为所述迟滞电平产生电路单元的第二端，所述第三迟滞MOS管的第一端接所述第二迟滞MOS管的第二端；

所述第二迟滞MOS管的第二端接所述第二迟滞MOS管的栅极，所述第二迟滞MOS管的第一端接所述第一迟滞电阻的第一端。

8.根据权利要求7所述的施密特触发器电路，其特征在于，所述第一迟滞MOS管和所述第三迟滞MOS管的宽长比一样。

9.根据权利要求7所述的施密特触发器电路，其特征在于，所述第二迟滞MOS管的宽长比和所述第二上拉电阻的阻值满足所述第二迟滞MOS管上流过的电流在μA级。

10.根据权利要求7至9任一项所述施密特触发器电路，其特征在于，所述第一迟滞MOS管、所述第二迟滞MOS管及所述第三迟滞MOS管均为PMOS管。

11.根据权利要求1或2所述的施密特触发器电路，其特征在于，所述反相电路单元包括第一反相MOS管及第二反相MOS管；

所述第一反相MOS管的栅极作为所述反相电路单元的输入端，所述第一反相MOS管的栅极接所述第二反相MOS管的栅极，所述第一反相MOS管的第一端作为所述反相电路单元的第一端，所第一反相MOS管的第二端作为所述反相电路单元的输出端，所述第一反相MOS管的第二端接所述第二反相MOS管的第二端。

12.根据权利要求11所述的施密特触发器电路，其特征在于，所述第一反相MOS管为NMOS管，所述第二反相MOS管为PMOS管。

13.一种电子电路，其特征在于，包含权利要求1至12中任一项所述的施密特触发器电路。

14.一种电子设备，其特征在于，包含权利要求13所述的电子电路。

Images