JP4030482B2 - I/q復調回路 - Google Patents
I/q復調回路 Download PDFInfo
- Publication number
- JP4030482B2 JP4030482B2 JP2003294067A JP2003294067A JP4030482B2 JP 4030482 B2 JP4030482 B2 JP 4030482B2 JP 2003294067 A JP2003294067 A JP 2003294067A JP 2003294067 A JP2003294067 A JP 2003294067A JP 4030482 B2 JP4030482 B2 JP 4030482B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- offset
- offset amount
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
- H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
- H04L27/3863—Compensation for quadrature error in the received signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0016—Stabilisation of local oscillators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
102〜802 基準正弦波信号発生器
103〜903 セレクタ
104〜904 I/Q復調器
204a〜904a、204b〜904b 乗算器
204c〜904c、204d〜904d ローパスフィルタ
204e〜904e 局部発振器
204f〜604f、804f 90度移相器
704f 位相可変被制御回路
904f 1/2分周器(T−FF使用)
105〜905 A/D変換器
x05a、x05b、x05c、x05d(x=2、3、5〜9) A/D変換部
106〜906 オフセット量検出回路
x06a、x06b(x=2、3、8、9) 遅延回路
x06c、x06d(x=2、3、8、9) 減算回路
506a、706a 演算回路
506b、706b DCカット回路
506c、706c 信号振幅検出回路
606a、606b 電圧比較回路
606c、606d ゼロクロスポイント時間検出回路
606e 演算回路
107〜907 記憶回路
108〜908 オフセット補正回路
109〜909 出力端子
310、410 被制御回路
310a、310b 減算回路
410a、410b DC電位可変回路
Q1〜Q6 npn型バイポーラトランジスタ
R1、R2 抵抗
OP1〜OP5 オペアンプ
C1〜C4 コンデンサ
Claims (11)
- 高周波信号や中間周波数信号に局部発振信号を乗算して所定のアナログベースバンドI/Q信号を生成するI/Q復調器と、前記アナログベースバンドI/Q信号をディジタルベースバンドI/Q信号に変換するアナログ/ディジタル変換器と、所定の基準正弦波信号を生成する基準正弦波信号発生器と、外部入力信号と前記基準正弦波信号の一方を選択して前記I/Q復調器に出力するセレクタと、前記基準正弦波信号選択時に得られるディジタルベースバンドI/Q信号のDCオフセット量及び位相オフセット量を検出するオフセット量検出回路と、該オフセット量検出回路で得られた検出結果またはその補正値を格納する記憶回路と、該記憶回路の格納情報に基づいて前記外部入力信号選択時に得られるディジタルベースバンドI/Q信号のDCオフセット及び位相オフセットを補正するオフセット補正回路と、を有して成ることを特徴とするI/Q復調回路。
- 前記オフセット量検出回路は、差動入力される前記ディジタルベースバンドI/Q信号のうち反転ディジタルベースバンドI/Q信号を半周期遅らせて遅延反転信号を生成する遅延回路と、非反転ディジタルベースバンドI/Q信号から前記遅延反転信号を減算して前記DCオフセット量を得る減算回路と、を有して成ることを特徴とする請求項1に記載のI/Q復調回路。
- 前記ディジタルベースバンドI/Q信号から前記オフセット補正回路の指示に応じたDCオフセット量を減算する被制御回路を有して成ることを特徴とする請求項1に記載のI/Q復調回路。
- 前記オフセット補正回路の指示に応じて、前記アナログベースバンドI/Q信号のDC電位を可変する被制御回路を有して成ることを特徴とする請求項1に記載のI/Q復調回路。
- 前記オフセット量検出回路は、前記ディジタルベースバンドI/Q信号を2乗和する演算回路と、該演算回路の出力信号から交流成分のみを抽出するDCカット回路と、前記交流成分の振幅を検出して前記位相オフセット量を得る信号振幅検出回路と、を有して成ることを特徴とする請求項1に記載のI/Q復調回路。
- 前記オフセット量検出回路は、差動入力される前記ディジタルベースバンドI/Q信号についてI信号とその反転信号並びにQ信号とその反転信号の電圧値を各々比較する電圧比較回路と、該電圧比較回路の出力信号がゼロとなる時刻を求めるゼロクロスポイント検出回路と、I信号のゼロクロスポイントと半周期ずらされたQ信号のゼロクロスポイントとを比較して前記位相オフセット量を得る演算回路と、を有して成ることを特徴とする請求項1に記載のI/Q復調回路。
- 前記I/Q復調器は、前記局部発振信号の位相を前記オフセット補正回路の指示に応じた位相オフセット量だけ変化させる位相可変被制御回路を有して成ることを特徴とする請求項1に記載のI/Q復調回路。
- 前記位相可変被制御回路は、前記オフセット補正回路の指示に応じてカットオフ周波数が可変制御されるアクティブフィルタを有して成ることを特徴とする請求項7に記載のI/Q復調回路。
- 位相オフセット量の検出に先立って、DCオフセットの補正を行うことを特徴とする請求項1に記載のI/Q復調回路。
- 前記基準正弦波信号発生器は、前記局部発振信号を逓倍或いは分周して前記基準正弦波信号を生成する逓倍器或いは分周器を有して成ることを特徴とする請求項1に記載のI/Q復調回路。
- 前記I/Q復調器は、前記基準正弦波信号発生器としても用いられる局部発振器と、該局部発振器の出力信号に対し、周波数が1/2で互いに90度の位相差を持つ2系統の信号を出力するTフリップフロップを用いた1/2分周器と、を有して成ることを特徴とする請求項1に記載のI/Q復調回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003294067A JP4030482B2 (ja) | 2003-08-18 | 2003-08-18 | I/q復調回路 |
US10/919,441 US7480348B2 (en) | 2003-08-18 | 2004-08-17 | I/Q demodulation circuit |
CN2004100642349A CN100407571C (zh) | 2003-08-18 | 2004-08-18 | I/q解调电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003294067A JP4030482B2 (ja) | 2003-08-18 | 2003-08-18 | I/q復調回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005064990A JP2005064990A (ja) | 2005-03-10 |
JP4030482B2 true JP4030482B2 (ja) | 2008-01-09 |
Family
ID=34191018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003294067A Expired - Fee Related JP4030482B2 (ja) | 2003-08-18 | 2003-08-18 | I/q復調回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7480348B2 (ja) |
JP (1) | JP4030482B2 (ja) |
CN (1) | CN100407571C (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2370928B (en) * | 2001-01-09 | 2004-08-25 | Ericsson Telefon Ab L M | Radio receiver |
JP4492415B2 (ja) * | 2005-04-04 | 2010-06-30 | 株式会社豊田自動織機 | オフセット調整回路 |
US7382297B1 (en) | 2005-12-08 | 2008-06-03 | Marvell International Ltd. | Transmitter I/Q mismatch calibration for low IF design systems |
KR100710088B1 (ko) * | 2006-02-23 | 2007-04-20 | 지씨티 세미컨덕터 인코포레이티드 | Iq 불일치를 보상하는 수신 회로 및 방법 |
US7944984B1 (en) * | 2006-04-11 | 2011-05-17 | Marvell International Ltd. | I/Q calibration in the presence of phase offset |
JP4755669B2 (ja) * | 2008-04-24 | 2011-08-24 | 旭化成エレクトロニクス株式会社 | 直交変調器 |
FR2934934B1 (fr) * | 2008-08-05 | 2012-08-31 | Groupe Des Ecoles De Telecommunications Get Ecole Nationale Superieure Des Telecommunications Enst | Circuit de demodulation |
US8218493B2 (en) * | 2008-09-08 | 2012-07-10 | Wisconsin Alumni Research Foundation | System and method for interference mitigation in wireless networks |
US8625727B2 (en) | 2010-04-02 | 2014-01-07 | Infineon Technologies Ag | Demodulator and method for demodulating a carrier signal |
US8792846B2 (en) | 2010-04-06 | 2014-07-29 | Infineon Technologies Ag | Demodulator and method for demodulating a modulated carrier signal |
US9054938B2 (en) * | 2010-05-28 | 2015-06-09 | Intel Corporation | Quadrature gain and phase imbalance correction |
KR101887099B1 (ko) * | 2010-12-29 | 2018-08-09 | 삼성전자주식회사 | 이미지 처리 시스템 및 이미지 처리 방법 |
KR20130071081A (ko) * | 2011-12-20 | 2013-06-28 | 삼성전기주식회사 | 자이로센서 위상오차 보정회로, 자이로센서 시스템 및 자이로센서 위상오차 보정방법 |
US9270393B2 (en) * | 2012-12-20 | 2016-02-23 | Visteon Global Technologies, Inc. | Method and system for reducing amplitude modulation (AM) noise in AM broadcast signals |
CN105676943B (zh) * | 2015-12-31 | 2018-08-17 | 广州中大微电子有限公司 | 一种SoC芯片中I/Q解调时钟电路 |
US10511462B2 (en) | 2016-01-06 | 2019-12-17 | Apple Inc. | DC offset cancelation for wireless communications |
US10148322B2 (en) * | 2016-04-01 | 2018-12-04 | Intel IP Corporation | Demodulator of a wireless communication reader |
US10353518B2 (en) | 2016-10-14 | 2019-07-16 | Synaptics Incorporated | Touch controller with signal combining and simultaneous I/Q demodulation |
CN114035128B (zh) * | 2021-09-15 | 2023-01-03 | 杭州诺驰生命科学有限公司 | 原子磁强计、弱磁测量***和方法、计算机程序产品、计算机设备以及可读存储介质 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06326739A (ja) * | 1993-05-11 | 1994-11-25 | Sharp Corp | Cofdm信号受信機 |
US5548244A (en) * | 1994-11-14 | 1996-08-20 | Hughes Aircraft Company | Method and apparatus for eliminating DC offset for digital I/Q demodulators |
JPH10303649A (ja) | 1997-04-28 | 1998-11-13 | Toshiba Corp | ミキサ回路 |
US6128353A (en) | 1997-07-07 | 2000-10-03 | Lucent Technologies, Inc. | Code division multiple access system with dynamic histogram control |
US6330290B1 (en) * | 1998-09-25 | 2001-12-11 | Lucent Technologies, Inc. | Digital I/Q imbalance compensation |
JP2002152298A (ja) * | 2000-11-15 | 2002-05-24 | Matsushita Electric Ind Co Ltd | 復調装置及び復調方法 |
-
2003
- 2003-08-18 JP JP2003294067A patent/JP4030482B2/ja not_active Expired - Fee Related
-
2004
- 2004-08-17 US US10/919,441 patent/US7480348B2/en not_active Expired - Fee Related
- 2004-08-18 CN CN2004100642349A patent/CN100407571C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050041759A1 (en) | 2005-02-24 |
JP2005064990A (ja) | 2005-03-10 |
US7480348B2 (en) | 2009-01-20 |
CN1585262A (zh) | 2005-02-23 |
CN100407571C (zh) | 2008-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4030482B2 (ja) | I/q復調回路 | |
US7995679B2 (en) | Method and system for charge sensing with variable gain, offset compensation, and demodulation | |
JP4555898B2 (ja) | 直交変調器及び較正方法 | |
JP2792888B2 (ja) | 直接変換受信機 | |
US20040174832A1 (en) | Method and device for processing analogue ouput signals from capacity sensors | |
US8219331B2 (en) | Electronic device and method for evaluating a variable capacitance | |
US7348838B2 (en) | Method and system for DC offset cancellation from a modulated signal | |
US9490858B2 (en) | Transmitter capable of reducing local oscillation leakage and in-phase/quadrature-phase (I/Q) mismatch and adjusting methods thereof | |
US7477100B2 (en) | Method and system for single ended to differential ended demodulation | |
US11262212B2 (en) | Vibration type gyroscope | |
FI87960B (fi) | Frekvensskillnadsdetektor (fdd) och en baervaogsmodulerad mottagare innehaollande en dylik fdd | |
JP3606373B2 (ja) | フィルタ具備装置 | |
JP3420613B2 (ja) | 直交変調器 | |
JPH05110369A (ja) | 移相器 | |
JPH04275746A (ja) | 直交変調器 | |
JP2010114508A (ja) | 直交復調器 | |
US10924309B2 (en) | Phase error reduction in a receiver | |
CN115615467B (zh) | 霍尔信号解调方法和装置 | |
JP4518576B2 (ja) | 等振幅加算回路 | |
Cheon et al. | A power-efficient, wide-frequency-range impedance measurement IC using frequency-shift technique | |
JP2005252641A (ja) | 狭帯域タイムコード受信機 | |
KR101493503B1 (ko) | 진폭 변조 신호를 복조하는 방법 및 이를 위한 장치 | |
JP3154147B2 (ja) | 90度移相回路及びこれを用いた直交変調回路 | |
JP3658769B2 (ja) | 受信装置 | |
JP2504755B2 (ja) | 周波数オフセツトおよびジツタ印加回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071016 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |