CN1585262A - I/q解调电路 - Google Patents

Abstract

在I/Q解调电路中，事先存贮了以偏置检测模式确定的偏置量，因而在常规接收模式中，可根据这样存贮的数据校正偏置。运用这种结构，在I/Q解调操作中能无延迟地校正DC偏置与相位偏置。

Description

I/Q解调电路

本非临时申请要求对2003年8月18日在日本提交的专利申请NO.2003-294067在35U.S.C.(美国法典)§119(a)下的优先权，该申请的整个内容通过引用包括在这里。

技术领域

本发明涉及一种包括在数字广播接收设备等中用于把射频或中频信号转换成预定基带I/Q信号的I/Q解调电路。

背景技术

在射频信号(下称RF信号)或中频信号(下称IF信号)被转换成基带信号时，很容易在该基带信号上选加一DC偏置(不需要的DC分量，由本机振荡器漏输出、各别器件间的变化等产生)。一般知道，混频电路能消除这种DC偏置(如参见日本专利申请公开说明书H10-303649)。

图15的框图示出日本专利申请公开说明书H-10303649揭示的混频电路的主要部分结构。图示混频电路中，混频器2把输入端1对其馈送的RF或IF信号乘上本机振荡器3对其馈送的本机振荡信号，把相乘结果输出给模/数转换器6(下称A/D转换器6)。本机振荡器3的端子4与5之间外接一谐振器。控制本机振荡器3的振荡频率受到控制，使混频器2的乘法运算得出具有所需频率的基带信号。A/D转换器6把馈给它的基带信号转换为数字信号，并经输出端9将它送出该混频电路。A/D转换器6产生的数字基带信号还送到求平均值电路7。后者检出该数字基带信号的DC偏置量平均值，并把它输出设给设置在下一级里的采保电路8(下称S/H电路8)。S/H电路8按预定时序读出并保持DC偏置量的平均值，而且控制混频器2，消除DC偏置量平均值与混频器2的DC偏置量设计值的电压差。

运用上述结构的混频电路，真的能消除数字基带信号里的DC偏置，不必在输出端9前一级设置高电容量的耦合电容器，利于缩小电路规模。

然而，上述的混频电路有以下诸缺点。混频电路配置成在接收操作期间测量DC偏置量，并按测得的值作校正。因此，第一个缺点是偏置校正有至少等于一个周期的延迟(求出数字基带信号DC平均值所需的时间)。在I/Q解调器中，解调精度不仅主要依赖于DC偏置，还依赖于I/Q信号的相位偏置。但在上述结构的混频电路中，根本未考虑过校正相位偏置，因而第二个缺点是，对I/Q解调器原封不动地应用原有的技术不能满意地改进其解调精度。

发明内容

根据通常遇到的上述诸问题，本发明的目的是提出一种I/Q解调电路，在执行I/Q解调操作时，能无延迟地校正DC偏置和相位偏置。

为此，根据本发明，I/Q解调电路配备了：I/Q解调器，通过输入信号与本机振荡信号(local oscillation signal)相乘而产生模拟I/Q信号；模/数转换器，用于把该模拟I/Q信号转换成数字I/Q信号；参考正弦波信号发生器，用于产生预定的参考正弦波信号；选择器，用于对I/Q解调器选择和馈送外部输入信号和参考正弦波信号中的一个；偏置量检测电路，用于检测在选择参考正弦波信号时得到的数字I/Q信号的DC偏置量与相位偏置量；存贮电路，用于存贮偏置量检测电路的检测结果或用其校正该结果的校正值；和偏置校正电路，用于根据贮存于存贮电路的数据，校正选择外部输入信号时得到的数字I/Q信号的DC偏置与相位偏置。

附图说明

图1是本发明第一实施例的I/Q解调电路的框图；

图2是本发明第二实施例的I/Q解调电路的框图；

图3A～3C示出DC偏置量的检测方法；

图4是本发明第三实施例的I/Q解调电路的框图

图5是本发明第四实施例的I/Q解调电路的框图；

图6示出控制电流i1与i2与DC偏置量的关系；

图7是本发明第五实施例的I/Q解调电路的框图；

图8是本发明第六实施例的I/Q解调电路的框图；

图9A～9C示出相位偏置量的检测方法；

图10是本发明第七实施例的I/Q解调电路的框图；

图11是一例可变相位受控电路704f结构的电路图；

图12是一例偏置校正操作流程图；

图13是本发明第八实施例的I/Q解调电路的框图；

图14是本发明第九实施例的I/Q解调电路的框图；

图15是日本专利申请公开说明书H10-303649揭示的混频电路主要部分的框图。

具体实施方式

首先描述本发明第一实施例的I/Q解调电路。图1是本发明第一实施例的I/Q解调电路的框图，如图所示，该例的I/Q解调电路包括输入端101、参考正弦波信号发生器102、选择器103、I/Q解调器104、A/D转换器105、偏置量检测电路106、存贮电路107、偏置校正电路108和输出端109。该I/Q解调电路工作于下列两种操作模式之一：偏置检测模式和常规接收模式。

在上述偏置检测模式中，执行以下操作。在该操作模式中，参考正弦波信号发生器102产生一预定的参考正弦波信号，选择器103选择参考正弦波信号发生器102作为信号源，把参考正弦波信号馈给I/Q解调器104，后者把馈自选择器103的参考正弦波信号与本机振荡信号相乘而产生一预定的模拟基带I/Q信号。A/D转换器105把该模拟基带I/Q信号转换成数字基带I/Q信号并将它馈送给偏置量检测电路106，后者执行预定的运算检出数字基带I/Q信号的DC偏置量与相位偏置量。存贮电路107则存贮偏置量检测电路106的检测结果。

反之，在常规接收模式中，执行如下操作：在该操作模式中，经输入端101馈入通过接收操作得到的外部输入信号(RF或IF信号)，选择器103把输入端101选作信号源，把外部输入信号馈给I/Q解调器104，后者把馈自选择器103的外部输入信号与本机振荡信号相乘而产生预定的模拟基带I/Q信号。A/D转换器105把该模拟基带I/Q信号转换成数字基带I/Q信号，并将它馈送给输出端109。同时，根据贮存于存贮电路107的数据，偏置校正电路108校正该数字基带I/Q信号的DC偏置与相位偏置，从而在输出端109出现与DC或相位偏置无关的解调结果。

如上所述，在本例的I/Q解调电路中，偏置检测模式得到的DC偏置量和相位偏置量事先存贮在存贮电路107中，因而在常规接收模式中，按存贮的数据校正偏置。这种结构不必在接收操作期间测量和校正偏置量，因而在I/Q解调操作期间能无延迟地校正DC偏置与相位偏置。

接着示出本发明第二实施例的I/Q解调电路，更详细地指述DC偏置量检测手段。图2是本发明第二实施例的I/Q解调电路的框图。如图所示，像第一实施例一样，本例的I/Q解调电路包括输入端201、参考正弦波信号发生器202、选择器203、I/Q解调器204、A/D转换器205、偏置量检测电路206、存贮电路207、偏置校正电路208和输出端209。

I/Q解调器204包括乘法器204a与204b、低通滤波器204c与204d(下称LPF204c与204d)、本机振荡器204e和90度移相器204f。分别馈送给乘法器204a与204b的本机振荡信号相互之间被90度移相器204f造成90度相位差，因此，假定该本机振荡信号的角频率和幅值分别为ω₁与a，这些信号各自表示为a cosω₁t和a sinω₁t。另一方面，示出参考正弦波信号发生器202产生的参考正弦波信号，假定其角频率和幅值分别为ω₂与b，故示为b sinω₂t。因此，公式(1)和(2)分别给出乘法器204a和204b的输出信号；

$a{\cos \mathrm{\ω}}_{1}t\×{b\sin \mathrm{\ω}}_{2}t=\frac{\mathrm{ab}}{2}[\sin ({\mathrm{\ω}}_1+{\mathrm{\ω}}_2)t-\sin ({\mathrm{\ω}}_1-{\mathrm{\ω}}_2)t]---\left(1\right)$

$a\sin {\mathrm{\ω}}_{1}t\×{b\sin \mathrm{\ω}}_{2}t=\frac{\mathrm{ab}}{2}[\cos ({\mathrm{\ω}}_1-{\mathrm{\ω}}_2)t-\cos ({\mathrm{\ω}}_1+{\mathrm{\ω}}_2)t]---\left(2\right)$

LPF204c和204d从乘法器204a与204b的输出信号里滤出高频分量(ω₁+ω₂)，产生公式(3)和(4)给出的模拟基带I/Q信号(及其反相信号Ix与Qx)：

$I=\frac{\mathrm{ab}}{\text{2}}\sin ({\mathrm{\ω}}_1-{\mathrm{\ω}}_2)t---\left(3\right)$

$Q=\frac{\mathrm{ab}}{2}\cos ({\mathrm{\ω}}_1-{\mathrm{\ω}}_2)t---\left(4\right)$

在理想条件下，I和Ix信号(或Q和Qx信号)具有一样的DC电位，相位相互相差180度。但实际上由于自混频作用，即本机振荡信号漏泄到乘法器204a与204b相对端的现象，或由于各器件间有变化，会出现DC偏置，造成这两个信号之间的DC电位差(见图3A)。

为检测上述的DC偏置量，本例的偏置量检测电路206包括延迟电路206a与206b和减法电路206c与206d。在偏置检测模式中，延迟电路206a与206b产生延迟的反相信号Ix″与Qx″，其方法是对从所有从A/D转换器205获得的数字基带I/Q信号I′与Q′及其反相信号Ix′与Qx′中A/D转换器205b与205d获得的反相信号Ix′与Qx′给出等于半周期的延迟。得自A/D转换器205a与205c的非反相信号I′与Q′和得自延迟电路206a与206b的延迟反相信号Ix″与Qx″相互同相，但DC电位不一(见图3b)。因此，通过减法电路206c与206d从信号I′与Q′里减去信号Ix″与Qx″，可得到数字基带I/Q信号的DC偏置量(见图3c)。这样在本例的I/Q解调电路中，通过简单运算，可利用参考正弦波信号的对称性与周期性来确定数字基带I/Q信号的DC偏置量。

下面示出本发明第三实施例的I/Q解调电路，更详细地描述一例DC偏置校正方法。图4是本发明第三实施例的I/Q解调电路的框图。如图所示，像第一实施例那样，本例的I/Q解调电路包括输入端301、参考正弦波信号发生器302、选择器303、I/Q解调器304、A/D转换器305、偏置量检测电路306、存贮电路307、偏置校正电路308和输出端309，另还包括受偏置校正电路308控制的受控电路310。

上述受控电路310包括接在A/D转换器305a与305c后面一级里的减法电路310a与310b。在常规接收模式中，受控电路310按来自偏置校正电路308的指令，从数字基带I/Q信号里减去DC偏置量。这种结构在输出端309出现与DC偏置无关的解调结果。

下面示出本发明第四实施例的I/Q解调电路，详述另一例DC偏置校正手段。图5是本发明第四实施例I/Q解调电路的框图(包括作为框图一部分的电路图)。如图所示，像第一实施例一样，其I/Q解调电路包括输入端401、参考正弦波信号发生器402、选择器403、I/Q解调器404、A/D转换器405、偏置量检测电路406、存贮电路407、偏置校正电路408和输出端409，另外，还包括受偏置校正电路408控制的受控电路410。

上述受控电路410包括接在LPF404c和404d与A/D转换器405之间的DC电位变化电路410a与410b。在常规接收模式中，受控电路410按来自偏置校正电路408的指令改变模拟基带I/Q信号的DC电位。该结构在输出端409出现与DC偏置无关的解调结果。

现在详述DC电位变化电路410a与410b的内部结构和操作。如图5所示，DC电位变化电路410a包括npn型双极晶体管Q1～Q6和电阻器R1与R2，晶体管Q1和Q2的基极分别接LPF404c的差动输出端，它们的集电极都接源电压线，发射极分别通过电阻器R1和R2接晶体管Q3和Q4的集电极。电阻器R1和R2与晶体管Q3和Q4之间的节点用作DC电位变化电路410a的输出端，而且接A/D转换器405的差动输入端。晶体管Q3和Q4的发射极都接地。晶体管Q3和Q4的基极分别接晶体管Q5和Q6的基极。晶体管Q5和Q6的发射极都接地，集电极接自己的基极，还接偏置校正电路408的输出端。简言之，DC电位变化电路410a包括晶体管Q1与Q2组成的射板跟随电路和晶体管Q3～Q6组成的电流镜像电路(mirror circuit)。DC电位变化电路410b加以如上所述的相同结构。

在常规接收模式中，偏置校正电路408读出贮存于存贮电路407的DC偏置量，使与之对应的控制电流i1与i2通过晶体管Q5和Q6的集电极。此时，通过晶体管Q3和Q4的集电极流过幅值与控制电流i1与i2一样的镜像电流i1与i2(即正比于控制电流i1与i2的镜像电流i1′于i2′)，因而I和Ix信号的DC电位被控制电流i1和i2控制而变化。

图6示出控制电流i1和i2与DC偏置量间的关系。如图所示，I与Ix信号之间无DC偏置时，控制电流i1和i2的幅值相同，故I与Ix信号的DC电位相同。反之，当I与Ix信号间出现DC偏置而使I信号的DC电位高于Ix信号的DC电位时，偏置校正电路408就增大控制电流i2而减小控制电流i1。在这样控制下，流经电阻器R2的镜像电流i2增大，流经电阻器R1的镜像电流i1减小，结果I信号的DC电位降低，Ix信号的DC电位升高，因而I与Ix信号的DC电位变成相等，这样消除了这两个信号间的DC偏置。反之，当I信号的DC电位变成低于Ix信号的DC电位时，则控制电流i2减小，控制电流i1增大，以如上所述的同样方式消除了该DC偏置。

下面示出本发明第五实施例的I/Q解调电路，详述一例相位偏置量检测方法。图7是本发明第五实施例的I/Q解调电路的框图。如图所示，像第一实施例一样，本例的I/Q解调电路包括输入端501、参考正弦波信号发生器502、选择器503、I/Q解调器504、A/D转换器505、偏置量检测电路506、存贮电路507、偏置校正电路508和输出端509。

为检测数字基带I/Q信号的相位偏置量，本例的偏置量检测电路506包括运算电路506a、DC截止电路(cut circuit)506b和信号幅值检测电路506c。在偏置检测模式中运算电路506a计算得自A/D转换器505的数字基带I/Q信号的平方和(I²+Q²)。在无相位偏置的理想状态下，如公式(5)表达的那样，运算结果中不出现AC分量：

$[\frac{\mathrm{ab}}{2}\sin ({\mathrm{\ω}}_1-{\mathrm{\ω}}_2)t{]}^2+[\frac{\mathrm{ab}}{2}\cos ({\mathrm{\ω}}_1-{\mathrm{\ω}}_2)t{]}^2=\frac{a^2{b}^2}{4}---\left(5\right)$

但实际上由于原自90度移相器504f和其它因素的误差，会出现相位偏置，使两信号间的相位差偏离90度。因而如公式(6)表达的那样，运算结果里出现-AC分量，式中α代表相位偏置量：

$\left\{\frac{\mathrm{ab}}{2}\sin \right[({\mathrm{\ω}}_1-{\mathrm{\ω}}_2)t+\mathrm{\α}{\left]\right\}}^2+[\frac{\mathrm{ab}}{2}\cos ({\mathrm{\ω}}_1-{\mathrm{\ω}}_2)t{]}^2---\left(6\right)$

$=\frac{a^2{b}^2}{4}+\frac{a^2{b}^2}{4}\sin \mathrm{\α}\×\sin [2({\mathrm{\ω}}_1-{\mathrm{\ω}}_2)t+\mathrm{\α}]$ 只要α很小，可得出近似式sinα≈α，这样上述AC分量的幅值正比于相位偏置量α。相应地，令DC截止电路506b从运算电路506a的输出信号中取出该AC分量，然后令信号幅值检测电路506c检测该AC分量的幅值，就能确定数字基带I/Q信号的相位偏置量。这样在本例的I/Q解调电路中，通过简单运算，可利用出现在I/Q信号平方和里的AC分量幅值与相位偏置量之间的相关性，来确定数字基带I/Q信号的相位偏置量。

下面示出本发明第六实施例的I/Q解调电路，详述另一例相位偏置量检测方法。图8是本发明第六实施例的I/Q解调电路的框图。如图所示，像第一实施例一样，本例的I/Q解调电路包括输入端601、参考正弦波信号发生器602、选择器603、I/Q解调器604、A/D转换器605、偏置量检测电路606、存贮电路607、偏置校正电路608和输出端609。

为检测数字基带I/Q信号的相位偏置量，本例的偏置量检测电路606包括电压比较电路606a与606b、过零点检测电路606c与606d和运算电路606e。在偏置检测模式中，电压比较电路606a比较经A/D转换器605数字化的I和Ix信号的电压(见图9A)。以同样方法操作，电压比较电路606b比较Q和Qx信号的电压。接着，过零点检测电路606c与606d确定I与Ix信号的电压和Q与Qx信号的变得相互相等的时间点(过零点)，因而电压比较电路606a与606b的输出信号变为零(见图9B)。最后，运算电路606e比较I信号的过零点与Q信号偏移半周期后的过零点，确定延迟误差时间(见图9C)。

这里保持了公式(7)给出的延迟误差时间与相位偏置误差之间的相关性：

因此，令运算电路606e确定延迟误差时间，可确定数字基带I/Q信号的相位偏置量。

下面示出本发明第七实施例的I/Q解调电路，详述一例相位偏置校正方法。图10是本发明第七实施例的I/Q解调电路的框图。如图所示，像第一实施例那样，该I/Q解调电路包括输入端701、参考正弦波信号发生器702、选择器703、I/Q解调器704、A/D转换器705、偏置量检测电路706、存贮电路707、偏置校正电路708和输出端709。本例的I/Q解调器704包括偏置校正电路708控制的相位可变受控电路704f，以取代90度移相器。在常规接收模式中，根据来自偏置校正电路708的指令，相位可变受控电路704f把本机振荡信号的相位变化一相位偏置量，采用这种结构，在输出端709出现与相位偏置无关的解调结果。

图11是一例相位可变受控电路704f结构的电路图。如图所示，本例的相位可变受控电路704f包括差动跨导放大器OTA1～OTA5(跨导分别为Gm1～Gm5)和电容器C1～C4(电容分别为Ca、Cb、2Cx与2Cx)。

本机振荡信号经输入端T1和T2差动馈入，输入端T1和T2分别接放大器OTA4和OTA5各自的非反相输入端(+)与反相输入端(-)。放大器OTA4的非反相输出端(+)接放大器OTA1的反相输出端(-)、放大器OTA2的非反相输入端(+)和电容器C1的一端。放大器OTA4的反相输出端(-)接放大器OTA1的非反相输出端(+)、放大器OTA2的反相输入端(-)和电容器C1的另一端。放大器OTA5的非反相输出端(+)接放大器OTA2的非反相输出端(+)、放大器OTA3的非反相输入端(+)和电容器C2的一端。放大器OTA5的反相输出端(-)接放大器OTA2的反相输出端(-)、放大器OTA3的反相输入端(-)和电容器C2的另一端。放大器OTA5的非反相输出端(+)与反相输出端(-)还通过电容器C3与C4分别接输入端T1与T2。放大器OTA3的非反相输出端(+)接输出端T4、放大器OTA1的反相输入端(-)和它自身的反相输入端(-)。放大器OTA3的反相输出端(-)接输出端T3、放大器OTA1的非反相输入端(+)和它自身的非反相输入端(+)。

相位可变受控电路704f配置成上述的二阶低通滤波器后，以其截止频率fc输出与对其输入的信号相位偏出90度的信号。如公式(8)表达的那样，相位可变受控电路704f的截止频率fc取决于跨导Gm1与Gm2和静电电容Ca、Cb与Cx：

$\mathrm{fc}=\frac{1}{2\mathrm{\π}}\sqrt{\frac{\mathrm{Gm}1\·\mathrm{Gm}2}{\mathrm{Ca}(\mathrm{Cx}+\mathrm{Cb})}}---\left(8\right)$

因此，本例的相位可变受控电路704f配置成按来自偏置校正电路708的指令逐一改变上述诸参数。运用这种结构，能按相位可变受控电路704f的截止频率fc自由地控制本机振荡信号的相位。

下面叙述校正上述DC偏置和相位偏置的步骤。图12的流程图示出一例校正偏置的操作。如该流程图所示，在本发明的I/Q解调电路中，在步骤S1一接通电源后，首先在步骤S2把操作模式置成偏置检测模式，然后在步骤S3，根据参考正弦波信号检出DC偏置量。接着在步骤S4，在检测相位偏置量之前先校正该DC偏置。然后在步骤S5，根据参考正弦波信号检出相位偏置量，再在步骤S6校正该相位偏置。接着在步骤S7，把校正值存入存贮电路，于是在步骤S8，将操作模式切换到常规接收模式。这一步骤的理由如下。

如前所述，DC偏置量根据I与Ix信号(或Q与Qx信号)检测，所以即使I与Q信号之间存在相位偏置，也能正确地检出DC偏置量。另一方面，若在检测相位偏置量时在I/Q信号中存在DC偏置，如下面公式(9)所表达的那样，即便不存在相位偏置，在计算的数字基带I/Q信号的平方和结果中也会出现AC分量，这样就不能正确地检测相位偏置。

$[\mathrm{\β}+\frac{\mathrm{ab}}{2}\sin ({\mathrm{\ω}}_1-{\mathrm{\ω}}_2)t{]}^2+[\frac{\mathrm{ab}}{2}\cos ({\mathrm{\ω}}_1-{\mathrm{\ω}}_2)t{]}^2---\left(9\right)$

$=\frac{a^2{b}^2}{4}+\mathrm{ab\β}\sin ({\mathrm{\ω}}_1-{\mathrm{\ω}}_2)t$

其原因在于，在本发明的I/Q解调电路中，DC偏置量在检测相位偏置量之前就被校正了，采用这种结构，能避免错误地检测因存在DC偏置而造成的相位偏置量。有时可在紧接用于计算I/Q信号的平方和的运算电路的级中设置一高通滤波器，该滤波器的截止频率设置成消除(ω₁-ω₂)分量而只通过2(ω₁-ω₂)分量，还能防止错误地检测相位偏置量而无需事先消除DC偏置。但这种结构的主要缺点是要求一高阶滤波器，因而为了构建简单的***，在检测相位偏置量之前校正DC偏置更为可取。

下面示出本发明第八实施例的I/Q解调电路，详述一例参考正弦波信号发生手段。图13是本发明第八实施例的I/Q解调电路的框图。如图所示，像第一实施例一样，其I/Q解调电路包括输入端801、参考正弦波信号发生器802、选择器803、I/Q解调器804、A/D转换器805、偏置量检测电路806、存贮电路807、偏置校正电路808和输出端809。本例的参考正弦波信号发生器802包括倍频器802a和高通滤波器802b，前者把本机振荡器804e产生的本机振荡信号(a sinω₁t)倍增两倍，后者防止该本机振荡信号与倍增的信号(b sin2ω₁t)混频。就是说，这里不是分开提供产生参考正弦波信号的振荡源，而是应用了I/Q解调必需的本机振荡信号，这样有助于避免不必要地扩大电路规模。举例来说，本例涉及的一种结构，对本机振荡信号作倍增，但应该理解，本发明可用任何其它结构来实施，如本机振荡信号经分频而用作参考正弦波信号。

最后，示出本发明第九实施例的I/Q解调电路，详述另一例参考正弦波信号发生手段。图14是本发明第九实施例的I/Q解调电路的框图。如图所示，像第一实施例一样，其I/Q解调电路包括输入端901、选择器903、I/Q解调器904、A/D转换器905、偏置量检测电路906、存贮电路907、偏置校正电路908和输出端909。这里把I/Q解调器904的本机振荡器904e共用为参考正弦波信号发生器，即在本例的I/Q解调电路中，本机振荡器904e的输出信号分成两个信号，一个用作参考正弦波信号，另一个用作本机振荡信号。本机振荡器904e的振落频率为I/Q解调所需频率的两倍。

本例I/Q解调器904包括用T触发电路构成的1/2分频器904f，用于取代90度移相器。此1/2分频器904f输出两个信号(a sinω₁t和a cosω₁t)，频率为本机振荡器904e输出信号(b sin2ω₁t)的一半，相位相互相差90度，使输出信号共用为本机振荡信号。这样就不用分开设置产生参考正弦波信号的振荡源，可使用I/Q解调必需的本机振荡器，避免不必要地扩大电路规模。

如上所述，利用本发明的I/Q解调电路，在I/Q解调操作期间能无延迟地校正DC偏置与相位偏置。

在数字广播接收等设备中，证明本发明的I/Q解调电路可用作信号解调手段，有利于提高这类设备的接收精度。

Claims (13)

1.一种I/Q解调电路，其特征在于，所述电路包括：

I/Q解调器，可通过把输入信号乘上本机振荡信号产生模拟I/Q信号；

模/数转换器，用于把模拟I/Q信号转换为数字I/Q信号；

参考正弦波信号发生器，用于产生预定的参考正弦波信号；

选择器，可将外部输入信号和参考正弦波信号中的一个选择和馈送给I/Q解调器；

偏置量检测电路，可对选择参考正弦波信号时得到的数字I/Q信号检测DC偏置量和相位偏置量；

存贮电路，可存贮偏置量检测电路的检测结果或用其校正该结果的校正值；以及

偏置校正电路，可根据贮存于存贮电路的数据，校正在选择外部输入信号时得到的数字I/Q信号的DC偏置与相位偏置。

2.如权利要求1所述的I/Q解调电路，其特征在于，所述偏置量检测电路包括：

延迟电路，通过对其差动馈送的数字I/Q信号的两种型式中的反相的数字I/Q信号延迟半周期，产生延迟反相信号；和

减法电路，通过从非反相数字I/Q信号中减去延迟反相信号，确定DC偏置量。

3.如权利要求1所述的I/Q解调电路，其特征在于，所述电路还包括：

受控电路，可按来自偏置校正电路的指令，从数字I/Q信号中减去一DC偏置量。

4.如权利要求1所述的I/Q解调电路，其特征在于，所述电路还包括：

受控电路，可按来自偏置校正电路的指令，改变模拟I/Q信号的DC电位。

5.如权利要求1所述的I/Q解调电路，其特征在于，所述偏置量检测电路包括：

运算电路，用于计算数字I/Q信号的平方和；

DC截止电路(cut circuit)，可从运算电路输出信号中只取出交流分量；以及

信号幅值检测电路，可通过检测交流分量的幅值而确定相位偏置。

6.如权利要求1所述的I/Q解调电路，其特征在于，所述偏置量检测电路包括：

电压比较电路，用于对其差动馈送的数字I/Q信号的两种型式，比较I信号与它的反相信号和Q信号与它的反相信号；

过零点检测电路，用于确定电压比较电路的输出信号变为零的时间点；和

运算电路，通过比较I信号的过零点与偏移半周期的Q信号的过零点，确定相位偏置。

7.如权利要求1所述的I/Q解调电路，其特征在于，所述I/Q解调器包括：

相位可变受控电路，用于按来自偏置校正电路的指令，把本机振荡信号的相位改变一相位偏置量。

8.如权利要求7所述的I/Q解调电路，其特征在于，所述相位可变受控电路包括：

有源滤波器，根据来自偏置校正电路的指令使其截止频率受控变化。

9.如权利要求1所述的I/Q解调电路，其特征在于，在检测相位偏置量之前，校正DC偏置。

10.如权利要求1所述的I/Q解调电路，其特征在于，所述参考正弦波信号发生器包括：

倍频器，通过倍增本机振荡信号的频率而产生参考正弦波信号。

11.如权利要求1所述的I/Q解调电路，其特征在于，所述参考正弦波信号发生器包括：

分频器，通过对本机振荡信号分频而产生参考正弦波信号。

12.如权利要求1所述的I/Q解调电路，其特征在于，所述电路还包括：

1/2分频器，用于产生频率为参考正弦波信号频率的一半且相互相位相差90度的两个信号，其中1/2分频器的输出信号用作本机振荡信号。

13.一种I/Q解调电路，其特征在于，所述电路包括：

I/Q信号发生电路，用于由输入信号产生I/Q信号；

偏置量检测电路，用于检测I/Q信号的偏置量；和

存贮电路，用于存贮偏置量或用其校正该偏置量的值，其中根据贮存于存贮电路的数据校正I/Q信号的偏置。

Images