JP4007932B2 - マイクロ波送電法、マイクロ波受電装置及びｉｄタグシステム - Google Patents
マイクロ波送電法、マイクロ波受電装置及びｉｄタグシステム Download PDFInfo
- Publication number
- JP4007932B2 JP4007932B2 JP2003059626A JP2003059626A JP4007932B2 JP 4007932 B2 JP4007932 B2 JP 4007932B2 JP 2003059626 A JP2003059626 A JP 2003059626A JP 2003059626 A JP2003059626 A JP 2003059626A JP 4007932 B2 JP4007932 B2 JP 4007932B2
- Authority
- JP
- Japan
- Prior art keywords
- microwave
- pulse
- antenna
- frequency
- power transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Near-Field Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マイクロ波によって電力を伝送するマイクロ波送電法及びマイクロ波受電装置、この方法を適用したＩＤタグシステムに関する。
【０００２】
【従来の技術】
電波からエネルギーを得ようというコンセプトの一つに宇宙太陽光発電衛星（Solar Power Station：以下、ＳＰＳという）計画がある。これは、地球の衛星軌道上に太陽電池パネルを並べた巨大な衛星を打ち上げ、そこで作った電力をマイクロ波で地球に送るものである。また、有線送電が難しい離島や山頂などへの送電にもマイクロ波送電を利用する計画がある。
【０００３】
【発明が解決しようとする課題】
マイクロ波送電においては、発電量変動と負荷変動に対応して送電量を調整する必要がある。現在、ＳＰＳ計画で使用が想定されているマイクロ波は連続波（Continuous Wave）であるので、送電量を調整するには送電電力を変化させなければならない。しかし、受電装置で使用される整流回路は、図４に示すように受電電力がＰ0の時、整流効率が最大になる特性があるため、送電電力を変化させると、整流効率が悪くなり、損失が大きくなってしまう。
【０００４】
本発明は、このような事情に鑑み、整流効率を損なうことなく、送電量を調整することができるマイクロ波送電法及びマイクロ波受電装置、ＩＤタグシステムを提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記課題を解決するための、請求項１に記載の発明は、送電側のアンテナからマイクロ波を放射し、受電側のアンテナでマイクロ波を捕らえて整流するマイクロ波送電法において、上記送電側のアンテナから放射されるマイクロ波を時間的に断続するパルスにし、該パルスのデューティ比を変化させて送電量を調整し、且つ上記送電側のアンテナから放射されるマイクロ波は、周波数がパルス継続時間内で単調に低くなっている一方、受電側では整流に先立って、周波数成分の高いものを遅延して周波数成分の低いものと干渉させることを特徴とする。
【０００６】
【０００７】
【０００８】
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
請求項２に記載の発明は、時間的に断続するマイクロ波パルスをアンテナで捕らえて整流するマイクロ波受電装置であって、上記マイクロ波パルスの整流出力が生じていない期間は、整流回路から蓄電用コンデンサを切り離すスイッチ手段を設け、且つ周波数が高くなるほど遅延時間が大きくなるディレイフィルタを上記アンテナと整流回路の間に設け、周波数がパルス継続時間内で単調に低くなっているマイクロ波パルスを、上記アンテナで捕らえて上記ディレイフィルタに通すようにしたことを特徴とする。
【００１４】
請求項３記載の発明は、周波数がパルス継続時間内で単調に低くなっているマイクロ波パルスをアンテナから放射するリーダと、アンテナで捕らえた上記マイクロ波パルスを、周波数が高くなるほど遅延時間が大きくなるディレイフィルタに通し、上記マイクロ波パルスを整流して二次電池を充電するタグとからなることを特徴とする。
請求項４に記載の発明は、請求項１に記載のマイクロ波送電法に用いるマイクロ波受電装置又は請求項２に記載のマイクロ波受電装置であって、周波数に対するディレイ量の異なる複数のディレイフィルタと、ディレイフィルタの切り換え手段とを有し、送信波のディレイ量に応じて該切り換え手段を用いて、ディレイフィルタを切り換えることを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて詳細に説明する。
（第１の実施形態）
図１は本発明のマイクロ波受電装置を示している。
このマイクロ波受電装置には、図３（ａ）に示すような時間的に断続するマイクロ波パルスが送電装置（図示せず）から送られてくる。
【００１６】
マイクロ波パルスはアンテナ１で捕らえられてフィルタ２に送られる。このフィルタ２はコンデンサ３,４とインダクタ５で構成されていて、後段の整流回路８で発生する高調波がアンテナ１から放射されるのを防止すべく高調波の通過を阻止する。フィルタ２を通過したマイクロ波パルスは、２つのショットキーバリアダイオード（以下、ＳＢＤという）６,７からなる整流回路８に送られる。この整流回路８は、半波・倍圧整流回路であり、４Ｄi方式に比べて１Ｄしかドロップせず、全波整流が可能で、図３（ｂ）に示すような直流パルスが出力される。
【００１７】
整流回路８から出力された直流パルスは、スイッチ手段としてのスイッチドキャパシタ回路９に入力される。このスイッチドキャパシタ回路９は、複数のコンデンサＣと、ＭＯＳＦＥＴで構成したスイッチＳＷと、インバータ１０とで構成されている。すなわち、複数のコンデンサＣの一端をそれぞれスイッチＳＷを介して並列接続すると共に、これら並列接続されたコンデンサＣの両端をそれぞれスイッチＳＷを介して整流回路８と蓄電用コンデンサ１１に接続してある。
【００１８】
奇数番目のＳＷを構成するＭＯＳＦＥＴのゲートには、クロック信号ＣＫが入力される一方、偶数番目のＳＷを構成するＭＯＳＦＥＴのゲートには、反転クロック信号ＣＫバーが入力される。更に、奇数番目のコンデンＣ１、Ｃ３・・・には1つのインバータ１０を介してクロック信号ＣＫが入力される一方、偶数番目のコンデンサＣ２、Ｃ４・・・には２つのインバータ１０を介してクロック信号ＣＫが入力される。つまり、各コンデンサＣにはブースト電圧が印加されるようになっているので、段数分だけ昇圧されて最終段の蓄電用コンデンサ１１に蓄えられることになる。
【００１９】
クロック信号ＣＫがＨレベルになると、図２（ａ）に示すように奇数番目のスイッチＳＷ１、ＳＷ３・・・がＯＮになると共に、偶数番目のコンデンサＣ２、Ｃ４・・・にブースト電圧が印加される。よって、先頭のコンデンサＣ１に整流回路６から電荷が流れ込むと共に、偶数番目のコンデンサＣ２、Ｃ４・・・の電荷が後段のコンデンサＣ３、Ｃ５・・・に汲み出される。
【００２０】
クロック信号ＣＫがＬレベルになると、図２（ｂ）に示すように偶数番目のスイッチＳＷ２、ＳＷ４・・・がＯＮになると共に、奇数番目のコンデンサＣ１、Ｃ３・・・にブースト電圧が印加される。よって、奇数番目のコンデンサＣ１、Ｃ３・・・の電荷が後段のコンデンサＣ２、Ｃ３・・・に汲み出される。このようにクロック信号ＣＫに同期して、各コンデンサＣの電荷が後段のコンデンサＣに順次汲み出されていく。スイッチドキャパシタ回路９から汲み出された電荷は蓄電用コンデンサ１１に一旦蓄えられ、出力端子１２から負荷に供給される。
【００２１】
クロック信号ＣＫの周波数は、図３（ｂ）に示す整流回路８からの出力パルスの周波数よりも高く設定されている。ただし、整流回路８からパルスが出力されない期間は、クロック信号ＣＫと反転クロック信号ＣＫバーのいずれもＬレベルにして、全てのスイッチＳＷをＯＦＦにする。
【００２２】
この受電装置には、図３（ａ）に示すようなマイクロ波パルスが送電装置から送られてくるので、送電量の調整にあたっては、マイクロ波パルスのデューティ比ｔ／Ｔを変化させればよい。ところで、整流回路８には図４に示すような効率特性があるため、受電電力をＰｏにして整流効率を最大にしてある。従来の連続波による送電法では、送電量を調整しようとする場合には、送電電力を変化させなければならないため、受電電力が最大効率となる値Ｐｏから外れて、整流効率が悪くなってしまう。
一方、本発明のパルス送電法では、ＰＷＭ変調によってマイクロ波パルスのデューティ比ｔ／Ｔを変化させるので、つまり、受電電力は変化しないので、整流効率を最大に保つことができる。
【００２３】
ところで、スイッチドキャパシタ回路９を省いて、整流回路８と蓄電用コンデンサ１１を直接接続すると、ＳＢＤ６,７の逆方向リーク特性によって、蓄電用コンデンサ１１からＳＢＤ６,７へ電流が逆流し、図３（ｃ）に示すような整流波形になってしまう。このため、整流回路６から直流パルスが出力されない期間は、クロック信号ＣＫの発生を停止して全てのＳＷをＯＦＦにすることで、コンデンサＣや蓄電用コンデンサ１１からＳＢＤ６,７への逆流を阻止して、出力の低下を防止している。
【００２４】
更に、スイッチドキャパシタ回路９の各コンデンサＣにブースト電圧が印加されて、電荷の汲み出しが行われるようにしてあるので、蓄電用コンデンサに蓄えられる電荷が大きくなる。
【００２５】
図３（ａ）に示すマイクロ波パルスは、パルス幅ｔを２〜１８msec、周期Ｔを２０msec、したがってデューティ比ｔ／Ｔを１０〜９０％にするのが好ましい。また、クロック信号ＣＫの周波数は１０K〜５００KHzにするのが好ましい。
【００２６】
（第２の実施形態）
図５はマイクロ波送電システムを示している。
送電装置は、周波数掃引信号発生器２０の出力信号をアンプ２１で増幅してアンテナ２２から放射させる。周波数掃引信号発生器２０は、図６に示すようなマイクロ波のパルス信号を発生する。すなわち、周波数がパルス継続時間ｔ内で単調に低くなっている信号を発生する。
【００２７】
受電装置は、送電装置からのマイクロ波パルスをアンテナ２３で捕らえてディレイフィルタ２４に通す。このディレイフィルタ２４は、図８に示すように周波数が高くなるほど遅延時間が大きくなる特性を持っている。図７は、マイクロ波パルスのディレイフィルタ２４通過による波形変化を示している。すなわち、周波数の高い波形が遅延して周波数の低い波形と重なって干渉し、パルス幅が狭まって波高値を高くする。
【００２８】
ディレイフィルタ２４を通過したマイクロ波パルスは、整流回路２５で整流されて直流パルスとなる。直流パルスはスイッチドキャパシタ回路２６を経由して負荷２７に供給される。尚、整流回路２５,スイッチドキャパシタ回路２６は第１の実施形態の整流回路８,スイッチドキャパシタ回路９と同じものである。
【００２９】
図９はマイクロ波のパワー・スペクトラムの変化を示している。すなわち、送電装置から送られるマイクロ波は、スペクトラム成分が小さい振幅で広い帯域に分布している（同図ａの曲線）。一方、ディレイフィルタ２４を通過したマイクロ波は、スペクトラム成分が大きい振幅で狭い帯域に分布している（同図ｂの曲線）。つまり、送電側で広い帯域に拡散させておいたスペクトラム成分を、受電側で狭い帯域に圧縮することで、スペクトラム分布の振幅を大きくしている。
【００３０】
マイクロ波送電においては、マイクロ波の生態系への影響や通信電波との干渉などを考慮すると、マイクロ波の電力密度を大きくすることには限界がある。つまり、受電装置の単位モジュールから得られる電力には限界がある。ところが、上述の送電方法によると、受電側での帯域圧縮によってスペクトラム分布の振幅を大きくしているので、マイクロ波の電力密度を大きくしなくても、送電電力を大きくすることができる。
【００３１】
更に、整流回路２５からは直流パルスが出力されることになるが、整流回路２５の後段にはスイッチドキャパシタ回路２６を設けてあるので、整流回路２５のＳＢＤへの電流リークを阻止することができ、出力の低下防止に役立つ。
【００３２】
周波数掃引信号発生器２０が発生する周波数は、例えば２.４〜２.５GHzのように１００ＭＨｚ程度の範囲で変化させるのが好ましい。また、パルス継続時間ｔは１０msec位に、デューティ比は１０〜９０％するのが好ましい。
【００３３】
（第3の実施形態）
次に、第２の実施形態のマイクロ波送電法をＩＤタグシステムに適用する場合について説明する。尚、第２の実施形態と同一の構成要素は同一の符号を付し説明を省略する。
【００３４】
図１０はリーダ側のブロック図である。
アンプ２１とアンテナ２２の間にはサーキュレータ２８が設けてあり、このサーキュレータ２８にはアンプ２１を介して復調器２９を接続してある。つまり、サーキュレータ２８は、周波数掃引信号発生器２０からアンテナ２２への信号伝達と、アンテナ２２から復調器２９への信号伝達とを可能にするものである。尚、サーキュレータ２８とアンプ２１との間に整流回路２５を設けてもよい。
【００３５】
図１１はタグ側のブロック図である。
整流回路２５にはロードスイッチ３０を介して負荷抵抗３１を接続してあり、ロードスイッチ３０はマイクロコンピュータ３２からの信号によって開閉される。スイッチドキャパシタ回路２６から出力される直流パルスは２次電池３３を充電すると共に、マイクロコンピュータ３２は２次電池３３を電源として起動される。
【００３６】
次に、このＩＤタグシステムの動作について説明する。
タグには、図６に示すようなマイクロ波パルスがリーダから送られる。リーダは、このマイクロ波パルスを整流回路２６で整流し、直流パルスがスイッチドキャパシタ回路２６を介して２次電池３３に供給する。２次電池３３の電圧が規定値に達すると、マイクロコンピュータ３２が起動し、ロードスイッチ３０をマイクロ波パルスに同期して開閉させる。つまり、このタグはマイクロ波送電によってリーダから電力を供給される電池レスタイプのものである。尚、ロードスイッチ３０の開閉はリーダ側へ送信すべきシリアルデータに対応して行われる。
【００３７】
ロードスイッチ３０を開閉させると、整流回路２５から負荷抵抗３１へ流れる電流が断続されるが、ロードスイッチ３０の開閉に伴なって、タグ側のアンテナ２３で反射するマイクロ波の反射率が変化する。この反射波は入射波と干渉して定在波を生じるが、その波高値もロードスイッチ３０の開閉によって変化することになる。つまり、リーダ側から見たＶＳＷＲ（Voltage Standing Wave Ratio）が変化する。
【００３８】
この定在波はリーダ側のアンテナ２２で受信され、サーキュレータ２８とアンプ２１を通して復調器２９に入力される。タグからリーダへのデータ送信はこのように行われる。図１２（ａ）はリーダから送られるマイクロ波パルスを、同図（ｂ）はリーダに戻ってくる定在波をそれぞれ模式的に示したものである。
この作用を本発明の目的の一つであるマイクロ波による電力の送電という用途で応用した場合、負荷側から送電側へなんらかの通信が行えることになる。例えば、充分な電力が供給されていない場合、送電量を増やすための要請信号を送ることができることになる。送電側は負荷側での消費状況が把握できるわけである。
【００３９】
このＩＤタグシステムでは、図６に示すようなマイクロ波パルスによってタグ側への電力供給を行っているので、マイクロ波の電力密度を電波法の許容範囲に保っても、大きな電力の供給が可能になる。つまり、タグ側の２次電池３３の充電時間を短くするためには、図３（ａ）に示すようなマイクロ波パルスを用いる場合、そのデューティ比をできるだけ大きくしなければならないが、図６に示すようなマイクロ波パルスを用いると、図７に示すように整流後はいずれにしてもパルスになり、大きな電力を得るためにデューティ比をできるだけ大きくとる必要がないので、このパルス巾をある範囲（１０〜９０％）で可変することが可能であり、デューティ比は小さくて済む。このデューティ比の変調でデジタル信号データのやりとりも可能になる。
【００４０】
このため、パルス周波数を高くすることができ、通信速度が速くなる。
更に、ＡＳＫ（Amplitude shift Keying）以外の変調方式を採用することができ、変調の自由度が高くなる。
また、電波の到達距離が画期的に長くなるという効果もある。
【００４１】
以上、３つの実施形態について説明したが、本発明はこれらの実施形態に限定されるものではない。
例えば、図１３に示すように、整流回路８に複数のスイッチドキャパシタ回路９（又は２６、以下同じ）をそれぞれ逆流防止ダイオード４１とともに並列に配列して、スイッチング素子のＯＮ／ＯＦＦを制御するクロック信号の位相を各スイッチドキャパシタ回路９ごとにずらすものであっても良い。例えば、この回路では３つのスイッチドキャパシタ回路があるので、位相を９０度ずつずらせばバランスが良い。そうすることで、スイッチのＯＮ／ＯＦＦによるデッドタイムを低減でき効率が良い。
【００４２】
また、スイッチドキャパシタ回路９としては、図１４及び図１５に示すものであってもよい。このスイッチドキャパシタ回路９において、ＳＷ１〜ＳＷ２nはスイッチ、ＣＰＴ1〜ＣＰＴnはキャパシタ（コンデンサ）である。その他、図１４及び図１５において、符号９ｂ、９ｃは入力端子であり、９ａ、９ｆは出力端子である。
クロック入力端子９ｄにはスイッチＳＷ1〜ＳＷ2nを各々“１”側（状態１）に切り換えるクロック信号が、反転クロック入力端子９ｅにはスイッチＳＷ1〜ＳＷ2nを各々“２”側（状態２）に切り換える反転クロック信号が各々入力される。
【００４３】
上記キャパシタＣＰＴ1〜ＣＰＴnは、状態１においては直列接続されてＨＶ出力端子９ａ及びＬＶ出力端子９ｆ相互間に挿入され、状態２においては並列接続されてＲＦ入力端子９ｂ及び９ｃ相互間に挿入されるようスイッチＳＷ1〜ＳＷ2nに接続されている。またスイッチＳＷ1〜ＳＷ2nは、キャパシタＣＰＴ1〜ＣＰＴnが上記のように接続されるよう、各端子９ａ，９ｂ間に接続されている。
【００４４】
このようなスイッチドキャパシタ回路９の動作を説明すると、状態１においては、直列接続されたキャパシタＣＰＴ1〜ＣＰＴnがＨＶ出力端子９ａを介して蓄電用コンデンサ１１に接続されて放電し、また状態２においては、並列接続されたキャパシタＣＰＴ1〜ＣＰＴnにＲＦ入力端子９ｂ、９ｃを介して接続されて各キャパシタＣＰＴ1〜ＣＰＴnに蓄電する。
状態１，２は、クロック入力端子９ｄ及び反転クロック入力端子９ｅに入力されるクロック信号，反転クロック信号により切り換え制御されるスイッチＳＷ1〜ＳＷ2nにより所定の周波数（周期）で交互に繰り返される。従って、キャパシタＣＰＴ1〜ＣＰＴnの上述の充放電動作が所定の周波数で繰り返されて蓄電用コンデンサ１１に電荷を汲み出す。
【００４５】
図１５は図１４で説明したスイッチドキャパシタ回路９の具体的な回路構成例を示したものである。この図１５において、ＮＭＯＳ1〜ＮＭＯＳ3n−1は各々Ｎチャンネル型ＭＯＳＦＥＴを示す。その他、図１５において図１４と同一符号は同一又は相当部分を示す。
【００４６】
図１６及び図１７は、他の実施の形態を示すものであり、この実施の形態では上述したようなクロック制御をせずにスイッチング素子の切り換えを行うことでスイッチドキャパシタ回路９の各キャパシタで蓄電した電荷を蓄電用コンデンサに直接蓄電するものである。図１６において、１０７はＲＦ入力端子Ｈ、１０８はＲＦ入力端子Ｃ、１３００は１チップ（モノリシック）ＩＣによる集積回路部、９はスイッチドキャパシタ回路、１３０７，１３０８は逆流阻止ダイオードである。
【００４７】
スイッチドキャパシタ回路９，９は、ＲＦ入力端子１０７，１０８からＲＦ入力を得て電圧出力ＨＶOUTからを蓄電用コンデンサ１１に蓄電するものである。
スイッチドキャパシタ回路９，９は、ＲＦＨ入力端子９ｂ；ＲＦＬ入力端子９ｃ、ＨＶ出力端子９ａ；ＬＶ出力端子９ｆを備えてなる。
このスイッチドキャパシタ回路９，９のＲＦＨ入力端子９ｂ及びＲＦＬ入力端子９ｃは、ＲＦ入力に対して所謂たすき掛け接続されている。すなわち、一方のスイッチドキャパシタ回路９のＲＦＨ入力端子９ｂ及び他方のスイッチドキャパシタ回路９のＲＦＬ入力端子９ｃは各々ＲＦ入力端子Ｈ１０８に、一方のスイチッドキャパシタ回路９のＲＦＬ入力端子９ｂ及び他方のスイチッドキャパシタ回路９のＲＦＨ入力端子９ｃは各々ＲＦ入力端子１０７に接続されている。
【００４８】
一方、スイッチドキャパシタ回路部９のＨＶ出力端子９ａは逆流阻止ダイオード１３０７を介して、スイッチドキャパシタ回路９のＨＶ出力端子９ａは逆流阻止ダイオード１３０８を介して、各々蓄電用コンデンサ１１の一端に接続されている。
また、一方のスイッチドキャパシタ回路９のＬＶ出力端子９ｆ及び他方のスイッチドキャパシタ回路９のＬＶ出力端子９ｆは共通接続され、蓄電用コンデンサ１１の一端に接続されている。
【００４９】
図１７は図１６で説明したスイッチドキャパシタ回路９の具体的な回路構成例を示しており、この図１７は図１５と略同様な構成であるが、スイッチのクロック制御が無い点が異なる。即ち、この実施の形態では、入力されるマイクロ波パルスがスイッチング素子であるＭＯＳゲートを直接たたいてスイッチの開閉を行うので、上述したようなクロック制御が必要ないため、電荷消費量を少なくでき、効率がよい。その他、図１７において図１５と同一符号は同一又は相当部分を示す。
【００５０】
図１８は、更に他の実施の形態を示す回路図である。この実施の形態では、図１で示す第１実施の形態で用いたクロック信号（ＣＫ）を用いずに、受信回路５１で受信したマイクロ波の周波数（ＲＦ信号）の振幅を利用して各スイッチＳＷ１、ＳＷ２、ＳＷ３・・・の切り換えを行うものである。即ち、受信回路５１受信したマイクロ波のＲＦ信号は、全波整流回路５３からクロックブースト回路９の各コンデンサＣ１、Ｃ２、Ｃ３・・・の一端に送られると共に、全波整流回路５３の手前で半波整流回路５５及び５６を介してそれぞれ一つ置きに各コンデンサＣ１、Ｃ２、Ｃ３・・・に接続されており、且つ他方の半波整流回路５６では遅延回路５４によりＲＦ信号の位相をπ（ｒａｄ）、即ち１８０度、ずらしている。この実施の形態では、クロック発生回路が不用であるからその分電力消費が不用であり、電力の効率化を図ることができる。
【００５１】
図１９及び図２０は、更に他の実施の形態を示す回路図であり、図２０の（ａ）及び（ｂ）は、それぞれ図１９に示す回路の具体的構成図である。この実施の形態では、図１８に示す実施の形態と同様に、クロック信号（ＣＫ）を用いずに、受信回路５１で受信したマイクロ波の周波数（ＲＦ信号）の振幅を利用して各スイッチＳＷ１、ＳＷ２、ＳＷ３・・・の切り換えを行うものであり、遅延回路５４を設けずに、逆相の半端整流回路５７を用いたものである。その他の点は上述の図１８に示す実施の形態と同様である。尚、図２０（ｂ）のＤ1〜Ｄ８はＭＯＳＦＥＴトランジスタである。
図２１は図１９に示す回路の更なる具体的構成図であり、図２０（ａ）で示すＲ１とＲ２をＭＯＳＦＥＴの構成で置き換えたものであり、この図２１に示す回路によれば、自己消費電力が少なく、より高効率が得られる。
また、上述した第２実施の形態において、図６に示されるパルス継続時間に対する周波数の変化は、図２２に示すような時間と周波数との関係になる。この場合に、図２３に示すように、長い時間の中で周波数の変化量を変化させると、受電側では、図２４に示すような周波数と遅延量との関係が必要になる。即ち、周波数に対する遅延時間を複数有する遅延回路を有し、かつ図２４に示すような時間・周波数変化に対応した回路の切り換えを行わなければ良好な受電が行えない。これに対して、図２５に示すようなディレイフィルタ回路を複数設けて、あらかじめ送電側と取り決められた時間に対する変化量に応じて、ディレイフィルタ回路を切り換えるようなシークエンスで動作するようにしておけば、良好な受電が可能となる。こうすることで、送受電における符丁性、暗号性の確保が可能となる。また、本発明の目的の一つである電力の送電と言う観点では、いわゆる契約者だけに送電するというスキームも達成可能となる（換言すれば、盗電防止）。ここで、上記時間に対する周波数変化は上述の説明ではリニアで説明したが、例えば、ＰＷＭ変調で信号を送信する場合など本方式においてデューティが一定なので、ＰＦＷになってしまう。そうすると、データによって整流後のＤＣパルスの波高値が上下することになる。それを避けるためには、上記時間に対する周波数変化をステップ状にすることも良い。
【００５２】
【発明の効果】
請求項１の発明によれば、整流効率を損なうことなく、送電量を調整することができる。
【００５３】
【００５４】
請求項１と請求項２の発明によれば、マイクロ波の電力密度を大きくしなくても、送電電力を大きくすることができる。
【００５５】
【００５６】
【００５７】
【００５８】
【００５９】
請求項３の発明によれば、マイクロ波パルスのデューティ比を小さくできるので、通信速度が速くなると共に、変調の自由度が高くなり、電波の到達距離が画期的に長くなる。
請求項４の発明によれば、時間・周波数変化に対応した良好な受電を行うことができる。また、所定の機能を備えた受電側にのみ送電することができるので、例えば、契約者以外の者が盗電するのを防止できる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態の受電装置を示す回路図。
【図２】 同受電装置のスイッチドキャパシタ回路の動作を説明する図。
【図３】 同受電装置の各部における波形を示す図。
【図４】 整流回路の効率特性を示す図。
【図５】 本発明の第２実施形態の送電システムを示すブロック図。
【図６】 同送電システムの周波数掃引信号発生器の出力波形を示す図。
【図７】 同送電システムのディレイフィルタ通過による波形変化を示す図。
【図８】 同ディレイフィルタの特性を示す図。
【図９】 同送電システムにおけるマイクロ波のパワー・スペクトラムを示す図。
【図１０】 本発明の第３実施形態のＩＤタグシステムにおけるリーダのブロック図。
【図１１】 同ＩＤタグシステムのタグのブロック図。
【図１２】 同ＩＤタグシステムにおける定在波の波高値の変化を説明する図。
【図１３】 本発明の他の実施の形態に係るマイクロ波受電装置の回路図。
【図１４】 他の形態によるスイッチドキャパシタ回路の動作を説明する図。
【図１５】 図１４の具体的回路図。
【図１６】 本発明の他の実施の形態に係るマイクロ波受電装置の回路図。
【図１７】 図１６の具体的回路図。
【図１８】 本発明の他の実施の形態に係るマイクロ波受電装置の回路図。
【図１９】 本発明の他の実施の形態に係るマイクロ波受電装置の回路図。
【図２０】 図中の（ａ）及び（ｂ）はそれぞれ図１９の具体的回路図。
【図２１】 図１９の更なる具体的回路図。
【図２２】 図６に示されるパルス継続時間に対する周波数の変化を示すグラフである。
【図２３】 図２２に示される周波数について、長い時間の中で周波数の変化量を変化させた状態を示すグラフである。
【図２４】 図２３に示される周波数について、遅延量と周波数との関係を示すグラフである。
【図２５】 図２４に示される周波数に対する遅延時間を複数有する回路図である。
【符号の説明】
１ アンテナ
２ フィルタ
６ ＳＢＤ
７ ＳＢＤ
８ 整流回路
９ スイッチドキャパシタ回路
１０ インバータ
１１ 蓄電用コンデンサ
１２ 出力端子
２０ 周波数掃引信号発生器
２１ アンプ
２２ アンテナ
２３ アンテナ
２４ ディレイフィルタ
２５ 整流回路
２６ スイッチドキャパシタ回路
２７ 負荷
２８ サーキュレータ
２９ 復調器
３０ ロードスイッチ
３１ 負荷抵抗
３２ マイクロコンピュータ
３３ ２次電池
【発明の属する技術分野】
本発明は、マイクロ波によって電力を伝送するマイクロ波送電法及びマイクロ波受電装置、この方法を適用したＩＤタグシステムに関する。
【０００２】
【従来の技術】
電波からエネルギーを得ようというコンセプトの一つに宇宙太陽光発電衛星（Solar Power Station：以下、ＳＰＳという）計画がある。これは、地球の衛星軌道上に太陽電池パネルを並べた巨大な衛星を打ち上げ、そこで作った電力をマイクロ波で地球に送るものである。また、有線送電が難しい離島や山頂などへの送電にもマイクロ波送電を利用する計画がある。
【０００３】
【発明が解決しようとする課題】
マイクロ波送電においては、発電量変動と負荷変動に対応して送電量を調整する必要がある。現在、ＳＰＳ計画で使用が想定されているマイクロ波は連続波（Continuous Wave）であるので、送電量を調整するには送電電力を変化させなければならない。しかし、受電装置で使用される整流回路は、図４に示すように受電電力がＰ0の時、整流効率が最大になる特性があるため、送電電力を変化させると、整流効率が悪くなり、損失が大きくなってしまう。
【０００４】
本発明は、このような事情に鑑み、整流効率を損なうことなく、送電量を調整することができるマイクロ波送電法及びマイクロ波受電装置、ＩＤタグシステムを提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記課題を解決するための、請求項１に記載の発明は、送電側のアンテナからマイクロ波を放射し、受電側のアンテナでマイクロ波を捕らえて整流するマイクロ波送電法において、上記送電側のアンテナから放射されるマイクロ波を時間的に断続するパルスにし、該パルスのデューティ比を変化させて送電量を調整し、且つ上記送電側のアンテナから放射されるマイクロ波は、周波数がパルス継続時間内で単調に低くなっている一方、受電側では整流に先立って、周波数成分の高いものを遅延して周波数成分の低いものと干渉させることを特徴とする。
【０００６】
【０００７】
【０００８】
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
請求項２に記載の発明は、時間的に断続するマイクロ波パルスをアンテナで捕らえて整流するマイクロ波受電装置であって、上記マイクロ波パルスの整流出力が生じていない期間は、整流回路から蓄電用コンデンサを切り離すスイッチ手段を設け、且つ周波数が高くなるほど遅延時間が大きくなるディレイフィルタを上記アンテナと整流回路の間に設け、周波数がパルス継続時間内で単調に低くなっているマイクロ波パルスを、上記アンテナで捕らえて上記ディレイフィルタに通すようにしたことを特徴とする。
【００１４】
請求項３記載の発明は、周波数がパルス継続時間内で単調に低くなっているマイクロ波パルスをアンテナから放射するリーダと、アンテナで捕らえた上記マイクロ波パルスを、周波数が高くなるほど遅延時間が大きくなるディレイフィルタに通し、上記マイクロ波パルスを整流して二次電池を充電するタグとからなることを特徴とする。
請求項４に記載の発明は、請求項１に記載のマイクロ波送電法に用いるマイクロ波受電装置又は請求項２に記載のマイクロ波受電装置であって、周波数に対するディレイ量の異なる複数のディレイフィルタと、ディレイフィルタの切り換え手段とを有し、送信波のディレイ量に応じて該切り換え手段を用いて、ディレイフィルタを切り換えることを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて詳細に説明する。
（第１の実施形態）
図１は本発明のマイクロ波受電装置を示している。
このマイクロ波受電装置には、図３（ａ）に示すような時間的に断続するマイクロ波パルスが送電装置（図示せず）から送られてくる。
【００１６】
マイクロ波パルスはアンテナ１で捕らえられてフィルタ２に送られる。このフィルタ２はコンデンサ３,４とインダクタ５で構成されていて、後段の整流回路８で発生する高調波がアンテナ１から放射されるのを防止すべく高調波の通過を阻止する。フィルタ２を通過したマイクロ波パルスは、２つのショットキーバリアダイオード（以下、ＳＢＤという）６,７からなる整流回路８に送られる。この整流回路８は、半波・倍圧整流回路であり、４Ｄi方式に比べて１Ｄしかドロップせず、全波整流が可能で、図３（ｂ）に示すような直流パルスが出力される。
【００１７】
整流回路８から出力された直流パルスは、スイッチ手段としてのスイッチドキャパシタ回路９に入力される。このスイッチドキャパシタ回路９は、複数のコンデンサＣと、ＭＯＳＦＥＴで構成したスイッチＳＷと、インバータ１０とで構成されている。すなわち、複数のコンデンサＣの一端をそれぞれスイッチＳＷを介して並列接続すると共に、これら並列接続されたコンデンサＣの両端をそれぞれスイッチＳＷを介して整流回路８と蓄電用コンデンサ１１に接続してある。
【００１８】
奇数番目のＳＷを構成するＭＯＳＦＥＴのゲートには、クロック信号ＣＫが入力される一方、偶数番目のＳＷを構成するＭＯＳＦＥＴのゲートには、反転クロック信号ＣＫバーが入力される。更に、奇数番目のコンデンＣ１、Ｃ３・・・には1つのインバータ１０を介してクロック信号ＣＫが入力される一方、偶数番目のコンデンサＣ２、Ｃ４・・・には２つのインバータ１０を介してクロック信号ＣＫが入力される。つまり、各コンデンサＣにはブースト電圧が印加されるようになっているので、段数分だけ昇圧されて最終段の蓄電用コンデンサ１１に蓄えられることになる。
【００１９】
クロック信号ＣＫがＨレベルになると、図２（ａ）に示すように奇数番目のスイッチＳＷ１、ＳＷ３・・・がＯＮになると共に、偶数番目のコンデンサＣ２、Ｃ４・・・にブースト電圧が印加される。よって、先頭のコンデンサＣ１に整流回路６から電荷が流れ込むと共に、偶数番目のコンデンサＣ２、Ｃ４・・・の電荷が後段のコンデンサＣ３、Ｃ５・・・に汲み出される。
【００２０】
クロック信号ＣＫがＬレベルになると、図２（ｂ）に示すように偶数番目のスイッチＳＷ２、ＳＷ４・・・がＯＮになると共に、奇数番目のコンデンサＣ１、Ｃ３・・・にブースト電圧が印加される。よって、奇数番目のコンデンサＣ１、Ｃ３・・・の電荷が後段のコンデンサＣ２、Ｃ３・・・に汲み出される。このようにクロック信号ＣＫに同期して、各コンデンサＣの電荷が後段のコンデンサＣに順次汲み出されていく。スイッチドキャパシタ回路９から汲み出された電荷は蓄電用コンデンサ１１に一旦蓄えられ、出力端子１２から負荷に供給される。
【００２１】
クロック信号ＣＫの周波数は、図３（ｂ）に示す整流回路８からの出力パルスの周波数よりも高く設定されている。ただし、整流回路８からパルスが出力されない期間は、クロック信号ＣＫと反転クロック信号ＣＫバーのいずれもＬレベルにして、全てのスイッチＳＷをＯＦＦにする。
【００２２】
この受電装置には、図３（ａ）に示すようなマイクロ波パルスが送電装置から送られてくるので、送電量の調整にあたっては、マイクロ波パルスのデューティ比ｔ／Ｔを変化させればよい。ところで、整流回路８には図４に示すような効率特性があるため、受電電力をＰｏにして整流効率を最大にしてある。従来の連続波による送電法では、送電量を調整しようとする場合には、送電電力を変化させなければならないため、受電電力が最大効率となる値Ｐｏから外れて、整流効率が悪くなってしまう。
一方、本発明のパルス送電法では、ＰＷＭ変調によってマイクロ波パルスのデューティ比ｔ／Ｔを変化させるので、つまり、受電電力は変化しないので、整流効率を最大に保つことができる。
【００２３】
ところで、スイッチドキャパシタ回路９を省いて、整流回路８と蓄電用コンデンサ１１を直接接続すると、ＳＢＤ６,７の逆方向リーク特性によって、蓄電用コンデンサ１１からＳＢＤ６,７へ電流が逆流し、図３（ｃ）に示すような整流波形になってしまう。このため、整流回路６から直流パルスが出力されない期間は、クロック信号ＣＫの発生を停止して全てのＳＷをＯＦＦにすることで、コンデンサＣや蓄電用コンデンサ１１からＳＢＤ６,７への逆流を阻止して、出力の低下を防止している。
【００２４】
更に、スイッチドキャパシタ回路９の各コンデンサＣにブースト電圧が印加されて、電荷の汲み出しが行われるようにしてあるので、蓄電用コンデンサに蓄えられる電荷が大きくなる。
【００２５】
図３（ａ）に示すマイクロ波パルスは、パルス幅ｔを２〜１８msec、周期Ｔを２０msec、したがってデューティ比ｔ／Ｔを１０〜９０％にするのが好ましい。また、クロック信号ＣＫの周波数は１０K〜５００KHzにするのが好ましい。
【００２６】
（第２の実施形態）
図５はマイクロ波送電システムを示している。
送電装置は、周波数掃引信号発生器２０の出力信号をアンプ２１で増幅してアンテナ２２から放射させる。周波数掃引信号発生器２０は、図６に示すようなマイクロ波のパルス信号を発生する。すなわち、周波数がパルス継続時間ｔ内で単調に低くなっている信号を発生する。
【００２７】
受電装置は、送電装置からのマイクロ波パルスをアンテナ２３で捕らえてディレイフィルタ２４に通す。このディレイフィルタ２４は、図８に示すように周波数が高くなるほど遅延時間が大きくなる特性を持っている。図７は、マイクロ波パルスのディレイフィルタ２４通過による波形変化を示している。すなわち、周波数の高い波形が遅延して周波数の低い波形と重なって干渉し、パルス幅が狭まって波高値を高くする。
【００２８】
ディレイフィルタ２４を通過したマイクロ波パルスは、整流回路２５で整流されて直流パルスとなる。直流パルスはスイッチドキャパシタ回路２６を経由して負荷２７に供給される。尚、整流回路２５,スイッチドキャパシタ回路２６は第１の実施形態の整流回路８,スイッチドキャパシタ回路９と同じものである。
【００２９】
図９はマイクロ波のパワー・スペクトラムの変化を示している。すなわち、送電装置から送られるマイクロ波は、スペクトラム成分が小さい振幅で広い帯域に分布している（同図ａの曲線）。一方、ディレイフィルタ２４を通過したマイクロ波は、スペクトラム成分が大きい振幅で狭い帯域に分布している（同図ｂの曲線）。つまり、送電側で広い帯域に拡散させておいたスペクトラム成分を、受電側で狭い帯域に圧縮することで、スペクトラム分布の振幅を大きくしている。
【００３０】
マイクロ波送電においては、マイクロ波の生態系への影響や通信電波との干渉などを考慮すると、マイクロ波の電力密度を大きくすることには限界がある。つまり、受電装置の単位モジュールから得られる電力には限界がある。ところが、上述の送電方法によると、受電側での帯域圧縮によってスペクトラム分布の振幅を大きくしているので、マイクロ波の電力密度を大きくしなくても、送電電力を大きくすることができる。
【００３１】
更に、整流回路２５からは直流パルスが出力されることになるが、整流回路２５の後段にはスイッチドキャパシタ回路２６を設けてあるので、整流回路２５のＳＢＤへの電流リークを阻止することができ、出力の低下防止に役立つ。
【００３２】
周波数掃引信号発生器２０が発生する周波数は、例えば２.４〜２.５GHzのように１００ＭＨｚ程度の範囲で変化させるのが好ましい。また、パルス継続時間ｔは１０msec位に、デューティ比は１０〜９０％するのが好ましい。
【００３３】
（第3の実施形態）
次に、第２の実施形態のマイクロ波送電法をＩＤタグシステムに適用する場合について説明する。尚、第２の実施形態と同一の構成要素は同一の符号を付し説明を省略する。
【００３４】
図１０はリーダ側のブロック図である。
アンプ２１とアンテナ２２の間にはサーキュレータ２８が設けてあり、このサーキュレータ２８にはアンプ２１を介して復調器２９を接続してある。つまり、サーキュレータ２８は、周波数掃引信号発生器２０からアンテナ２２への信号伝達と、アンテナ２２から復調器２９への信号伝達とを可能にするものである。尚、サーキュレータ２８とアンプ２１との間に整流回路２５を設けてもよい。
【００３５】
図１１はタグ側のブロック図である。
整流回路２５にはロードスイッチ３０を介して負荷抵抗３１を接続してあり、ロードスイッチ３０はマイクロコンピュータ３２からの信号によって開閉される。スイッチドキャパシタ回路２６から出力される直流パルスは２次電池３３を充電すると共に、マイクロコンピュータ３２は２次電池３３を電源として起動される。
【００３６】
次に、このＩＤタグシステムの動作について説明する。
タグには、図６に示すようなマイクロ波パルスがリーダから送られる。リーダは、このマイクロ波パルスを整流回路２６で整流し、直流パルスがスイッチドキャパシタ回路２６を介して２次電池３３に供給する。２次電池３３の電圧が規定値に達すると、マイクロコンピュータ３２が起動し、ロードスイッチ３０をマイクロ波パルスに同期して開閉させる。つまり、このタグはマイクロ波送電によってリーダから電力を供給される電池レスタイプのものである。尚、ロードスイッチ３０の開閉はリーダ側へ送信すべきシリアルデータに対応して行われる。
【００３７】
ロードスイッチ３０を開閉させると、整流回路２５から負荷抵抗３１へ流れる電流が断続されるが、ロードスイッチ３０の開閉に伴なって、タグ側のアンテナ２３で反射するマイクロ波の反射率が変化する。この反射波は入射波と干渉して定在波を生じるが、その波高値もロードスイッチ３０の開閉によって変化することになる。つまり、リーダ側から見たＶＳＷＲ（Voltage Standing Wave Ratio）が変化する。
【００３８】
この定在波はリーダ側のアンテナ２２で受信され、サーキュレータ２８とアンプ２１を通して復調器２９に入力される。タグからリーダへのデータ送信はこのように行われる。図１２（ａ）はリーダから送られるマイクロ波パルスを、同図（ｂ）はリーダに戻ってくる定在波をそれぞれ模式的に示したものである。
この作用を本発明の目的の一つであるマイクロ波による電力の送電という用途で応用した場合、負荷側から送電側へなんらかの通信が行えることになる。例えば、充分な電力が供給されていない場合、送電量を増やすための要請信号を送ることができることになる。送電側は負荷側での消費状況が把握できるわけである。
【００３９】
このＩＤタグシステムでは、図６に示すようなマイクロ波パルスによってタグ側への電力供給を行っているので、マイクロ波の電力密度を電波法の許容範囲に保っても、大きな電力の供給が可能になる。つまり、タグ側の２次電池３３の充電時間を短くするためには、図３（ａ）に示すようなマイクロ波パルスを用いる場合、そのデューティ比をできるだけ大きくしなければならないが、図６に示すようなマイクロ波パルスを用いると、図７に示すように整流後はいずれにしてもパルスになり、大きな電力を得るためにデューティ比をできるだけ大きくとる必要がないので、このパルス巾をある範囲（１０〜９０％）で可変することが可能であり、デューティ比は小さくて済む。このデューティ比の変調でデジタル信号データのやりとりも可能になる。
【００４０】
このため、パルス周波数を高くすることができ、通信速度が速くなる。
更に、ＡＳＫ（Amplitude shift Keying）以外の変調方式を採用することができ、変調の自由度が高くなる。
また、電波の到達距離が画期的に長くなるという効果もある。
【００４１】
以上、３つの実施形態について説明したが、本発明はこれらの実施形態に限定されるものではない。
例えば、図１３に示すように、整流回路８に複数のスイッチドキャパシタ回路９（又は２６、以下同じ）をそれぞれ逆流防止ダイオード４１とともに並列に配列して、スイッチング素子のＯＮ／ＯＦＦを制御するクロック信号の位相を各スイッチドキャパシタ回路９ごとにずらすものであっても良い。例えば、この回路では３つのスイッチドキャパシタ回路があるので、位相を９０度ずつずらせばバランスが良い。そうすることで、スイッチのＯＮ／ＯＦＦによるデッドタイムを低減でき効率が良い。
【００４２】
また、スイッチドキャパシタ回路９としては、図１４及び図１５に示すものであってもよい。このスイッチドキャパシタ回路９において、ＳＷ１〜ＳＷ２nはスイッチ、ＣＰＴ1〜ＣＰＴnはキャパシタ（コンデンサ）である。その他、図１４及び図１５において、符号９ｂ、９ｃは入力端子であり、９ａ、９ｆは出力端子である。
クロック入力端子９ｄにはスイッチＳＷ1〜ＳＷ2nを各々“１”側（状態１）に切り換えるクロック信号が、反転クロック入力端子９ｅにはスイッチＳＷ1〜ＳＷ2nを各々“２”側（状態２）に切り換える反転クロック信号が各々入力される。
【００４３】
上記キャパシタＣＰＴ1〜ＣＰＴnは、状態１においては直列接続されてＨＶ出力端子９ａ及びＬＶ出力端子９ｆ相互間に挿入され、状態２においては並列接続されてＲＦ入力端子９ｂ及び９ｃ相互間に挿入されるようスイッチＳＷ1〜ＳＷ2nに接続されている。またスイッチＳＷ1〜ＳＷ2nは、キャパシタＣＰＴ1〜ＣＰＴnが上記のように接続されるよう、各端子９ａ，９ｂ間に接続されている。
【００４４】
このようなスイッチドキャパシタ回路９の動作を説明すると、状態１においては、直列接続されたキャパシタＣＰＴ1〜ＣＰＴnがＨＶ出力端子９ａを介して蓄電用コンデンサ１１に接続されて放電し、また状態２においては、並列接続されたキャパシタＣＰＴ1〜ＣＰＴnにＲＦ入力端子９ｂ、９ｃを介して接続されて各キャパシタＣＰＴ1〜ＣＰＴnに蓄電する。
状態１，２は、クロック入力端子９ｄ及び反転クロック入力端子９ｅに入力されるクロック信号，反転クロック信号により切り換え制御されるスイッチＳＷ1〜ＳＷ2nにより所定の周波数（周期）で交互に繰り返される。従って、キャパシタＣＰＴ1〜ＣＰＴnの上述の充放電動作が所定の周波数で繰り返されて蓄電用コンデンサ１１に電荷を汲み出す。
【００４５】
図１５は図１４で説明したスイッチドキャパシタ回路９の具体的な回路構成例を示したものである。この図１５において、ＮＭＯＳ1〜ＮＭＯＳ3n−1は各々Ｎチャンネル型ＭＯＳＦＥＴを示す。その他、図１５において図１４と同一符号は同一又は相当部分を示す。
【００４６】
図１６及び図１７は、他の実施の形態を示すものであり、この実施の形態では上述したようなクロック制御をせずにスイッチング素子の切り換えを行うことでスイッチドキャパシタ回路９の各キャパシタで蓄電した電荷を蓄電用コンデンサに直接蓄電するものである。図１６において、１０７はＲＦ入力端子Ｈ、１０８はＲＦ入力端子Ｃ、１３００は１チップ（モノリシック）ＩＣによる集積回路部、９はスイッチドキャパシタ回路、１３０７，１３０８は逆流阻止ダイオードである。
【００４７】
スイッチドキャパシタ回路９，９は、ＲＦ入力端子１０７，１０８からＲＦ入力を得て電圧出力ＨＶOUTからを蓄電用コンデンサ１１に蓄電するものである。
スイッチドキャパシタ回路９，９は、ＲＦＨ入力端子９ｂ；ＲＦＬ入力端子９ｃ、ＨＶ出力端子９ａ；ＬＶ出力端子９ｆを備えてなる。
このスイッチドキャパシタ回路９，９のＲＦＨ入力端子９ｂ及びＲＦＬ入力端子９ｃは、ＲＦ入力に対して所謂たすき掛け接続されている。すなわち、一方のスイッチドキャパシタ回路９のＲＦＨ入力端子９ｂ及び他方のスイッチドキャパシタ回路９のＲＦＬ入力端子９ｃは各々ＲＦ入力端子Ｈ１０８に、一方のスイチッドキャパシタ回路９のＲＦＬ入力端子９ｂ及び他方のスイチッドキャパシタ回路９のＲＦＨ入力端子９ｃは各々ＲＦ入力端子１０７に接続されている。
【００４８】
一方、スイッチドキャパシタ回路部９のＨＶ出力端子９ａは逆流阻止ダイオード１３０７を介して、スイッチドキャパシタ回路９のＨＶ出力端子９ａは逆流阻止ダイオード１３０８を介して、各々蓄電用コンデンサ１１の一端に接続されている。
また、一方のスイッチドキャパシタ回路９のＬＶ出力端子９ｆ及び他方のスイッチドキャパシタ回路９のＬＶ出力端子９ｆは共通接続され、蓄電用コンデンサ１１の一端に接続されている。
【００４９】
図１７は図１６で説明したスイッチドキャパシタ回路９の具体的な回路構成例を示しており、この図１７は図１５と略同様な構成であるが、スイッチのクロック制御が無い点が異なる。即ち、この実施の形態では、入力されるマイクロ波パルスがスイッチング素子であるＭＯＳゲートを直接たたいてスイッチの開閉を行うので、上述したようなクロック制御が必要ないため、電荷消費量を少なくでき、効率がよい。その他、図１７において図１５と同一符号は同一又は相当部分を示す。
【００５０】
図１８は、更に他の実施の形態を示す回路図である。この実施の形態では、図１で示す第１実施の形態で用いたクロック信号（ＣＫ）を用いずに、受信回路５１で受信したマイクロ波の周波数（ＲＦ信号）の振幅を利用して各スイッチＳＷ１、ＳＷ２、ＳＷ３・・・の切り換えを行うものである。即ち、受信回路５１受信したマイクロ波のＲＦ信号は、全波整流回路５３からクロックブースト回路９の各コンデンサＣ１、Ｃ２、Ｃ３・・・の一端に送られると共に、全波整流回路５３の手前で半波整流回路５５及び５６を介してそれぞれ一つ置きに各コンデンサＣ１、Ｃ２、Ｃ３・・・に接続されており、且つ他方の半波整流回路５６では遅延回路５４によりＲＦ信号の位相をπ（ｒａｄ）、即ち１８０度、ずらしている。この実施の形態では、クロック発生回路が不用であるからその分電力消費が不用であり、電力の効率化を図ることができる。
【００５１】
図１９及び図２０は、更に他の実施の形態を示す回路図であり、図２０の（ａ）及び（ｂ）は、それぞれ図１９に示す回路の具体的構成図である。この実施の形態では、図１８に示す実施の形態と同様に、クロック信号（ＣＫ）を用いずに、受信回路５１で受信したマイクロ波の周波数（ＲＦ信号）の振幅を利用して各スイッチＳＷ１、ＳＷ２、ＳＷ３・・・の切り換えを行うものであり、遅延回路５４を設けずに、逆相の半端整流回路５７を用いたものである。その他の点は上述の図１８に示す実施の形態と同様である。尚、図２０（ｂ）のＤ1〜Ｄ８はＭＯＳＦＥＴトランジスタである。
図２１は図１９に示す回路の更なる具体的構成図であり、図２０（ａ）で示すＲ１とＲ２をＭＯＳＦＥＴの構成で置き換えたものであり、この図２１に示す回路によれば、自己消費電力が少なく、より高効率が得られる。
また、上述した第２実施の形態において、図６に示されるパルス継続時間に対する周波数の変化は、図２２に示すような時間と周波数との関係になる。この場合に、図２３に示すように、長い時間の中で周波数の変化量を変化させると、受電側では、図２４に示すような周波数と遅延量との関係が必要になる。即ち、周波数に対する遅延時間を複数有する遅延回路を有し、かつ図２４に示すような時間・周波数変化に対応した回路の切り換えを行わなければ良好な受電が行えない。これに対して、図２５に示すようなディレイフィルタ回路を複数設けて、あらかじめ送電側と取り決められた時間に対する変化量に応じて、ディレイフィルタ回路を切り換えるようなシークエンスで動作するようにしておけば、良好な受電が可能となる。こうすることで、送受電における符丁性、暗号性の確保が可能となる。また、本発明の目的の一つである電力の送電と言う観点では、いわゆる契約者だけに送電するというスキームも達成可能となる（換言すれば、盗電防止）。ここで、上記時間に対する周波数変化は上述の説明ではリニアで説明したが、例えば、ＰＷＭ変調で信号を送信する場合など本方式においてデューティが一定なので、ＰＦＷになってしまう。そうすると、データによって整流後のＤＣパルスの波高値が上下することになる。それを避けるためには、上記時間に対する周波数変化をステップ状にすることも良い。
【００５２】
【発明の効果】
請求項１の発明によれば、整流効率を損なうことなく、送電量を調整することができる。
【００５３】
【００５４】
請求項１と請求項２の発明によれば、マイクロ波の電力密度を大きくしなくても、送電電力を大きくすることができる。
【００５５】
【００５６】
【００５７】
【００５８】
【００５９】
請求項３の発明によれば、マイクロ波パルスのデューティ比を小さくできるので、通信速度が速くなると共に、変調の自由度が高くなり、電波の到達距離が画期的に長くなる。
請求項４の発明によれば、時間・周波数変化に対応した良好な受電を行うことができる。また、所定の機能を備えた受電側にのみ送電することができるので、例えば、契約者以外の者が盗電するのを防止できる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態の受電装置を示す回路図。
【図２】 同受電装置のスイッチドキャパシタ回路の動作を説明する図。
【図３】 同受電装置の各部における波形を示す図。
【図４】 整流回路の効率特性を示す図。
【図５】 本発明の第２実施形態の送電システムを示すブロック図。
【図６】 同送電システムの周波数掃引信号発生器の出力波形を示す図。
【図７】 同送電システムのディレイフィルタ通過による波形変化を示す図。
【図８】 同ディレイフィルタの特性を示す図。
【図９】 同送電システムにおけるマイクロ波のパワー・スペクトラムを示す図。
【図１０】 本発明の第３実施形態のＩＤタグシステムにおけるリーダのブロック図。
【図１１】 同ＩＤタグシステムのタグのブロック図。
【図１２】 同ＩＤタグシステムにおける定在波の波高値の変化を説明する図。
【図１３】 本発明の他の実施の形態に係るマイクロ波受電装置の回路図。
【図１４】 他の形態によるスイッチドキャパシタ回路の動作を説明する図。
【図１５】 図１４の具体的回路図。
【図１６】 本発明の他の実施の形態に係るマイクロ波受電装置の回路図。
【図１７】 図１６の具体的回路図。
【図１８】 本発明の他の実施の形態に係るマイクロ波受電装置の回路図。
【図１９】 本発明の他の実施の形態に係るマイクロ波受電装置の回路図。
【図２０】 図中の（ａ）及び（ｂ）はそれぞれ図１９の具体的回路図。
【図２１】 図１９の更なる具体的回路図。
【図２２】 図６に示されるパルス継続時間に対する周波数の変化を示すグラフである。
【図２３】 図２２に示される周波数について、長い時間の中で周波数の変化量を変化させた状態を示すグラフである。
【図２４】 図２３に示される周波数について、遅延量と周波数との関係を示すグラフである。
【図２５】 図２４に示される周波数に対する遅延時間を複数有する回路図である。
【符号の説明】
１ アンテナ
２ フィルタ
６ ＳＢＤ
７ ＳＢＤ
８ 整流回路
９ スイッチドキャパシタ回路
１０ インバータ
１１ 蓄電用コンデンサ
１２ 出力端子
２０ 周波数掃引信号発生器
２１ アンプ
２２ アンテナ
２３ アンテナ
２４ ディレイフィルタ
２５ 整流回路
２６ スイッチドキャパシタ回路
２７ 負荷
２８ サーキュレータ
２９ 復調器
３０ ロードスイッチ
３１ 負荷抵抗
３２ マイクロコンピュータ
３３ ２次電池
Claims (4)
- 送電側のアンテナからマイクロ波を放射し、受電側のアンテナでマイクロ波を捕らえて整流するマイクロ波送電法において、上記送電側のアンテナから放射されるマイクロ波を時間的に断続するパルスにし、該パルスのデューティ比を変化させて送電量を調整し、且つ上記送電側のアンテナから放射されるマイクロ波は、周波数がパルス継続時間内で単調に低くなっている一方、受電側では整流に先立って、周波数成分の高いものを遅延して周波数成分の低いものと干渉させることを特徴とするマイクロ波送電法。
- 時間的に断続するマイクロ波パルスをアンテナで捕らえて整流するマイクロ波受電装置であって、上記マイクロ波パルスの整流出力が生じていない期間は、整流回路から蓄電用コンデンサを切り離すスイッチ手段を設け、且つ周波数が高くなるほど遅延時間が大きくなるディレイフィルタを上記アンテナと整流回路の間に設け、周波数がパルス継続時間内で単調に低くなっているマイクロ波パルスを、上記アンテナで捕らえて上記ディレイフィルタに通すようにしたことを特徴とするマイクロ波受電装置。
- 周波数がパルス継続時間内で単調に低くなっているマイクロ波パルスをアンテナから放射するリーダと、アンテナで捕らえた上記マイクロ波パルスを、周波数が高くなるほど遅延時間が大きくなるディレイフィルタに通し、上記マイクロ波パルスを整流して二次電池を充電するタグとからなることを特徴とするＩＤタグシステム。
- 請求項１に記載のマイクロ波送電法に用いるマイクロ波受電装置又は請求項２に記載のマイクロ波受電装置であって、周波数に対するディレイ量の異なる複数のディレイフィルタと、ディレイフィルタの切り換え手段とを有し、送信波のディレイ量に応じて該切り換え手段を用いて、ディレイフィルタを切り換えることを特徴とするマイクロ波受電装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003059626A JP4007932B2 (ja) | 2002-03-19 | 2003-03-06 | マイクロ波送電法、マイクロ波受電装置及びｉｄタグシステム |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002-75370 | 2002-03-19 | ||
| JP2002075370 | 2002-03-19 | ||
| JP2003059626A JP4007932B2 (ja) | 2002-03-19 | 2003-03-06 | マイクロ波送電法、マイクロ波受電装置及びｉｄタグシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003348773A JP2003348773A (ja) | 2003-12-05 |
| JP4007932B2 true JP4007932B2 (ja) | 2007-11-14 |
Family
ID=29781826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003059626A Expired - Fee Related JP4007932B2 (ja) | 2002-03-19 | 2003-03-06 | マイクロ波送電法、マイクロ波受電装置及びｉｄタグシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4007932B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3983692B2 (ja) * | 2002-03-19 | 2007-09-26 | 株式会社タキオン | マイクロ波送電装置、マイクロ波受電装置、マイクロ波送電法及びマイクロ波送電システム |
| US7804203B2 (en) | 2004-09-09 | 2010-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip |
| JP4059874B2 (ja) | 2004-09-30 | 2008-03-12 | 富士通株式会社 | 整流回路 |
| WO2006091499A2 (en) * | 2005-02-24 | 2006-08-31 | Firefly Power Technologies, Inc. | Method, apparatus and system for power transmitssion |
| CN100412895C (zh) * | 2005-07-07 | 2008-08-20 | 上海坤锐电子科技有限公司 | 一种基于电容储能的自适应射频能量提取电路 |
| JP4984682B2 (ja) * | 2006-06-29 | 2012-07-25 | ソニー株式会社 | 昇圧回路およびｉｃカード |
| US20080143192A1 (en) * | 2006-12-14 | 2008-06-19 | Sample Alanson P | Dynamic radio frequency power harvesting |
| JP5137545B2 (ja) | 2006-12-25 | 2013-02-06 | 株式会社半導体エネルギー研究所 | 半導体装置及びその駆動方法 |
| JP4844441B2 (ja) * | 2007-03-20 | 2011-12-28 | 富士通株式会社 | キャパシタ回路、キャリブレーション回路、コンパレータ及び電圧比較器 |
| EP2019425A1 (en) | 2007-07-27 | 2009-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5248240B2 (ja) | 2007-08-30 | 2013-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR101813011B1 (ko) | 2011-05-27 | 2017-12-28 | 삼성전자주식회사 | 무선 전력 및 데이터 전송 시스템 |
| JP6665825B2 (ja) | 2017-04-13 | 2020-03-13 | 株式会社豊田中央研究所 | 送信器及びマイクロ波電力伝送システム |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3714195A1 (de) * | 1987-04-29 | 1988-11-10 | Fraunhofer Ges Forschung | Verfahren zur beruehrungslosen energie- und datenuebertragung, sowie mechanisch und elektronisch kodiertes schloss |
| JP2561945B2 (ja) * | 1988-08-30 | 1996-12-11 | 株式会社トキメック | 読出書込装置と非接触メモリモジュール間のデータ通信方式 |
| US5053782A (en) * | 1989-12-13 | 1991-10-01 | Gilat Communication Systems Ltd. | Commercial satellite communications system |
| JPH0746844A (ja) * | 1993-08-02 | 1995-02-14 | Matsushita Electric Works Ltd | 電源装置 |
| JP3174245B2 (ja) * | 1994-08-03 | 2001-06-11 | セイコーインスツルメンツ株式会社 | 電子制御時計 |
| JPH11123244A (ja) * | 1997-10-21 | 1999-05-11 | Nec Corp | 体内埋込み型装置への電力伝送方法及び装置 |
| JP2000082118A (ja) * | 1998-09-04 | 2000-03-21 | Sony Corp | データ書込装置及びデータ読取／書込装置 |
| DE19911369C2 (de) * | 1999-03-15 | 2003-04-03 | Nanotron Ges Fuer Mikrotechnik | Oberflächen-Wellen-Wandler-Einrichtung sowie Identifikationssystem hiermit |
| JP3614747B2 (ja) * | 2000-03-07 | 2005-01-26 | Ｎｅｃエレクトロニクス株式会社 | 昇圧回路、それを搭載したｉｃカード及びそれを搭載した電子機器 |
| JP2001286080A (ja) * | 2000-03-31 | 2001-10-12 | Seiko Epson Corp | 受電回路、無線通信装置及び無線通信システム |
| JP3905418B2 (ja) * | 2001-05-18 | 2007-04-18 | セイコーインスツル株式会社 | 電源装置および電子機器 |
| JP3983692B2 (ja) * | 2002-03-19 | 2007-09-26 | 株式会社タキオン | マイクロ波送電装置、マイクロ波受電装置、マイクロ波送電法及びマイクロ波送電システム |
-
2003
- 2003-03-06 JP JP2003059626A patent/JP4007932B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003348773A (ja) | 2003-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4007932B2 (ja) | マイクロ波送電法、マイクロ波受電装置及びｉｄタグシステム | |
| US11909205B2 (en) | Method and apparatus for high efficiency rectification for various loads | |
| US11411434B2 (en) | Coupling optimized electrical wireless power transmission | |
| US10637352B2 (en) | High power charge pump with inductive elements | |
| Boaventura et al. | Optimum behavior: Wireless power transmission system design through behavioral models and efficient synthesis techniques | |
| Collado et al. | Improving wireless power transmission efficiency using chaotic waveforms | |
| KR101627945B1 (ko) | 입력 파형 정형을 위한 정류기 필터링 시스템, 방법 및 장치 | |
| US20050099827A1 (en) | Resonant converter and control method thereof | |
| US7668528B2 (en) | Alternatively powered low power IC | |
| US20100165686A1 (en) | Rectifier circuit | |
| JPH03502032A (ja) | トランスポンダ | |
| JP3983692B2 (ja) | マイクロ波送電装置、マイクロ波受電装置、マイクロ波送電法及びマイクロ波送電システム | |
| US8690071B2 (en) | Transponder | |
| EP2337200A1 (en) | A sub-stage for a charge pump. | |
| US20140177305A1 (en) | Gate drive circuit for synchronous rectification | |
| WO2011065254A1 (ja) | 非接触電力伝送装置 | |
| CN112567595B (zh) | 射频能量采集电路及包括该射频能量采集电路的通信设备 | |
| KR101831871B1 (ko) | 무선 에너지 수집 장치 및 이를 채용한 무선 전자 라벨 | |
| WO2007135821A1 (ja) | 整合器およびアンテナ整合回路 | |
| AU2013216579B2 (en) | Data and/or command signal transmission device with antenna arrangements | |
| Sarin et al. | Comparison of switched receivers for direct-sequence spread-spectrum wireless power transfer | |
| JP3699011B2 (ja) | スイッチングレギュレータ | |
| WO2011036545A1 (en) | Power transfer device and method | |
| Kocer et al. | An injection locked, RF powered, telemetry IC in 0.25/spl mu/m CMOS | |
| US20150069850A1 (en) | Electronic System Comprising A Standby Mode Without Electrical Consumption |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031031 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040210 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070828 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |