JP2001286080A - 受電回路、無線通信装置及び無線通信システム - Google Patents
受電回路、無線通信装置及び無線通信システムInfo
- Publication number
- JP2001286080A JP2001286080A JP2000099991A JP2000099991A JP2001286080A JP 2001286080 A JP2001286080 A JP 2001286080A JP 2000099991 A JP2000099991 A JP 2000099991A JP 2000099991 A JP2000099991 A JP 2000099991A JP 2001286080 A JP2001286080 A JP 2001286080A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- power receiving
- output
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000009499 grossing Methods 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 6
- 230000006698 induction Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 3
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000005674 electromagnetic induction Effects 0.000 description 3
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Near-Field Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 高電圧生成の効率を改善する。
【解決手段】 読取装置２０００には電力制御回路２０
１０によって駆動される電力供給コイル２０２０が設け
られ、非接触式応答装置１０００には、電力供給コイル
２０２０と電磁結合された受電回路１１００が設けられ
ている。受電回路１１００には、電力供給コイル２０２
０と電磁結合された受電用コイル１０１０が設けられ、
受電用コイル１１１０には整流回路１１２０が接続され
ている。整流回路１１２０は受電用コイル１１１０の誘
導交流電力を半波整流あるいは全波整流し、整流回路１
１２０の整流出力はデータ受信のためのデータ処理部１
２００および高電圧回路部１３００に並列に供給され
る。
１０によって駆動される電力供給コイル２０２０が設け
られ、非接触式応答装置１０００には、電力供給コイル
２０２０と電磁結合された受電回路１１００が設けられ
ている。受電回路１１００には、電力供給コイル２０２
０と電磁結合された受電用コイル１０１０が設けられ、
受電用コイル１１１０には整流回路１１２０が接続され
ている。整流回路１１２０は受電用コイル１１１０の誘
導交流電力を半波整流あるいは全波整流し、整流回路１
１２０の整流出力はデータ受信のためのデータ処理部１
２００および高電圧回路部１３００に並列に供給され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、電磁結合方式の送
受信装置における受電装置に関する。
受信装置における受電装置に関する。
【０００２】
【従来の技術】電磁結合方式の非接触式応答装置と読取
装置において、電磁誘導によるデータ伝送とともに、電
磁誘導による電力供給を行うものがある。例えば、非接
触式応答装置は非接触式ＩＣカードであり、読取装置は
ＩＣカードリーダである。非接触式応答装置にＥＥＰＲ
ＯＭが設けられる場合、通常動作のための電圧以外にＥ
ＥＰＲＯＭ書込みのための高電圧を要し、その受電装置
には低電圧回路部（通常動作のための電圧を発生する回
路）および高電圧回路部（ＥＥＰＲＯＭ書込みのための
高電圧を発生する回路）が設けられる。
装置において、電磁誘導によるデータ伝送とともに、電
磁誘導による電力供給を行うものがある。例えば、非接
触式応答装置は非接触式ＩＣカードであり、読取装置は
ＩＣカードリーダである。非接触式応答装置にＥＥＰＲ
ＯＭが設けられる場合、通常動作のための電圧以外にＥ
ＥＰＲＯＭ書込みのための高電圧を要し、その受電装置
には低電圧回路部（通常動作のための電圧を発生する回
路）および高電圧回路部（ＥＥＰＲＯＭ書込みのための
高電圧を発生する回路）が設けられる。
【０００３】従来の受電装置では、電磁誘導により起電
力を生じる受電用コイルに整流回路を接続し、この整流
回路により駆動される低電圧回路部に高電圧回路部を接
続していた。すなわち従来の受電装置は高電圧回路部に
対する給電が間接的であり、効率を充分高めることがで
きないという問題があった。
力を生じる受電用コイルに整流回路を接続し、この整流
回路により駆動される低電圧回路部に高電圧回路部を接
続していた。すなわち従来の受電装置は高電圧回路部に
対する給電が間接的であり、効率を充分高めることがで
きないという問題があった。
【０００４】また受電用コイルに供給される電圧が不十
分なときは高電圧回路部は適正な高電圧を発生すること
ができず、ＥＥＰＲＯＭへの書込み動作が不安定にな
る。
分なときは高電圧回路部は適正な高電圧を発生すること
ができず、ＥＥＰＲＯＭへの書込み動作が不安定にな
る。
【０００５】
【発明が解決しようとする課題】本発明はこのような従
来の問題点を解消すべく創案されたもので、高電圧回路
部の効率を高め得る受電装置を構成する受電回路を提供
することを目的とする。
来の問題点を解消すべく創案されたもので、高電圧回路
部の効率を高め得る受電装置を構成する受電回路を提供
することを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る受電回路
は、受電用コイルで受電した電力を整流回路で整流した
後に、低電圧回路部および高電圧回路部に並列に供給す
るものであり、高電圧回路部の出力を整流回路出力から
直接生成できる。従って、低電圧回路部出力から高電圧
を生成する場合に比較して、大幅に効率が改善される。
は、受電用コイルで受電した電力を整流回路で整流した
後に、低電圧回路部および高電圧回路部に並列に供給す
るものであり、高電圧回路部の出力を整流回路出力から
直接生成できる。従って、低電圧回路部出力から高電圧
を生成する場合に比較して、大幅に効率が改善される。
【０００７】本発明に係る受電回路において、高電圧回
路部の出力は書込み可能なメモリの書込みに使用され、
高電圧回路部の出力と所定の基準電圧を比較して、高電
圧回路部の出力が充分高くないときに前記書込みを防止
する書込み防止回路をさらに備える。これによってメモ
リへの異常なデータ書込みが防止される。なお、書込み
防止回路は、低電圧発生回路の出力が基準電圧として入
力され、この基準電圧と高電圧回路部の出力とを比較す
る比較回路と、この比較回路の出力が入力され、比較回
路の出力に基づいて書込み可能メモリな不揮発メモリの
への書込みを禁止する書込みリセット回路とを備えるも
のであってもよい。
路部の出力は書込み可能なメモリの書込みに使用され、
高電圧回路部の出力と所定の基準電圧を比較して、高電
圧回路部の出力が充分高くないときに前記書込みを防止
する書込み防止回路をさらに備える。これによってメモ
リへの異常なデータ書込みが防止される。なお、書込み
防止回路は、低電圧発生回路の出力が基準電圧として入
力され、この基準電圧と高電圧回路部の出力とを比較す
る比較回路と、この比較回路の出力が入力され、比較回
路の出力に基づいて書込み可能メモリな不揮発メモリの
への書込みを禁止する書込みリセット回路とを備えるも
のであってもよい。
【０００８】さらに本発明に係る受電回路は、低電圧回
路部および高電圧回路部の出力に平滑化コンデンサが接
続され、これら平滑化コンデンサの容量を調節すること
によって、受電用コイルの起電力変化に対する書込み防
止回路の動作特性を調節し得るものであってもよい。本
発明に係る無線通信装置は、上記受電回路および書込み
可能な不揮発メモリを備え、高電圧を効率的に生成し得
るとともに、メモリへの異常データ書込みを防止し得
る。
路部および高電圧回路部の出力に平滑化コンデンサが接
続され、これら平滑化コンデンサの容量を調節すること
によって、受電用コイルの起電力変化に対する書込み防
止回路の動作特性を調節し得るものであってもよい。本
発明に係る無線通信装置は、上記受電回路および書込み
可能な不揮発メモリを備え、高電圧を効率的に生成し得
るとともに、メモリへの異常データ書込みを防止し得
る。
【０００９】更に、本発明によれば、上記無線通信装置
を応答装置として用いた無線通信システムが提供され
る。
を応答装置として用いた無線通信システムが提供され
る。
【００１０】
【発明の実施の形態】次に、本発明の好適な実施の形態
を、図面を参照して説明する。
を、図面を参照して説明する。
【００１１】図１は本発明に係る受電回路（受電装置）
の第１実施形態を示す回路図であり、電磁結合方式の非
接触式応答装置１０００と読取装置２０００とが図示さ
れている。読取装置２０００には電力制御回路２０１０
によって駆動される電力供給コイル２０２０が設けら
れ、非接触型応答装置１０００には、電力供給コイル２
０２０と電磁結合された受電回路１１００が設けられて
いる。受電回路１１００には、電力供給コイル２０２０
と電磁結合された受電用コイル１１１０が設けられ、受
電用コイル１１１０には整流回路１１２０が接続されて
いる。整流回路１１２０は受電用コイル１１１０の誘導
交流電力を半波整流あるいは全波整流し、整流回路１１
２０の整流出力はデータ受信のためのデータ処理部１２
００および高電圧回路部１３００に並列に供給される。
の第１実施形態を示す回路図であり、電磁結合方式の非
接触式応答装置１０００と読取装置２０００とが図示さ
れている。読取装置２０００には電力制御回路２０１０
によって駆動される電力供給コイル２０２０が設けら
れ、非接触型応答装置１０００には、電力供給コイル２
０２０と電磁結合された受電回路１１００が設けられて
いる。受電回路１１００には、電力供給コイル２０２０
と電磁結合された受電用コイル１１１０が設けられ、受
電用コイル１１１０には整流回路１１２０が接続されて
いる。整流回路１１２０は受電用コイル１１１０の誘導
交流電力を半波整流あるいは全波整流し、整流回路１１
２０の整流出力はデータ受信のためのデータ処理部１２
００および高電圧回路部１３００に並列に供給される。
【００１２】データ処理部１２００には、復調回路１２
１０および低電圧回路部１２２０が設けられ、低電圧回
路部１２２０の出力はＣＰＵ１２２２、ＥＥＰＲＯＭ１
２２４その他周辺回路の通常動作のための低電圧直流電
力となる。
１０および低電圧回路部１２２０が設けられ、低電圧回
路部１２２０の出力はＣＰＵ１２２２、ＥＥＰＲＯＭ１
２２４その他周辺回路の通常動作のための低電圧直流電
力となる。
【００１３】高電圧回路部１３００は高電圧電源回路１
３１０および高電圧発生回路１３２０を有し、ＥＥＰＲ
ＯＭ１２２４にデータを書込む際に高電圧Ｖｈを供給す
る。高電圧電源回路１３１０はシリーズレギュレータ等
よりなり、高電圧Ｖｈを生成するための安定した電源電
圧Ｖｄｄ２ａを生成する。
３１０および高電圧発生回路１３２０を有し、ＥＥＰＲ
ＯＭ１２２４にデータを書込む際に高電圧Ｖｈを供給す
る。高電圧電源回路１３１０はシリーズレギュレータ等
よりなり、高電圧Ｖｈを生成するための安定した電源電
圧Ｖｄｄ２ａを生成する。
【００１４】図２に示すように高電圧発生回路１３２０
は、定電流回路ＣＣの出力に複数のチャージポンプ回路
ＰＣ１、ＰＣ２、．．．、ＰＣ２ｎ−１、ＰＣ２ｎ直列
に接続してなり、定電流回路ＣＣは、電源電圧Ｖｄｄ２
ａにダイオードとしてのＭＯＳトランジスタＴｒ０を接
続してなる。
は、定電流回路ＣＣの出力に複数のチャージポンプ回路
ＰＣ１、ＰＣ２、．．．、ＰＣ２ｎ−１、ＰＣ２ｎ直列
に接続してなり、定電流回路ＣＣは、電源電圧Ｖｄｄ２
ａにダイオードとしてのＭＯＳトランジスタＴｒ０を接
続してなる。
【００１５】各チャージポンプ回路ＰＣ１は、ノードＮ
１において一端子が定電流源ＣＣに接続されたコンデン
サＣ１と、ノードＮ１と後段のチャージポンプ回路ＰＣ
２のノードＮ２との間にダイオードとして接続されたＭ
ＯＳトランジスタＴｒ１とを有する。コンデンサＣ１の
他端子には、クロックＣＬＫ１が電源電圧Ｖｄｄ２ｂに
接続されたバッファＢＦ１を介して接続されている。他
のチャージポンプ回路ＰＣ２〜ＰＣ２ｎは同様に構成さ
れ、最終段のチャージポンプ回路ＰＣ２ｎの出力電圧が
Ｖｄｄ２とされている。クロックＣＬＫ１はその他の奇
数番目のチャージポンプ回路ＰＣ３、ＰＣ５．．．、Ｐ
Ｃ２ｎ−１に接続されている。クロックＣＬＫ１を反転
したクロックＣＬＫ２が、電源電圧Ｖｄｄ２ｂに接続さ
れたバッファＢＦ２を介して偶数番目のチャージポンプ
回路ＰＣ２、ＰＣ４、．．．、ＰＣ２ｎに接続されてい
る。
１において一端子が定電流源ＣＣに接続されたコンデン
サＣ１と、ノードＮ１と後段のチャージポンプ回路ＰＣ
２のノードＮ２との間にダイオードとして接続されたＭ
ＯＳトランジスタＴｒ１とを有する。コンデンサＣ１の
他端子には、クロックＣＬＫ１が電源電圧Ｖｄｄ２ｂに
接続されたバッファＢＦ１を介して接続されている。他
のチャージポンプ回路ＰＣ２〜ＰＣ２ｎは同様に構成さ
れ、最終段のチャージポンプ回路ＰＣ２ｎの出力電圧が
Ｖｄｄ２とされている。クロックＣＬＫ１はその他の奇
数番目のチャージポンプ回路ＰＣ３、ＰＣ５．．．、Ｐ
Ｃ２ｎ−１に接続されている。クロックＣＬＫ１を反転
したクロックＣＬＫ２が、電源電圧Ｖｄｄ２ｂに接続さ
れたバッファＢＦ２を介して偶数番目のチャージポンプ
回路ＰＣ２、ＰＣ４、．．．、ＰＣ２ｎに接続されてい
る。
【００１６】各クロックＣＬＫＫ１、ＣＬＫ２がそれぞ
れ反転する度に、各コンデンサの電荷Ｃ１〜Ｃ２ｎの電
荷は後段のチャージポンプ回路のコンデンサに転送さ
れ、低電流源ＣＣからは電荷が常に供給されるので、最
終段のチャージポンプ回路ＰＣ２ｎのコンデンサのノー
ド側の電圧が高められる。図中Ｃｐは寄生容量であり、
昇圧された電圧Ｖｄｄ２は式（１）で表現される。式
（１）において、Ｖｔ０はＭＯＳトランジスタＴｒ０の
電圧降下、Ｖｓｕｂは基板バイアス効果である。
れ反転する度に、各コンデンサの電荷Ｃ１〜Ｃ２ｎの電
荷は後段のチャージポンプ回路のコンデンサに転送さ
れ、低電流源ＣＣからは電荷が常に供給されるので、最
終段のチャージポンプ回路ＰＣ２ｎのコンデンサのノー
ド側の電圧が高められる。図中Ｃｐは寄生容量であり、
昇圧された電圧Ｖｄｄ２は式（１）で表現される。式
（１）において、Ｖｔ０はＭＯＳトランジスタＴｒ０の
電圧降下、Ｖｓｕｂは基板バイアス効果である。
【００１７】
【数１】 式（１）から明らかなように、電圧Ｖｄｄ２は、定電流
源ＣＣの電源電圧Ｖｄｄ２ａの項と、バッファＢＦ１、
ＢＦ２の電源電圧Ｖｄｄ２ｂを積算した項の和である
が、これら電源電圧を適宜切り替えて使用することによ
り、昇圧電圧Ｖｄｄ２の電圧効率を調節し得る。
源ＣＣの電源電圧Ｖｄｄ２ａの項と、バッファＢＦ１、
ＢＦ２の電源電圧Ｖｄｄ２ｂを積算した項の和である
が、これら電源電圧を適宜切り替えて使用することによ
り、昇圧電圧Ｖｄｄ２の電圧効率を調節し得る。
【００１８】復調回路１２１０において、たとえば整流
回路１１２０の出力はローパスフィルタ１２１２によっ
てノイズ除去された後に、検波回路１２１４によって検
波される。検波回路１２１４の検波出力Ｄｏｕｔはデジ
タル信号に変換された後にＣＰＵ１２２２やメモリ１２
２４に入力される。
回路１１２０の出力はローパスフィルタ１２１２によっ
てノイズ除去された後に、検波回路１２１４によって検
波される。検波回路１２１４の検波出力Ｄｏｕｔはデジ
タル信号に変換された後にＣＰＵ１２２２やメモリ１２
２４に入力される。
【００１９】以上のように低電圧回路部１２２０と並列
に高電圧回路部１３００を整流回路１１２０出力に接続
したので、低電圧回路部出力から高電圧を生成する従来
例に比較して、大幅に効率を改善し得る。
に高電圧回路部１３００を整流回路１１２０出力に接続
したので、低電圧回路部出力から高電圧を生成する従来
例に比較して、大幅に効率を改善し得る。
【００２０】図３は第２実施形態を示す回路図である。
第２実施形態において第１実施形態と同一若しくは相当
部分には同一符号を付して示し、説明を省略する。
第２実施形態において第１実施形態と同一若しくは相当
部分には同一符号を付して示し、説明を省略する。
【００２１】高電圧回路部１３００の出力電圧は受電用
コイル１１１０の起電力が不充分なときに、充分な高電
圧とならずメモリ１２２４への書き込みデータが不整と
なる。そこで書き込み防止回路３０００を設け、高電圧
回路部１３００の出力電圧Ｖｄｄ２が適正な値か否か判
定する。
コイル１１１０の起電力が不充分なときに、充分な高電
圧とならずメモリ１２２４への書き込みデータが不整と
なる。そこで書き込み防止回路３０００を設け、高電圧
回路部１３００の出力電圧Ｖｄｄ２が適正な値か否か判
定する。
【００２２】書き込み防止回路３０００は、たとえば低
電圧回路部１２２０の出力電圧Ｖｄｄ１と高電圧回路部
１３００の出力電圧Ｖｄｄ２との差を算出する比較回路
３０１０と、比較回路３０１０の出力に基づいて書き込
み可否を判定する書き込みリセット回路３０２０とを有
する。ＣＰＵ１２２２がメモリ１２２４へデータ書き込
みの実行するためのライト・イネーブル信号ＷＥＮを出
力したとき、ライト・イネーブル信号ＷＥＮによって比
較回路３０１０が起動され、電圧差（Ｖｄｄ２−Ｖｄｄ
１）が算出される。受電用コイル１１１０の起電力が低
下したとき、出力電圧Ｖｄｄ２は急激に低下するが、出
力電圧Ｖｄｄ１の変化は緩やかであるので、出力電圧Ｖ
ｄｄ１を基準電圧として出力電圧Ｖｄｄ２が充分高いか
否かを判定し得る。書き込みリセット回路３０２０は電
圧差（Ｖｄｄ２−Ｖｄｄ１）が所定値以下のときにリセ
ット信号ＲＳＥＴをＣＰＵ１２２２に対して出力し、こ
れによってライトイネーブル信号ＷＥＮを無効にする。
電圧回路部１２２０の出力電圧Ｖｄｄ１と高電圧回路部
１３００の出力電圧Ｖｄｄ２との差を算出する比較回路
３０１０と、比較回路３０１０の出力に基づいて書き込
み可否を判定する書き込みリセット回路３０２０とを有
する。ＣＰＵ１２２２がメモリ１２２４へデータ書き込
みの実行するためのライト・イネーブル信号ＷＥＮを出
力したとき、ライト・イネーブル信号ＷＥＮによって比
較回路３０１０が起動され、電圧差（Ｖｄｄ２−Ｖｄｄ
１）が算出される。受電用コイル１１１０の起電力が低
下したとき、出力電圧Ｖｄｄ２は急激に低下するが、出
力電圧Ｖｄｄ１の変化は緩やかであるので、出力電圧Ｖ
ｄｄ１を基準電圧として出力電圧Ｖｄｄ２が充分高いか
否かを判定し得る。書き込みリセット回路３０２０は電
圧差（Ｖｄｄ２−Ｖｄｄ１）が所定値以下のときにリセ
ット信号ＲＳＥＴをＣＰＵ１２２２に対して出力し、こ
れによってライトイネーブル信号ＷＥＮを無効にする。
【００２３】低電圧回路１２２０出力には平滑化コンデ
ンサＣＳ１が接続され、高電圧発生回路１３２０の出力
には平滑化コンデンサＣＳ２が接続されている。これら
平滑化コンデンサＣＳ１、ＣＳ２の容量を調節すること
によって、受電用コイル１１１０の起電力変化に対する
リセット信号出力特性が変化し、書き込み防止回路３０
００の動作を適正化し得る。
ンサＣＳ１が接続され、高電圧発生回路１３２０の出力
には平滑化コンデンサＣＳ２が接続されている。これら
平滑化コンデンサＣＳ１、ＣＳ２の容量を調節すること
によって、受電用コイル１１１０の起電力変化に対する
リセット信号出力特性が変化し、書き込み防止回路３０
００の動作を適正化し得る。
【００２４】なおリセット信号ＲＳＥＴが出力されたこ
とを読取装置２０００に伝送し、電力制御回路２０１０
により、より起電力を高めて再書き込みを行ってもよ
い。
とを読取装置２０００に伝送し、電力制御回路２０１０
により、より起電力を高めて再書き込みを行ってもよ
い。
【００２５】なお本発明の用途は非接触ＩＣカードに限
定されるものではなく、種々の送受信システム、たとえ
ばラベルタグ等に適用し得ることはいうまでもない。
定されるものではなく、種々の送受信システム、たとえ
ばラベルタグ等に適用し得ることはいうまでもない。
【発明の効果】以上のとおり、本発明に係る受電回路
（装置）によれば、高電圧生成の効率を改善し得る。
（装置）によれば、高電圧生成の効率を改善し得る。
【図面の簡単な説明】
【図１】 本発明に係る受電回路（装置）の第１実施形
態を示す回路図である。
態を示す回路図である。
【図２】 第１実施形態の高電圧発生回路を示す回路図
である。
である。
【図３】 本発明の係る受電回路（装置）装置の第２実
施形態を示す回路図である。
施形態を示す回路図である。
１０００ 無線通信装置（受信装置） １１１０ 受電用コイル １１２０ 整流回路 １２２０ 定電圧回路部 １２２４ メモリ １３００ 高電圧回路部 ２０２０ 電力供給コイル ３０００ 書込み防止回路 ３０１０ 比較回路 ３０２０ 書込みリセット回路 ＣＳ１、ＣＳ２ 平滑化コンデンサ Ｖｄｄ１、Ｖｄｄ２ 出力電圧
Claims (6)
- 【請求項１】 電力供給コイルと電磁結合された受電用
コイル回路と、 この受電用コイルの出力を整流する整流回路と、 この整流回路の出力に接続された低電圧回路部と、 この低電圧回路部と並列に前記整流回路の出力に接続さ
れた高電圧回路部と、 を備えた受電回路。 - 【請求項２】 高電圧回路部の出力は書込み可能なメモ
リの書込みに使用され、 高電圧回路部の出力と所定の基準電圧を比較して、高電
圧回路部の出力が充分高くないときに前記書込みを防止
する書込み防止回路をさらに備えたことを特徴とする請
求項１記載の受電回路。 - 【請求項３】 書込み防止回路は、 低電圧発生回路の出力が基準電圧として入力され、この
基準電圧と高電圧回路部の出力とを比較する比較回路
と、 この比較回路の出力が入力され、比較回路の出力に基づ
いて書込み可能メモリな不揮発メモリのへの書込みを禁
止する書込みリセット回路と、 を備えていることを特徴とする請求項２記載の受電回
路。 - 【請求項４】 低電圧回路部および高電圧回路部の出力
には平滑化コンデンサが接続され、これら平滑化コンデ
ンサの容量を調節することによって、受電用コイルの起
電力変化に対する書込み防止回路の動作特性を調節し得
ることを特徴とする請求項３記載の受電回路。 - 【請求項５】 書込み可能な不揮発メモリを備え、請求
項２乃至４のいずれか１項に記載の受電回路を備えた無
線通信装置。 - 【請求項６】 請求項５記載無線通信装置を応答装置と
した無線通信システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000099991A JP2001286080A (ja) | 2000-03-31 | 2000-03-31 | 受電回路、無線通信装置及び無線通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000099991A JP2001286080A (ja) | 2000-03-31 | 2000-03-31 | 受電回路、無線通信装置及び無線通信システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001286080A true JP2001286080A (ja) | 2001-10-12 |
Family
ID=18614261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000099991A Withdrawn JP2001286080A (ja) | 2000-03-31 | 2000-03-31 | 受電回路、無線通信装置及び無線通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001286080A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003132316A (ja) * | 2001-10-29 | 2003-05-09 | Fujitsu Ltd | 情報処理装置およびカード型情報処理デバイス |
| JP2003348773A (ja) * | 2002-03-19 | 2003-12-05 | Takion Co Ltd | マイクロ波送電法、マイクロ波受電装置及びｉｄタグシステム |
| JP2004215477A (ja) * | 2002-03-19 | 2004-07-29 | Takion Co Ltd | マイクロ波送電装置、マイクロ波受電装置及びマイクロ波送電法 |
| JP2006109429A (ja) * | 2004-09-09 | 2006-04-20 | Semiconductor Energy Lab Co Ltd | 無線チップ |
| US7804203B2 (en) | 2004-09-09 | 2010-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip |
| US10374469B2 (en) | 2016-09-29 | 2019-08-06 | Lapis Semiconductor Co., Ltd. | Wireless power receiver, wireless power supply system, and wireless power reception method |
-
2000
- 2000-03-31 JP JP2000099991A patent/JP2001286080A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003132316A (ja) * | 2001-10-29 | 2003-05-09 | Fujitsu Ltd | 情報処理装置およびカード型情報処理デバイス |
| JP2003348773A (ja) * | 2002-03-19 | 2003-12-05 | Takion Co Ltd | マイクロ波送電法、マイクロ波受電装置及びｉｄタグシステム |
| JP2004215477A (ja) * | 2002-03-19 | 2004-07-29 | Takion Co Ltd | マイクロ波送電装置、マイクロ波受電装置及びマイクロ波送電法 |
| JP2006109429A (ja) * | 2004-09-09 | 2006-04-20 | Semiconductor Energy Lab Co Ltd | 無線チップ |
| US7804203B2 (en) | 2004-09-09 | 2010-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip |
| US8362657B2 (en) | 2004-09-09 | 2013-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip |
| US10374469B2 (en) | 2016-09-29 | 2019-08-06 | Lapis Semiconductor Co., Ltd. | Wireless power receiver, wireless power supply system, and wireless power reception method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1852804B1 (en) | Rectifier circuit radio communication device | |
| JP4854604B2 (ja) | 半導体集積回路、それを搭載したカードおよびその動作方法 | |
| US8971804B2 (en) | Near field communications (NFC) device power harvesting and power supply selection | |
| JP4786316B2 (ja) | 半導体集積回路装置及びそれを用いたｉｃカード | |
| US7424266B2 (en) | Rectifier circuit and RFID tag | |
| JP3904859B2 (ja) | パワーオンリセット回路およびこれを備えたｉｃカード | |
| JP4750530B2 (ja) | 半導体集積回路装置及びそれを用いた非接触電子装置 | |
| US6525362B2 (en) | IC chip for contactless IC card | |
| KR101083641B1 (ko) | Ｒｆｉｄ태그 | |
| EP1058376B1 (en) | A semiconductor integrated circuit, a contactless information medium having the semiconductor integrated circuit, and a method of driving the semiconductor integrated circuit | |
| JP2004326937A (ja) | 不揮発性半導体記憶装置 | |
| KR19980081575A (ko) | 외부 입력 전압의 레벨 조정이 가능한 스마트카드 | |
| JP2003132316A (ja) | 情報処理装置およびカード型情報処理デバイス | |
| JP4024936B2 (ja) | 電圧発生回路 | |
| KR100874983B1 (ko) | 태그 칩 및 이의 구동방법 | |
| JP2001286080A (ja) | 受電回路、無線通信装置及び無線通信システム | |
| TW200933353A (en) | Power-on reset circuit, and combination type ic card | |
| JP2001125653A (ja) | 半導体集積回路、当該半導体集積回路を搭載した非接触型情報媒体、及び半導体集積回路の駆動方法 | |
| JP3904860B2 (ja) | 電源装置、半導体回路装置、およびｉｃカード | |
| JPH1153491A (ja) | データキャリアシステム | |
| CN113783420A (zh) | 一种用于物联网安全芯片中非挥发性存储器的低功耗电荷泵电路及工作方法 | |
| KR101218280B1 (ko) | Ｒｆｉｄ 장치 | |
| JP2006166699A (ja) | 電圧発生回路 | |
| JPH11272813A (ja) | 半導体集積回路及びコンタクトレスカード | |
| JP2002369532A (ja) | 電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060116 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060215 |