JP4005275B2 - Nitride semiconductor device - Google Patents
Nitride semiconductor device Download PDFInfo
- Publication number
- JP4005275B2 JP4005275B2 JP23300199A JP23300199A JP4005275B2 JP 4005275 B2 JP4005275 B2 JP 4005275B2 JP 23300199 A JP23300199 A JP 23300199A JP 23300199 A JP23300199 A JP 23300199A JP 4005275 B2 JP4005275 B2 JP 4005275B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- layer
- substrate
- grown
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、太陽電池、光センサーなどの発光素子、受光素子に使用される窒化物半導体素子（ＩｎXＡｌYＧａ1-X-YＮ、０≦X、０≦Y、X＋Y≦１）に関し、特に、発光ピーク波長が３８０ｎｍ以下の紫外領域に発光する窒化物半導体素子に関する。
【０００２】
【従来の技術】
近年、紫外ＬＥＤが実用レベルとなっている。例えば、応用物理、第６８巻、第２号（１９９９）、ｐ１５２〜ｐ１５５には、サファイア基板上に、ＧａＮバッファ層、ｎ型ＧａＮコンタクト層、ｎ型ＡｌＧａＮクラッド層、アンドープＩｎＧａＮの活性層（Ｉｎ組成はほとんどゼロ）、ｐ型ＡｌＧａＮクラッド層、ｐ型ＧａＮコンタクト層が積層されてなる窒化物半導体素子が記載されている。
この紫外ＬＥＤは、発光ピーク波長が３７１ｎｍの場合には、発光出力が５ｍＷとなるものである。
【０００３】
【発明が解決しようとする課題】
しかしながら、紫外ＬＥＤの応用の幅を広げるために、さらに短波長化にすることが望まれるが、発光ピーク波長を３７１ｎｍより短波長にすると発光出力が急激に低くなる。
この理由は定かではないが、Ｉｎの非常に少ない又はＩｎのない状態では、活性層の発光効率が極端に低下するためと考えられる。
紫外ＬＥＤ、特に３７１ｎｍより短波長の発光ピーク波長を有するＬＥＤの発光効率を向上させることができれば、励起光源をはじめとして多くの応用が可能となる。
【０００４】
そこで、本発明の目的は、発光効率の高い発光出力の良好な、発光ピーク波長が３８０ｎｍ以下の紫外領域に発光する窒化物半導体素子を提供することである。
【０００５】
【課題を解決するための手段】
本発明の窒化物半導体素子は、表面に部分的にストライプ状の凹凸が窒化物半導体のＭ面に平行方向に形成された第１の窒化物半導体層と、前記第１の窒化物半導体層上に窒化物半導体の横方向成長を用いて形成され、前記凹凸の凸部上部および凹部内部から成長した第２の窒化物半導体層と、前記第２の窒化物半導体層上に窒化物半導体からなる複数の層が積層成長され、発光ピーク波長が３８０ｎｍ以下となる活性層を含む素子構造とを具備することを特徴とする。
【０００６】
つまり、本発明は、基板として、転位密度が１０6／ｃｍ2以下の窒化物半導体基板上に、素子構造を形成することにより、良好な発光効率を有する発光ピーク波長が３８０ｎｍ以下の窒化物半導体素子を提供することができる。
【０００７】
従来公知の青色や緑色のＬＥＤは、発光効率が高く既に商品化されている。この青色及び緑色のＬＥＤは、格子定数が異なるサファイア基板上に成長されており、格子定数不一致による多くの貫通転位が存在するにもかかわらず良好な発光効率を有している。
一方、紫外ＬＥＤは、青色及び緑色のＬＥＤと同様に、サファイア基板に成長されているが、前記したように発光効率が悪いために発光出力が低く、特に３７１ｎｍより短波長では極端に発光出力が低下する。
【０００８】
このような発光効率の相違について、本発明者は種々検討の結果、活性層のＩｎ組成比により、発光のメカニズムに大きな違いがあるのではないかと考えた。この発光メカニズムの相違は、前記応用物理、第６８巻、第２号に記載されている、青色ＬＥＤでは順方向電流が増加するにつれてブルーシフトするが、紫外ＬＥＤでは順方向電流の増加に従いレッドシフトすることからも推測される。また、サファイア基板との格子定数不一致による貫通転位の部分では、活性層に注入されたキャリアが非発光再結合し、発光に関与しなくなる。
青色や緑色ＬＥＤの場合には、恐らく、活性層でＩｎ組成不均一が生じ、Ｉｎが多く含まれる部分のバンドギャップエネルギーが小さくなってポテンシャルの谷が形成され、この谷に、活性層に注入されたキャリアが良好に閉じ込められ、そして、ポテンシャルンの谷に閉じ込められたキャリアは、良好に発光再結合するために、高発光効率を有するのではないかと考えられる。
これに対して、紫外ＬＥＤの場合には、活性層のＩｎ含有量が非常に小さいため、Ｉｎ組成不均一で生じるポテンシャルの谷が浅く、さらにポテンシャルの谷の密度が小さいなどの理由で、活性層に注入されたキャリアを閉じ込めておく効果が小さく、その結果、活性層に注入されたキャリアの一部が拡散により非発光再結合中心へ到達し非発光再結合するために発光効率が悪くなると考えられる。
【０００９】
そこで、本発明者は、以上のように、活性層での発光効率の低下の原因が、貫通転位による非発光再結合中心の形成によるためでなはないかという考察をもとに、非発光再結合中心となる貫通転位の少ない窒化物半導体を基板として用いることにより、キャリアが良好に発光再結合して発光効率を向上させることを達成している。
本発明は、発光ピーク波長が３８０ｎｍ以下のＬＥＤの場合に、発光効率が極端に低下すると言った問題点を、転位密度の極めて少ないかほとんど転位のない窒化物半導体を基板とすることで、発光効率を向上させることができるものである。
また、本発明において、転位密度の測定方法は、透過型電子顕微鏡による観察（ＴＥＭ法）である。このＴＥＭ法により、転位密度が１０6／ｃｍ2以下となる窒化物半導体基板を用いると発光効率を良好に向上させることができる。転位密度が１０6／ｃｍ2以下とは、転位密度がほとんどゼロか、転位が存在しない状態を示す。
【００１０】
また、本発明において、基板となる転位密度が１０6／ｃｍ2以下の窒化物半導体が、窒化物半導体と異なる材料よりなる異種基板又は窒化物半導体基板上に、窒化物半導体の横方向の成長を利用して成長（ＥＬＯＧ成長：epitaxially laterally overgrown GaN 成長）させたものであると、転位密度を良好に低減させることができ、貫通転位部分での非発光再結合を防止し発光効率を向上させる点で好ましい。
【００１１】
【発明の実施の形態】
本発明の窒化物半導体素子は、少なくとも発光ピーク波長が３８０ｎｍ以下であって、且つ、転位密度が１０6 ／ｃｍ2 以下の窒化物半導体基板上に成長されてなるものであれば特に限定されない。具体的な好ましい素子としては、例えば図１に示される素子を挙げることができる。
図１は、本発明の一実施の形態である窒化物半導体素子を示す模式的断面図である。
図１に示す窒化物半導体素子は、転位密度が１０6 ／ｃｍ2 以下のＧａＮ基板１上に、バッファ層、Ａｌa Ｇａ1-a Ｎ（０≦ａ＜０．１）を含んでなるｎ型コンタクト層３、Ａｌe Ｇａ1-e Ｎ（０＜ｅ＜０．３）を含んでなるｎ型クラッド層４、Ｉｎf Ｇａ1-f Ｎ（０≦ｆ＜０．１）の活性層５、Ａｌd Ｇａ1-d Ｎ（０＜ｄ＜０．４）を含んでなるｐ型クラッド層６、Ａｌb Ｇａ1-b Ｎ（０≦ｂ＜０．１）を含んでなるｐ型コンタクト層７を積層成長させてなり、発光ピーク波長が３８０ｎｍ以下である。そして、ｎ型コンタクト層３にはｎ電極が、ｐ型コンタクト層７にはｐ電極がそれぞれ形成されている。
【００１２】
以下に、素子構造を形成するための転位密度が１０6／ｃｍ2以下の窒化物半導体基板について説明する。
［窒化物半導体基板１］
本発明において、素子構造を形成するための窒化物半導体基板１としては、転位密度が１０6／ｃｍ2以下であるＧａＮからなる窒化物半導体が挙げられる。
転位密度が１０6／ｃｍ2以下となるＧａＮの成長方法としては、特に限定されず、少なくとも転位密度が少なくなるような成長方法であればよい。例えば好ましくは、窒化物半導体の縦方向の成長を少なくとも部分的に一時的止めて、横方向の成長を利用して転位を抑制することのできる成長方法（ＥＬＯＧ成長）をあげることができる。
【００１３】
例えばＥＬＯＧ成長の具体例としては、窒化物半導体と異なる材料からなる異種基板上に、窒化物半導体が成長しないかまたは成長しにくい材料からなる保護膜を部分的に形成し、その上から窒化物半導体を成長させることにより、保護膜が形成されていない部分から窒化物半導体が成長し、成長を続けることにより保護膜上に向かって横方向に成長することにより厚膜の窒化物半導体（ＥＬＯＧ基板）が得られる成長方法が挙げられる。このような成長方法としては、例えば特願平１０−２７５８２６号、特願平１０−１１９３７７号、特願平１０−１４６４３１号、特願平１１−３７８２６号、各明細書に記載の方法が挙げられる。
【００１４】
また、その他のＥＬＯＧ成長の具体例としては、保護膜を用いない方法であり、窒化物半導体と異なる材料からなる異種基板上に成長させた窒化物半導体上に、凹凸を形成し、この上から再び窒化物半導体を成長させてなる窒化物半導体（ＥＬＯＧ基板）が得られる成長方法が挙げられる。また、保護膜を用いず、窒化物半導体の表面を部分的に改質して窒化物半導体の横方向の成長を意図的に行わせる方法が挙げられる。このような成長方法としては、例えば特願平１１−３７８２２７号、特願平１１−１６８０７９号、特願平１１−１４２４００号、各明細書に記載の方法が挙げられる。
【００１５】
また更に、上記のようなＥＬＯＧ成長等により得られた窒化物半導体を基板とし、この窒化物半導体上に、上記に示したような保護膜を用いて行う又は凹凸を形成する等のＥＬＯＧ成長を繰り返して転位を良好に低減される窒化物半導体を得る成長方法が挙げられる。このような成長方法としては、例えば特願平１１−８０２８８号明細書に記載の方法が挙げられる。
【００１６】
上記したＥＬＯＧ成長として好ましくは保護膜を用いないで成長させる方法、及び窒化物半導体上にＥＬＯＧ成長させる方法である。このような方法で行うと転位の低減の点で好ましく、さらには転位の低減されたＥＬＯＧ基板上に素子構造を形成すると、しきい値電流密度の低減及び寿命特性の向上の点で好ましい。
上記に挙げたＥＬＯＧ成長方法についての詳細は、上記列記した各号明細書の記載の通りであるが、好ましい一例を以下に示す。しかし、本発明はこれに限定されない。
【００１７】
以下に、本発明に用いることのできる好ましいＥＬＯＧ成長の一実施の形態を図２を用いて説明する。
図２（ａ−１〜ａ−４）は、窒化物半導体の成長方法の一実施の形態を段階的に示した模式図である。
まず、図２（ａ−１）の第１の工程において、異種基板４１上に第１の窒化物半導体４２を成長させ、図２（ａ−２）の第２の工程において、第１の窒化物半導体４２に凹凸を形成し、続いて図２（ａ−３）の第３の工程において、凹凸の形成された第１の窒化物半導体４２上に、常圧以上の圧力条件下で、第２の窒化物半導体４３を成長させる。
【００１８】
以下に上記各工程ごとに図２を用いて更に詳細に説明する。
（第１の工程）
図２（ａ−１）は異種基板４１上に、第１の窒化物半導体４２を成長させる第１の工程を行った模式的段面図である。
この第１の工程において、用いることのできる異種基板４１としては、例えば、Ｃ面、Ｒ面、及びＡ面のいずれかを主面とするサファイア、スピネル（ＭｇＡ１2Ｏ4）のような絶縁性基板、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、ＺｎＳ、ＺｎＯ、ＧａＡｓ、Ｓｉ、及び窒化物半導体と格子整合する酸化物基板等、従来知られている窒化物半導体と異なる基板材料を用いることができる。好ましい異種基板としては、サファイア、スピネルが挙げられる。
異種基板としてサファイアを用いる場合、サファイアの主面をどの面にするかにより、凹凸を形成した時の凸部上部と凹部側面の窒化物半導体の面方位が特定される傾向があり、その面方位によって、窒化物半導体の成長速度がやや異なることから、凹部側面に成長し易い面方位がくるように主面を選択してもよい。
【００１９】
また、第１の工程において、異種基板４１上に第１の窒化物半導体４２を成長させる前に、異種基板４１上にバッファ層（図示されていない）を形成してもよい。バッファ層としては、ＡｌＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ等が用いられる。バッファ層は、９００℃以下３００℃以上の温度で、膜厚０．５μｍ〜１０オングストロームで成長される。このように異種基板１上にバッファ層を９００℃以下の温度で形成すると、異種基板４１と第１の窒化物半導体４２との格子定数不正を緩和し、第１の窒化物半導体４２の結晶欠陥が少なくなる傾向にある。
【００２０】
第１の工程において、異種基板４１上に形成される第１の窒化物半導体４２としては、アンドープ（不純物をドープしない状態、undope）のＧａＮ、Ｓｉ、Ｇｅ、及びＳ等のｎ型不純物をドープしたＧａＮを用いることができる。
第１の窒化物半導体４２は、高温、具体的には約９００℃より高温〜１１００℃、好ましくは１０５０℃で異種基板４１上に成長される。このような温度で成長させると、第１の窒化物半導体４２は単結晶となる。第１の窒化物半導体４２の膜厚は特に限定しないが、凹部内部での縦方向の成長を抑えて、横方向の成長が促進できるように、凹凸の形状を調整することが可能な膜厚であることが好ましく、少なくとも５００オングストローム以上、好ましくは５μｍ以上、より好ましくは１０μｍ以上の膜厚で形成する。
【００２１】
（第２の工程）
次に、図２（ａ−２）は異種基板４１上に第１の窒化物半導体４２を成長させた後、第１の窒化物半導体４２に部分的に凹凸を形成して、凹部側面に第１の窒化物半導体４２を露出させてなる模式的断面図である。
【００２２】
第２の工程において、部分的に凹凸を形成するとは、少なくとも凹部側面に第１の窒化物半導体４２が露出されるように、第１の窒化物半導体４２の表面から異種基板４１方向に窪みを形成してあればよく、第１の窒化物半導体４２にいずれの形状で凹凸を設けてもよく、例えば、ランダムな窪み、ストライプ状、碁盤目状、ドット状に形成できる。好ましい形状としては、ストライプ状であり、この形状とすると、異常成長が少なく、より平坦に埋まり好ましい。
第１の窒化物半導体４２に部分的に設けられた凹凸は、第１の窒化物半導体４２の途中まで、異種基板に達する深さまで、又は異種基板に達する深さまでエッチングしエッチング深さが５００〜３０００オングストローム（好ましくは１０００〜２０００オングストローム）となる深さまでの形状で形成され、好ましくは異種基板が露出する程度の深さ、又は異種基板を上記の深さで削った形状であり、より好ましくは、異種基板を上記の深さで削った形状が好ましい。
【００２３】
凹凸の形状は、凹部側面の長さや、凸部上部の幅と凹部底部の幅などは、特に限定されないが、少なくとも凹部内での縦方向の成長が抑制され、凹部開口部から厚膜に成長する第２の窒化物半導体４３が凹部側面から横方向に成長したものとなるように調整されていることが好ましい。
凹凸の形状をストライプ状とする場合、ストライプの形状として特に限定されないが、例えばストライプ幅（凸部上部の幅）を１〜２０μｍ、好ましくは１〜１０μｍであり、ストライプ間隔（凹部底部の幅）を１０〜４０μｍ、好ましくは１５〜３５μｍであるものを形成することができる。このようなストライプ形状を有していると、転位の低減と面状態を良好にする点で好ましい。
凹部開口部から成長する第２の窒化物半導体４３の部分を多くするには、凹部底部の幅を広くし、凸部上部の幅を狭くすることで可能となり、このようにすると転位の低減された部分を多くすることができる。凹部底部の幅を広くした場合には、凹部の深さを深めにすることが、凹部底部から成長する可能性のある縦方向の成長を防止するのに好ましい。
【００２４】
第２の工程で凹凸を設ける方法としては、第１の窒化物半導体４２を一部分取り除くことができる方法であればいずれの方法でもよく、例えばエッチング、ダイシング等が挙げられる。
エッチングにより、第１の窒化物半導体４２に部分的（選択的）に凹凸を形成する場合は、フォトリソグラフィー技術における種々の形状のマスクパターンを用いて、ストライプ状、碁盤目状等のフォトマスクを作製し、レジストパターンを第１の窒化物半導体２に形成してエッチングすることにより形成できる。フォトマスクは、エッチングして凹凸を形成後に除去される。
また、ダイシングで行う場合は、例えば、ストライプ状や碁盤目状に形成できる。
【００２５】
第２の工程において窒化物半導体をエッチングする方法には、ウエットエッチング、ドライエッチング等の方法があり、平滑な面を形成するには、好ましくはドライエッチングを用いる。ドライエッチングには、例えば反応性イオンエッチング（ＲＩＥ）、反応性イオンビームエッチング（ＲＩＢＥ）、電子サイクロトロンエッチング（ＥＣＲ）、イオンビームエッチング等の装置があり、いずれもエッチングガスを適宜選択することにより、窒化物半導体をエッチングしてできる。例えば、本出願人が先に出願した特開平８−１７８０３号公報記載の窒化物半導体の具体的なエッチング手段を用いることができる。
また、エッチングによって凹凸を形成する場合、エッチング面（凹部側面）が、図２（ａ−２）に示すように異種基板に対して端面がほぼ垂直となる形状、又は順メサ形状や逆メサ形状でもよく、あるいは階段状になるように形成された形状等がある。好ましくは転位の低減や面状態の良好性などの点から、垂直、逆メサ、順メサであり、より好ましくは垂直である。
【００２６】
また、第２の工程において、凹凸の形状をストライプ状とする場合に、ストライプを、図５（ｂ）に示すように、オリフラ面を例えばサファイアのＡ面とし、このオリフラ面の垂直軸に対して左右どちらかに、θ＝０．１°〜１°、好ましくはθ＝０．１°〜０．５°ずらして形成すると、成長面がより平坦な良好な結晶が得られ好ましい。ちなみに、図５（ｂ）のθが０°の場合は、表面が平坦にならない場合があり、このような状態の成長面に素子構造を形成すると、素子特性の低下が生じ易くなる傾向が見られる。表面が平坦であると歩留まりの向上の点でも好ましい。
【００２７】
（第３の工程）
次に、図２（ａ−３）は、エッチングにより凹凸を有する第１の窒化物半導体４２上に、常圧以上の加圧条件下で、第２の窒化物半導体４３を成長させる第３の工程を行った模式的断面図である。
第２の窒化物半導体４３としては、前記第１の窒化物半導体４２と同様のものを用いることができる。第２の窒化物半導体４３の成長温度は、第１の窒化物半導体４２を成長させる場合と同様であり、このような温度で成長させる第２の窒化物半導体４３は単結晶となる。
また、第２の窒化物半導体４３を成長させる際に、不純物（例えばＳｉ、Ｇｅ、Ｓｎ、Ｂｅ、Ｚｎ、Ｍｎ、Ｃｒ、及びＭｇ等）をドープして成長させる、または窒化物半導体の原料となるＩＩＩ族とＶ族の成分のモル比（ＩＩＩ／Ｖのモル比）を調整して成長させる等により、横方向の成長を縦方向の成長に比べて促進させ転位を低減させる点で好ましく、さらに第２の窒化物半導体４３の表面の面状態を良好にする点で好ましい。
【００２８】
上記の常圧以上の加圧条件とは、常圧（意図的に圧力を加えない状態の圧力）から、装置などを調整し意図的に圧力を加えて加圧条件にした状態で反応を行うことである。具体的な圧力としては、常圧以上の圧力であれば特に限定されないが、好ましくは常圧（ほぼ１気圧）〜２．５気圧であり、好ましい圧力としては、常圧〜１．５気圧である。このような圧力の条件下で第２の窒化物半導体を成長させると、第２の窒化物半導体の表面の面状態を良好にする点で好ましい。
【００２９】
また、第３の工程において、凹部内部では凹部の側面から横方向に成長するものと、凹部底部から縦方向に成長するものとがあると思われるが、成長し続ける過程で、凹部側面から成長した第２の窒化物半導体同士が接合し、凹部底部からの成長を抑制する。その結果、凹部開口部から成長した第２の窒化物半導体には転位がほとんど見られない。凹部底部からの縦方向の成長は、凹部側面からの横方向の成長に比べ、成長速度が遅いと思われる。また、凹部底部の表面が、サファイアなどの異種基板であると、凹部底部からの第２の窒化物半導体の成長が抑制され、凹部側面からの第２の窒化物半導体の成長が良好となり、転位の低減の点で好ましい。
【００３０】
一方、凸部上部から成長した第２の窒化物半導体部分には、凹部開口部から成長するものに比べてやや多めの転位が見られるが、凸部上部に縦方向に成長を始める窒化物半導体も、縦方向に成長する速度よりも、凹部開口部に向かって横方向に成長する傾向があり、凹凸を形成しないで縦方向に成長させた場合に比べれば転位が低減する。また、本発明の第２及び第３の工程を繰り返すことで、凸部上部の転位をなくすことができる。また、凸部上部と凹部内部から成長した第２の窒化物半導体は、成長の過程で接合し、図２（ａ−４）のようになる。
【００３１】
更に、第３の工程において、第２の窒化物半導体を成長させる際に、圧力を常圧以上の加圧条件に調整することにより、第２の窒化物半導体の表面が異常成長の少ない平坦な良好な面状態となる。
【００３２】
また、本発明において、第２及び第３の工程を繰り返す場合、図２（ｂ−１）に示すように、第１の窒化物半導体に形成した凹部上部に凸部が、第１の窒化物半導体に形成した凸部上部に凹部が、それぞれ位置するように第２の窒化物半導体に部分的に凹凸を形成する。そして凹凸を形成された第２の窒化物半導体上に第３の窒化物半導体４を成長させる。第３の窒化物半導体４は、全体的に転位の少ない窒化物半導体となり好ましい。第３の窒化物半導体としては第２の窒化物半導体と同様のものを成長させる。
また、第２及び第３の工程を繰り返す場合、第２の窒化物半導体の膜厚を、繰り返さない場合に比べて、やや薄く成長させ、第２の窒化物半導体に形成される凹部底部がサファイアなどの異種基板面となるように第２の窒化物半導体をエッチングすると、転位のより少ない面状態の良好な第３の窒化物半導体が得られ好ましい。
【００３３】
また、第２の窒化物半導体４３は、この上に素子構造となる窒化物半導体を成長させるための基板となるが、素子構造を形成するには異種基板を予め除去してから行う場合と、異種基板等を残して行う場合がある。また、素子構造を形成した後で異種基板を除去する場合もある。
異種基板等を除去する場合の第２の窒化物半導体５の膜厚は、５０μｍ以上、好ましくは１００μｍ以上、好ましくは５００μｍ以下である。この範囲であると異種基板及び保護膜等を研磨除去しても、第２の窒化物半導体４３が割れにくくハンドリングが容易となり好ましい。
【００３４】
また異種基板等を残して行う場合の第２の窒化物半導体４３の膜厚は、特に限定されないが、１００μｍ以下、好ましくは５０μｍ以下、より好ましくは２０μｍ以下である。この範囲であると異種基板と窒化物半導体の熱膨張係数差によるウエハの反りが防止でき、更に素子基板となる第２の窒化物半導体４５の上に素子構造となる窒化物半導体を良好に成長させることができる。
【００３５】
本発明の窒化物半導体の成長方法において、第１の窒化物半導体４２、及び第２の窒化物半導体４３を成長させる方法としては、特に限定されないが、ＭＯＶＰＥ（有機金属気相成長法）、ＨＶＰＥ（ハライド気相成長法）、ＭＢＥ（分子線エピタキシー法）、ＭＯＣＶＤ（有機金属化学気相成長法）等、窒化物半導体を成長させるのに知られている全ての方法を適用できる。好ましい成長方法としては、膜厚が１００μｍ以下ではＭＯＣＶＤ法を用いると成長速度をコントロールし易い。また膜厚が１００μｍ以下ではＨＶＰＥでは成長速度が速くてコントロールが難しい。
【００３６】
また本発明において、第２の窒化物半導体４３上には、素子構造となる窒化物半導体を形成することができるので、明細書内において第２の窒化物半導体を素子基板又は窒化物半導体基板と言う場合がある。
【００３７】
また第１の工程における前記異種基板となる材料の主面をオフアングルさせた基板、さらにステップ状にオフアングルさせた基板を用いたほうが好ましい。オフアングルさせた基板を用いると、表面に３次元成長が見られず、ステップ成長があらわれ表面が平坦になり易い。更にステップ状にオフアングルされているサファイア基板のステップに沿う方向（段差方向）が、サファイアのＡ面に対して垂直に形成されていると、窒化物半導体のステップ面がレーザの共振器方向と一致し、レーザ光が表面粗さにより乱反射されることが少なくなり好ましい。
【００３８】
更に好ましい異種基板としては、（０００１）面[Ｃ面]を主面とするサファイア、（１１２−０）面[Ａ面]を主面とするサファイア、又は（１１１）面を主面とするスピネルである。ここで異種基板が、（０００１）面[Ｃ面]を主面とするサファイアであるとき、前記第１の窒化物半導体等に形成される凹凸のストライプ形状が、そのサファイアの（１１２−０）面[Ａ面]に対して垂直なストライプ形状を有していること［窒化物半導体の（１０１−０）[Ｍ面]に平行方向にストライプを形成すること］が好ましく、また、オフアングルのオフ角θ（図７に示すθ）は０．１°〜０．５°、好ましくは０．１°〜０．２°が好ましい。また（１１２−０）面[Ａ面]を主面とするサファイアであるとき、前記凹凸のストライプ形状はそのサファイアの（１１−０２）面[Ｒ面]に対して垂直なストライプ形状を有していることが好ましく、また（１１１）面を主面とするスピネルであるとき、前記凹凸のストライプ形状はそのスピネルの（１１０）面に対して垂直なストライプ形状を有していることが好ましい。
ここでは、凹凸がストライプ形状の場合について記載したが、本発明においてサファイアのＡ面及びＲ面、スピネルの（１１０）面に窒化物半導体が横方向に成長し易いので、これらの面に第１の窒化物半導体の端面が形成されるように第１の窒化物半導体２に段差を形成するために保護膜の形成を考慮することが好ましい。
【００３９】
本発明に用いられる異種基板について図を用いて更に詳細に説明する。図３はサファイアの結晶構造を示すユニットセル図である。
まず本発明の方法において、Ｃ面を主面とするサファイアを用い、凹凸はサファイアＡ面に対して垂直なストライプ形状とする場合について説明する。例えば、図５（ａ）は主面側のサファイア基板の平面図である。この図はサファイアＣ面を主面とし、オリエンテーションフラット（オリフラ）面をＡ面としている。
この図に示すように凹凸のストライプをＡ面に対して垂直方向で、互いに平行なストライプを形成する。図５（ａ）に示すように、サファイアＣ面上に窒化物半導体を選択成長させた場合、窒化物半導体は面内ではＡ面に対して平行な方向で成長しやすく、垂直な方向では成長しにくい傾向にある。従ってＡ面に対して垂直な方向でストライプを設けると、ストライプとストライプの間の窒化物半導体がつながって成長しやすくなり、図２に示したような結晶成長が容易に可能となると考えられるが詳細は定かではない。さらに、前記したように図５（ｂ）のように、わずかにずらすと面状態が良好となり好ましい。
【００４０】
次に、Ａ面を主面とするサファイア基板を用いた場合、上記Ｃ面を主面とする場合と同様に、例えばオリフラ面をＲ面とすると、Ｒ面に対して垂直方向に、互いに平行なストライプを形成することにより、ストライプ幅方向に対して窒化物半導体が成長しやすい傾向にあるため、結晶欠陥の少ない窒化物半導体層を成長させることができる。
【００４１】
また次に、スピネル（ＭｇＡｌ2Ｏ4）に対しても、窒化物半導体の成長は異方性があり、窒化物半導体の成長面を（１１１）面とし、オリフラ面を（１１０）面とすると、窒化物半導体は（１１０）面に対して平行方向に成長しやすい傾向がある。従って、（１１０）面に対して垂直方向にストライプを形成すると窒化物半導体層と隣接する窒化物半導体同士が保護膜の上部でつながって、結晶欠陥の少ない結晶を成長できる。なおスピネルは四方晶であるため特に図示していない。
【００４２】
また、以下に、オフアングルされたサファイア基板のステップに沿う方向が、サファイア基板のＡ面に対して垂直に形成されてなる場合について図４を用いて説明する。
ステップ状にオフアングルしたサファイアなどの異種基板は、図４に示すようにほぼ水平なテラス部分Ａと、段差部分Ｂとを有している。テラス部分Ａの表面凹凸は少なく、ほぼ規則正しく形成されている。このようなオフ角θを有するステップ状部分は、基板全体にわたって連続して形成されていることが望ましいが、特に部分的に形成されていてもよい。なおオフ角θとは、図４に示すように、複数の段差の底部を結んだ直線と、最上層のステップの水平面との角度を示すものとする。
また異種基板はオフ角が０．１°〜０．５°、好ましくは０．１°〜０．２°である。オフ角を上記範囲とすると、第１の窒化物半導体４２表面は細かな筋状のモフォロジーとなり、エピタキシャル成長表面（第２の窒化物半導体４３表面）は波状のモフォロジーとなり、この基板を用いて得られる窒化物半導体素子は平滑で、特性も長寿命、高効率、高出力、歩留まりの向上したものが得られる。
【００４３】
またさらに、上記のＥＬＯＧ成長等により得られた窒化物半導体基板上に更にＥＬＯＧ成長を行って得られる窒化物半導体を素子構造の基板とすると、転位の低減及び反りの低減などが良好となり、本発明の効果を得るのに好ましい。この好ましい一実施の形態としては、特願平１１−８０２８８号明細書に記載されている内容が挙げられる。
例えば好ましい一例として、上記の図２に示された工程により得られた第２の窒化物半導体４３上に更に、例えばＨＶＰＥなどによって厚膜、例えば８０〜５００μｍの第３の窒化物半導体を成長させ、その後、異種基板などを除去して第３の窒化物半導体のみとし、この第３の窒化物半導体の異種基板除去面とは反対の面上に、ＨＶＰＥ等により第４の窒化物半導体を成長させる。第４の窒化物半導体の膜厚は、第３の窒化物半導体の膜厚と、第４の窒化物半導体の膜厚の合計が、例えば好ましくは４００〜８０μｍ程度の膜厚となるように調整される。
このような第３及び第４の窒化物半導体からなる窒化物半導体上にＥＬＯＧ成長を繰り返すと転位が良好に低減された窒化物半導体基板を得ることができ、本発明の効果を得るのに好ましい。
【００４４】
上記のような、転位の少ない窒化物半導体を基板とし、この基板上に素子構造を形成すれば結晶性の良好な素子が得られ、発光効率の向上の点で好ましい。さらにしきい値電流密度の低減及び寿命特性の向上の点でも好ましい。
【００４５】
以下に、図１に示される素子構造について説明する。しかし、本発明は、発光ピーク波長が３８０ｎｍとなるような活性層を有する素子構造であれば特に限定されない。
【００４６】
［ｎ型コンタクト層３］
本発明において、ｎ型コンタクト層３としては、少なくともＡｌaＧａ1-aＮ（０≦ａ＜０．５、好ましくは０＜ａ＜０．５、より好ましくは０．０１＜ａ＜０．０５）を含んでなる窒化物半導体層である。ｎ型コンタクト層がＡｌを含み更にＡｌ組成比が上記範囲であると、自己吸収の防止と共に、結晶性とオーミック接触の点で好ましい。
更に前記ｎ型コンタクト層３は、ｎ型不純物を１×１０17〜１×１０19／ｃｍ3、好ましくは１×１０18〜１×１０19／ｃｍ3の濃度で含有していると、オーミック接触の維持、クラック発生の防止、結晶性の維持の点で好ましい。このようにｎ型コンタクト層を構成するＡｌ組成比とｎ型不純物濃度を組み合わせると、自己吸収を防止できると共に、オーミック接触やクラック防止の点で好ましい。
ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、Ｇｅ等が挙げられ、好ましくはＳｉである。
ｎ型コンタクト層３の膜厚は、特に限定されないが、０．１〜２０μｍが好ましく、より好ましくは１〜１０μｍである。膜厚がこの範囲であると、界面付近（例えばｎ型クラッド層との界面付近）の結晶性（下地として）と抵抗率の低下の点で好ましい。
【００４７】
［ｎ型クラッド層４］
本発明において、ｎ型クラッド層４としては、活性層５のバンドギャップエネルギーより大きくなる組成であり、活性層５へのキャリアの閉じ込めが可能であれば特に限定されないが、好ましい組成としては、ＡｌeＧａ1-eＮ（０＜ｅ＜０．３、好ましくは０．１＜ｅ＜０．２）のものが挙げられる。ｎ型クラッド層が、このようなＡｌＧａＮからなると、活性層へのキャリアの閉じ込めの点で好ましい。
ｎ型クラッド層の膜厚は、特に限定されないが、好ましくは０．０１〜０．１μｍであり、より好ましくは０．０３〜０．０６μｍである。
ｎ型クラッド層のｎ型不純物濃度は、特に限定されないが、好ましくは１×１０17〜１×１０20／ｃｍ3であり、より好ましくは１×１０18〜１×１０19／ｃｍ3である。不純物濃度がこの範囲であると、抵抗率及び結晶性の点で好ましい。
【００４８】
ｎ型クラッド層は、上記のような単一層の他に、多層膜層（超格子構造を含む）とすることもできる。多層膜層の場合は、上記のＡｌeＧａ1-eＮと、それよりバンドギャップエネルギーの小さい窒化物半導体層とからなる多層膜層であればよいが、例えばバンドギャップエネルギーの小さい層としては、ＩｎhＧａ1-hＮ（０≦ｈ＜１）、ＡｌjＧａ1-jＮ（０≦ｊ＜１、ｅ＞ｊ）が挙げられる。多層膜層を形成する各層の膜厚は、特に限定されないが、超格子構造の場合は、一層の膜厚が１００オングストローム以下、好ましくは７０オングストローム以下、より好ましくは１０〜４０オングストロームと、超格子構造を形成しない単一層の場合は、上記の組成からなる層とすることができる。
また、ｎ型クラッド層がバンドギャップエネルギーの大きい層と、バンドギャップエネルギーの小さい層からなる多層膜層である場合、バンドギャップエネルギーの大きい層及び小さい層の少なくともいずれか一方にｎ型不純物をドープさせてもよい。また、バンドギャップエネルギーの大きい層及び小さい層の両方にドープする場合は、ドープ量は同一でも異なってもよい。
【００４９】
［活性層５］
本発明において、活性層５としては、発光ピーク波長が３８０ｎｍ以下、好ましくは発光ピーク波長が３７０ｎｍ以下となるような組成の窒化物半導体が挙げられる。好ましくはＩｎfＧａ1-fＮ（０≦ｆ＜０．１）の窒化物半導体が挙げられる。活性層のＩｎ組成比は、発光ピーク波長が短波長となるに従いＩｎ組成比を小さくしていくが、Ｉｎ組成比はほとんどゼロに近く、また波長によってはゼロでもよい。
活性層の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚が挙げられ、例えば好ましくは０．００１〜０．０１μｍであり、より好ましくは０．００３〜０．００７μｍである。膜厚が上記範囲であると発光出力の点で好ましい。
また、活性層は、上記のような単一量子井戸構造の他に、上記ＩｎfＧａ1-fＮを井戸層として、この井戸層よりバンドギャップエネルギーが大きい組成からなる障壁層とからなる多重量子井戸構造としてもよい。
また、活性層には、不純物をドープしてもよい。
【００５０】
また、活性層のＩｎ組成比の調整としては、発光ピーク波長が３８０ｎｍ以下となるＩｎ組成比であれば特に限定されず、具体的な値としては、例えば下記の理論値の計算式から求められる値を近似的な値として挙げることができる。しかし、実際に発光させて得られる波長は、量子井戸構造をとる量子準位が形成されるため、波長のエネルギー（Ｅλ）がＩｎＧａＮのバンドギャップエネルギー（Ｅｇ）よりも大きくなり、図７に示すように計算式などから求められる発光波長より、短波長側へシフトする傾向がある。
【００５１】
［理論値の計算式］
Ｅｇ＝（１−χ）３．４０＋１．９５χ−Ｂχ（１−χ）
波長（ｎｍ）＝１２４０／Ｅｇ
Ｅｇ：ＩｎＧａＮ井戸層のバンドギャップエネルギー
χ：Ｉｎの組成比
３．４０（ｅＶ）：ＧａＮのバンドギャップエネルギー
１．９５（ｅＶ）：ＩｎＮのバンドギャップエネルギー
Ｂ：ボーイングパラメーターを示し、１〜６ｅＶとする。このようにボーイングパラメータが変動するのは、最近の研究では、ＳＩＭＳ分析などから、従来は結晶に歪みがないと仮定して１ｅＶとされていたが、Ｉｎ組成比の割合や膜厚が薄い場合等により歪みの生じる程度が異なり、１ｅＶ以上となることが明らかとなってきているためである。
【００５２】
上記のように井戸層のＳＩＭＳ分析などから求められる具体的なＩｎ組成比から考えられる発振波長と、実際に発振させたときの発振波長とには、やや相違があるものの、実際の発振波長が所望する波長となるように調整される。
【００５３】
［ｐ型クラッド層６］
本発明において、ｐ型クラッド層６としては、活性層５のバンドギャップエネルギーより大きくなる組成であり、活性層５へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌdＧａ1-dＮ（０＜ｄ≦０．４、好ましくは０．１５≦ｄ≦０．３）のものが挙げられる。ｐ型クラッド層が、このようなＡｌＧａＮからなると、活性層へのキャリアの閉じ込めの点で好ましい。
ｐ型クラッド層の膜厚は、特に限定されないが、好ましくは０．０１〜０．１５μｍであり、より好ましくは０．０４〜０．０８μｍである。
ｐ型クラッド層のｐ型不純物濃度は、特に限定されないが、好ましくは１×１０18〜１×１０21／ｃｍ3であり、より好ましくは１×１０19〜１×１０20／ｃｍ3である。ｐ型不純物濃度が上記範囲であると、結晶性を低下させることなくバルク抵抗を低下させる点で好ましい。
【００５４】
ｐ型クラッド層は、上記のような単一層の他に、多層膜層（超格子構造を含む）とすることもできる。多層膜層の場合は、上記のＡｌdＧａ1-dＮと、それよりバンドギャップエネルギーの小さい窒化物半導体層とからなる多層膜層であればよいが、例えばバンドギャップエネルギーの小さい層としては、ｎ型クラッド層の場合と同様に、ＩｎhＧａ1-hＮ（０≦ｈ＜１）、ＡｌjＧａ1-jＮ（０≦ｊ＜１、ｅ＞ｊ）が挙げられる。多層膜層を形成する各層の膜厚は、特に限定されないが、超格子構造の場合は、一層の膜厚が１００オングストローム以下、好ましくは７０オングストローム以下、より好ましくは１０〜４０オングストロームと、超格子構造を形成しない単一層の場合は、上記の組成からなる層とすることができる。
また、ｐ型クラッド層がバンドギャップエネルギーの大きい層と、バンドギャップエネルギーの小さい層からなる多層膜層である場合、バンドギャップエネルギーの大きい層及び小さい層の少なくともいずれか一方にｐ型不純物をドープさせてもよい。また、バンドギャップエネルギーの大きい層及び小さい層の両方にドープする場合は、ドープ量は同一でも異なってもよい。
【００５５】
［ｐ型コンタクト層７］
本発明において、ｐ型コンタクト層７としては、少なくともＡｌbＧａ1-bＮ（０≦ｂ＜０．５、好ましくは０＜ｂ＜０．１、より好ましくは０．０１≦ｂ≦０．０５）を含んでなる窒化物半導体層である。ｐ型コンタクト層がＡｌを含んでなるさらにＡｌ組成比が上記範囲であると、ｎ型コンタクト層の場合と同様に自己吸収の防止と共に、結晶性とオーミック接触の点で好ましい。
更に、前記ｐ型コンタクト層７は、ｐ型不純物を１×１０18〜１×１０21／ｃｍ3、好ましくは５×１０19〜５×１０20／ｃｍ3の濃度で含有していると、オーミック接触、クラック発生の防止、結晶性、バルク抵抗の点で好ましい。このようにｐ型コンタクト層を構成するＡｌ組成比とｎ型不純物濃度を組み合わせると、自己吸収を防止できると共に、オーミック接触やクラック防止の点で好ましい。
ｐ型不純物としては、特に限定されないが、例えば好ましくはＭｇが挙げられる。
ｐ型コンタクト層７の膜厚は、特に限定されないが、０．０３〜０．５μｍが好ましく、より好ましくは０．１〜０．１５μｍである。膜厚がこの範囲であると、理由は定かではないが、光の取り出し効率及び発光出力の点で好ましい。
【００５６】
また、本発明において、ｐ電極及びｎ電極は、種々のものを用いることができ、公知の電極材料等から適宜選択して用いる。電極としての具体例は、後述の実施例に記載されているものが挙げられる。
【００５７】
また、本発明の素子は、ｐ側層をｐ型化して低抵抗とするために、アニーリング処理を行っている。アニーリング処理としては、特許第２５４０７９１号に記載されているように、気相成長法により、ｐ型不純物がドープされた窒化ガリウム系化合物半導体を成長させた後、実質的に水素を含まない雰囲気中、４００℃以上の温度で熱処理を行い、ｐ型不純物がドープされた窒化ガリウム系化合物半導体から水素を出すことによりｐ型にする方法が挙げられる。
【００５８】
【実施例】
以下に、本発明の一実施の形態である実施例を挙げて本発明を更に詳細に説明する。しかし、本発明はこれに限定されない。
また発明の詳細な説明に記載したように、Ｉｎ組成比の理論値の計算式の値と、量子井戸構造をとる量子準位の形成による短波長へのシフトなどによる実際の発振波長とは異なるために、実施例の活性層のＩｎ組成比は近似的な値である。
【００５９】
［実施例１］
実施例１として、図１に示される本発明の一実施の形態である窒化物半導体発光素子を作製する。
【００６０】
異種基板４１として、図４に示すようにステップ状にオフアングルされたＣ面を主面とし、オフアングル角θ＝０．１５°、ステップ段差およそ２０オングストローム、テラス幅Ｗおよそ８００オングストロームであり、オリフラ面をＡ面とし、ステップがＡ面に垂直であるサファイア基板を用意する。
このサファイア基板を反応容器内にセットし、温度を５１０℃にして、キャリアガスに水素、原料ガスにアンモニアとＴＭＧ（トリメチルガリウム）とを用い、サファイア基板上にＧａＮよりなる低温成長のバッファ層（図示されていない）を２００オングストロームの膜厚で成長させる。
バッファ層成長後、ＴＭＧのみ止めて、温度を１０５０℃まで上昇させ、１０５０℃になったら、原料ガスにＴＭＧ、アンモニアを用い、アンドープのＧａＮからなる第１の窒化物半導体層４２を２μｍの膜厚で成長させる。
次に、第１の窒化物半導体層４２を積層したウェーハ上にストライプ状のフォトマスクを形成し、スパッタ装置によりストライプ幅（凸部の上部になる部分）５μｍ、ストライプ間隔（凹部底部となる部分）１０μｍにパターニングされたＳｉＯ2膜を形成し、続いて、ＲＩＥ装置によりＳｉＯ2膜の形成されていない部分の第１の窒化物半導体層４２を全てエッチングし更にサファイアを１２００オングストロームの深さまでエッチングして凹凸を形成することにより、凹部側面に第１の窒化物半導体層４２を露出させる。凹凸を形成後に、凸部上部のＳｉＯ2膜を除去する。なおストライプ方向は、図５（ｂ）に示すように、オリフラ面に対して０．３°ずらして形成する。
次に、反応容器にセットし、常圧で、原料ガスにＴＭＧ、アンモニアを用い、アンドープのＧａＮよりなる第２の窒化物半導体層４３を１５μｍの膜厚で成長させ窒化物半導体基板１とする。
得られた窒化物半導体を窒化物半導体基板１として以下の素子構造を積層成長させる（図２）。
得られた窒化物半導体基板１の表面の転位をＴＥＭ法により観測すると、凹部上部には転位がほとんど見られなく、凸部上部にはやや多めの転位が観測された。この窒化物半導体基板上１に、下記の各層を成長させる。
【００６１】
（ｎ型コンタクト層３）
次に、得られた窒化物半導体基板１上に、１０５０℃でＴＭＧ、ＴＭＡ（トリメチルアルミニウム）、アンモニア、シラン（ＳｉＨ4）を用い、Ｓｉを５×１０18／ｃｍ3ドープしたｎ型Ａｌ0.04Ｇａ0.96Ｎよりなるｎ型コンタクト層３を４μｍの膜厚で成長させる。
【００６２】
（ｎ型クラッド層４）
次に１０５０℃でＴＭＧ、ＴＭＡ、アンモニア、シランを用い、Ｓｉを５×１０17／ｃｍ3ドープしたｎ型Ａｌ0.18Ｇａ0.82Ｎよりなるｎ型クラッド層４を４００オングストロームの膜厚で形成する。
【００６３】
（活性層５）
次に窒素雰囲気中、７００℃でＴＭＩ、ＴＭＧ、アンモニアを用い、アンドープＩｎＧａＮよりなる活性層を５５オングストロームの膜厚で成長させる。Ｉｎ組成比は、測定不可能な程度に微量（ほとんどゼロ又はゼロ）である。
【００６４】
（ｐ型クラッド層６）
次に水素雰囲気中、１０５０℃でＴＭＧ、ＴＭＡ、アンモニア、Ｃｐ2Ｍｇ（シクロペンタジエニルマグネシウム）を用い、Ｍｇを１×１０20／ｃｍ3ドープしたＡｌ0.2Ｇａ0.8Ｎよりなるｐ型クラッド層６を６００オングストロームの膜厚で成長させる。
【００６５】
（ｐ型コンタクト層７）
続いて、ＴＭＧ、ＴＭＡ、アンモニア、Ｃｐ2Ｍｇで、Ｍｇを１×１０20／ｃｍ3ドープしたＡｌ0.04Ｇａ0.96Ｎよりなるｐ型コンタクト層７を０．１２μｍの膜厚で成長させる。
【００６６】
成長終了後、窒素雰囲気中、ウェーハを反応容器内において、７００℃でアニーリングを行い、ｐ型層をさらに低抵抗化した後、ウェーハを反応容器から取り出し、最上層のｐ型コンタクト層７の表面に所定の形状のマスクを形成し、ＲＩＥ（反応性イオンエッチング）装置でｐ型コンタクト層側からエッチングを行い、図１に示すようにｎ型コンタクト層３の表面を露出させる。
【００６７】
エッチング後、最上層にあるｐ型コンタクト層７のほぼ全面に膜厚２００オングストロームのＮｉとＡｕを含む透光性のｐ電極８と、そのｐ電極８の上にボンディング用のＡｕよりなるｐパッド電極１０を０．２μｍの膜厚で形成する。一方エッチングにより露出させたｎ型コンタクト層３の表面にはＷとＡｌを含むｎ電極９を形成する。最後にｐ電極８の表面を保護するためにＳｉＯ2よりなる絶縁膜を形成した後、ウェーハをスクライブにより分離して３５０μｍ角のＬＥＤ素子とする。
但し、ＬＥＤは、発光する活性層が窒化物半導体基板１の転位のほとんどない凹部の上部に位置し、更に凹部の中心部分を避け、例えば図１のような位置になるように作製される
【００６８】
このＬＥＤ素子は順方向電圧１０ｍＡにおいて、発光ピーク波長が３７１ｎｍを示し、Ｖｆは３．５Ｖ、出力は２．０ｍＷである。実施例１のＬＥＤの発光効率は、５．７％となる。また、このデータを図６に●としてプロットする。
【００６９】
［実施例２］
実施例１において、発光ピーク波長が、３６０ｎｍ、３７７ｎｍとなるように活性層のＩｎ組成比を調節する他は同様にしてＬＥＤを作製する。
得られたＬＥＤの発光効率は、発光ピーク波長が３６０ｎｍの場合は０．５９％、発光ピーク波長が３７７ｎｍの場合は５．８５％となる。また、これらのデータを図６に●としてプロットする。
【００７０】
［比較例１］
実施例１において、発光ピーク波長が４７０ｎｍ、５２０ｎｍとなるように活性層のＩｎ組成比を調整する他は同様にしてＬＥＤを作製する。得られたＬＥＤの発光効率はそれぞれ６．０％、３．０％となる。また、これらのデータを図６に●としてプロットする。
【００７１】
［比較例２］
更に実施例１において、窒化物半導体基板１の代わりに、サファイア基板を用い、さらにサファイア基板上に、５５０℃でＧａＮからなるバッファ層を３００オングストローム成長させ、このバッファ層上に、実施例１と同様のコンタクト層などの複数層からなる素子構造を成長させる他は同様にして、ＬＥＤを作製する。但し、活性層のＩｎ組成比を調整して、発光ピーク波長が３６０ｎｍ、３７１ｎｍ、３７７ｎｍ、４７０ｎｍ、５２０ｎｍとなる比較のＬＥＤを作製する。得られた比較のＬＥＤの各発光効率は、それぞれ０．２５％、４．８％、５．１％、６．０％、３．０％となる。これらのデータを図６に■としてプロットする。
【００７２】
（実施例と比較例のＬＥＤの発光効率の比較）
図６は、窒化物半導体基板を用いてなるＬＥＤの発光ピーク波長の変化による発光効率の値［●］と、サファイア基板を用いてなるＬＥＤの発光ピーク波長の変化による発光効率の値［■］とをプロットしたグラフである。
以下には、図６に示されている上記の実施例及び比較例で得られた値［波長と発光効率のデータ］を一覧表にまとめる。
【００７３】
【表１】
図６を用いて、基板の相違と、発光ピーク波長の相違による発光効率の変化について以下に考察する。
まず、発光ピーク波長が４７０ｎｍ及び５２０ｎｍの場合には、窒化物半導体基板を用いてなるＬＥＤ［●：比較例１］と、サファイア基板を用いてなるＬＥＤ［■：比較例２］とは、同じ発光効率を有する。そして、これらのＬＥＤは、発光ピーク波長が４７０ｎｍから３８０ｎｍに向かって変化すると、発光効率が緩やかに低下する。このような緩やかな低下は、サファイア基板を用いたＬＥＤ［■］に比べて、転位の少ない窒化物半導体基板を用いたＬＥＤ［●］の方が低下の割合が小さい。このことは、窒化物半導体基板を用いたＬＥＤ［●］の方が高い発光効率を維持し易いことを示している。
さらに、発光ピーク波長が３８０ｎｍ以下となると両者とも、発光効率が急激に低下する傾向を示す。
【００７５】
しかし、サファイア基板を用いてなるＬＥＤ［■：比較例］に比べて、窒化物半導体基板を用いてなるＬＥＤ［●：実施例］は、発光効率が高い。例えば、発光ピーク波長が３６０ｎｍの場合には、窒化物半導体基板を用いてなるＬＥＤの方が、サファイア基板を用いてなるものに対して、２．３６倍もの発光効率を示す。
【００７６】
以上のように、紫外領域の発光を示す紫外ＬＥＤの場合には、特に転位密度の少ない窒化物半導体基板を用いると、発光効率が良好に向上する。そして、発光効率が向上することで、発光出力の向上も達成することができる。
【００７７】
【発明の効果】
本発明は、発光ピーク波長が３８０ｎｍ以下の紫外領域に発光する窒化物半導体素子を、非常に転位密度の少ない窒化物半導体基板上に成長させることにより、発光効率を良好に向上させることができる。
【図面の簡単な説明】
【図１】図１は、本発明の一実施の形態であるＬＥＤの模式的断面図である。
【図２】図２は、本発明で用いることのできるＥＬＯＧ成長の一実施の形態の各工程の構造を示す模式的断面図である。
【図３】図３は、サファイアの面方位を示すユニットセル図である。
【図４】図４は、オフアングルした異種基板の部分的な形状を示す模式的断面図である。
【図５】図５は、凹凸のストライプ方向を説明するための基板主面側の平面図である。
【図６】図６は、実施例及び比較例のＬＥＤの発光効率と波長の関係を示すグラフである。
【図７】図７は、活性層の井戸層のバンドギャップエネルギー（Ｅｇ）と、量子準位の形成による発振波長のエネルギー（Ｅλ）とを示した模式的断面図である。
【符号の説明】
１・・・基板
２・・・バッファ層
３・・・ｎ型コンタクト層
４・・・ｎ型クラッド層
５・・・活性層
６・・・ｐ型クラッド層
７・・・ｐ型コンタクト層
８・・・ｐ電極
９・・・ｎ電極
１０・・・パッド電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a light emitting diode (LED), a laser diode (LD), a solar cell, a light emitting element such as an optical sensor, and a nitride semiconductor element (In X Al Y Ga 1-XY N, 0.ltoreq.X, 0.ltoreq.Y, X + Y.ltoreq.1), and in particular, relates to a nitride semiconductor device that emits light in the ultraviolet region having an emission peak wavelength of 380 nm or less.
[0002]
[Prior art]
In recent years, ultraviolet LEDs have become a practical level. For example, in Applied Physics, Vol. 68, No. 2 (1999), p152 to p155, a GaN buffer layer, an n-type GaN contact layer, an n-type AlGaN cladding layer, an undoped InGaN active layer (In A nitride semiconductor device is described in which a composition is almost zero), a p-type AlGaN cladding layer, and a p-type GaN contact layer are stacked.
This ultraviolet LED has a light emission output of 5 mW when the light emission peak wavelength is 371 nm.
[0003]
[Problems to be solved by the invention]
However, in order to broaden the application range of the ultraviolet LED, it is desired to further shorten the wavelength. However, if the emission peak wavelength is shorter than 371 nm, the emission output is drastically lowered.
The reason for this is not clear, but it is considered that the light emission efficiency of the active layer is extremely lowered in a state where In is very little or In is absent.
If the luminous efficiency of an ultraviolet LED, particularly an LED having an emission peak wavelength shorter than 371 nm, can be improved, many applications including an excitation light source are possible.
[0004]
SUMMARY OF THE INVENTION An object of the present invention is to provide a nitride semiconductor device that emits light in the ultraviolet region having a light emission peak wavelength of 380 nm or less with high light emission efficiency and high light emission output.
[0005]
[Means for Solving the Problems]
The nitride semiconductor device of the present invention is partially on the surface. Striped Unevenness Parallel to the M-plane of the nitride semiconductor A first nitride semiconductor layer formed and formed on the first nitride semiconductor layer using lateral growth of a nitride semiconductor; Grown from the top of the convex and concave portions of the concave and convex portions A device structure including a second nitride semiconductor layer and an active layer in which a plurality of nitride semiconductor layers are stacked and grown on the second nitride semiconductor layer, and an emission peak wavelength is 380 nm or less; It is characterized by that.
[0006]
That is, the present invention has a dislocation density of 10 as a substrate. 6 / Cm 2 By forming an element structure on the following nitride semiconductor substrate, it is possible to provide a nitride semiconductor element having a light emission peak wavelength of 380 nm or less with good light emission efficiency.
[0007]
Conventionally known blue and green LEDs have high luminous efficiency and have already been commercialized. The blue and green LEDs are grown on sapphire substrates with different lattice constants and have good luminous efficiency despite the presence of many threading dislocations due to lattice constant mismatch.
On the other hand, the ultraviolet LED is grown on a sapphire substrate like the blue and green LEDs. However, as described above, the light emission output is low because of the low light emission efficiency, and the light output is extremely low especially at wavelengths shorter than 371 nm. descend.
[0008]
As a result of various studies, the present inventor considered that there is a large difference in the light emission mechanism depending on the In composition ratio of the active layer. The difference in the light emission mechanism is described in the above-mentioned Applied Physics, Vol. 68, No. 2. Blue LEDs shift blue as the forward current increases, but ultraviolet LEDs red shift as the forward current increases. It is guessed from doing. Further, in the part of threading dislocation due to the lattice constant mismatch with the sapphire substrate, the carriers injected into the active layer recombine without light emission and do not participate in light emission.
In the case of a blue or green LED, the In composition is likely to be non-uniform in the active layer, and the band gap energy of the portion containing a large amount of In is reduced to form a potential valley, which is injected into the active layer. The trapped carriers are well confined, and the carriers confined in the potential valley are considered to have high light emission efficiency in order to recombine well.
On the other hand, in the case of an ultraviolet LED, the In content of the active layer is so small that the potential valley generated due to the nonuniform In composition is shallow, and the density of the potential valley is small. The effect of confining the carriers injected into the layer is small, and as a result, a part of the carriers injected into the active layer reaches the non-radiative recombination center due to diffusion and non-radiative recombination, resulting in poor luminous efficiency. Conceivable.
[0009]
Therefore, the present inventor, as described above, based on the consideration that the cause of the decrease in the luminous efficiency in the active layer is due to the formation of non-radiative recombination centers by threading dislocations. By using a nitride semiconductor with few threading dislocations as a recombination center as a substrate, it is possible to achieve good emission recombination of carriers to improve luminous efficiency.
In the present invention, in the case of an LED having an emission peak wavelength of 380 nm or less, the problem that the emission efficiency is extremely reduced is obtained by using a nitride semiconductor having a very low dislocation density or almost no dislocation as a substrate. Efficiency can be improved.
In the present invention, the dislocation density is measured by observation with a transmission electron microscope (TEM method). By this TEM method, the dislocation density is 10 6 / Cm 2 Luminous efficiency can be improved satisfactorily by using the following nitride semiconductor substrate. Dislocation density is 10 6 / Cm 2 The following indicates a state where the dislocation density is almost zero or no dislocation exists.
[0010]
In the present invention, the dislocation density to be the substrate is 10 6 / Cm 2 The following nitride semiconductors were grown on a heterogeneous substrate or a nitride semiconductor substrate made of a material different from that of the nitride semiconductor using the lateral growth of the nitride semiconductor (ELOG growth: epitaxially laterally overgrown GaN growth). It is preferable in that the dislocation density can be reduced satisfactorily, non-radiative recombination at the threading dislocation portion is prevented, and the light emission efficiency is improved.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
The nitride semiconductor device of the present invention has at least an emission peak wavelength of 380 nm or less and a dislocation density of 10 6 / Cm 2 It is not particularly limited as long as it is grown on the following nitride semiconductor substrate. As a specific preferable element, for example, the element shown in FIG. 1 can be cited.
FIG. 1 shows a nitride semiconductor device according to an embodiment of the present invention. Indicate It is typical sectional drawing.
The nitride semiconductor device shown in FIG. Dislocation density is 10 6 / Cm 2 On the following
[0012]
Below, the dislocation density for forming the element structure is 10 6 / Cm 2 The following nitride semiconductor substrate will be described.
[Nitride semiconductor substrate 1]
In the present invention, the
Dislocation density is 10 6 / Cm 2 The growth method of GaN to be described below is not particularly limited as long as it is at least a growth method that reduces the dislocation density. For example, preferably, a growth method (ELOG growth) that can temporarily stop the growth in the vertical direction of the nitride semiconductor and suppress dislocations by using the growth in the horizontal direction can be given.
[0013]
For example, as a specific example of ELOG growth, a protective film made of a material in which a nitride semiconductor does not grow or is difficult to grow is partially formed on a heterogeneous substrate made of a material different from the nitride semiconductor, and the nitride is formed thereon. By growing the semiconductor, a nitride semiconductor grows from a portion where the protective film is not formed, and by continuing the growth, the nitride semiconductor grows laterally toward the protective film, thereby increasing the thickness of the nitride semiconductor (ELOG substrate). ) Is obtained. Examples of such a growth method include the methods described in Japanese Patent Application Nos. 10-275826, 10-119377, 10-146431, 11-37826, and each specification. It is done.
[0014]
Another specific example of ELOG growth is a method that does not use a protective film, in which irregularities are formed on a nitride semiconductor grown on a different substrate made of a material different from that of the nitride semiconductor, and from above Examples include a growth method in which a nitride semiconductor (ELOG substrate) obtained by growing a nitride semiconductor again can be obtained. Further, there is a method of intentionally performing lateral growth of the nitride semiconductor by partially modifying the surface of the nitride semiconductor without using a protective film. Examples of such a growth method include the methods described in Japanese Patent Application Nos. 11-378227, 11-168079, 11-142400, and each specification.
[0015]
Still further, the nitride semiconductor obtained by the above-described ELOG growth or the like is used as a substrate, and the protective film as described above is used on the nitride semiconductor, or ELOG growth such as formation of unevenness is performed. A growth method for obtaining a nitride semiconductor that can be favorably reduced in dislocations by repetition. An example of such a growth method is the method described in Japanese Patent Application No. 11-80288.
[0016]
The above-described ELOG growth is preferably a method of growing without using a protective film and a method of growing ELOG on a nitride semiconductor. This method is preferable from the viewpoint of reducing dislocations, and further, it is preferable to form an element structure on an ELOG substrate with reduced dislocations from the viewpoint of reducing threshold current density and improving life characteristics.
The details of the above-described ELOG growth method are as described in each of the above-mentioned specifications, but a preferred example is shown below. However, the present invention is not limited to this.
[0017]
A preferred embodiment of ELOG growth that can be used in the present invention will be described below with reference to FIG.
FIG. 2 (a-1 to a-4) is a schematic diagram showing stepwise one embodiment of a method for growing a nitride semiconductor.
First, in the first step of FIG. 2A-1, a
[0018]
Hereinafter, each step will be described in detail with reference to FIG.
(First step)
FIG. 2A-1 is a schematic step view in which the first step of growing the
In the first step, as the
When sapphire is used as a heterogeneous substrate, the surface orientation of the nitride semiconductor on the top of the convex part and the side surface of the concave part tends to be specified depending on which surface the main surface of sapphire is made. Since the growth rate of the nitride semiconductor is slightly different, the main surface may be selected so that a plane orientation that is easy to grow on the side surface of the concave portion comes.
[0019]
In the first step, a buffer layer (not shown) may be formed on the
[0020]
In the first step, the
The
[0021]
(Second step)
Next, in FIG. 2A-2, after the
[0022]
In the second step, partially forming irregularities means that a depression is formed from the surface of the
The unevenness partially provided in the
[0023]
The shape of the unevenness is not particularly limited in terms of the length of the side surface of the concave portion, the width of the upper portion of the convex portion and the width of the bottom portion of the concave portion. The
When the uneven shape is a stripe shape, the shape of the stripe is not particularly limited. For example, the stripe width (the width at the top of the convex portion) is 1 to 20 μm, preferably 1 to 10 μm, and the stripe interval (the width at the bottom of the concave portion). Can be formed with a thickness of 10 to 40 μm, preferably 15 to 35 μm. Having such a stripe shape is preferable in terms of reducing dislocations and improving the surface state.
In order to increase the portion of the
[0024]
Any method may be used as the method for providing the unevenness in the second step as long as the
When unevenness is formed partially (selectively) on the
Moreover, when performing by dicing, it can form in stripe shape or a grid shape, for example.
[0025]
As a method for etching the nitride semiconductor in the second step, there are methods such as wet etching and dry etching, and dry etching is preferably used to form a smooth surface. Dry etching includes, for example, reactive ion etching (RIE), reactive ion beam etching (RIBE), electron cyclotron etching (ECR), ion beam etching, and the like. This can be done by etching a nitride semiconductor. For example, a specific nitride semiconductor etching means described in Japanese Patent Application Laid-Open No. 8-17803 previously filed by the present applicant can be used.
Further, when forming irregularities by etching, the etching surface (concave side surface) has a shape in which the end surface is substantially perpendicular to the different substrate as shown in FIG. 2 (a-2), or a forward mesa shape or a reverse mesa shape. However, there may be a shape formed in a stepped shape. From the viewpoint of reduction of dislocation and good surface condition, vertical, reverse mesa, and forward mesa are preferable, and vertical is more preferable.
[0026]
Further, in the second step, when the uneven shape is a stripe shape, as shown in FIG. 5B, the orientation flat surface is a sapphire A surface, for example, with respect to the vertical axis of the orientation flat surface. It is preferable that the left and right sides are formed with a shift of θ = 0.1 ° to 1 °, preferably θ = 0.1 ° to 0.5 °, because a good crystal having a flatter growth surface can be obtained. Incidentally, when θ in FIG. 5B is 0 °, the surface may not be flat. If the element structure is formed on the growth surface in such a state, the element characteristics tend to be deteriorated. It is done. A flat surface is also preferable in terms of yield improvement.
[0027]
(Third step)
Next, FIG. 2A-3 shows a third example in which a
As the
Further, when the
[0028]
The above-mentioned pressurization condition above the normal pressure means that the reaction is carried out under the pressurization condition by adjusting the apparatus etc. from the normal pressure (pressure in which the pressure is not intentionally applied) and adjusting the device etc. That is. The specific pressure is not particularly limited as long as it is a pressure equal to or higher than normal pressure, but is preferably normal pressure (approximately 1 atm) to 2.5 atm, and preferable pressure is normal pressure to 1.5 atm. is there. It is preferable to grow the second nitride semiconductor under such pressure conditions in order to improve the surface state of the surface of the second nitride semiconductor.
[0029]
Also, in the third step, it seems that there are some that grow laterally from the side surface of the concave portion inside the concave portion and those that grow from the bottom portion of the concave portion in the vertical direction. The second nitride semiconductors bonded together suppress growth from the bottom of the recess. As a result, almost no dislocation is observed in the second nitride semiconductor grown from the recess opening. It seems that the growth rate in the vertical direction from the bottom of the recess is slower than the growth in the lateral direction from the side surface of the recess. Further, when the surface of the bottom of the recess is a dissimilar substrate such as sapphire, the growth of the second nitride semiconductor from the bottom of the recess is suppressed, and the growth of the second nitride semiconductor from the side of the recess becomes good. It is preferable from the viewpoint of reduction.
[0030]
On the other hand, in the second nitride semiconductor portion grown from the upper portion of the convex portion, a somewhat larger amount of dislocation is observed than that grown from the concave portion opening, but the nitride semiconductor starts to grow in the vertical direction on the upper portion of the convex portion. However, there is a tendency to grow in the lateral direction toward the opening of the recess rather than the rate of growth in the longitudinal direction, and dislocations are reduced as compared with the case of growing in the longitudinal direction without forming irregularities. Further, by repeating the second and third steps of the present invention, the dislocation at the top of the convex portion can be eliminated. Further, the second nitride semiconductor grown from the upper part of the convex part and the inside of the concave part is joined in the process of growth, as shown in FIG.
[0031]
Further, in the third step, when the second nitride semiconductor is grown, the surface of the second nitride semiconductor is flat with little abnormal growth by adjusting the pressure to a pressure condition higher than the normal pressure. A good surface state is obtained.
[0032]
In the present invention, when the second and third steps are repeated, as shown in FIG. 2 (b-1), the convex portion is formed on the concave portion formed in the first nitride semiconductor, and the first nitride is formed. Concavities and convexities are partially formed in the second nitride semiconductor such that the concave portions are respectively located on the convex portions formed in the semiconductor. Then, the
Also, when the second and third steps are repeated, the thickness of the second nitride semiconductor is made slightly thinner than when not repeated, and the bottom of the recess formed in the second nitride semiconductor is sapphire. Etching the second nitride semiconductor so as to have a different substrate surface, such as the above, is preferable because a third nitride semiconductor having a good surface state with fewer dislocations can be obtained.
[0033]
The
The thickness of the
[0034]
In addition, the thickness of the
[0035]
In the method for growing a nitride semiconductor according to the present invention, a method for growing the
[0036]
In the present invention, since a nitride semiconductor having an element structure can be formed on the
[0037]
Further, it is preferable to use a substrate in which the main surface of the material to be the heterogeneous substrate in the first step is off-angled, and further a substrate in which a step-off angle is formed. When an off-angle substrate is used, three-dimensional growth is not seen on the surface, step growth appears and the surface tends to be flat. Furthermore, when the direction along the step (step direction) of the sapphire substrate that is off-angled stepwise is formed perpendicular to the A-plane of sapphire, the step surface of the nitride semiconductor is aligned with the laser cavity direction. It is preferable that the laser light is less diffusely reflected by the surface roughness.
[0038]
As a more preferable heterogeneous substrate, sapphire whose main surface is the (0001) plane [C plane], sapphire whose main plane is the (112-0) plane [A plane], or spinel whose main plane is the (111) plane. It is. Here, when the heterogeneous substrate is sapphire whose principal surface is the (0001) plane [C plane], the uneven stripe shape formed in the first nitride semiconductor or the like is the (112-0) of the sapphire. It is preferable to have a stripe shape perpendicular to the plane [A plane] [to form a stripe in a direction parallel to the (101-0) [M plane] of the nitride semiconductor] The off-angle θ (θ shown in FIG. 7) is 0.1 ° to 0.5 °, preferably 0.1 ° to 0.2 °. Further, when the sapphire has the (112-0) plane [A plane] as a main surface, the uneven stripe shape has a stripe shape perpendicular to the (11-02) plane [R plane] of the sapphire. In addition, when the spinel has a (111) plane as a main surface, the uneven stripe shape preferably has a stripe shape perpendicular to the (110) plane of the spinel.
Here, the case where the unevenness is a stripe shape has been described, but in the present invention, since the nitride semiconductor easily grows in the lateral direction on the A-plane and R-plane of sapphire and the (110) plane of spinel, the first is formed on these planes. In order to form a step in the
[0039]
The different types of substrates used in the present invention will be described in more detail using the drawings. FIG. 3 is a unit cell diagram showing the crystal structure of sapphire.
First, in the method of the present invention, a case will be described in which sapphire having a C plane as a main surface is used and the unevenness is formed in a stripe shape perpendicular to the sapphire A plane. For example, FIG. 5A is a plan view of a sapphire substrate on the main surface side. In this figure, the sapphire C surface is the main surface, and the orientation flat (orientation flat) surface is the A surface.
As shown in this figure, uneven stripes are formed in a direction perpendicular to the A plane and parallel to each other. As shown in FIG. 5A, when a nitride semiconductor is selectively grown on the sapphire C plane, the nitride semiconductor easily grows in a direction parallel to the A plane in the plane and grows in a vertical direction. It tends to be difficult. Therefore, if stripes are provided in a direction perpendicular to the A plane, nitride semiconductors between the stripes are connected and easily grown, and crystal growth as shown in FIG. 2 can be easily performed. Details are not clear. Furthermore, as described above, as shown in FIG. 5B, it is preferable to slightly shift the surface because the surface state is good.
[0040]
Next, when a sapphire substrate having an A surface as a main surface is used, as in the case where the C surface is used as a main surface, for example, when an orientation flat surface is an R surface, they are parallel to each other in a direction perpendicular to the R surface. By forming a simple stripe, the nitride semiconductor tends to grow in the stripe width direction, so that a nitride semiconductor layer with few crystal defects can be grown.
[0041]
Next, spinel (MgAl 2 O Four ), The growth of the nitride semiconductor is anisotropic. When the growth surface of the nitride semiconductor is the (111) plane and the orientation flat surface is the (110) plane, the nitride semiconductor is the (110) plane. On the other hand, it tends to grow in a parallel direction. Therefore, when a stripe is formed in a direction perpendicular to the (110) plane, the nitride semiconductor layer and the adjacent nitride semiconductor are connected to each other at the upper portion of the protective film, so that a crystal with few crystal defects can be grown. The spinel is not particularly shown because it is a tetragonal crystal.
[0042]
In the following, the case where the direction along the step of the off-angled sapphire substrate is formed perpendicular to the A surface of the sapphire substrate will be described with reference to FIG.
A heterogeneous substrate such as sapphire, which is off-angled in a step shape, has a substantially horizontal terrace portion A and a stepped portion B as shown in FIG. The terrace portion A has few surface irregularities and is formed almost regularly. The stepped portion having such an off angle θ is desirably formed continuously over the entire substrate, but may be formed particularly partially. As shown in FIG. 4, the off angle θ represents an angle between a straight line connecting the bottoms of a plurality of steps and a horizontal plane of the uppermost step.
The different substrate has an off angle of 0.1 ° to 0.5 °, preferably 0.1 ° to 0.2 °. When the off-angle is in the above range, the surface of the
[0043]
Furthermore, when a nitride semiconductor obtained by further performing ELOG growth on the nitride semiconductor substrate obtained by the above-mentioned ELOG growth or the like is used as a substrate having an element structure, reduction of dislocations and reduction of warp are improved, and this It is preferable for obtaining the effects of the invention. As this preferable embodiment, the contents described in the specification of Japanese Patent Application No. 11-80288 can be cited.
For example, as a preferable example, a third nitride semiconductor having a thickness of, for example, 80 to 500 μm is grown on the
When ELOG growth is repeated on such a nitride semiconductor composed of the third and fourth nitride semiconductors, a nitride semiconductor substrate with good reduction of dislocations can be obtained, which is preferable for obtaining the effects of the present invention. .
[0044]
If a nitride semiconductor with few dislocations as described above is used as a substrate and an element structure is formed on this substrate, an element with good crystallinity can be obtained, which is preferable in terms of improving luminous efficiency. Furthermore, it is also preferable from the viewpoint of reducing the threshold current density and improving the life characteristics.
[0045]
Hereinafter, the element structure shown in FIG. 1 will be described. However, the present invention is not particularly limited as long as it has an element structure having an active layer having an emission peak wavelength of 380 nm.
[0046]
[N-type contact layer 3]
In the present invention, the n-
Furthermore, the n-
Although it does not specifically limit as an n-type impurity, For example, Si, Ge etc. are mentioned, Preferably it is Si.
Although the film thickness of the n-
[0047]
[N-type cladding layer 4]
In the present invention, the n-
The film thickness of the n-type cladding layer is not particularly limited, but is preferably 0.01 to 0.1 μm, more preferably 0.03 to 0.06 μm.
The n-type impurity concentration of the n-type cladding layer is not particularly limited, but is preferably 1 × 10. 17 ~ 1x10 20 / Cm Three And more preferably 1 × 10 18 ~ 1x10 19 / Cm Three It is. The impurity concentration within this range is preferable in terms of resistivity and crystallinity.
[0048]
The n-type cladding layer may be a multilayer film layer (including a superlattice structure) in addition to the single layer as described above. In the case of a multilayer film layer, the above Al e Ga 1-e A multilayer film layer composed of N and a nitride semiconductor layer having a smaller band gap energy may be used. h Ga 1-h N (0 ≦ h <1), Al j Ga 1-j N (0 ≦ j <1, e> j). The thickness of each layer forming the multilayer film layer is not particularly limited. In the case of a superlattice structure, the thickness of one layer is 100 angstroms or less, preferably 70 angstroms or less, more preferably 10 to 40 angstroms. In the case of a single layer that does not form a structure, it can be a layer having the above composition.
In addition, when the n-type cladding layer is a multilayer film composed of a layer having a large band gap energy and a layer having a low band gap energy, at least one of the layer having a large band gap energy and the layer having a small band gap energy is doped with an n type impurity. You may let them. In addition, when doping both the layer having a large band gap energy and the layer having a small band gap energy, the doping amount may be the same or different.
[0049]
[Active layer 5]
In the present invention, the
Although it does not specifically limit as a film thickness of an active layer, The film thickness of the grade by which a quantum effect is acquired is mentioned, for example, Preferably it is 0.001-0.01 micrometer, More preferably, it is 0.003-0.007 micrometer. is there. A film thickness in the above range is preferable in terms of light emission output.
In addition to the single quantum well structure as described above, the active layer includes the In layer. f Ga 1-f A multi-quantum well structure including N as a well layer and a barrier layer having a composition having a larger band gap energy than the well layer may be used.
The active layer may be doped with impurities.
[0050]
In addition, the adjustment of the In composition ratio of the active layer is not particularly limited as long as the emission peak wavelength is 380 nm or less, and the specific value can be obtained, for example, from the following theoretical value calculation formula. The value can be listed as an approximate value. However, since the wavelength obtained by actually emitting light forms a quantum level having a quantum well structure, the energy (Eλ) of the wavelength is larger than the band gap energy (Eg) of InGaN, and is shown in FIG. Thus, there is a tendency to shift to a shorter wavelength side than the emission wavelength obtained from a calculation formula or the like.
[0051]
[Calculation formula of theoretical value]
Eg = (1-χ) 3.40 + 1.95χ-Bχ (1-χ)
Wavelength (nm) = 1240 / Eg
Eg: Band gap energy of InGaN well layer
χ: In composition ratio
3.40 (eV): Band gap energy of GaN
1.95 (eV): InN band gap energy
B: Shows the bowing parameter, 1-6 eV. The Boeing parameter fluctuates in this way in recent studies, from SIMS analysis and the like, which was conventionally assumed to be 1 eV on the assumption that there is no distortion in the crystal. This is because it has become clear that the degree of distortion differs depending on the above and the like, and becomes 1 eV or more.
[0052]
Although there is a slight difference between the oscillation wavelength considered from the specific In composition ratio obtained from SIMS analysis of the well layer as described above and the oscillation wavelength when actually oscillated, the actual oscillation wavelength is The wavelength is adjusted to a desired wavelength.
[0053]
[P-type cladding layer 6]
In the present invention, the p-type cladding layer 6 is not particularly limited as long as it has a composition larger than the band gap energy of the
The thickness of the p-type cladding layer is not particularly limited, but is preferably 0.01 to 0.15 μm, more preferably 0.04 to 0.08 μm.
The p-type impurity concentration of the p-type cladding layer is not particularly limited, but preferably 1 × 10. 18 ~ 1x10 twenty one / Cm Three And more preferably 1 × 10 19 ~ 1x10 20 / Cm Three It is. A p-type impurity concentration in the above range is preferable in terms of reducing bulk resistance without reducing crystallinity.
[0054]
In addition to the single layer as described above, the p-type cladding layer may be a multilayer film layer (including a superlattice structure). In the case of a multilayer film layer, the above Al d Ga 1-d A multilayer film layer composed of N and a nitride semiconductor layer having a smaller bandgap energy may be used. For example, as a layer having a smaller bandgap energy, as in the case of the n-type cladding layer, In h Ga 1-h N (0 ≦ h <1), Al j Ga 1-j N (0 ≦ j <1, e> j). The thickness of each layer forming the multilayer film layer is not particularly limited. In the case of a superlattice structure, the thickness of one layer is 100 angstroms or less, preferably 70 angstroms or less, more preferably 10 to 40 angstroms. In the case of a single layer that does not form a structure, it can be a layer having the above composition.
In addition, when the p-type cladding layer is a multilayer film composed of a layer having a large band gap energy and a layer having a small band gap energy, at least one of the layer having a large band gap energy and the layer having a small band gap energy is doped with a p-type impurity. You may let them. In addition, when doping both the layer having a large band gap energy and the layer having a small band gap energy, the doping amount may be the same or different.
[0055]
[P-type contact layer 7]
In the present invention, the p-
Further, the p-
Although it does not specifically limit as a p-type impurity, For example, Preferably Mg is mentioned.
The film thickness of the p-
[0056]
In the present invention, various electrodes can be used as the p electrode and the n electrode, which are appropriately selected from known electrode materials and the like. Specific examples of the electrode include those described in Examples described later.
[0057]
In addition, the element of the present invention is subjected to an annealing treatment in order to make the p-side layer p-type to have a low resistance. As an annealing treatment, as described in Japanese Patent No. 2540791, after a gallium nitride compound semiconductor doped with a p-type impurity is grown by a vapor phase growth method, the atmosphere is substantially free of hydrogen. There is a method in which a heat treatment is performed at a temperature of 400 ° C. or higher, and hydrogen is extracted from a gallium nitride compound semiconductor doped with a p-type impurity to obtain a p-type.
[0058]
【Example】
Hereinafter, the present invention will be described in more detail with reference to examples which are embodiments of the present invention. However, the present invention is not limited to this.
In addition, as described in the detailed description of the invention, the value of the calculation formula of the theoretical value of the In composition ratio is different from the actual oscillation wavelength due to a shift to a short wavelength due to the formation of a quantum level having a quantum well structure. Therefore, the In composition ratio of the active layer of the example is an approximate value.
[0059]
[Example 1]
As Example 1, a nitride semiconductor light emitting device according to an embodiment of the present invention shown in FIG. 1 is manufactured.
[0060]
As shown in FIG. 4, the
This sapphire substrate is set in a reaction vessel, the temperature is set to 510 ° C., hydrogen is used as a carrier gas, ammonia and TMG (trimethyl gallium) are used as a source gas, and a low-temperature growth buffer layer made of GaN on the sapphire substrate ( (Not shown) with a film thickness of 200 Å.
After growing the buffer layer, only TMG is stopped, the temperature is increased to 1050 ° C., and when it reaches 1050 ° C., TMG and ammonia are used as the source gas, and the first
Next, a stripe-shaped photomask is formed on the wafer on which the first
Next, the
The obtained nitride semiconductor is used as a
When dislocations on the surface of the obtained
[0061]
(N-type contact layer 3)
Next, TMG, TMA (trimethylaluminum), ammonia, silane (SiH) is formed on the obtained
[0062]
(N-type cladding layer 4)
Next, using TMG, TMA, ammonia, and silane at 1050 ° C., Si was 5 × 10 17 / Cm Three Doped n-type Al 0.18 Ga 0.82 An n-
[0063]
(Active layer 5)
Next, an active layer made of undoped InGaN is grown to a thickness of 55 Å using TMI, TMG, and ammonia at 700 ° C. in a nitrogen atmosphere. The In composition ratio is so small that it cannot be measured (almost zero or zero).
[0064]
(P-type cladding layer 6)
Next, in a hydrogen atmosphere at 1050 ° C., TMG, TMA, ammonia, Cp 2 Mg (cyclopentadienylmagnesium) is used and Mg is 1 × 10 20 / Cm Three Doped Al 0.2 Ga 0.8 A p-type cladding layer 6 made of N is grown to a thickness of 600 angstroms.
[0065]
(P-type contact layer 7)
Subsequently, TMG, TMA, ammonia, Cp 2 Mg with 1 × 10 Mg 20 / Cm Three Doped Al 0.04 Ga 0.96 A p-
[0066]
After completion of the growth, the wafer is annealed in a reaction vessel at 700 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-type layer. Then, the wafer is taken out of the reaction vessel and the surface of the uppermost p-
[0067]
After the etching, a light-transmitting p-electrode 8 containing Ni and Au having a thickness of 200 angstroms is formed on almost the entire surface of the p-
However, the LED is manufactured such that the active layer that emits light is located above the recess of the
[0068]
This LED element has an emission peak wavelength of 371 nm at a forward voltage of 10 mA, Vf of 3.5 V, and an output of 2.0 mW. The luminous efficiency of the LED of Example 1 is 5.7%. This data is plotted as ● in FIG.
[0069]
[Example 2]
In Example 1, an LED is manufactured in the same manner except that the In composition ratio of the active layer is adjusted so that the emission peak wavelength is 360 nm and 377 nm.
The light emission efficiency of the obtained LED is 0.59% when the emission peak wavelength is 360 nm, and 5.85% when the emission peak wavelength is 377 nm. These data are plotted as ● in FIG.
[0070]
[Comparative Example 1]
In Example 1, an LED is manufactured in the same manner except that the In composition ratio of the active layer is adjusted so that the emission peak wavelength is 470 nm and 520 nm. The luminous efficiency of the obtained LED is 6.0% and 3.0%, respectively. These data are plotted as ● in FIG.
[0071]
[Comparative Example 2]
Furthermore, in Example 1, a sapphire substrate is used instead of the
[0072]
(Comparison of luminous efficiency of LED of Example and Comparative Example)
FIG. 6 shows the value [●] of the light emission efficiency due to the change in the light emission peak wavelength of the LED using the nitride semiconductor substrate and the value [■] of the light emission efficiency due to the change of the light emission peak wavelength of the LED using the sapphire substrate. It is the graph which plotted and.
Below, the values [wavelength and luminous efficiency data] obtained in the above examples and comparative examples shown in FIG. 6 are summarized in a list.
[0073]
[Table 1]
A change in luminous efficiency due to a difference in substrate and a difference in emission peak wavelength will be considered below with reference to FIG.
First, when the emission peak wavelengths are 470 nm and 520 nm, the LED [●: Comparative Example 1] using a nitride semiconductor substrate and the LED [■: Comparative Example 2] using a sapphire substrate are the same. It has luminous efficiency. In these LEDs, when the emission peak wavelength changes from 470 nm to 380 nm, the light emission efficiency gradually decreases. Such a gradual decrease is smaller in the LED [●] using the nitride semiconductor substrate with few dislocations than in the LED [■] using the sapphire substrate. This indicates that the LED [●] using the nitride semiconductor substrate can easily maintain high luminous efficiency.
Furthermore, when the emission peak wavelength is 380 nm or less, both show a tendency that the light emission efficiency rapidly decreases.
[0075]
However, the LED [●: Example] using the nitride semiconductor substrate has higher luminous efficiency than the LED [■: comparative example] using the sapphire substrate. For example, when the emission peak wavelength is 360 nm, an LED using a nitride semiconductor substrate exhibits a luminous efficiency of 2.36 times that of an LED using a sapphire substrate.
[0076]
As described above, in the case of an ultraviolet LED that emits light in the ultraviolet region, when a nitride semiconductor substrate having a low dislocation density is used, the light emission efficiency is improved satisfactorily. And the luminous output can be improved by improving the luminous efficiency.
[0077]
【The invention's effect】
According to the present invention, the light emission efficiency can be improved satisfactorily by growing a nitride semiconductor element that emits light in the ultraviolet region having an emission peak wavelength of 380 nm or less on a nitride semiconductor substrate having a very low dislocation density.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of an LED according to an embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view showing the structure of each step of one embodiment of ELOG growth that can be used in the present invention.
FIG. 3 is a unit cell diagram showing the plane orientation of sapphire.
FIG. 4 is a schematic cross-sectional view showing a partial shape of an off-angled dissimilar substrate.
FIG. 5 is a plan view of the main surface side of the substrate for explaining the stripe direction of the unevenness.
FIG. 6 is a graph showing the relationship between the light emission efficiency and the wavelength of the LEDs of Examples and Comparative Examples.
FIG. 7 is a schematic cross-sectional view showing band gap energy (Eg) of a well layer of an active layer and oscillation wavelength energy (Eλ) due to formation of quantum levels.
[Explanation of symbols]
1 ... Board
2 ... Buffer layer
3 ... n-type contact layer
4 ... n-type cladding layer
5 ... Active layer
6 ... p-type cladding layer
7 ... p-type contact layer
8 ... p electrode
9 ... n electrode
10 ... Pad electrode
Claims (6)
前記第１の窒化物半導体層上に窒化物半導体の横方向成長を用いて形成され、前記凹凸の凸部上部および凹部内部から成長した第２の窒化物半導体層と、
前記第２の窒化物半導体層上に窒化物半導体からなる複数の層が積層成長され、発光ピーク波長が３８０ｎｍ以下となる活性層を含む素子構造
とを具備することを特徴とする窒化物半導体素子。A first nitride semiconductor layer in which stripe-shaped irregularities are partially formed on the surface in a direction parallel to the M-plane of the nitride semiconductor;
A second nitride semiconductor layer formed on the first nitride semiconductor layer by lateral growth of the nitride semiconductor and grown from above the concave and convex portions of the concave and convex portions ; and
A nitride semiconductor device comprising: an element structure including an active layer in which a plurality of nitride semiconductor layers are stacked and grown on the second nitride semiconductor layer, and an emission peak wavelength is 380 nm or less. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23300199A JP4005275B2 (en) | 1999-08-19 | 1999-08-19 | Nitride semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23300199A JP4005275B2 (en) | 1999-08-19 | 1999-08-19 | Nitride semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004238463A Division JP4517770B2 (en) | 2004-08-18 | 2004-08-18 | Nitride semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001060719A JP2001060719A (en) | 2001-03-06 |
| JP4005275B2 true JP4005275B2 (en) | 2007-11-07 |
Family
ID=16948267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23300199A Expired - Fee Related JP4005275B2 (en) | 1999-08-19 | 1999-08-19 | Nitride semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4005275B2 (en) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3587081B2 (en) | 1999-05-10 | 2004-11-10 | 豊田合成株式会社 | Method of manufacturing group III nitride semiconductor and group III nitride semiconductor light emitting device |
| JP3555500B2 (en) | 1999-05-21 | 2004-08-18 | 豊田合成株式会社 | Group III nitride semiconductor and method of manufacturing the same |
| US6580098B1 (en) | 1999-07-27 | 2003-06-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| JP3427047B2 (en) * | 1999-09-24 | 2003-07-14 | 三洋電機株式会社 | Nitride-based semiconductor device, method of forming nitride-based semiconductor, and method of manufacturing nitride-based semiconductor device |
| JP4432180B2 (en) | 1999-12-24 | 2010-03-17 | 豊田合成株式会社 | Group III nitride compound semiconductor manufacturing method, group III nitride compound semiconductor device, and group III nitride compound semiconductor |
| JP2001185493A (en) | 1999-12-24 | 2001-07-06 | Toyoda Gosei Co Ltd | Method of manufacturing group iii nitride-based compound semiconductor, and group iii nitride based compound semiconductor device |
| AU2001241108A1 (en) | 2000-03-14 | 2001-09-24 | Toyoda Gosei Co. Ltd. | Production method of iii nitride compound semiconductor and iii nitride compoundsemiconductor element |
| JP2001267242A (en) | 2000-03-14 | 2001-09-28 | Toyoda Gosei Co Ltd | Group iii nitride-based compound semiconductor and method of manufacturing the same |
| TW518767B (en) | 2000-03-31 | 2003-01-21 | Toyoda Gosei Kk | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
| JP2001313259A (en) | 2000-04-28 | 2001-11-09 | Toyoda Gosei Co Ltd | Method for producing iii nitride based compound semiconductor substrate and semiconductor element |
| US7619261B2 (en) | 2000-08-07 | 2009-11-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| EP1367150B1 (en) | 2001-02-14 | 2009-08-19 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
| JP2002280314A (en) | 2001-03-22 | 2002-09-27 | Toyoda Gosei Co Ltd | Manufacturing method of iii nitride compound semiconductor group, and the iii nitride compound semiconductor element based thereon |
| JP2002353503A (en) * | 2001-05-29 | 2002-12-06 | Seiwa Electric Mfg Co Ltd | Gallium-nitride based compound semiconductor light- emitting element |
| CN1505843B (en) | 2001-06-15 | 2010-05-05 | 克里公司 | GaN based LED formed on a SiC substrate |
| JP3690326B2 (en) | 2001-10-12 | 2005-08-31 | 豊田合成株式会社 | Method for producing group III nitride compound semiconductor |
| JP4932121B2 (en) | 2002-03-26 | 2012-05-16 | 日本電気株式会社 | Method for manufacturing group III-V nitride semiconductor substrate |
| AU2003228736A1 (en) * | 2002-04-30 | 2003-11-17 | Advanced Technology Materials, Inc. | High voltage switching devices and process for forming same |
| JP3841092B2 (en) | 2003-08-26 | 2006-11-01 | 住友電気工業株式会社 | Light emitting device |
| JP2005268581A (en) | 2004-03-19 | 2005-09-29 | Matsushita Electric Ind Co Ltd | Gallium nitride family compound semiconductor light emitting device |
| JP4487654B2 (en) * | 2004-06-29 | 2010-06-23 | 豊田合成株式会社 | Group III nitride compound semiconductor light emitting device |
| JP4517770B2 (en) * | 2004-08-18 | 2010-08-04 | 日亜化学工業株式会社 | Nitride semiconductor device |
| JP2007081180A (en) | 2005-09-15 | 2007-03-29 | Matsushita Electric Ind Co Ltd | Semiconductor light-emitting element |
| DE112006002450T5 (en) | 2005-09-15 | 2008-07-03 | Matsushita Electric Industrial Co., Ltd., Kadoma | Semiconductor light emitting device |
| JP2007281140A (en) * | 2006-04-05 | 2007-10-25 | Hamamatsu Photonics Kk | Compound semiconductor substrate, manufacturing method thereof, and semiconductor device |
| JP2009081379A (en) | 2007-09-27 | 2009-04-16 | Showa Denko Kk | Group iii nitride semiconductor light-emitting device |
| JP2009099893A (en) | 2007-10-19 | 2009-05-07 | Showa Denko Kk | Iii group nitride semiconductor light emitting device |
| JP6993843B2 (en) * | 2017-10-27 | 2022-01-14 | 日機装株式会社 | Nitride semiconductor light emitting device and method for manufacturing a nitride semiconductor light emitting device |
| JP7428564B2 (en) | 2020-03-25 | 2024-02-06 | 日機装株式会社 | semiconductor light emitting device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0942459B1 (en) * | 1997-04-11 | 2012-03-21 | Nichia Corporation | Method of growing nitride semiconductors |
| JP3491538B2 (en) * | 1997-10-09 | 2004-01-26 | 日亜化学工業株式会社 | Method for growing nitride semiconductor and nitride semiconductor device |
| JP3682827B2 (en) * | 1997-12-05 | 2005-08-17 | 日亜化学工業株式会社 | Nitride semiconductor laser device |
| JP3898445B2 (en) * | 1997-12-08 | 2007-03-28 | 三菱電線工業株式会社 | Light emitting element |
-
1999
- 1999-08-19 JP JP23300199A patent/JP4005275B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001060719A (en) | 2001-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4005275B2 (en) | Nitride semiconductor device | |
| JP4288743B2 (en) | Nitride semiconductor growth method | |
| JP3791246B2 (en) | Nitride semiconductor growth method, nitride semiconductor device manufacturing method using the same, and nitride semiconductor laser device manufacturing method | |
| JP3436128B2 (en) | Method for growing nitride semiconductor and nitride semiconductor device | |
| JP4304750B2 (en) | Nitride semiconductor growth method and nitride semiconductor device | |
| JP3659050B2 (en) | Nitride semiconductor growth method and nitride semiconductor device | |
| JP3491538B2 (en) | Method for growing nitride semiconductor and nitride semiconductor device | |
| JP2000277437A5 (en) | ||
| KR20020071787A (en) | Group ⅲ-ⅴ compound semiconductor crystal structure and method of epitaxial growth of the same as well as semiconductor device including the same | |
| JP2001007447A (en) | Nitride semiconductor laser element | |
| JP3460581B2 (en) | Method for growing nitride semiconductor and nitride semiconductor device | |
| JP4406999B2 (en) | Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device | |
| JP2007036174A (en) | Gallium nitride-based light emitting diode | |
| JP3896718B2 (en) | Nitride semiconductor | |
| JP3395631B2 (en) | Nitride semiconductor device and method of manufacturing nitride semiconductor device | |
| JP3678061B2 (en) | Nitride semiconductor growth method and nitride semiconductor device | |
| JP4625998B2 (en) | Nitride semiconductor laser device | |
| JP4529215B2 (en) | Nitride semiconductor growth method | |
| JP4106516B2 (en) | Method for growing nitride semiconductor substrate | |
| JP4165040B2 (en) | Manufacturing method of nitride semiconductor substrate | |
| JP4051892B2 (en) | Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device | |
| JP2008034862A (en) | Growing method for nitride semiconductor | |
| JP2008028375A (en) | Nitride semiconductor laser device | |
| JP4517770B2 (en) | Nitride semiconductor device | |
| JP4442093B2 (en) | Manufacturing method of nitride semiconductor laminated substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040317 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040818 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050128 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050302 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070823 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |