JP3659050B2 - Nitride semiconductor growth method and nitride semiconductor device - Google Patents

Nitride semiconductor growth method and nitride semiconductor device Download PDF

Info

Publication number
JP3659050B2
JP3659050B2 JP03782799A JP3782799A JP3659050B2 JP 3659050 B2 JP3659050 B2 JP 3659050B2 JP 03782799 A JP03782799 A JP 03782799A JP 3782799 A JP3782799 A JP 3782799A JP 3659050 B2 JP3659050 B2 JP 3659050B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
substrate
growth
growing
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03782799A
Other languages
Japanese (ja)
Other versions
JP2000244061A (en
Inventor
一幸 蝶々
徳也 小崎
修二 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP03782799A priority Critical patent/JP3659050B2/en
Publication of JP2000244061A publication Critical patent/JP2000244061A/en
Application granted granted Critical
Publication of JP3659050B2 publication Critical patent/JP3659050B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は窒化物半導体（ＩｎXＡｌYＧａ1-X-YＮ、０≦X、０≦Y、X＋Y≦１）の成長方法に係り、特に窒化物半導体よりなる基板の成長方法に関する。また、本発明は、前記窒化物半導体よりなる基板を用い発光ダイオード、レーザダイオード等の発光素子、あるいは太陽電池、光センサー等の受光素子に使用される窒化物半導体（ＩｎXＡｌYＧａ1-X-YＮ、０≦X、０≦Y、X＋Y≦１）よりなる窒化物半導体素子に関する。
【０００２】
【従来の技術】
近年、サファイア、スピネル、炭化ケイ素のような窒化物半導体と異なる異種基板の上、又は異種基板上に成長された窒化物半導体上に、窒化物半導体が成長しないかあるいは成長しにくい材料からＳｉＯ2等の保護膜を成長させ、この上に窒化物半導体を選択成長させることにより、転位を低減できる窒化物半導体の成長方法が種々検討されている。
【０００３】
例えば、特開平１０−３１２９７１号公報には、異種基板上に成長させた窒化物半導体上にＳｉＯ2等のマスクを部分的に形成し（例えばストライプ形状）、この上に窒化物半導体を成長させることにより、窒化物半導体がマスク上に横方向に成長する過程で、マスク上に向かって転位が横方向に進行することで転位の少ない窒化物半導体を得ることができる方法が記載されている。
また、特開平８−６４７９１号公報には、異種基板上にアモルファス状のＧａＮ膜を成長させた後、このアモルファス状のＧａＮ膜をストライプ状にエッチングしてこの上にさらに窒化物半導体を成長させることにより、ストライプ状のアモルファス部分以外から成長する窒化物半導体の転位をアモルファス分部に集中させることにより、アモルファス状のＧａＮ膜以外の部分に成長する窒化物半導体の転位を低減できる方法が記載されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、特開平１０−３１２９７１号公報に記載の方法では、ＳｉＯ2等の保護膜が、窒化物半導体の成長時に分解する場合があり、ＳｉＯ2が分解すると、ＳｉＯ2上から異常成長したり、分解したＳｉやＯ等が窒化物半導体に入りＧａＮを汚染したりして、結晶性の低下を招くことがある。一方、ＳｉＯ2の分解を考慮して比較的低温で窒化物半導体を成長させると、窒化物半導体が良好な単結晶となりにくく、窒化物半導体の結晶性の低下を招くこととなる。
また、ＳｉＯ2等の保護膜を用いていると、選択成長させた後に異種基板を除去してＧａＮ基板の除去面にｎ電極を形成してなる素子を形成する場合に、絶縁性のＳｉＯ2が存在すると抵抗が高くなる傾向があり、ＳｉＯ2をも除去する必要があり、除去の際に窒化物半導体にクラックが入らないようにするなど操作がやや煩雑となる場合がある。
また、特開平８−６４７９１号公報に記載の方法では、転位がアモルファスＧａＮ膜に向かって集中するものの、十分に転位をアモルファス膜に集中させることができず、表面まで達する転位が生じてしまう。
【０００５】
また、寿命特性の良好な窒化物半導体素子を作製するには、転位の少ない窒化物半導体の基板を得ることが望ましいが、上記従来の方法では十分な寿命特性を有する程度に転位を低減させることが難しい。
寿命特性をより一層向上させることが、窒化物半導体素子の種々の製品への実用化を達成することとなる。
【０００６】
そこで、本発明の目的は、転位の低減された、結晶性が良好な窒化物半導体を得ることができる窒化物半導体の成長方法を提供することである。
更に、本発明は、結晶性が良好で且つ転位の少ない窒化物半導体を基板とする窒化物半導体素子を提供することである。
【０００７】
【課題を解決するための手段】
即ち、本発明の目的は、以下（１）〜（８）の構成によって達成することができる。
（１）サファイア基板の上に、第１の窒化物半導体を成長させる第１の工程と、
第１の工程後、前記第１の窒化物半導体に部分的に基板に達する深さで凹凸を形成して凹部側面に窒化物半導体の横方向の成長が可能な面を露出させる第２の工程と、
第２の工程後、前記凹部底面からの縦方向成長を抑制するように凹部側面から横方向成長させつつ、凸部上部から成長させて互いに接合させた第２の窒化物半導体を成長させる第３の工程とを有することを特徴とする窒化物半導体の成長方法。
（２）前記第２の窒化物半導体を成長後に、前記第１の窒化物半導体に形成された凹部上部に凸部が、第１の窒化物半導体に形成された凸部上部に凹部が、それぞれ位置するように第２の窒化物半導体に部分的に第２の窒化物半導体の途中まで、又は第１の窒化物半導体に達する深さで凹凸を形成して、第２の窒化物半導体の凹部側面に窒化物半導体の横方向の成長が可能な面を露出させる第４の工程と、
第４の工程後、前記凹凸が形成された第２の窒化物半導体上に、前記第３の工程と同様に第３の窒化物半導体を成長させる第５の工程とを有することを特徴とする前記（１）に記載の窒化物半導体の成長方法。
（３）前記サファイア基板が、サファイアのＣ面がステップ状にオフアングルされていることを特徴とする前記（１）又は（２）に記載の窒化物半導体の成長方法。
（４）前記凹凸の凹部側面が、基板に対して端面がほぼ垂直となる形状に形成されることを特徴とする前記（１）〜（３）のいずれかに記載の窒化物半導体の成長方法。
（５）前記第２の工程において、前記凹凸がストライプ状に形成されることを特徴とする前記（１）〜（４）のいずれかに記載の窒化物半導体の成長方法。
（６）前記凹凸のストライプ形状が、サファイア基板のＡ面に対して垂直な方向で形成されることを特徴とする前記（１）〜（５）のいずれかに記載の窒化物半導体の成長方法。
（７）前記（１）〜（６）のいずれかに記載の窒化物半導体の成長方法で得られる窒化物半導体を基板とし、この上に素子構造となる少なくともｎ型窒化物半導体、活性層、及びｐ型窒化物半導体が形成されていることを特徴とする窒化物半導体素子。
（８）前記（１）〜（６）のいずれかに記載の窒化物半導体の成長方法で得られた窒化物半導体基板上に、素子構造となる少なくともｎ型窒化物半導体、活性層、及びｐ型窒化物半導体が形成され、窒化物半導体基板の第１の窒化物半導体に形成された凹部上部に、窒化物半導体レーザ素子の光を導波するストライプ形状又はリッジ形状を形成してなることを特徴とする窒化物半導体レーザ素子。
【０００８】
つまり、本発明の方法は、異種基板上に成長させた第１の窒化物半導体に凹凸を形成し、この上から第２の窒化物半導体を成長させると、凹部側面に露出している第１の窒化物半導体から第２の窒化物半導体が横方向に成長をはじめ、このとき転位も第２の窒化物半導体の成長に伴って横方向に進行するが一旦横方向に進行した転位は再び縦方向に進行しにくくなり、凹部の開口部分から厚膜に成長する第２の窒化物半導体は転位の低減された結晶性の良好な窒化物半導体となる。
更に、本発明は、保護膜としてＳｉＯ2等の保護膜を用いていないので、窒化物半導体が良好な単結晶として得られる温度、例えば１０００℃以上の温度で第１及び第２の窒化物半導体を成長させても、ＳｉＯ2の分解による汚染や異常成長等が生じない。
更に、本発明は、ＳｉＯ2等の保護膜を用いていないので、異種基板のみを除去しただけで、窒化物半導体基板の除去面にｎ電極が形成された場合、ｎ電極と良好なオーミックが得られ易くなる。
【０００９】
以前、本発明者等は、特願平１０−２７５８２６号明細書に、異種基板上に成長させた窒化物半導体の縦方向の成長を抑え、横方向のみに成長させ、続いて縦方向と横方向に成長させる窒化物半導体の成長方法を提案し、転位を著しく低減させることを可能にしている。この方法は、転位が横方向に進行すると再び縦方向に進行しにくくなることを見出し、窒化物半導体の縦方向の成長を抑制し、横方向の成長を意図的に行うことにより、転位を低減させることを可能としてるものである。この方法において、具体的に縦方向の成長を抑える方法として、異種基板上に成長させた窒化物半導体に凹凸を形成し、この凸部上部及び凹部底部にＳｉＯ2等の保護膜を形成することで、一旦縦方向の成長をする窒化物半導体の成長面を覆い、凹部側面の横方向の成長可能な窒化物半導体面のみを露出させ意図的に窒化物半導体を横方向に成長させている。
この方法は、窒化物半導体の縦方向の成長を実質的に全て抑えているので、転位が縦方向に進行するのを良好に防止することができたと考えられる。
しかし、凹凸を形成した凹部底部と凸部上部に保護膜を形成する工程は、時間がかかり、量産する場合にやや問題となる。また、保護膜としてＳｉＯ2を用いると、前記したようにＳｉＯ2の分解による汚染や異常成長などが起こる可能性もある。
【００１０】
これに対し、本発明は、特願平１０−２７５８２６号明細書に記載の方法を更に検討した結果、第１の窒化物半導体に凹凸を形成するだけで、凹部の開口部分に厚膜に成長する第２の窒化物半導体の表面や表面領域には転位がほとんどなくなることを見出したものである。つまり、窒化物半導体の縦方向の成長を抑えことが、窒化物半導体に凹凸を形成するのみで可能となるものである。
この理由は定かではないが、恐らく、凸部上部の面に対し、凹部側面での窒化物窒化物半導体の成長速度は促進されているからではないかと考えられる。凹部内部では、両側面と底部の３箇所の部分から窒化物半導体が成長可能であるが、凹部開口部分から厚膜に成長する第２の窒化物半導体には転位がほとんど見られないことから、凹部側面から横方向に成長を始めた窒化物半導体が凹部底部から成長を始めた窒化物半導体の成長を阻害していると思われる。
また、一方、凸部上部では縦方向の成長が可能であるが、凸部上部で縦方向の成長から成長を始めた窒化物半導体は、縦方向に成長すると共に、凹部開口部に向かって横方向に成長する傾向があり、凸部上部に成長する窒化物半導体の転位も低減する傾向がある。更に凸部上部の窒化物半導体の成長は、縦方向に成長するより横方向へ成長し易い傾向があり、凸部上部からの成長と、凹部開口部からの成長が自然に接合して、鏡面上の第２の窒化物半導体を得ることができると思われる。
また本発明は、以前本発明者らが提案した技術に比べ、保護膜を形成しないので製造工程が簡素化でき好ましい。
【００１１】
本発明において、凹部側面からの成長と、凸部上部での横方向の成長をより促進させるには、凹凸の形状、具体的には、凸部上部の幅、凹部底部の幅、凹部側面の長さ、凹部側面を階段状にする等の形状を設けるなどを組み合わせて調整することが好ましい。
更に、本発明において、横方向の成長を促進させるため、上記のように凹凸を形成することに加え、反応条件、例えば減圧条件、窒化物半導体の原料となる元素（ＩＩＩ族元素とＶ族元素のモル比）のモル比の調整等、の反応条件を調整することで横方向の成長が縦方向の成長より促進され、転位を低減するのに好ましい。
【００１２】
更に、本発明において、第２の窒化物半導体を厚膜に成長させた後、第２の工程と第３の工程を繰り返すことで転位を更に低減させることができる。但し、この場合は、第１の窒化物半導体に形成された凹部上部に第２の窒化物半導体に形成される凸部が位置し、第１の窒化物半導体に形成された凸部上部に第２の窒化物半導体に形成される凹部が位置するように、繰り返される第２の工程において第２の窒化物半導体に部分的に凹凸が形成される。第２及び第３の工程は、２回以上繰り返してもよい。
このように第１の窒化物半導体に形成される凹凸の位置と、第２の窒化物半導体に形成させる凹凸の位置とが、上記のように交互になっていると、前記したように凹部開口部から成長する窒化物半導体には転位がほとんど見られなくなることから、凹部上部にかかわらず凸部上部の窒化物半導体にも転位がほとんどなくなる。このように全体的に転位の低減された窒化物半導体を基板として素子構造を成長させると、寿命特性の良好な素子を量産する場合に好ましい。
【００１３】
更に本発明の成長方法において、異種基板が、サファイアのＣ面がステップ状にオフアングルされているものであると、得られた窒化物半導体を基板として素子構造を形成する際に、１チップの大きさに値する程度の幅の良好な平面を有する窒化物半導体基板が得られ、寿命特性の良好な素子が選られやすくなり好ましい。更に、ステップ状にオフアングルされていると、レーザ素子ではしきい値が低下し、ＬＥＤでは発光出力が２０〜３０％向上する傾向がある。
更に本発明において、ステップ状にオフアングルされているサファイア基板のオフアングル角が、０．１°〜０．５°であると、上記良好な平面となる部分の表面性が良好となり、この上に素子を形成すると寿命特性をより良好にすることができ好ましい。更にオフ角が上記範囲であると、しきい値がより低下し、発光出力がより向上し好ましい。
更に本発明において、ステップ状にオフアングルされているサファイア基板のステップに沿う方向（段差方向）が、サファイアのＡ面に対して垂直に形成されていると、サファイアのＡ面に対して窒化物半導体のＭ面が平行となるように第２の窒化物半導体が成長し、段差方向に平行に、例えばリッジ形状のストライプを形成すると、Ｍ面で劈開し易くなり良好な共振面が得られるので好ましい。
【００１４】
更に本発明において、第３の工程で、第２の窒化物半導体を成長させる際に、不純物をドープして行うと、窒化物半導体の縦方向の成長に対し、窒化物半導体の横方向の成長をより促進できる傾向があり、転位をより低減でき、更に隣接して成長している窒化物半導体同士の接合部分での空隙の発生の防止を良好にすることができ好ましい。
【００１５】
また本発明は、上記本発明の窒化物半導体の成長方法により得られる窒化物半導体を基板として、この上に素子構造となる少なくともｎ型窒化物半導体、活性層、及びｐ型窒化物半導体を形成することにより、寿命特性の良好な窒化物半導体素子を得ることができる。
更に、本発明において、リッジ形状のストライプを有する窒化物半導体レーザ素子を製造する場合、前記窒化物半導体の成長方法で凹部上部にリッジ形状のストライプが位置するように素子を製造すると、より良好な寿命特性のレーザ素子が得られ好ましい。また上記本発明の方法で第２及び第３の工程を繰り返す場合は、特にリッジ形状のストライプの形成される位置を考慮しなくともよい。
転位の少ない部分に窒化物半導体素子を形成すると、良好な素子特性を有するので好ましい。
【００１６】
【発明の実施の形態】
以下、図を用いて本発明を更に詳細に説明する。
図１〜図４は、本発明の窒化物半導体の成長方法の一実施形態を段階的に示した模式図である。
【００１７】
本発明の窒化物半導体の成長方法の一実施形態として、まず、図１の第１の工程において、異種基板１上に第１の窒化物半導体２を成長させ、図２の第２の工程において、第１の窒化物半導体２に凹凸を形成し、続いて図３の第３の工程において、凹凸の形成された第１の窒化物半導体２上に第２の窒化物半導体３を成長させる。
【００１８】
以下に上記各工程ごとに図を用いて更に詳細に説明する。
図１は異種基板１上に、第１の窒化物半導体２を成長させる第１の工程を行った模式的段面図である。
この第１の工程において、用いることのできる異種基板としては、例えば、Ｃ面、Ｒ面、及びＡ面のいずれかを主面とするサファイア、スピネル（ＭｇＡ１2Ｏ4）のような絶縁性基板、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、ＺｎＳ、ＺｎＯ、ＧａＡｓ、Ｓｉ、及び窒化物半導体と格子整合する酸化物基板等、従来知られている窒化物半導体と異なる基板材料を用いることができる。好ましい異種基板としては、サファイア、スピネルが挙げられる。
異種基板としてサファイアを用いる場合、サファイアの主面をどの面にするかによって、凹凸を形成した時の凸部上部と凹部側面の窒化物半導体の面方位が特定される傾向があり、その面方位によって、窒化物半導体の成長速度がやや異なることから、凹部側面に成長し易い面方位がくるように主面を選択してもよい。
【００１９】
また、第１の工程において、異種基板１上に第１の窒化物半導体２を成長させる前に、異種基板１上にバッファ層（図示されていない）を形成してもよい。バッファ層としては、ＡｌＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ等が用いられる。バッファ層は、９００℃以下３００℃以上の温度で、膜厚０．５μｍ〜１０オングストロームで成長される。このように異種基板１上にバッファ層を９００℃以下の温度で形成すると、異種基板１と第１の窒化物半導体２との格子定数不正を緩和し、第１の窒化物半導体２の結晶欠陥が少なくなる傾向にある。
【００２０】
第１の工程において、異種基板１上に形成される第１の窒化物半導体２としては、アンドープ（不純物をドープしない状態、undope）のＧａＮ、Ｓｉ、Ｇｅ、及びＳ等のｎ型不純物をドープしたＧａＮを用いることができる。
第１の窒化物半導体２は、高温、具体的には約９００℃より高温〜１１００℃、好ましくは１０５０℃で異種基板１上に成長される。このような温度で成長させると、第１の窒化物半導体２は単結晶となる。第１の窒化物半導体２の膜厚は特に限定しないが、凹部内部での縦方向の成長を抑えて、横方向の成長が促進できるように、凹凸の形状を調整することが可能な膜厚であることが好ましく、少なくとも５００オングストローム以上、好ましくは５μｍ以上、より好ましくは１０μｍ以上の膜厚で形成する。
【００２１】
次に、図２は異種基板１上に第１の窒化物半導体２を成長させた後、第１の窒化物半導体２に部分的に第１の窒化物半導体２がわずかに残る程度の深さで凹凸を形成して、凹部側面に第１の窒化物半導体２を露出させてなる模式的断面図である。
【００２２】
第２の工程において、部分的に凹凸を形成するとは、少なくとも凹部側面に第１の窒化物半導体２が露出されるように、第１の窒化物半導体２の表面から異種基板１方向に窪みを形成してあればよく、第１の窒化物半導体２にいずれの形状で凹凸を設けてもよく、例えば、ランダムな窪み、ストライプ状、碁盤目状、ドット状に形成できる。
第１の窒化物半導体２に部分的に設けられた凹凸は、第１の窒化物半導体の途中まで、又は異種基板に達する深さで形成される。凹部底部の露出面が第１の窒化物半導体であると、仮に凹部底部からの縦方向の成長が、凹部側面からの成長により遮られずにそのまま表面まで成長し続けた場合でも、異種基板面上に成長したものに比べて、第１の窒化物半導体上に成長したものは転位が少なくなり好ましい。また一方、凹部底部の露出面が異種基板、例えばサファイアであると、異種基板面からの縦方向の成長に比べ、凹部側面の窒化物半導体からの横方向の成長がより優先され、凹部底部からの成長を凹部側面からの成長により遮り易くなり、転位を低減するのに好ましい。
【００２３】
凹凸の形状は、凹部側面の長さや、凸部上部の幅と凹部底部の幅などは、特に限定されないが、少なくとも凹部内での縦方向の成長が抑制され、凹部開口部から厚膜に成長する第２の窒化物半導体が凹部側面から横方向に成長したものとなるように調整されていることが好ましい。
凹凸の形状をストライプ状とする場合、ストライプの形状として、例えばストライプ幅（凸部上部の幅）を３〜２０μｍ、ストライプ間隔（凹部底部の幅）を３〜２０μｍのものを形成することができる。
凹部開口部から成長する第２の窒化物半導体３の部分を多くするには、凹部底部の幅を広くし、凸部上部の幅を狭くすることで可能となり、このようにすると転位の低減された部分を多くすることができる。凹部底部の幅を広くした場合には、凹部の深さを深めにすることが、凹部底部から成長する可能性のある縦方向の成長を防止するのに好ましい。
【００２４】
第２の工程で凹凸を設ける方法としては、第１の窒化物半導体を一部分取り除くことができる方法であればいずれの方法でもよく、例えばエッチング、ダイシング等が挙げられる。
エッチングにより、第１の窒化物半導体２に部分的（選択的）に凹凸を形成する場合は、フォトリソグラフィー技術における種々の形状のマスクパターンを用いて、ストライプ状、碁盤目状等のフォトマスクを作製し、レジストパターンを第１の窒化物半導体２に形成してエッチングすることにより形成できる。フォトマスクは、エッチングして凹凸を形成後に除去される。
また、ダイシングで行う場合は、例えば、ストライプ状や碁盤目状に形成できる。
【００２５】
第２の工程において窒化物半導体をエッチングする方法には、ウエットエッチング、ドライエッチング等の方法があり、平滑な面を形成するには、好ましくはドライエッチングを用いる。ドライエッチングには、例えば反応性イオンエッチング（ＲＩＥ）、反応性イオンビームエッチング（ＲＩＢＥ）、電子サイクロトロンエッチング（ＥＣＲ）、イオンビームエッチング等の装置があり、いずれもエッチングガスを適宜選択することにより、窒化物半導体をエッチングしてできる。例えば、本出願人が先に出願した特開平８−１７８０３号公報記載の窒化物半導体の具体的なエッチング手段を用いることができる。
また、エッチングによって段差を形成する場合、エッチング面（凹部側面）が、図２に示すように異種基板に対して端面がほぼ垂直となる形状、又は順メサ形状や逆メサ形状でもよく、あるいは階段状になるように形成された形状等がある。
【００２６】
次に、図３は、エッチングにより凹凸を有する第１の窒化物半導体２上に第２の窒化物半導体３を成長させる第３の工程を行った模式的断面図である。
第２の窒化物半導体３としては、前記第１の窒化物半導体２と同様のものを用いることができる。第２の窒化物半導体３の成長温度は、第１の窒化物半導体２を成長させる場合と同様であり、このような温度で成長させる第２の窒化物半導体は単結晶となる。また第２の窒化物半導体を成長させ際に、窒化物半導体の原料となるＩＩＩ族とＶ族の成分のモル比（ＩＩＩ／Ｖのモル比）を調整して成長させる、または反応条件を減圧にして成長させる等により、横方向の成長を縦方向の成長に比べて促進させる点で好ましい。
【００２７】
また第２の窒化物半導体を成長させる際に、不純物をドープして成長させてもよい。第２の窒化物半導体３を成長させる際にドープする不純物としては、特に限定されず、ｐ型不純物でもｎ型不純物でもよい。
後述の図１０に示されるｐ電極とｎ電極が反対の面に形成されてなる素子の場合は、第２の窒化物半導体３にｎ型不純物をドープすることが好ましく、ｎ型不純物をドープすることでｎ電極と良好なオーミックが得られ好ましい。
また、第２の窒化物半導体を成長させる際に、横方向の成長を促進させて、転位の低減や空隙発生の防止の点では、好ましくはｐ型不純物、又はｐ型不純物及びｎ型不純物をドープし、より好ましくはｐ型不純物及びｎ型不純物をドープする。
【００２８】
本発明において用いられるｐ型不純物としては、特に限定されないが、好ましくは、Ｂｅ、Ｚｎ、Ｍｎ、Ｃｒ、及びＭｇのいずれか１種以上であり、また、ｎ型不純物としては、特に限定されないが、Ｓｉ、Ｇｅ及びＳｎのいずれか１種以上である。上記のような不純物をドープすると、結晶欠陥及び空隙の点で好ましい。また、ｎ電極とのオーミック接触を有する点でも好ましい。
また、本発明において、ｐ型及びｎ型不純物をドープする場合、ｐ型不純物とｎ型不純物の組み合わせは特に限定されず、上記の不純物を適宜１種以上づつドープすることができる。特に好ましい組み合わせとしては、ｐ型不純物がＭｇであり、ｎ型不純物がＳｉであると、結晶欠陥の伝播を抑制し、空隙の発生を防止するのに好ましい。
【００２９】
本発明において、不純物のドープ量は、好ましくは１×１０17／ｃｍ3〜１×１０20／ｃｍ3、より好ましくは１×１０17／ｃｍ3〜１×１０19／ｃｍ3、更に好ましくは５×１０17／ｃｍ3〜５×１０19／ｃｍ3である。不純物の濃度が上記範囲であると窒化物半導体の横方向の成長を縦方向の成長に比べ良好に促進でき、結晶欠陥の伝播の抑制及び空隙の発生の防止の点で好ましい。不純物のドープ量が多すぎると異常成長等が発生し結晶性が低下する傾向がある。また不純物のドープ量が少なすぎると本発明の効果が得られ難くなる。更に、ｎ型不純物のみをドープしてｎ電極とのオーミック接触を有する場合にも好ましい。更に、ｎ型不純物のみをドープする場合でも、ｎ電極とのオーミック接触を有する以外に、窒化物半導体の横方向の成長を促進できる傾向もある。
また、ｐ型不純物とｎ型不純物とをドープする場合は、両者の濃度の和が上記範囲のドープ量となるように適宜調整してドープされる。この場合ｐ型不純物とｎ型不純物の濃度の比は、用いる不純物の種類により、空隙や結晶欠陥の防止が良好となるように適宜調整される。
【００３０】
第３の工程において、不純物をドープする時期としては、特に限定されず、第２の窒化物半導体３の成長と同時にドープされる、又は成長の途中に１回以上ドープされる。
成長の途中で１回以上ドープするとは、不純物をドープすることで窒化物半導体の横方向の成長が促進されること等を考慮して、転位が低減され、空隙の発生を防止できるように、第２の窒化物半導体の成長の最中に、一定の間隔毎または進行程度毎に、不純物を１回以上、成長の進行状況に応じた時間でドープすることである。この場合、成長の進行状況（程度）に応じてとは、少なくとも転位の進行方向を横方向に伝播させる際には不純物をドープし、転位を横方向に伝播できた後には、アンドープでも不純物濃度を減少させる等の調整をするなど、窒化物半導体の成長の進行状態と不純物を添加することによる横方向の成長の促進などを適宜組み合わせて行うことを示す。
本発明において、不純物をドープする場合、第１の窒化物半導体の成長の進行状況を確認する方法としては、ウエハの大きさ、凹部の開口部の幅や凹部側面の幅、凸部上部の幅、及び原料ガスの流量などから成長の速度を計算により導き出すことができる。そして、計算により導き出された値に従って、成長の途中等から不純物をドープする場合の目安にする。
【００３１】
本発明の第３の工程において、凹部内部では凹部の側面から横方向に成長するものと、凹部底部から縦方向に成長するものとがあると思われるが、成長し続ける過程で、凹部側面から成長した第２の窒化物半導体同士が接合し、凹部底部からの成長を抑制する。その結果、凹部開口部から成長した第２の窒化物半導体には転位がほとんど見られない。凹部底部からの縦方向の成長は、凹部側面からの横方向の成長に比べ、成長速度が遅いと思われる。
一方、凸部上部から成長した第２の窒化物半導体部分には、凹部開口部から成長するものに比べてやや多めの転位が見られるが、凸部上部に縦方向に成長を始める窒化物半導体も、縦方向に成長する速度よりも、凹部開口部に向かって横方向に成長する傾向があり、凹凸を形成しないで縦方向に成長させた場合に比べれば転位が低減する。また、本発明の第２及び第３の工程を繰り返すことで、凸部上部の転位をなくすことができる。また、凸部上部と凹部内部から成長した第２の窒化物半導体は、成長の過程で接合し、図４のようになる。
【００３２】
本発明において、第２及び第３の工程を繰り返す場合、図５に示すように、第１の窒化物半導体に形成した凹部上部に凸部が、第１の窒化物半導体に形成した凸部上部に凹部が、それぞれ位置するように第２の窒化物半導体に部分的に凹凸を形成する。そして凹凸を形成された第２の窒化物半導体上に第３の窒化物半導体４を成長させる。第３の窒化物半導体４は、全体的に転位の少ない窒化物半導体となる。第３の窒化物半導体としては第２の窒化物半導体と同様のものを成長させる。
【００３３】
また第２の窒化物半導体５は、この上に素子構造となる窒化物半導体を成長させるための基板となるが、素子構造を形成するには異種基板を予め除去してから行う場合と、異種基板等を残して行う場合がある。また、素子構造を形成した後で異種基板を除去する場合もある。
異種基板等を除去する場合の第２の窒化物半導体５の膜厚は、５０μｍ以上、好ましくは１００μｍ以上、好ましくは５００μｍ以下である。この範囲であると異種基板及び保護膜等を研磨除去しても、第２の窒化物半導体３が割れにくくハンドリングが容易となり好ましい。
【００３４】
また異種基板等を残して行う場合の第２の窒化物半導体３の膜厚は、特に限定されないが、１００μｍ以下、好ましくは５０μｍ以下、より好ましくは２０μｍ以下である。この範囲であると異種基板と窒化物半導体の熱膨張係数差によるウエハの反りが防止でき、更に素子基板となる第２の窒化物半導体５の上に素子構造となる窒化物半導体を良好に成長させることができる。
【００３５】
本発明の窒化物半導体の成長方法において、第１の窒化物半導体２、及び第２の窒化物半導体３を成長させる方法としては、特に限定されないが、ＭＯＶＰＥ（有機金属気相成長法）、ＨＶＰＥ（ハライド気相成長法）、ＭＢＥ（分子線エピタキシー法）、ＭＯＣＶＤ（有機金属化学気相成長法）等、窒化物半導体を成長させるのに知られている全ての方法を適用できる。好ましい成長方法としては、膜厚が１００μｍ以下ではＭＯＣＶＤ法を用いると成長速度をコントロールし易い。また膜厚が１００μｍ以下ではＨＶＰＥでは成長速度が速くてコントロールが難しい。
【００３６】
また本発明において、第２の窒化物半導体３上には、素子構造となる窒化物半導体を形成することができるので、明細書内において第２の窒化物半導体を素子基板又は窒化物半導体基板と言う場合がある。
【００３７】
また第１の工程における前記異種基板となる材料の主面をオフアングルさせた基板、さらにステップ状にオフアングルさせた基板を用いたほうが好ましい。オフアングルさせた基板を用いると、表面に３次元成長が見られず、ステップ成長があらわれ表面が平坦になり易い。更にステップ状にオフアングルされているサファイア基板のステップに沿う方向（段差方向）が、サファイアのＡ面に対して垂直に形成されていると、窒化物半導体のステップ面がレーザの共振器方向と一致し、レーザ光が表面粗さにより乱反射されることが少なくなり好ましい。
【００３８】
更に好ましい異種基板としては、（０００１）面[Ｃ面]を主面とするサファイア、（１１２−０）面[Ａ面]を主面とするサファイア、又は（１１１）面を主面とするスピネルである。ここで異種基板が、（０００１）面[Ｃ面]を主面とするサファイアであるとき、前記第１の窒化物半導体等に形成される凹凸のストライプ形状が、そのサファイアの（１１２−０）面[Ａ面]に対して垂直なストライプ形状を有していること［窒化物半導体の（１０１−０）[Ｍ面]に平行方向にストライプを形成すること］が好ましく、また、オフアングルのオフ角θ（図１１に示すθ）は０．１°〜０．５°、好ましくは０．１°〜０．２°が好ましい。また（１１２−０）面[Ａ面]を主面とするサファイアであるとき、前記凹凸のストライプ形状はそのサファイアの（１１−０２）面[Ｒ面]に対して垂直なストライプ形状を有していることが好ましく、また（１１１）面を主面とするスピネルであるとき、前記凹凸のストライプ形状はそのスピネルの（１１０）面に対して垂直なストライプ形状を有していることが好ましい。
ここでは、凹凸がストライプ形状の場合について記載したが、本発明においてサファイアのＡ面及びＲ面、スピネルの（１１０）面に窒化物半導体が横方向に成長し易いので、これらの面に第１の窒化物半導体の端面が形成されるように第１の窒化物半導体２に段差を形成するために保護膜の形成を考慮することが好ましい。
【００３９】
本発明に用いられる異種基板について図を用いて更に詳細に説明する。図６はサファイアの結晶構造を示すユニットセル図である。
まず本発明の方法において、Ｃ面を主面とするサファイアを用い、凹凸はサファイアＡ面に対して垂直なストライプ形状とする場合について説明する。例えば、図７は主面側のサファイア基板の平面図である。この図はサファイアＣ面を主面とし、オリエンテーションフラット（オリフラ）面をＡ面としている。この図に示すように凹凸のストライプをＡ面に対して垂直方向で、互いに平行なストライプを形成する。図７に示すように、サファイアＣ面上に窒化物半導体を選択成長させた場合、窒化物半導体は面内ではＡ面に対して平行な方向で成長しやすく、垂直な方向では成長しにくい傾向にある。従ってＡ面に対して垂直な方向でストライプを設けると、ストライプとストライプの間の窒化物半導体がつながって成長しやすくなり、図１〜図４に示したような結晶成長が容易に可能となると考えられるが詳細は定かではない。
【００４０】
次に、Ａ面を主面とするサファイア基板を用いた場合、上記Ｃ面を主面とする場合と同様に、例えばオリフラ面をＲ面とすると、Ｒ面に対して垂直方向に、互いに平行なストライプを形成することにより、ストライプ幅方向に対して窒化物半導体が成長しやすい傾向にあるため、結晶欠陥の少ない窒化物半導体層を成長させることができる。
【００４１】
また次に、スピネル（ＭｇＡｌ2Ｏ4）に対しても、窒化物半導体の成長は異方性があり、窒化物半導体の成長面を（１１１）面とし、オリフラ面を（１１０）面とすると、窒化物半導体は（１１０）面に対して平行方向に成長しやすい傾向がある。従って、（１１０）面に対して垂直方向にストライプを形成すると窒化物半導体層と隣接する窒化物半導体同士が保護膜の上部でつながって、結晶欠陥の少ない結晶を成長できる。なおスピネルは四方晶であるため特に図示していない。
【００４２】
また、以下に、オフアングルされたサファイア基板のステップに沿う方向が、サファイア基板のＡ面に対して垂直に形成されてなる場合について図１１を用いて説明する。
ステップ状にオフアングルしたサファイアなどの異種基板は、図１１に示すようにほぼ水平なテラス部分Ａと、段差部分Ｂとを有している。テラス部分Ａの表面凹凸は少なく、ほぼ規則正しく形成されている。このようなオフ角θを有するステップ状部分は、基板全体にわたって連続して形成されていることが望ましいが、特に部分的に形成されていてもよい。なおオフ角θとは、図１１に示すように、複数の段差の底部を結んだ直線と、最上層のステップの水平面との角度を示すものとする。
また異種基板は、オフ角が０．１°〜０．５°、好ましくは０．１°〜０．２°である。オフ角を上記範囲とすると、第１の窒化物半導体２表面は細かな筋状のモフォロジーとなり、エピタキシャル成長表面（第２の窒化物半導体３表面）は波状のモフォロジーとなり、この基板を用いて得られる窒化物半導体素子は平滑で、特性も長寿命、高効率、高出力、歩留まりの向上したものが得られる。
【００４３】
本発明の窒化物半導体素子（以下本発明の素子と言う場合がある。）について以下に説明する。
本発明の窒化物半導体素子は、前記した本発明の窒化物半導体の成長法により得られる第２の窒化物半導体３（窒化物半導体基板）上に、素子構造となる少なくともｎ型及びｐ型の窒化物半導体等が形成されてなるものである。本発明において、前記本発明の成長方法により得られる窒化物半導体上に素子構造を形成する場合、凹部上部に発光領域など（例えばレーザ素子においてはリッジ形状のストライプなど）が位置するように素子構造を形成することが、寿命特性等の素子特性が良好な素子を得るのに好ましい。
本発明の窒化物半導体素子を構成する窒化物半導体としては、特に限定されず、少なくともｎ型窒化物半導体、活性層、及びｐ型の窒化物半導体が積層されていればよい。例えば、ｎ型窒化物半導体層として、超格子構造を有するｎ型窒化物半導体層を有し、この超格子構造のｎ型層にｎ電極を形成することのできるｎ型窒化物半導体が形成されているもの等が挙げられる。活性層としては、例えばＩｎＧａＮを含んでなる多重量子井戸構造の活性層が挙げられる。
また、窒化物半導体素子構造を形成するその他の構成は、例えば電極、素子の形状等、いずれのものを適用させてもよい。本発明の窒化物半導体素子の一実施の形態を実施例に示したが、本発明はこれに限定されない。
【００４４】
本発明の窒化物半導体素子構造となる窒化物半導体を成長させる方法は、特に限定されないがＭＯＶＰＥ（有機金属気相成長法）、ＨＶＰＥ（ハライド気相成長法）、ＭＢＥ（分子線エピタキシー法）、ＭＯＣＶＤ（有機金属化学気相成長法）等、窒化物半導体を成長させるのに知られている全ての方法を適用できる。好ましい成長方法は、ＭＯＣＶＤ法であり、結晶をきれいに成長させることができる。しかし、ＭＯＣＶＤ法は時間がかかるため、膜厚が厚い場合には時間の短い方法で行うことが好ましい。また使用目的によって種々の窒化物半導体の成長方法を適宜選択し、窒化物半導体の成長を行うことが好ましい。
【００４５】
【実施例】
以下に本発明の実施例を示すが本発明はこれに限定されない。
［実施例１］
実施例１における各工程を図１〜図４を用いて示す。また実施例１はＭＯＣＶＤ法を用いて行った。
【００４６】
異種基板１として、２インチφ、Ｃ面を主面とし、オリフラ面をＡ面とするサファイア基板１を反応容器内にセットし、温度を５１０℃にして、キャリアガスに水素、原料ガスにアンモニアとＴＭＧ（トリメチルガリウム）とを用い、サファイア基板１上にＧａＮよりなるバッファ層（図示されていない）を約２００オングストロームの膜厚で成長させる。
【００４７】
バッファ層を成長後、ＴＭＧのみ止めて、温度を１０５０℃まで上昇させる。１０５０℃になったら、原料ガスにＴＭＧ、アンモニア、シランガスを用い、Ｓｉを１×１０18／cm3ドープしたＧａＮよりなる第１の窒化物半導体層２を２μｍの膜厚で成長させる。（図１）
【００４８】
第１の窒化物半導体層２を成長後、ストライプ状のフォトマスクを形成し、スパッタ装置によりストライプ幅（凸部の上部になる部）５μｍ、ストライプ間隔（凹部底部となる部分）１０μｍにパターニングされたＳｉＯ2膜を形成し、続いて、ＲＩＥ装置によりＳｉＯ2膜の形成されていない部分の第１の窒化物半導体層２を第１の窒化物半導体２が残る程度に途中までエッチングして凹凸を形成することにより、凹部側面に第１の窒化物半導体２を露出させる（図２）。図２のように凹凸を形成した後、凸部上部のＳｉＯ2を除去する。なお、ストライプ方向は、図６に示すように、オリフラ面に対して垂直な方向で形成する。
【００４９】
次に、反応容器内にセットし、温度を１０５０℃で、原料ガスにＴＭＧ、アンモニア、シランガスを用い、アンドープのＧａＮよりなる第２の窒化物半導体層３を１５μｍの膜厚で成長させる（図３及び図４）。
【００５０】
第２の窒化物半導体層３を成長後、ウェーハを反応容器から取り出し、アンドープのＧａＮよりなる窒化物半導体基板を得る。
【００５１】
得られた第２の窒化物半導体層３（本発明の窒化物半導体基板）をＣＬ（カソードルミネセンス）方法により観測すると、凸部上部は転位密度がやや多めであったが、凹部開口部の上部にはほとんど転位がが見られず良好な結晶性を有している。
【００５２】
［実施例２］
実施例１において、ストライプ幅（凸部の上部になる部）を３μｍ、ストライプ間隔（凹部底部となる部分）６μｍとする他は同様にして第２の窒化物半導体３を成長させた。
得られた第２の窒化物半導体３をＣＬ方法により観察すると、実施例１と同様に凹部開口部の上部には転位がほとんど見られない。
【００５３】
［実施例３］
実施例１で得られた第２の窒化物半導体３に、図５に示すように、第１の窒化物半導体に形成された凹部上部に凸部が、第１の窒化物半導体に形成された凸部上部に凹部がそれぞれ形成されるように、ストライプ状のフォトマスクを形成し、スパッタ装置によりストライプ幅（凸部の上部になる部）５μｍ、ストライプ間隔（凹部底部となる部分）１０μｍにパターニングされたＳｉＯ2膜を形成し、続いて、ＲＩＥ装置によりＳｉＯ2膜の形成されていない部分の第２の窒化物半導体３を第２の窒化物半導体３が残る程度に途中までエッチングして凹凸を形成する。その後、凹凸を形成された第２の窒化物半導体３上に、第３の窒化物半導体４を成長させる。
得られた第３の窒化物半導体４をＣＬ方法により観察すると、全体的に転位の低減された窒化物半導体を得ることができる。
【００５４】
［実施例４］
実施例１において、第２の窒化物半導体３を成長させる際に、ＳｉとＭｇの不純物を５×１０17／ｃｍ3ドープする他は同様にして第２の窒化物半導体３を成長させる。
得られた第２の窒化物半導体を実施例１と同様に観測すると、実施例１とほぼ同様に良好であったが、実施例１よりさらに転位が低減され、また空隙などの発生の防止も良好である。
【００５５】
［実施例５］
実施例４において、不純物として、以下の表１のＮｏ．１〜Ｎｏ．１０に示すように不純物を変更する他は同様にして第２の窒化物半導体３を成長させる。
【００５６】
【表１】

Figure 0003659050
【００５７】
上記Ｎｏ．１〜Ｎｏ．１０の不純物をそれぞれドープして得られる各第２の窒化物半導体３を実施例４と同様に観測すると、不純物の種類及び組み合わせによって転位の数等にやや差が見られるものの、実施例４とほぼ同様に良好である。
【００５８】
［実施例６］
以下に、図８を用いて実施例６を説明する。図８は本発明の実施例１で得られた第２の窒化物半導体を基板として素子構造を形成してなる本発明の一実施の形態であるレーザ素子の構造を示す模式的断面図である。
実施例１で得られた第２の窒化物半導体３を窒化物半導体基板として以下の素子構造を積層成長させる。
【００５９】
（アンドープｎ型コンタクト層）［図８には図示されていない］
窒化物半導体基板１上に、１０５０℃で原料ガスにＴＭＡ（トリメチルアルミニウム）、ＴＭＧ、アンモニアガスを用いアンドープのＡｌ0.05Ｇａ0.95Ｎよりなるｎ型コンタクト層を１μｍの膜厚で成長させる。
【００６０】
（ｎ型コンタクト層３２）
次に、同様の温度で、原料ガスにＴＭＡ、ＴＭＧ及びアンモニアガスを用い、不純物ガスにシランガス（ＳｉＨ4）を用い、Ｓｉを３×１０18／ｃｍ3ドープしたＡｌ0.05Ｇａ0.95Ｎよりなるｎ型コンタクト層２を３μｍの膜厚で成長させる。
【００６１】
（クラック防止層３３）
次に、温度を８００℃にして、原料ガスにＴＭＧ、ＴＭＩ（トリメチルインジウム）及びアンモニアを用い、不純物ガスにシランガスを用い、Ｓｉを５×１０18／ｃｍ3ドープしたＩｎ0.08Ｇａ0.92Ｎよりなるクラック防止層３３を０．１５μｍの膜厚で成長させる。
【００６２】
（ｎ型クラッド層３４）
次に、温度を１０５０℃にして、原料ガスにＴＭＡ、ＴＭＧ及びアンモニアを用い、アンドープのＡｌ0.14Ｇａ0.86ＮよりなるＡ層を２５オングストロームの膜厚で成長させ、続いて、ＴＭＡを止め、不純物ガスとしてシランガスを用い、Ｓｉを５×１０18／ｃｍ3ドープしたＧａＮよりなるＢ層を２５オングストロームの膜厚で成長させる。そして、この操作をそれぞれ１６０回繰り返してＡ層とＢ層の積層し、総膜厚８０００オングストロームの多層膜（超格子構造）よりなるｎ型クラッド層３４を成長させる。
【００６３】
（ｎ型ガイド層３５）
次に、同様の温度で、原料ガスにＴＭＧ及びアンモニアを用い、アンドープのＧａＮよりなるｎ型ガイド層３５を０．０７５μｍの膜厚で成長させる。
【００６４】
（活性層３６）
次に、温度を８００℃にして、原料ガスにＴＭＩ、ＴＭＧ及びアンモニアを用い、不純物ガスとしてシランガスを用い、Ｓｉを５×１０18／ｃｍ3ドープしたＩｎ0.01Ｇａ0.99Ｎよりなる障壁層を１００オングストロームの膜厚で成長させる。続いて、シランガスを止め、アンドープのＩｎ0.11Ｇａ0.89Ｎよりなる井戸層を５０オングストロームの膜厚で成長させる。この操作を３回繰り返し、最後に障壁層を積層した総膜厚５５０オングストロームの多重量子井戸構造（ＭＱＷ）の活性層３６を成長させる。
【００６５】
（ｐ型電子閉じ込め層３７）
次に、同様の温度で、原料ガスにＴＭＡ、ＴＭＧ及びアンモニアを用い、不純物ガスとしてＣｐ2Ｍｇ（シクロペンタジエニルマグネシウム）を用い、Ｍｇを１×１０19／ｃｍ3ドープしたＡｌ0.4Ｇａ0.6Ｎよりなるｐ型電子閉じ込め層３７を１００オングストロームの膜厚で成長させる。
【００６６】
（ｐ型ガイド層３８）
次に、温度を１０５０℃にして、原料ガスにＴＭＧ及びアンモニアを用い、アンドープのＧａＮよりなるｐ型ガイド層８を０．０７５μｍの膜厚で成長させる。
このｐ型ガイド層８は、アンドープとして成長させるが、ｐ型電子閉じ込め層３７からのＭｇの拡散により、Ｍｇ濃度が５×１０16／ｃｍ3となりｐ型を示す。
【００６７】
（ｐ型クラッド層３９）
次に、同様の温度で、原料ガスにＴＭＡ、ＴＭＧ及びアンモニアを用い、アンドープのＡｌ0.1Ｇａ0.9ＮよりなるＡ層を２５オングストロームの膜厚で成長させ、続いて、ＴＭＡを止め、不純物ガスとしてＣｐ2Ｍｇを用い、Ｍｇを５×１０18／ｃｍ3ドープしたＧａＮよりなるＢ層を２５オングストロームの膜厚で成長させる。そして、この操作をそれぞれ１００回繰り返してＡ層とＢ層の積層し、総膜厚５０００オングストロームの多層膜（超格子構造）よりなるｐ型クラッド層３９を成長させる。
【００６８】
（ｐ型コンタクト層４０）
次に、同様の温度で、原料ガスにＴＭＧ及びアンモニアを用い、不純物ガスとしてＣｐ2Ｍｇを用い、Ｍｇを１×１０20／ｃｍ3ドープしたＧａＮよりなるｐ型コンタクト層４０を１５０オングストロームの膜厚で成長させる。
【００６９】
反応終了後、反応容器内において、ウエハを窒素雰囲気中、７００℃でアニーリングを行い、ｐ型層を更に低抵抗化する。
アニーリング後、ウエハを反応容器から取り出し、最上層のｐ側コンタクト層の表面にＳｉＯ2よりなる保護膜を形成して、ＲＩＥ（反応性イオンエッチング）を用いＳｉＣｌ4ガスによりエッチングし、図９に示すように、ｎ電極を形成すべきｎ側コンタクト層３２の表面を露出させる。
次に図９（ａ）に示すように、最上層のｐ側コンタクト層４０のほぼ全面に、ＰＶＤ装置により、Ｓｉ酸化物（主として、ＳｉＯ2）よりなる第１の保護膜６１を０．５μｍの膜厚で形成した後、第１の保護膜６１の上に所定の形状のマスクをかけ、フォトレジストよりなる第３の保護膜６３を、ストライプ幅１．８μｍ、厚さ１μｍで形成する。
次に、図９（ｂ）に示すように第３の保護膜６３形成後、ＲＩＥ（反応性イオンエッチング）装置により、ＣＦ4ガスを用い、第３の保護膜６３をマスクとして、前記第１の保護膜をエッチングして、ストライプ状とする。その後エッチング液で処理してフォトレジストのみを除去することにより、図９（ｃ）に示すようにｐ側コンタクト層４０の上にストライプ幅１．８μｍの第１の保護膜６１が形成できる。
【００７０】
さらに、図９（ｄ）に示すように、ストライプ状の第１の保護膜６１形成後、再度ＲＩＥによりＳｉＣｌ4ガスを用いて、ｐ側コンタクト層４０、およびｐ側クラッド層３９をエッチングして、ストライプ幅１．８μｍのリッジ形状のストライプを形成する。但し、リッジ形状のストライプは、図８に示すように、第１の窒化物半導体に形成した凹部上部にくるように形成される。
リッジストライプ形成後、ウェーハをＰＶＤ装置に移送し、図９（ｅ）に示すように、Ｚｒ酸化物（主としてＺｒＯ2）よりなる第２の保護膜６２を、第１の保護膜６１の上と、エッチングにより露出されたｐ側クラッド層３９の上に０．５μｍの膜厚で連続して形成する。このようにＺｒ酸化物を形成すると、ｐ−ｎ面の絶縁をとるためと、横モードの安定を図ることができ好ましい。
次に、ウェーハをフッ酸に浸漬し、図９（ｆ）に示すように、第１の保護膜６１をリフトオフ法により除去する。
【００７１】
次に図９（ｇ）に示すように、ｐ側コンタクト層４０の上の第１の保護膜６１が除去されて露出したそのｐ側コンタクト層の表面にＮｉ／Ａｕよりなるｐ電極２０を形成する。但しｐ電極２０は１００μｍのストライプ幅として、この図に示すように、第２の保護膜６２の上に渡って形成する。
第２の保護膜６２形成後、図８に示されるように露出させたｎ側コンタクト層２の表面にはＴｉ／Ａｌよりなるｎ電極２１をストライプと平行な方向で形成する。
【００７２】
以上のようにして、ｎ電極とｐ電極とを形成したウェーハのサファイア基板を研磨して７０μｍとした後、ストライプ状の電極に垂直な方向で、基板側からバー状に劈開し、劈開面（１１−００面、六角柱状の結晶の側面に相当する面＝Ｍ面）に共振器を作製する。共振器面にＳｉＯ2とＴｉＯ2よりなる誘電体多層膜を形成し、最後にｐ電極に平行な方向で、バーを切断して図８に示すようなレーザ素子とする。なお共振器長は３００〜５００μｍとすることが望ましい。
得られたレーザ素子をヒートシンクに設置し、それぞれの電極をワイヤーボンディングして、室温でレーザ発振を試みた。
その結果、室温においてしきい値２．５ｋＡ／ｃｍ2、しきい値電圧５Ｖで、発振波長４００ｎｍの連続発振が確認され、室温で１万時間以上の寿命を示す。
【００７３】
［実施例７］
以下、図１０を元に実施例７について説明する。図１０は本発明の成長方法により得られた窒化物半導体層を基板とする一実施の形態のレーザ素子の構造を示す模式断面図である。
【００７４】
実施例１において、第２の窒化物半導体３を成長させる際に、Ｓｉを１×１０18／ｃｍ3ドープして、膜厚を１５０μｍとする他は同様にして、Ｓｉドープの第２の窒化物半導体３を得る。得られたウエハのサファイア基板等を研磨、除去し、第２の窒化物半導体３のみとする。
【００７５】
次に、サファイア基板を除去した面とは反対の面の第２の窒化物半導体層３（ＳｉドープＧａＮ）を主面とするウェーハをＭＯＶＰＥ装置の反応容器内にセットし、この第２の窒化物半導体層３の上に下記各層を形成する。
【００７６】
（ｎ側クラッド層４３）
次に、Ｓｉを１×１０19／cm3ドープしたｎ型Ａｌ0.2Ｇａ0.8Ｎよりなる第１の層、２０オングストロームと、アンドープ（undope）のＧａＮよりなる第２の層、２０オングストロームとを交互に１００層積層してなる総膜厚０．４μｍの超格子構造とする。
【００７７】
（ｎ側光ガイド層４４）
続いて、Ｓｉを１×１０17／cm3ドープしたｎ型ＧａＮよりなるｎ型光ガイド層４４を０．１μｍの膜厚で成長させる。
【００７８】
（活性層４５）
次に、Ｓｉを１×１０17／cm3ドープのＩｎ0.2Ｇａ0.8Ｎよりなる井戸層、２５オングストロームと、Ｓｉを１×１０17／cm3ドープのＩｎ0.01Ｇａ0.95Ｎよりなる障壁層、５０オングストロームを交互に積層してなる総膜厚１７５オングストロームの多重量子井戸構造（ＭＱＷ）の活性層４５を成長させる。
【００７９】
（ｐ側キャップ層４６）
次に、バンドギャップエネルギーがｐ側光ガイド層４７よりも大きく、かつ活性層４５よりも大きい、Ｍｇを１×１０20／cm3ドープしたｐ型Ａｌ0.3Ｇａ0.9Ｎよりなるｐ側キャップ層４６を３００オングストロームの膜厚で成長させる。
【００８０】
（ｐ側光ガイド層４７）
次に、バンドギャップエネルギーがｐ側キャップ層４６より小さい、Ｍｇを１×１０18／cm3ドープしたｐ型ＧａＮよりなるｐ側光ガイド層４７を０．１μｍの膜厚で成長させる。
【００８１】
（ｐ側クラッド層４８）
次に、Ｍｇを１×１０20／cm3ドープしたｐ型Ａｌ0.2Ｇａ0.8Ｎよりなる第１の層、２０オングストロームと、Ｍｇを１×１０20／cm3ドープしたｐ型ＧａＮよりなる第２の層、２０オングストロームとを交互に積層してなる総膜厚０．４μｍの超格子層よりなるｐ側クラッド層４８を形成する。
【００８２】
（ｐ側コンタクト層４９）
最後に、Ｍｇを２×１０20／cm3ドープしたｐ型ＧａＮよりなるｐ側コンタクト層４９を１５０オングストロームの膜厚で成長させる。
【００８３】
反応終了後、反応容器内において、ウェーハを窒素雰囲気中、７００℃でアニーリングを行い、ｐ型層をさらに低抵抗化する。アニーリング後、ウェーハを反応容器から取り出し、図１０に示すように、ＲＩＥ装置により最上層のｐ型コンタクト層４９と、ｐ型クラッド層４８とをエッチングして、４μｍのストライプ幅を有するリッジ形状とし、リッジ表面の全面にＮｉ／Ａｕよりなるｐ電極５１を形成する。
【００８４】
次に、図１０に示すようにｐ電極５１を除くｐ側クラッド層４８、コンタクト層４９の表面にＳｉＯ2よりなる絶縁膜５０を形成し、この絶縁膜５０を介してｐ電極５１と電気的に接続したｐパッド電極５２を形成する。
【００８５】
ｐ側電極形成後、第２の窒化物半導体層３の素子構造が形成されていない表面全面に、Ｔｉ／Ａｌよりなるｎ電極５３を０．５μｍの膜厚で形成し、その上にヒートシンクとのメタライゼーション用にＡｕ／Ｓｎよりなる薄膜を形成する。
【００８６】
その後、ｎ電極側５３からスクライブし、第２の窒化物半導体層３のＭ面（１１−００、図６の六角柱の側面に相当する面）で第２の窒化物半導体層５を劈開し、共振面を作製する。共振面の両方あるいはどちらか一方にＳｉＯ2とＴｉＯ2よりなる誘電体多層膜を形成し、最後にｐ電極に平行な方向で、バーを切断してレーザチップとした。次にチップをフェースアップ（基板とヒートシンクとが対向した状態）でヒートシンクに設置し、ｐパッド電極５２をワイヤーボンディングして、室温でレーザ発振を試みたところ、室温において、閾値電流密度２．５ｋＡ／cm2、閾値電圧４．５Ｖで、発振波長４０５ｎｍの連続発振が確認され、１万時間以上の寿命を示した。
【００８７】
［実施例８］
実施例３で得られた第３の窒化物半導体４を基板として、実施例６と同様の素子構造を形成してレーザ素子を作製した。
得られたレーザ素子は実施例６と同様に良好な寿命特性を有している。また、リッジ形状のストライプを形成する位置を凹部上部に関係なく凸部上部に形成しても良好な特性を示す。
【００８８】
［実施例９］
実施例１において、サファイア基板１として、２インチφ、オフアングル角θ＝０．２°、ステップ段差（高さ）約１原子層、テラス幅Ｗが約４０オングストロームのステップを有し、Ｃ面を主面とし、オリフラ面をＡ面として、ステップに沿う方向、すなわち段差の方向がこのＡ面に対して垂直な方向に設けてあるサファイア基板を用いる他は同様にして第２の窒化物半導体３を成長させる。
得られた第２の窒化物半導体３を基板として、実施例６と同様の素子構造を形成してレーザ素子を製造する。
得られたレーザ素子は、実施例６よりしきい値が低下し、より良好な寿命特性を有する。
【００８９】
［実施例１０］
実施例６において、第２の窒化物半導体として実施例４で得られた第２の窒化物半導体３を用いる他は同様にして、レーザ素子を製造する。
得られた素子は、実施例６と同様に良好な結果が得られた。
【００９０】
【発明の効果】
本発明は、転位の低減された、結晶性が良好な窒化物半導体を得ることができる窒化物半導体の成長方法を提供することができる。
更に、本発明は、結晶性が良好で且つ転位の少ない窒化物半導体を基板とする窒化物半導体素子を提供することができる。
【図面の簡単な説明】
【図１】本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図である。
【図２】本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図である。
【図３】本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図である。
【図４】本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図である。
【図５】本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図である。
【図６】サファイアの面方位を示すユニットセル図である。
【図７】保護膜のストライプ方向を説明するための基板主面側の平面図である。
【図８】本発明の方法による基板を用いた窒化物半導体ＬＤ素子の一構造を示す模式断面図である。
【図９】図９は、リッジ形状のストライプを形成する一実施の形態である方法の各工程におけるウエハの部分的な構造を示す模式的断面図である。
【図１０】本発明の方法による基板を用いた窒化物半導体ＬＤ素子の一構造を示す模式断面図である。
【図１１】本発明の方法による基板の一部を拡大して示した模式的断面図である。
【符号の説明】
１・・・・異種基板
２・・・・第１の窒化物半導体
３・・・・第２の窒化物半導体
４・・・・第３の窒化物半導体[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a nitride semiconductor (InXAlYGa1-XYN, 0.ltoreq.X, 0.ltoreq.Y, X + Y.ltoreq.1), and more particularly to a method for growing a substrate made of a nitride semiconductor. The present invention also provides a nitride semiconductor (In) used in a light-emitting element such as a light-emitting diode or a laser diode, or a light-receiving element such as a solar cell or an optical sensor, using the substrate made of the nitride semiconductor.XAlYGa1-XYN, 0 ≦ X, 0 ≦ Y, X + Y ≦ 1).
[0002]
[Prior art]
In recent years, a material from which a nitride semiconductor does not grow or is difficult to grow on a heterogeneous substrate different from a nitride semiconductor such as sapphire, spinel, or silicon carbide, or on a nitride semiconductor grown on a heterogeneous substrate is made of SiO.2Various methods of growing a nitride semiconductor capable of reducing dislocations by growing a protective film such as the above and selectively growing a nitride semiconductor thereon have been studied.
[0003]
For example, Japanese Patent Laid-Open No. 10-312971 discloses SiO 2 on a nitride semiconductor grown on a different substrate.2In the process of growing a nitride semiconductor laterally on the mask by disposing a mask such as a stripe (for example, a stripe shape), dislocations are laterally shifted toward the mask. A method is described in which a nitride semiconductor with few dislocations can be obtained by proceeding in the direction.
Japanese Patent Laid-Open No. 8-64791 discloses that after an amorphous GaN film is grown on a different substrate, the amorphous GaN film is etched into a stripe shape to further grow a nitride semiconductor thereon. Thus, a method is described in which dislocations of nitride semiconductors grown on portions other than the amorphous GaN film can be reduced by concentrating dislocations of nitride semiconductors grown from other than the stripe-shaped amorphous portions on the amorphous portion. ing.
[0004]
[Problems to be solved by the invention]
However, in the method described in JP-A-10-312971, SiO 22In some cases, a protective film such as SiO 2 is decomposed during the growth of a nitride semiconductor.2When SiO decomposes, SiO2Abnormal growth from above, or decomposed Si or O may enter the nitride semiconductor and contaminate GaN, leading to a decrease in crystallinity. On the other hand, SiO2When the nitride semiconductor is grown at a relatively low temperature in consideration of the decomposition of the nitride semiconductor, it is difficult for the nitride semiconductor to be a good single crystal, and the crystallinity of the nitride semiconductor is reduced.
In addition, SiO2In the case of forming an element formed by removing a heterogeneous substrate after selective growth and forming an n-electrode on the removal surface of the GaN substrate, an insulating SiO 2 film is used.2If there is, the resistance tends to increase, and SiO2In some cases, the operation is somewhat complicated, for example, to prevent the nitride semiconductor from cracking during the removal.
Further, in the method described in JP-A-8-64791, dislocations are concentrated toward the amorphous GaN film, but the dislocations cannot be sufficiently concentrated on the amorphous film, and dislocations reach the surface.
[0005]
In order to fabricate a nitride semiconductor device with good lifetime characteristics, it is desirable to obtain a nitride semiconductor substrate with few dislocations. However, the above conventional method reduces dislocations to such an extent that the lifetime characteristics are sufficient. Is difficult.
Further improvement of the life characteristics will achieve practical application of nitride semiconductor elements to various products.
[0006]
Accordingly, an object of the present invention is to provide a method for growing a nitride semiconductor, which can obtain a nitride semiconductor with reduced dislocations and good crystallinity.
Furthermore, this invention is providing the nitride semiconductor element which uses as a board | substrate the nitride semiconductor with favorable crystallinity and few dislocations.
[0007]
[Means for Solving the Problems]
That is, the object of the present invention can be achieved by the following configurations (1) to (8).
(1)Sapphire substrateA first step of growing a first nitride semiconductor on the substrate;
After the first step, partially on the first nitride semiconductorAt a depth that reaches the substrateA second step of forming concavities and convexities and exposing a surface capable of lateral growth of the nitride semiconductor on the side surface of the concavity;
After the second step,Growing a second nitride semiconductor grown from the upper part of the convex part and bonded to each other while laterally growing from the side face of the concave part so as to suppress the vertical growth from the bottom surface of the concave part.And a third step of growing a nitride semiconductor.
(2) After growing the second nitride semiconductor,The second nitride semiconductor is partially located so that a convex portion is located above the concave portion formed in the first nitride semiconductor and a concave portion is located above the convex portion formed in the first nitride semiconductor. A surface on which the recesses of the second nitride semiconductor can be grown in the lateral direction by forming irregularities halfway through the second nitride semiconductor or at a depth reaching the first nitride semiconductor. A fourth step of exposing
After the fourth step, the method includes a fifth step of growing a third nitride semiconductor on the second nitride semiconductor having the irregularities formed in the same manner as the third step.The method for growing a nitride semiconductor as described in (1) above.
(3) The abovesapphireThe method for growing a nitride semiconductor as described in (1) or (2) above, wherein the substrate has a C-plane of sapphire that is off-angled stepwise.
(4) The aboveThe concave and convex concave side surfaces are formed in a shape in which the end surface is substantially perpendicular to the substrate.The method for growing a nitride semiconductor according to any one of (1) to (3), wherein:
(5) The aboveIn the second step, the unevenness is formed in a stripe shape.The method for growing a nitride semiconductor according to any one of (1) to (4), wherein:
(6) The aboveThe uneven stripe shape is formed in a direction perpendicular to the A surface of the sapphire substrate.The method for growing a nitride semiconductor as described in any one of (1) to (5) above.
(7) The above(1) to any one of (6)A nitride semiconductor obtained by a nitride semiconductor growth method is used as a substrate, and at least an n-type nitride semiconductor, an active layer, and a p-type nitride semiconductor to form an element structure are formed thereon. Semiconductor device.
(8) Said(1) to any one of (6)On the nitride semiconductor substrate obtained by the nitride semiconductor growth method, at least an n-type nitride semiconductor, an active layer, and a p-type nitride semiconductor that form an element structure are formed, and the first nitride of the nitride semiconductor substrate is formed. A nitride semiconductor laser device, wherein a stripe shape or a ridge shape for guiding the light of the nitride semiconductor laser device is formed on an upper portion of a recess formed in the semiconductor.
[0008]
That is, according to the method of the present invention, when the first nitride semiconductor grown on the heterogeneous substrate is uneven, and the second nitride semiconductor is grown from the first nitride semiconductor, the first nitride semiconductor is exposed on the side surface of the recess. From this nitride semiconductor, the second nitride semiconductor begins to grow in the lateral direction. At this time, the dislocation also proceeds in the lateral direction along with the growth of the second nitride semiconductor. Therefore, the second nitride semiconductor that grows in a thick film from the opening of the recess becomes a nitride semiconductor with good crystallinity with reduced dislocations.
Furthermore, the present invention provides SiO as a protective film.2Therefore, even if the first and second nitride semiconductors are grown at a temperature at which the nitride semiconductor is obtained as a good single crystal, for example, at a temperature of 1000 ° C. or higher, SiO 2 is not used.2Contamination and abnormal growth due to decomposition of the do not occur.
Further, the present invention provides SiO2Therefore, when the n electrode is formed on the removal surface of the nitride semiconductor substrate only by removing the heterogeneous substrate, a good ohmic with the n electrode is easily obtained.
[0009]
Previously, the present inventors have disclosed in Japanese Patent Application No. 10-275826 that the growth of a nitride semiconductor grown on a heterogeneous substrate is suppressed in the vertical direction, grown only in the horizontal direction, and then the vertical and horizontal directions. A growth method of nitride semiconductor that grows in the direction is proposed, and dislocations can be remarkably reduced. This method finds that when dislocations progress in the horizontal direction, it becomes difficult to progress again in the vertical direction, and suppresses the growth in the vertical direction of the nitride semiconductor and reduces the dislocation by intentionally performing the lateral growth. It is possible to make it. In this method, as a method for specifically suppressing the growth in the vertical direction, irregularities are formed in a nitride semiconductor grown on a different substrate, and SiO is formed at the upper part of the convex part and at the bottom part of the concave part.2By forming a protective film, etc., the nitride semiconductor growth surface that once grows in the vertical direction is covered, and only the nitride semiconductor surface that can be grown in the lateral direction on the side surface of the recess is exposed to intentionally remove the nitride semiconductor. Growing laterally.
This method is considered to be able to satisfactorily prevent dislocations from proceeding in the vertical direction because substantially all of the growth in the vertical direction of the nitride semiconductor is suppressed.
However, the process of forming the protective film on the bottom of the recesses and the top of the tops where the projections and depressions are formed takes time and is somewhat problematic in mass production. Moreover, SiO as a protective film2When SiO is used, as described above, SiO2Contamination and abnormal growth may occur due to decomposition.
[0010]
On the other hand, as a result of further examination of the method described in Japanese Patent Application No. 10-275826, the present invention grows into a thick film at the opening portion of the recess only by forming irregularities in the first nitride semiconductor. The present inventors have found that there are almost no dislocations on the surface or surface region of the second nitride semiconductor. That is, it is possible to suppress the growth of the nitride semiconductor in the vertical direction only by forming irregularities in the nitride semiconductor.
The reason for this is not clear, but is probably because the growth rate of the nitride nitride semiconductor on the side surface of the concave portion is promoted relative to the surface of the upper portion of the convex portion. Inside the recess, a nitride semiconductor can be grown from three portions on both sides and the bottom, but dislocations are hardly seen in the second nitride semiconductor that grows from the recess opening to a thick film. It is considered that the nitride semiconductor that has started growing in the lateral direction from the side surface of the concave portion inhibits the growth of the nitride semiconductor that has started growing from the bottom of the concave portion.
On the other hand, although the vertical growth is possible at the upper part of the convex part, the nitride semiconductor that has started growing from the vertical growth at the upper part of the convex part grows in the vertical direction and extends horizontally toward the concave opening. There is a tendency to grow in the direction, and there is a tendency to reduce the dislocations of the nitride semiconductor that grows on the upper part of the protrusion. Furthermore, the growth of the nitride semiconductor at the top of the protrusion tends to be easier to grow in the horizontal direction than it grows in the vertical direction, and the growth from the top of the protrusion and the growth from the opening of the recess naturally join together to create a mirror surface. It seems that the above second nitride semiconductor can be obtained.
Further, the present invention is preferable because the manufacturing process can be simplified because a protective film is not formed as compared with the technique previously proposed by the present inventors.
[0011]
In the present invention, in order to further promote growth from the side surface of the concave portion and lateral growth at the upper portion of the convex portion, the shape of the concave / convex shape, specifically, the width of the upper portion of the convex portion, the width of the bottom portion of the concave portion, It is preferable to adjust by combining a length, a shape such as a stepped side surface of the concave portion, and the like.
Furthermore, in the present invention, in order to promote the growth in the lateral direction, in addition to forming the irregularities as described above, reaction conditions, for example, reduced pressure conditions, elements (group III elements and group V elements) that serve as nitride semiconductor raw materials By adjusting the reaction conditions such as the adjustment of the molar ratio, the lateral growth is promoted more than the vertical growth, which is preferable for reducing dislocations.
[0012]
Furthermore, in the present invention, the dislocation can be further reduced by repeating the second step and the third step after growing the second nitride semiconductor into a thick film. However, in this case, the convex portion formed in the second nitride semiconductor is positioned above the concave portion formed in the first nitride semiconductor, and the first convex portion formed in the first nitride semiconductor is located above the convex portion. Unevenness is partially formed in the second nitride semiconductor in the repeated second step so that the concave portion formed in the second nitride semiconductor is located. The second and third steps may be repeated twice or more.
As described above, when the position of the unevenness formed in the first nitride semiconductor and the position of the unevenness formed in the second nitride semiconductor are alternated as described above, the recess opening is formed as described above. Since dislocations are hardly observed in the nitride semiconductor grown from the portion, the dislocations are almost eliminated also in the nitride semiconductor at the upper portion of the convex portion regardless of the upper portion of the concave portion. Thus, it is preferable to grow a device structure using a nitride semiconductor with reduced dislocations as a whole as a substrate when mass-producing devices having good lifetime characteristics.
[0013]
Furthermore, in the growth method of the present invention, when the heterogeneous substrate has a C-plane of sapphire that is off-angled stepwise, when forming an element structure using the obtained nitride semiconductor as a substrate, one chip is formed. A nitride semiconductor substrate having a flat surface with a width suitable for the size can be obtained, and an element having a good lifetime characteristic can be easily selected, which is preferable. Furthermore, when the angle is off-stepped, the threshold value decreases in the laser element, and the light emission output tends to increase by 20 to 30% in the LED.
Furthermore, in the present invention, when the off-angle angle of the sapphire substrate which is off-angled stepwise is 0.1 ° to 0.5 °, the surface property of the portion that becomes the above-described good plane becomes good. It is preferable to form a device in which the life characteristics can be improved. Further, it is preferable that the off-angle is in the above range because the threshold value is further lowered and the light emission output is further improved.
Furthermore, in the present invention, when the direction along the step (step direction) of the sapphire substrate that is off-angled in a step shape is formed perpendicular to the A plane of sapphire, the nitride with respect to the A plane of sapphire If the second nitride semiconductor is grown so that the M-plane of the semiconductor is parallel and a ridge-shaped stripe, for example, is formed in parallel to the step direction, the M-plane is easily cleaved and a good resonance surface is obtained. preferable.
[0014]
Further, in the present invention, when the second nitride semiconductor is grown in the third step, if the impurity is doped, the lateral growth of the nitride semiconductor is increased with respect to the vertical growth of the nitride semiconductor. This is preferable because dislocations can be further reduced, and generation of voids at the joint portion between adjacent nitride semiconductors can be better prevented.
[0015]
In the present invention, a nitride semiconductor obtained by the nitride semiconductor growth method of the present invention is used as a substrate, and at least an n-type nitride semiconductor, an active layer, and a p-type nitride semiconductor forming an element structure are formed thereon. By doing so, a nitride semiconductor device with good lifetime characteristics can be obtained.
Furthermore, in the present invention, when a nitride semiconductor laser device having a ridge-shaped stripe is manufactured, it is better to manufacture the device so that the ridge-shaped stripe is positioned above the concave portion by the nitride semiconductor growth method. A laser element having a life characteristic is preferably obtained. Further, when the second and third steps are repeated by the method of the present invention, the position where the ridge-shaped stripe is formed need not be taken into consideration.
It is preferable to form a nitride semiconductor element in a portion with few dislocations because it has good element characteristics.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in more detail with reference to the drawings.
FIG. 1 to FIG. 4 are schematic views showing an embodiment of the nitride semiconductor growth method of the present invention step by step.
[0017]
As an embodiment of the nitride semiconductor growth method of the present invention, first, in the first step of FIG. 1, the first nitride semiconductor 2 is grown on the heterogeneous substrate 1, and in the second step of FIG. Concavities and convexities are formed on the first nitride semiconductor 2, and then, in the third step of FIG. 3, the second nitride semiconductor 3 is grown on the first nitride semiconductor 2 having the concavities and convexities.
[0018]
Hereinafter, each step will be described in more detail with reference to the drawings.
FIG. 1 is a schematic step view in which a first step of growing a first nitride semiconductor 2 on a heterogeneous substrate 1 is performed.
In this first step, examples of the heterogeneous substrate that can be used include sapphire and spinel (MgA1) whose principal surface is any one of the C-plane, R-plane, and A-plane.2OFour) Such as an insulating substrate, SiC (including 6H, 4H, 3C), ZnS, ZnO, GaAs, Si, and an oxide substrate lattice-matched with a nitride semiconductor, etc. Substrate material can be used. Preferable heterogeneous substrates include sapphire and spinel.
When sapphire is used as a heterogeneous substrate, the surface orientation of the nitride semiconductor on the top and bottom surfaces of the concave portion when the concave and convex portions are formed tends to be specified depending on which surface the main surface of sapphire is made. Since the growth rate of the nitride semiconductor is slightly different, the main surface may be selected so that a plane orientation that is easy to grow on the side surface of the concave portion comes.
[0019]
In the first step, a buffer layer (not shown) may be formed on the heterogeneous substrate 1 before growing the first nitride semiconductor 2 on the heterogeneous substrate 1. As the buffer layer, AlN, GaN, AlGaN, InGaN or the like is used. The buffer layer is grown at a temperature of 900 ° C. or lower and 300 ° C. or higher with a film thickness of 0.5 μm to 10 Å. Thus, when the buffer layer is formed on the heterogeneous substrate 1 at a temperature of 900 ° C. or less, the lattice constant irregularity between the heterogeneous substrate 1 and the first nitride semiconductor 2 is alleviated, and the crystal defects of the first nitride semiconductor 2 are reduced. Tend to decrease.
[0020]
In the first step, the first nitride semiconductor 2 formed on the heterogeneous substrate 1 is doped with n-type impurities such as GaN, Si, Ge, and S which are undoped (undoped). GaN can be used.
The first nitride semiconductor 2 is grown on the heterogeneous substrate 1 at a high temperature, specifically, higher than about 900 ° C. to 1100 ° C., preferably 1050 ° C. When grown at such a temperature, the first nitride semiconductor 2 becomes a single crystal. The film thickness of the first nitride semiconductor 2 is not particularly limited, but the film thickness can be adjusted so that the vertical growth inside the concave portion can be suppressed and the lateral growth can be promoted. The film thickness is at least 500 angstroms or more, preferably 5 μm or more, more preferably 10 μm or more.
[0021]
Next, FIG. 2 shows a depth at which the first nitride semiconductor 2 is partially left in the first nitride semiconductor 2 after the first nitride semiconductor 2 is grown on the different substrate 1. FIG. 2 is a schematic cross-sectional view in which irregularities are formed by exposing the first nitride semiconductor 2 to the side surface of the recess.
[0022]
In the second step, partially forming irregularities means that a recess is formed from the surface of the first nitride semiconductor 2 toward the heterogeneous substrate 1 so that the first nitride semiconductor 2 is exposed at least on the side surface of the recess. As long as it is formed, the first nitride semiconductor 2 may be provided with irregularities in any shape. For example, the first nitride semiconductor 2 can be formed in random depressions, stripes, grids, or dots.
The unevenness partially provided on the first nitride semiconductor 2 is formed halfway through the first nitride semiconductor or at a depth reaching the dissimilar substrate. If the exposed surface of the bottom of the recess is the first nitride semiconductor, even if the vertical growth from the bottom of the recess continues to grow to the surface without being blocked by the growth from the side of the recess, the different substrate surface Those grown on the first nitride semiconductor are preferable because they have fewer dislocations than those grown on the top. On the other hand, when the exposed surface of the bottom of the recess is a heterogeneous substrate, for example, sapphire, the lateral growth from the nitride semiconductor on the side of the recess is prioritized compared to the vertical growth from the heterogeneous substrate surface. The growth from the side surface of the recess is easy to block, which is preferable for reducing dislocations.
[0023]
The shape of the unevenness is not particularly limited in terms of the length of the side surface of the concave portion, the width of the upper portion of the convex portion and the width of the bottom portion of the concave portion. The second nitride semiconductor is preferably adjusted so as to grow laterally from the side surface of the recess.
In the case where the uneven shape is a stripe shape, for example, a stripe shape having a stripe width (width of the upper portion of the convex portion) of 3 to 20 μm and a stripe interval (width of the bottom portion of the concave portion) of 3 to 20 μm can be formed. .
In order to increase the portion of the second nitride semiconductor 3 grown from the opening of the recess, it is possible to increase the width of the bottom of the recess and reduce the width of the upper portion of the protrusion. In this way, dislocation is reduced. You can make more parts. When the width of the bottom of the recess is increased, it is preferable to increase the depth of the recess in order to prevent the growth in the vertical direction that may grow from the bottom of the recess.
[0024]
Any method may be used as the method for providing the unevenness in the second step as long as the first nitride semiconductor can be partially removed. Examples thereof include etching and dicing.
When unevenness is partially (selectively) formed in the first nitride semiconductor 2 by etching, a photomask having a stripe shape, a grid shape, or the like is formed using mask patterns having various shapes in the photolithography technique. It can be formed by forming and etching a resist pattern on the first nitride semiconductor 2. The photomask is removed after etching to form irregularities.
Moreover, when performing by dicing, it can form in stripe shape or a grid shape, for example.
[0025]
As a method for etching the nitride semiconductor in the second step, there are methods such as wet etching and dry etching, and dry etching is preferably used to form a smooth surface. Dry etching includes, for example, reactive ion etching (RIE), reactive ion beam etching (RIBE), electron cyclotron etching (ECR), ion beam etching, and the like. This can be done by etching a nitride semiconductor. For example, a specific nitride semiconductor etching means described in Japanese Patent Application Laid-Open No. 8-17803 previously filed by the present applicant can be used.
In the case where the step is formed by etching, the etching surface (side surface of the recess) may have a shape in which the end surface is substantially perpendicular to the different substrate as shown in FIG. 2, or a forward mesa shape or a reverse mesa shape, or a staircase. There is a shape formed so as to be a shape.
[0026]
Next, FIG. 3 is a schematic cross-sectional view in which a third step of growing the second nitride semiconductor 3 on the first nitride semiconductor 2 having irregularities by etching is performed.
As the second nitride semiconductor 3, the same one as the first nitride semiconductor 2 can be used. The growth temperature of the second nitride semiconductor 3 is the same as that when the first nitride semiconductor 2 is grown, and the second nitride semiconductor grown at such a temperature is a single crystal. In addition, when the second nitride semiconductor is grown, the growth is performed by adjusting the molar ratio (III / V molar ratio) of the group III and group V components that are the raw materials of the nitride semiconductor, or the reaction conditions are reduced. It is preferable in that the growth in the horizontal direction is promoted as compared with the growth in the vertical direction, for example.
[0027]
Further, when the second nitride semiconductor is grown, it may be grown by doping with impurities. Impurities doped when growing the second nitride semiconductor 3 are not particularly limited, and may be p-type impurities or n-type impurities.
In the case of an element in which a p-electrode and an n-electrode shown in FIG. 10 to be described later are formed on opposite surfaces, the second nitride semiconductor 3 is preferably doped with an n-type impurity, and the n-type impurity is doped. Thus, an n electrode and a good ohmic can be obtained, which is preferable.
Further, when the second nitride semiconductor is grown, lateral growth is promoted to reduce dislocations and prevent generation of voids. Preferably, p-type impurities, or p-type impurities and n-type impurities are added. Doping, more preferably p-type impurities and n-type impurities.
[0028]
The p-type impurity used in the present invention is not particularly limited, but is preferably any one or more of Be, Zn, Mn, Cr, and Mg, and the n-type impurity is not particularly limited. , Si, Ge and Sn. Doping the impurities as described above is preferable in terms of crystal defects and voids. Moreover, it is preferable also in the point which has ohmic contact with n electrode.
In the present invention, when p-type and n-type impurities are doped, the combination of p-type impurities and n-type impurities is not particularly limited, and one or more of the above impurities can be doped as appropriate. As a particularly preferable combination, when the p-type impurity is Mg and the n-type impurity is Si, it is preferable to suppress the propagation of crystal defects and prevent the generation of voids.
[0029]
In the present invention, the impurity doping amount is preferably 1 × 10 5.17/ CmThree~ 1x1020/ CmThree, More preferably 1 × 1017/ CmThree~ 1x1019/ CmThreeMore preferably 5 × 1017/ CmThree~ 5x1019/ CmThreeIt is. When the impurity concentration is within the above range, the lateral growth of the nitride semiconductor can be promoted better than the vertical growth, which is preferable in terms of suppressing the propagation of crystal defects and preventing the generation of voids. If the doping amount of impurities is too large, abnormal growth or the like occurs and the crystallinity tends to be lowered. Further, if the doping amount of impurities is too small, it is difficult to obtain the effects of the present invention. Furthermore, it is also preferable when only n-type impurities are doped to have ohmic contact with the n-electrode. Furthermore, even when only n-type impurities are doped, there is a tendency that lateral growth of the nitride semiconductor can be promoted in addition to having ohmic contact with the n-electrode.
In addition, when p-type impurities and n-type impurities are doped, doping is performed by appropriately adjusting so that the sum of the concentrations of both becomes a doping amount in the above range. In this case, the ratio of the p-type impurity concentration to the n-type impurity concentration is appropriately adjusted depending on the type of impurities used so that prevention of voids and crystal defects is good.
[0030]
In the third step, the timing of doping the impurities is not particularly limited, and the impurity is doped simultaneously with the growth of the second nitride semiconductor 3, or is doped once or more during the growth.
Doping one or more times in the middle of growth is considered to promote the lateral growth of the nitride semiconductor by doping impurities, etc., so that dislocations can be reduced and generation of voids can be prevented. During the growth of the second nitride semiconductor, the impurity is doped once or more at regular intervals or every progress, for a time corresponding to the progress of the growth. In this case, depending on the progress (degree) of growth, at least when the dislocation progress direction is propagated in the lateral direction, the impurity is doped, and after the dislocation can be propagated in the lateral direction, the impurity concentration can be undoped. It shows that the progress of the growth of the nitride semiconductor and the promotion of the growth in the lateral direction by adding impurities are appropriately combined, for example, by adjusting such as reducing.
In the present invention, when doping impurities, the method for confirming the progress of the growth of the first nitride semiconductor includes the size of the wafer, the width of the opening of the recess, the width of the side of the recess, and the width of the top of the protrusion. , And the flow rate of the raw material gas can be used to derive the growth rate by calculation. Then, according to the value derived from the calculation, it is used as a guide when doping impurities from the middle of growth.
[0031]
In the third step of the present invention, inside the recess, it seems that there are one that grows laterally from the side of the recess and one that grows longitudinally from the bottom of the recess. The grown second nitride semiconductors are bonded to each other, and growth from the bottom of the recess is suppressed. As a result, almost no dislocation is observed in the second nitride semiconductor grown from the recess opening. It seems that the growth rate in the vertical direction from the bottom of the recess is slower than the growth in the lateral direction from the side surface of the recess.
On the other hand, in the second nitride semiconductor portion grown from the upper portion of the convex portion, a somewhat larger amount of dislocation is observed than that grown from the concave portion opening, but the nitride semiconductor starts to grow in the vertical direction on the upper portion of the convex portion. However, there is a tendency to grow in the lateral direction toward the opening of the recess rather than the rate of growth in the longitudinal direction, and dislocations are reduced as compared with the case of growing in the longitudinal direction without forming irregularities. Further, by repeating the second and third steps of the present invention, the dislocation at the top of the convex portion can be eliminated. Further, the second nitride semiconductor grown from the upper part of the convex part and the inside of the concave part is joined in the process of growth, as shown in FIG.
[0032]
In the present invention, when the second and third steps are repeated, as shown in FIG. 5, a convex portion is formed on the concave portion formed in the first nitride semiconductor, and a convex portion is formed on the first nitride semiconductor. The recesses are partially formed in the second nitride semiconductor so that the recesses are located respectively. Then, the third nitride semiconductor 4 is grown on the second nitride semiconductor having the irregularities formed thereon. The third nitride semiconductor 4 becomes a nitride semiconductor with few dislocations as a whole. As the third nitride semiconductor, the same one as the second nitride semiconductor is grown.
[0033]
The second nitride semiconductor 5 serves as a substrate for growing a nitride semiconductor having an element structure on the second nitride semiconductor 5, and the element structure is formed by removing the dissimilar substrate in advance and dissimilarly. In some cases, the substrate is left behind. In some cases, the heterogeneous substrate is removed after the element structure is formed.
The thickness of the second nitride semiconductor 5 when removing the heterogeneous substrate or the like is 50 μm or more, preferably 100 μm or more, preferably 500 μm or less. Within this range, it is preferable that the second nitride semiconductor 3 is hard to break and easy to handle even if the foreign substrate, the protective film, and the like are polished and removed.
[0034]
In addition, the thickness of the second nitride semiconductor 3 in the case of leaving the heterogeneous substrate or the like is not particularly limited, but is 100 μm or less, preferably 50 μm or less, more preferably 20 μm or less. Within this range, the wafer can be prevented from warping due to the difference in thermal expansion coefficient between the dissimilar substrate and the nitride semiconductor, and the nitride semiconductor as the element structure can be satisfactorily grown on the second nitride semiconductor 5 as the element substrate. Can be made.
[0035]
In the method for growing a nitride semiconductor according to the present invention, a method for growing the first nitride semiconductor 2 and the second nitride semiconductor 3 is not particularly limited, but MOVPE (metal organic vapor phase epitaxy), HVPE. All methods known for growing nitride semiconductors such as (halide vapor phase epitaxy), MBE (molecular beam epitaxy), MOCVD (metal organic chemical vapor deposition) can be applied. As a preferable growth method, when the film thickness is 100 μm or less, the growth rate can be easily controlled by using the MOCVD method. When the film thickness is 100 μm or less, HVPE has a high growth rate and is difficult to control.
[0036]
In the present invention, since a nitride semiconductor having an element structure can be formed on the second nitride semiconductor 3, the second nitride semiconductor is referred to as an element substrate or a nitride semiconductor substrate in the specification. There is a case to say.
[0037]
Further, it is preferable to use a substrate in which the main surface of the material to be the heterogeneous substrate in the first step is off-angled, and further a substrate in which a step-off angle is formed. When an off-angle substrate is used, three-dimensional growth is not seen on the surface, step growth appears and the surface tends to be flat. Furthermore, when the direction along the step (step direction) of the sapphire substrate that is off-angled stepwise is formed perpendicular to the A-plane of sapphire, the step surface of the nitride semiconductor is aligned with the laser cavity direction. It is preferable that the laser light is less diffusely reflected by the surface roughness.
[0038]
As a more preferable heterogeneous substrate, sapphire whose main surface is the (0001) plane [C plane], sapphire whose main plane is the (112-0) plane [A plane], or spinel whose main plane is the (111) plane. It is. Here, when the heterogeneous substrate is sapphire whose principal surface is the (0001) plane [C plane], the uneven stripe shape formed in the first nitride semiconductor or the like is the (112-0) of the sapphire. It is preferable to have a stripe shape perpendicular to the plane [A plane] [to form a stripe in a direction parallel to the (101-0) [M plane] of the nitride semiconductor] The off angle θ (θ shown in FIG. 11) is 0.1 ° to 0.5 °, preferably 0.1 ° to 0.2 °. Further, when the sapphire has the (112-0) plane [A plane] as a main surface, the uneven stripe shape has a stripe shape perpendicular to the (11-02) plane [R plane] of the sapphire. In addition, when the spinel has a (111) plane as a main surface, the uneven stripe shape preferably has a stripe shape perpendicular to the (110) plane of the spinel.
Here, the case where the unevenness is a stripe shape has been described, but in the present invention, since the nitride semiconductor easily grows in the lateral direction on the A-plane and R-plane of sapphire and the (110) plane of spinel, the first is formed on these planes. In order to form a step in the first nitride semiconductor 2 so that the end face of the nitride semiconductor is formed, it is preferable to consider the formation of a protective film.
[0039]
The different types of substrates used in the present invention will be described in more detail with reference to the drawings. FIG. 6 is a unit cell diagram showing the crystal structure of sapphire.
First, in the method of the present invention, a case will be described in which sapphire having a C plane as a main surface is used and the unevenness is formed in a stripe shape perpendicular to the sapphire A plane. For example, FIG. 7 is a plan view of a sapphire substrate on the main surface side. In this figure, the sapphire C surface is the main surface, and the orientation flat (orientation flat) surface is the A surface. As shown in this figure, uneven stripes are formed in a direction perpendicular to the A plane and parallel to each other. As shown in FIG. 7, when a nitride semiconductor is selectively grown on the sapphire C plane, the nitride semiconductor tends to grow in a direction parallel to the A plane in the plane and hardly grow in a vertical direction. It is in. Therefore, when a stripe is provided in a direction perpendicular to the A plane, the nitride semiconductor between the stripes is connected and easily grown, and crystal growth as shown in FIGS. 1 to 4 can be easily performed. It is possible, but details are not clear.
[0040]
Next, when a sapphire substrate having an A surface as a main surface is used, as in the case where the C surface is used as a main surface, for example, when an orientation flat surface is an R surface, they are parallel to each other in a direction perpendicular to the R surface. By forming a simple stripe, the nitride semiconductor tends to grow in the stripe width direction, so that a nitride semiconductor layer with few crystal defects can be grown.
[0041]
Next, spinel (MgAl2OFour), The growth of the nitride semiconductor is anisotropic. When the growth surface of the nitride semiconductor is the (111) plane and the orientation flat surface is the (110) plane, the nitride semiconductor is the (110) plane. On the other hand, it tends to grow in a parallel direction. Therefore, when a stripe is formed in a direction perpendicular to the (110) plane, the nitride semiconductor layer and the adjacent nitride semiconductor are connected to each other at the upper portion of the protective film, so that a crystal with few crystal defects can be grown. Spinel is not particularly shown because it is tetragonal.
[0042]
Hereinafter, a case where the direction along the step of the off-angled sapphire substrate is formed perpendicular to the A surface of the sapphire substrate will be described with reference to FIG.
A heterogeneous substrate such as sapphire which is off-angled in a step shape has a substantially horizontal terrace portion A and a step portion B as shown in FIG. The terrace portion A has few surface irregularities and is formed almost regularly. The stepped portion having such an off angle θ is desirably formed continuously over the entire substrate, but may be formed particularly partially. As shown in FIG. 11, the off-angle θ represents an angle between a straight line connecting the bottoms of a plurality of steps and the horizontal plane of the uppermost step.
The different substrate has an off angle of 0.1 ° to 0.5 °, preferably 0.1 ° to 0.2 °. When the off-angle is in the above range, the surface of the first nitride semiconductor 2 has a fine streak morphology, and the epitaxial growth surface (the surface of the second nitride semiconductor 3) has a wave-like morphology, which can be obtained using this substrate. The nitride semiconductor device is smooth and has characteristics that have a long life, high efficiency, high output, and improved yield.
[0043]
The nitride semiconductor device of the present invention (hereinafter sometimes referred to as the device of the present invention) will be described below.
The nitride semiconductor device of the present invention has at least an n-type and a p-type of device structure on the second nitride semiconductor 3 (nitride semiconductor substrate) obtained by the above-described nitride semiconductor growth method of the present invention. A nitride semiconductor or the like is formed. In the present invention, when an element structure is formed on the nitride semiconductor obtained by the growth method of the present invention, the element structure is such that a light emitting region or the like (for example, a ridge-shaped stripe in a laser element) is located above the recess. It is preferable to form an element in which element characteristics such as life characteristics are favorable.
The nitride semiconductor constituting the nitride semiconductor element of the present invention is not particularly limited, and it is sufficient that at least an n-type nitride semiconductor, an active layer, and a p-type nitride semiconductor are stacked. For example, an n-type nitride semiconductor layer having an n-type nitride semiconductor layer having a superlattice structure as an n-type nitride semiconductor layer and capable of forming an n-electrode on the n-type layer having the superlattice structure is formed. And the like. Examples of the active layer include an active layer having a multiple quantum well structure containing InGaN.
Further, any other configuration such as an electrode and a shape of the element may be applied to the other structure forming the nitride semiconductor element structure. Although one embodiment of the nitride semiconductor device of the present invention has been shown as an example, the present invention is not limited to this.
[0044]
A method for growing a nitride semiconductor having the nitride semiconductor device structure of the present invention is not particularly limited, but MOVPE (metal organic vapor phase epitaxy), HVPE (halide vapor phase epitaxy), MBE (molecular beam epitaxy), All methods known to grow nitride semiconductors such as MOCVD (metal organic chemical vapor deposition) can be applied. A preferred growth method is the MOCVD method, and the crystal can be grown neatly. However, since the MOCVD method takes time, it is preferable to perform the method with a short time when the film thickness is large. In addition, it is preferable to grow nitride semiconductors by appropriately selecting various nitride semiconductor growth methods depending on the purpose of use.
[0045]
【Example】
Although the Example of this invention is shown below, this invention is not limited to this.
[Example 1]
Each process in Example 1 is shown using FIGS. In addition, Example 1 was performed using the MOCVD method.
[0046]
As a heterogeneous substrate 1, a sapphire substrate 1 having a 2 inch φ, C-plane as a main surface and an orientation flat surface as an A-plane is set in a reaction vessel, the temperature is set to 510 ° C., hydrogen as a carrier gas, and ammonia as a source gas And TMG (trimethylgallium) are used to grow a buffer layer (not shown) made of GaN on the sapphire substrate 1 to a thickness of about 200 Å.
[0047]
After growing the buffer layer, only TMG is stopped and the temperature is raised to 1050 ° C. When the temperature reaches 1050 ° C., TMG, ammonia, and silane gas are used as source gases, and Si is 1 × 1018/cmThreeA first nitride semiconductor layer 2 made of doped GaN is grown to a thickness of 2 μm. (Figure 1)
[0048]
After the first nitride semiconductor layer 2 is grown, a striped photomask is formed and patterned by a sputtering apparatus to a stripe width (a portion that becomes the top of the convex portion) of 5 μm and a stripe interval (a portion that becomes the bottom of the concave portion) of 10 μm. SiO2A film is formed, and then SiO is formed by an RIE apparatus.2A portion of the first nitride semiconductor layer 2 where no film is formed is etched halfway to the extent that the first nitride semiconductor 2 remains to form irregularities, whereby the first nitride semiconductor 2 is formed on the side surface of the recess. Is exposed (FIG. 2). After forming the irregularities as shown in FIG.2Remove. The stripe direction is formed in a direction perpendicular to the orientation flat surface as shown in FIG.
[0049]
Next, it is set in a reaction vessel, the temperature is 1050 ° C., TMG, ammonia, and silane gas are used as source gases, and a second nitride semiconductor layer 3 made of undoped GaN is grown to a thickness of 15 μm (see FIG. 3 and FIG. 4).
[0050]
After the second nitride semiconductor layer 3 is grown, the wafer is taken out of the reaction vessel to obtain a nitride semiconductor substrate made of undoped GaN.
[0051]
When the obtained second nitride semiconductor layer 3 (nitride semiconductor substrate of the present invention) was observed by a CL (cathode luminescence) method, the upper part of the convex part had a slightly higher dislocation density, but the Almost no dislocation is observed in the upper part, and the crystallinity is good.
[0052]
[Example 2]
The second nitride semiconductor 3 was grown in the same manner as in Example 1 except that the stripe width (the portion that becomes the top of the convex portion) was 3 μm and the stripe interval (the portion that became the bottom of the concave portion) was 6 μm.
When the obtained second nitride semiconductor 3 is observed by the CL method, dislocations are hardly seen in the upper part of the recess opening as in Example 1.
[0053]
[Example 3]
In the second nitride semiconductor 3 obtained in Example 1, as shown in FIG. 5, a convex portion is formed in the first nitride semiconductor in the upper portion of the concave portion formed in the first nitride semiconductor. A striped photomask is formed so that concave portions are formed on the upper portions of the convex portions, respectively, and patterning is performed with a sputtering apparatus so that the stripe width (the upper portion of the convex portion) is 5 μm and the stripe interval (the lower portion of the concave portion) is 10 μm. SiO2A film is formed, and then SiO is formed by an RIE apparatus.2The portions of the second nitride semiconductor 3 where no film is formed are etched halfway to the extent that the second nitride semiconductor 3 remains, thereby forming irregularities. Thereafter, the third nitride semiconductor 4 is grown on the second nitride semiconductor 3 having the irregularities formed thereon.
When the obtained third nitride semiconductor 4 is observed by the CL method, a nitride semiconductor having reduced dislocations as a whole can be obtained.
[0054]
[Example 4]
In Example 1, when the second nitride semiconductor 3 is grown, impurities of Si and Mg are 5 × 10 5.17/ CmThreeThe second nitride semiconductor 3 is grown in the same manner except for doping.
When the obtained second nitride semiconductor was observed in the same manner as in Example 1, it was almost as good as in Example 1. However, dislocations were further reduced as compared with Example 1, and the generation of voids and the like was prevented. It is good.
[0055]
[Example 5]
In Example 4, as impurities, No. 1 in the following Table 1 was used. 1-No. As shown in FIG. 10, the second nitride semiconductor 3 is grown in the same manner except that the impurities are changed.
[0056]
[Table 1]
Figure 0003659050
[0057]
No. above. 1-No. When each second nitride semiconductor 3 obtained by doping 10 impurities is observed in the same manner as in Example 4, although there is a slight difference in the number of dislocations depending on the type and combination of impurities, Almost as good.
[0058]
[Example 6]
Hereinafter, Example 6 will be described with reference to FIG. FIG. 8 is a schematic cross-sectional view showing the structure of a laser device according to an embodiment of the present invention, in which the device structure is formed using the second nitride semiconductor obtained in Example 1 of the present invention as a substrate. .
Using the second nitride semiconductor 3 obtained in Example 1 as a nitride semiconductor substrate, the following element structure is grown in layers.
[0059]
(Undoped n-type contact layer) [not shown in FIG. 8]
On the nitride semiconductor substrate 1, undoped Al using TMA (trimethylaluminum), TMG, and ammonia gas as source gases at 1050 ° C.0.05Ga0.95An n-type contact layer made of N is grown to a thickness of 1 μm.
[0060]
(N-type contact layer 32)
Next, at the same temperature, TMA, TMG, and ammonia gas are used as source gas, and silane gas (SiH) is used as impurity gas.Four) And Si 3 × 1018/ CmThreeDoped Al0.05Ga0.95An n-type contact layer 2 made of N is grown to a thickness of 3 μm.
[0061]
(Crack prevention layer 33)
Next, the temperature is set to 800 ° C., TMG, TMI (trimethylindium) and ammonia are used as source gas, silane gas is used as impurity gas, and Si is 5 × 10 5.18/ CmThreeDoped In0.08Ga0.92A crack prevention layer 33 made of N is grown to a thickness of 0.15 μm.
[0062]
(N-type cladding layer 34)
Next, the temperature is set to 1050 ° C., TMA, TMG, and ammonia are used as source gases, and undoped Al0.14Ga0.86An A layer made of N is grown to a thickness of 25 Å, then TMA is stopped, silane gas is used as an impurity gas, and Si is 5 × 10 518/ CmThreeA B layer made of doped GaN is grown to a thickness of 25 Å. Then, this operation is repeated 160 times to laminate the A layer and the B layer, and the n-type cladding layer 34 made of a multilayer film (superlattice structure) having a total film thickness of 8000 Å is grown.
[0063]
(N-type guide layer 35)
Next, at the same temperature, an n-type guide layer 35 made of undoped GaN is grown to a thickness of 0.075 μm using TMG and ammonia as source gases.
[0064]
(Active layer 36)
Next, the temperature is set to 800 ° C., TMI, TMG, and ammonia are used as source gases, silane gas is used as an impurity gas, and Si is 5 × 10 5.18/ CmThreeDoped In0.01Ga0.99A barrier layer made of N is grown to a thickness of 100 Å. Subsequently, silane gas was turned off and undoped In0.11Ga0.89A well layer made of N is grown to a thickness of 50 Å. This operation is repeated three times, and finally, an active layer 36 having a multi-quantum well structure (MQW) having a total film thickness of 550 Å, on which barrier layers are stacked, is grown.
[0065]
(P-type electron confinement layer 37)
Next, at the same temperature, TMA, TMG and ammonia are used as source gases, and Cp is used as an impurity gas.2Mg (cyclopentadienylmagnesium) is used and Mg is 1 × 1019/ CmThreeDoped Al0.4Ga0.6A p-type electron confinement layer 37 made of N is grown to a thickness of 100 Å.
[0066]
(P-type guide layer 38)
Next, the temperature is set to 1050 ° C., TMG and ammonia are used as the source gas, and the p-type guide layer 8 made of undoped GaN is grown to a thickness of 0.075 μm.
The p-type guide layer 8 is grown as undoped, but due to the diffusion of Mg from the p-type electron confinement layer 37, the Mg concentration is 5 × 10 5.16/ CmThreeAnd p-type.
[0067]
(P-type cladding layer 39)
Next, at the same temperature, TMA, TMG and ammonia are used as source gases, and undoped Al0.1Ga0.9An A layer made of N is grown to a film thickness of 25 Å, and then TMA is stopped and Cp is used as an impurity gas.2Mg is used, and Mg is 5 × 1018/ CmThreeA B layer made of doped GaN is grown to a thickness of 25 Å. This operation is repeated 100 times, and the A layer and the B layer are laminated to grow a p-type cladding layer 39 made of a multilayer film (superlattice structure) having a total film thickness of 5000 angstroms.
[0068]
(P-type contact layer 40)
Next, at the same temperature, TMG and ammonia are used as the source gas, and Cp is used as the impurity gas.2Mg is used, and Mg is 1 × 1020/ CmThreeA p-type contact layer 40 made of doped GaN is grown to a thickness of 150 Å.
[0069]
After the completion of the reaction, the wafer is annealed in a reaction vessel at 700 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-type layer.
After annealing, the wafer is taken out of the reaction vessel, and SiO is deposited on the surface of the uppermost p-side contact layer.2A protective film is formed, and SiCl is formed using RIE (reactive ion etching).FourEtching with a gas exposes the surface of the n-side contact layer 32 where an n-electrode is to be formed, as shown in FIG.
Next, as shown in FIG. 9A, Si oxide (mainly SiO 2) is formed on almost the entire surface of the uppermost p-side contact layer 40 by a PVD apparatus.2) Is formed to a thickness of 0.5 μm, a mask having a predetermined shape is put on the first protective film 61, and a third protective film 63 made of photoresist is formed. The stripe width is 1.8 μm and the thickness is 1 μm.
Next, as shown in FIG. 9B, after the formation of the third protective film 63, CF is performed by an RIE (reactive ion etching) apparatus.FourUsing gas, the first protective film is etched using the third protective film 63 as a mask to form stripes. Thereafter, the first protective film 61 having a stripe width of 1.8 μm can be formed on the p-side contact layer 40 as shown in FIG.
[0070]
Further, as shown in FIG. 9D, after the first protective film 61 having a stripe shape is formed, SiCl is again performed by RIE.FourThe p-side contact layer 40 and the p-side cladding layer 39 are etched using gas to form a ridge-shaped stripe having a stripe width of 1.8 μm. However, as shown in FIG. 8, the ridge-shaped stripe is formed so as to reach the upper part of the recess formed in the first nitride semiconductor.
After forming the ridge stripe, the wafer is transferred to a PVD apparatus, and as shown in FIG. 9 (e), Zr oxide (mainly ZrO2The second protective film 62 is continuously formed with a thickness of 0.5 μm on the first protective film 61 and on the p-side cladding layer 39 exposed by etching. The formation of the Zr oxide in this manner is preferable because the transverse mode can be stabilized because the pn plane is insulated.
Next, the wafer is immersed in hydrofluoric acid, and as shown in FIG. 9F, the first protective film 61 is removed by a lift-off method.
[0071]
Next, as shown in FIG. 9G, the p-electrode 20 made of Ni / Au is formed on the surface of the p-side contact layer exposed by removing the first protective film 61 on the p-side contact layer 40. To do. However, the p electrode 20 has a stripe width of 100 μm and is formed over the second protective film 62 as shown in FIG.
After the formation of the second protective film 62, an n electrode 21 made of Ti / Al is formed in a direction parallel to the stripes on the exposed surface of the n-side contact layer 2 as shown in FIG.
[0072]
As described above, after polishing the sapphire substrate of the wafer on which the n-electrode and the p-electrode are formed to 70 μm, the substrate is cleaved in a bar shape from the substrate side in a direction perpendicular to the stripe-shaped electrode. A resonator is formed on the 11-00 plane, a plane corresponding to the side surface of the hexagonal columnar crystal = M plane). SiO on the resonator surface2And TiO2A dielectric multilayer film is formed, and finally the bar is cut in a direction parallel to the p-electrode to obtain a laser element as shown in FIG. The resonator length is preferably 300 to 500 μm.
The obtained laser element was placed on a heat sink, and each electrode was wire-bonded to attempt laser oscillation at room temperature.
As a result, the threshold value is 2.5 kA / cm at room temperature.2Continuous oscillation at an oscillation wavelength of 400 nm was confirmed at a threshold voltage of 5 V, and the lifetime was 10,000 hours or more at room temperature.
[0073]
[Example 7]
Hereinafter, Example 7 is demonstrated based on FIG. FIG. 10 is a schematic cross-sectional view showing the structure of a laser device according to an embodiment using a nitride semiconductor layer obtained by the growth method of the present invention as a substrate.
[0074]
In Example 1, when the second nitride semiconductor 3 is grown, 1 × 10 Si is used.18/ CmThreeThe Si-doped second nitride semiconductor 3 is obtained in the same manner except that the film thickness is 150 μm. The sapphire substrate and the like of the obtained wafer are polished and removed, so that only the second nitride semiconductor 3 is obtained.
[0075]
Next, a wafer whose main surface is the second nitride semiconductor layer 3 (Si-doped GaN) on the surface opposite to the surface from which the sapphire substrate is removed is set in a reaction vessel of the MOVPE apparatus, and this second nitridation The following layers are formed on the physical semiconductor layer 3.
[0076]
(N-side cladding layer 43)
Next, Si is 1 × 1019/cmThreeDoped n-type Al0.2Ga0.8A superlattice structure with a total film thickness of 0.4 μm is formed by alternately laminating 100 first layers made of N, 20 Å, and second layers made of undoped GaN, 20 Å.
[0077]
(N-side light guide layer 44)
Then, Si is 1 × 1017/cmThreeAn n-type light guide layer 44 made of doped n-type GaN is grown to a thickness of 0.1 μm.
[0078]
(Active layer 45)
Next, Si is 1 × 1017/cmThreeDoped In0.2Ga0.8Well layer made of N, 25 Å, and 1 × 10 Si17/cmThreeDoped In0.01Ga0.95An active layer 45 of a multiple quantum well structure (MQW) having a total film thickness of 175 Å formed by alternately laminating N barrier layers and 50 Å is grown.
[0079]
(P-side cap layer 46)
Next, the band gap energy is larger than that of the p-side light guide layer 47 and larger than that of the active layer 45.20/cmThreeDoped p-type Al0.3Ga0.9A p-side cap layer 46 made of N is grown to a thickness of 300 angstroms.
[0080]
(P-side light guide layer 47)
Next, the band gap energy is smaller than the p-side cap layer 46, and Mg is 1 × 10.18/cmThreeA p-side light guide layer 47 made of doped p-type GaN is grown to a thickness of 0.1 μm.
[0081]
(P-side cladding layer 48)
Next, Mg is 1 × 1020/cmThreeDoped p-type Al0.2Ga0.8A first layer of N, 20 Å, and 1 × 10 Mg20/cmThreeA p-side cladding layer 48 made of a superlattice layer having a total thickness of 0.4 μm is formed by alternately laminating a second layer made of doped p-type GaN and 20 Å.
[0082]
(P-side contact layer 49)
Finally, Mg 2 × 1020/cmThreeA p-side contact layer 49 made of doped p-type GaN is grown to a thickness of 150 Å.
[0083]
After the completion of the reaction, the wafer is annealed in a reaction vessel at 700 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-type layer. After annealing, the wafer is taken out from the reaction vessel, and as shown in FIG. 10, the uppermost p-type contact layer 49 and p-type cladding layer 48 are etched by an RIE apparatus to form a ridge shape having a stripe width of 4 μm. Then, a p-electrode 51 made of Ni / Au is formed on the entire surface of the ridge.
[0084]
Next, as shown in FIG. 10, the surface of the p-side cladding layer 48 and the contact layer 49 excluding the p-electrode 51 is made of SiO.2An insulating film 50 is formed, and a p-pad electrode 52 electrically connected to the p-electrode 51 through the insulating film 50 is formed.
[0085]
After forming the p-side electrode, an n-electrode 53 made of Ti / Al is formed to a thickness of 0.5 μm on the entire surface of the second nitride semiconductor layer 3 where the element structure is not formed, and a heat sink and A thin film made of Au / Sn is formed for metallization.
[0086]
Thereafter, scribing is performed from the n-electrode side 53, and the second nitride semiconductor layer 5 is cleaved at the M-plane of the second nitride semiconductor layer 3 (11-00, the plane corresponding to the side of the hexagonal column in FIG. 6). A resonant surface is produced. SiO on both or one of the resonant surfaces2And TiO2A dielectric multilayer film was formed, and finally a bar was cut in a direction parallel to the p-electrode to obtain a laser chip. Next, the chip was placed face-up (with the substrate and the heat sink facing each other) on the heat sink, the p-pad electrode 52 was wire-bonded, and laser oscillation was attempted at room temperature. The threshold current density was 2.5 kA at room temperature. /cm2Continuous oscillation with an oscillation wavelength of 405 nm was confirmed at a threshold voltage of 4.5 V, and a lifetime of 10,000 hours or more was shown.
[0087]
[Example 8]
Using the third nitride semiconductor 4 obtained in Example 3 as a substrate, an element structure similar to that in Example 6 was formed to produce a laser element.
The obtained laser device has good lifetime characteristics as in Example 6. Further, even if the position where the ridge-shaped stripe is formed is formed on the upper portion of the convex portion regardless of the upper portion of the concave portion, good characteristics are exhibited.
[0088]
[Example 9]
In Example 1, the sapphire substrate 1 has a step of 2 inches φ, an off-angle angle θ = 0.2 °, a step difference (height) of about 1 atomic layer, a terrace width W of about 40 Å, and a C plane. The second nitride semiconductor is similar to the above except that a sapphire substrate is used in which the orientation plane is the A plane and the direction along the step, that is, the direction of the step is perpendicular to the A plane. Grow 3
Using the obtained second nitride semiconductor 3 as a substrate, an element structure similar to that of Example 6 is formed to manufacture a laser element.
The obtained laser element has a threshold value lower than that of Example 6 and has better life characteristics.
[0089]
[Example 10]
In Example 6, a laser element is manufactured in the same manner except that the second nitride semiconductor 3 obtained in Example 4 is used as the second nitride semiconductor.
The obtained device had good results as in Example 6.
[0090]
【The invention's effect】
INDUSTRIAL APPLICABILITY The present invention can provide a method for growing a nitride semiconductor that can obtain a nitride semiconductor with reduced dislocations and good crystallinity.
Furthermore, the present invention can provide a nitride semiconductor device having a nitride semiconductor with good crystallinity and few dislocations as a substrate.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing the structure of a nitride semiconductor wafer obtained in each step of the method of the present invention.
FIG. 2 is a schematic cross-sectional view showing the structure of a nitride semiconductor wafer obtained in each step of the method of the present invention.
FIG. 3 is a schematic cross-sectional view showing the structure of a nitride semiconductor wafer obtained in each step of the method of the present invention.
FIG. 4 is a schematic cross-sectional view showing the structure of a nitride semiconductor wafer obtained in each step of the method of the present invention.
FIG. 5 is a schematic cross-sectional view showing the structure of a nitride semiconductor wafer obtained in each step of the method of the present invention.
FIG. 6 is a unit cell diagram showing the surface orientation of sapphire.
FIG. 7 is a plan view of the main surface side of the substrate for explaining the stripe direction of the protective film.
FIG. 8 is a schematic cross-sectional view showing one structure of a nitride semiconductor LD device using a substrate according to the method of the present invention.
FIG. 9 is a schematic cross-sectional view showing a partial structure of a wafer in each step of a method which is an embodiment of forming a ridge-shaped stripe.
FIG. 10 is a schematic cross-sectional view showing one structure of a nitride semiconductor LD element using a substrate according to the method of the present invention.
FIG. 11 is a schematic cross-sectional view showing an enlarged part of a substrate according to the method of the present invention.
[Explanation of symbols]
1 ... Different substrates
2... First nitride semiconductor
3. Second nitride semiconductor
4... Third nitride semiconductor

Claims (8)

サファイア基板の上に、第１の窒化物半導体を成長させる第１の工程と、
第１の工程後、前記第１の窒化物半導体に部分的に基板に達する深さで凹凸を形成して凹部側面に窒化物半導体の横方向の成長が可能な面を露出させる第２の工程と、
第２の工程後、前記凹部底面からの縦方向成長を抑制するように凹部側面から横方向成長させつつ、凸部上部から成長させて互いに接合させた第２の窒化物半導体を成長させる第３の工程とを有することを特徴とする窒化物半導体の成長方法。 A first step of growing a first nitride semiconductor on the sapphire substrate ;
After the first step, a second step of forming irregularities in the first nitride semiconductor at a depth that partially reaches the substrate and exposing a side surface of the concave semiconductor where lateral growth of the nitride semiconductor is possible. When,
After the second step, a third nitride semiconductor grown from the upper part of the convex part and bonded to each other is grown while laterally growing from the side face of the concave part so as to suppress the vertical growth from the bottom face of the concave part . And a method of growing a nitride semiconductor comprising the steps of: 前記第２の窒化物半導体を成長後に、前記第１の窒化物半導体に形成された凹部上部に凸部が、第１の窒化物半導体に形成された凸部上部に凹部が、それぞれ位置するように第２の窒化物半導体に部分的に第２の窒化物半導体の途中まで、又は第１の窒化物半導体に達する深さで凹凸を形成して、第２の窒化物半導体の凹部側面に窒化物半導体の横方向の成長が可能な面を露出させる第４の工程と、
第４の工程後、前記凹凸が形成された第２の窒化物半導体上に、前記第３の工程と同様に第３の窒化物半導体を成長させる第５の工程とを有することを特徴とする請求項１に記載の窒化物半導体の成長方法。After growing the second nitride semiconductor, a convex portion is positioned on the concave portion formed in the first nitride semiconductor, and a concave portion is positioned on the convex portion formed on the first nitride semiconductor. In the second nitride semiconductor, unevenness is formed partially in the middle of the second nitride semiconductor, or at a depth reaching the first nitride semiconductor, and is nitrided on the side surface of the recess of the second nitride semiconductor. A fourth step of exposing a surface capable of lateral growth of a physical semiconductor;
After the fourth step, the method includes a fifth step of growing a third nitride semiconductor on the second nitride semiconductor having the irregularities formed in the same manner as the third step. The method for growing a nitride semiconductor according to claim 1. 前記サファイア基板が、サファイアのＣ面がステップ状にオフアングルされていることを特徴とする請求項１又は２に記載の窒化物半導体の成長方法。The nitride semiconductor growth method according to claim 1, wherein the sapphire substrate has a C-plane of sapphire that is off-angled stepwise. 前記凹凸の凹部側面が、基板に対して端面がほぼ垂直となる形状に形成されることを特徴とする請求項１〜３のいずれかに記載の窒化物半導体の成長方法。4. The method for growing a nitride semiconductor according to claim 1, wherein the concave and convex concave side surfaces are formed in a shape in which an end surface is substantially perpendicular to the substrate. 前記第２の工程において、前記凹凸がストライプ状に形成されることを特徴とする請求項１〜４のいずれかに記載の窒化物半導体の成長方法。5. The method for growing a nitride semiconductor according to claim 1, wherein in the second step, the unevenness is formed in a stripe shape. 前記凹凸のストライプ形状が、サファイア基板のＡ面に対して垂直な方向で形成されることを特徴とする請求項１〜５のいずれかに記載の窒化物半導体の成長方法。6. The method for growing a nitride semiconductor according to claim 1, wherein the uneven stripe shape is formed in a direction perpendicular to the A plane of the sapphire substrate. 前記請求項１〜６のいずれかに記載の窒化物半導体の成長方法で得られる窒化物半導体を基板とし、この上に素子構造となる少なくともｎ型窒化物半導体、活性層、及びｐ型窒化物半導体が形成されていることを特徴とする窒化物半導体素子。 A nitride semiconductor obtained by the nitride semiconductor growth method according to any one of claims 1 to 6 is used as a substrate, and at least an n-type nitride semiconductor, an active layer, and a p-type nitride forming an element structure thereon A nitride semiconductor device comprising a semiconductor. 前記請求項１〜６のいずれかに記載の窒化物半導体の成長方法で得られた窒化物半導体基板上に、素子構造となる少なくともｎ型窒化物半導体、活性層、及びｐ型窒化物半導体が形成され、窒化物半導体基板の第１の窒化物半導体に形成された凹部上部に、窒化物半導体レーザ素子の光を導波するストライプ形状又はリッジ形状を形成してなることを特徴とする窒化物半導体レーザ素子。At least an n-type nitride semiconductor, an active layer, and a p-type nitride semiconductor that form an element structure are formed on the nitride semiconductor substrate obtained by the nitride semiconductor growth method according to claim 1. A nitride formed by forming a stripe shape or a ridge shape for guiding light of a nitride semiconductor laser device on an upper portion of a recess formed in the first nitride semiconductor of the nitride semiconductor substrate Semiconductor laser element.
JP03782799A 1998-12-21 1999-02-16 Nitride semiconductor growth method and nitride semiconductor device Expired - Lifetime JP3659050B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03782799A JP3659050B2 (en) 1998-12-21 1999-02-16 Nitride semiconductor growth method and nitride semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-363520 1998-12-21
JP36352098 1998-12-21
JP03782799A JP3659050B2 (en) 1998-12-21 1999-02-16 Nitride semiconductor growth method and nitride semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004302800A Division JP4046114B2 (en) 1998-12-21 2004-10-18 Nitride semiconductor growth method and nitride semiconductor device

Publications (2)

Publication Number Publication Date
JP2000244061A JP2000244061A (en) 2000-09-08
JP3659050B2 true JP3659050B2 (en) 2005-06-15

Family

ID=26376975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03782799A Expired - Lifetime JP3659050B2 (en) 1998-12-21 1999-02-16 Nitride semiconductor growth method and nitride semiconductor device

Country Status (1)

Country Link
JP (1) JP3659050B2 (en)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3587081B2 (en) 1999-05-10 2004-11-10 豊田合成株式会社 Method of manufacturing group III nitride semiconductor and group III nitride semiconductor light emitting device
JP3555500B2 (en) 1999-05-21 2004-08-18 豊田合成株式会社 Group III nitride semiconductor and method of manufacturing the same
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
JP3427047B2 (en) * 1999-09-24 2003-07-14 三洋電機株式会社 Nitride-based semiconductor device, method of forming nitride-based semiconductor, and method of manufacturing nitride-based semiconductor device
US6821805B1 (en) * 1999-10-06 2004-11-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device, semiconductor substrate, and manufacture method
JP4432180B2 (en) * 1999-12-24 2010-03-17 豊田合成株式会社 Group III nitride compound semiconductor manufacturing method, group III nitride compound semiconductor device, and group III nitride compound semiconductor
JP2001185493A (en) * 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Method of manufacturing group iii nitride-based compound semiconductor, and group iii nitride based compound semiconductor device
JP2001267242A (en) 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Group iii nitride-based compound semiconductor and method of manufacturing the same
WO2001069663A1 (en) 2000-03-14 2001-09-20 Toyoda Gosei Co., Ltd. Production method of iii nitride compound semiconductor and iii nitride compound semiconductor element
TW518767B (en) 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP2001313259A (en) 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Method for producing iii nitride based compound semiconductor substrate and semiconductor element
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
JP3556916B2 (en) * 2000-09-18 2004-08-25 三菱電線工業株式会社 Manufacturing method of semiconductor substrate
WO2002064864A1 (en) 2001-02-14 2002-08-22 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
JP4703014B2 (en) * 2001-02-15 2011-06-15 シャープ株式会社 Nitride semiconductor light emitting element, optical device, semiconductor light emitting device, and method for manufacturing the same
JP3679720B2 (en) 2001-02-27 2005-08-03 三洋電機株式会社 Nitride semiconductor device and method for forming nitride semiconductor
JP2002280314A (en) 2001-03-22 2002-09-27 Toyoda Gosei Co Ltd Manufacturing method of iii nitride compound semiconductor group, and the iii nitride compound semiconductor element based thereon
JP5095051B2 (en) * 2001-03-23 2012-12-12 泰彦 荒川 Method for producing sapphire single crystal substrate for producing electronic device and gallium nitride compound semiconductor film for producing electronic device
JP2003037287A (en) * 2001-07-26 2003-02-07 Sanken Electric Co Ltd Light-emitting element
CN100356592C (en) * 2004-01-06 2007-12-19 元砷光电科技股份有限公司 Light-emitting diode and its manufacturing method
JP4744245B2 (en) * 2004-11-05 2011-08-10 シャープ株式会社 Nitride semiconductor device
JP4925977B2 (en) * 2007-09-05 2012-05-09 シャープ株式会社 Nitride semiconductor laser device and optical device thereof
JP2009167053A (en) * 2008-01-16 2009-07-30 Sumitomo Electric Ind Ltd Method for growing group iii nitride crystal
DE102011077542B4 (en) * 2011-06-15 2020-06-18 Osram Opto Semiconductors Gmbh OPTOELECTRONIC SEMICONDUCTOR BODY AND METHOD FOR PRODUCING AN OPTOELECTRONIC SEMICONDUCTOR BODY

Also Published As

Publication number Publication date
JP2000244061A (en) 2000-09-08

Similar Documents

Publication Publication Date Title
JP3659050B2 (en) Nitride semiconductor growth method and nitride semiconductor device
JP3791246B2 (en) Nitride semiconductor growth method, nitride semiconductor device manufacturing method using the same, and nitride semiconductor laser device manufacturing method
JP4288743B2 (en) Nitride semiconductor growth method
JP4005275B2 (en) Nitride semiconductor device
JP3436128B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP4304750B2 (en) Nitride semiconductor growth method and nitride semiconductor device
JP3876518B2 (en) Nitride semiconductor substrate manufacturing method and nitride semiconductor substrate
JP3491538B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP3669848B2 (en) Nitride semiconductor laser device
JP3346735B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP2000277437A5 (en)
JP2001007447A (en) Nitride semiconductor laser element
JP3460581B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP3678061B2 (en) Nitride semiconductor growth method and nitride semiconductor device
JP3395631B2 (en) Nitride semiconductor device and method of manufacturing nitride semiconductor device
JP3896718B2 (en) Nitride semiconductor
JP4529215B2 (en) Nitride semiconductor growth method
JP4337132B2 (en) Nitride semiconductor substrate and nitride semiconductor device using the same
JP4106516B2 (en) Method for growing nitride semiconductor substrate
JP4625998B2 (en) Nitride semiconductor laser device
JP4165040B2 (en) Manufacturing method of nitride semiconductor substrate
JP3925127B2 (en) Nitride semiconductor substrate and growth method thereof
JP4051892B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP4211358B2 (en) Nitride semiconductor, nitride semiconductor device and manufacturing method thereof
JP4784012B2 (en) Nitride semiconductor substrate and manufacturing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050307

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080325

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120325

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120325

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120325

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130325

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130325

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140325

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term