JP3997903B2 - 回路基板および半導体装置 - Google Patents
回路基板および半導体装置 Download PDFInfo
- Publication number
- JP3997903B2 JP3997903B2 JP2002348277A JP2002348277A JP3997903B2 JP 3997903 B2 JP3997903 B2 JP 3997903B2 JP 2002348277 A JP2002348277 A JP 2002348277A JP 2002348277 A JP2002348277 A JP 2002348277A JP 3997903 B2 JP3997903 B2 JP 3997903B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- insulating film
- semiconductor
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Description
【0001】
【従来の技術】
半導体装置の小型化、薄型化、高密度化の要求から、半導体チップまたはこれを搭載する回路基板の何れか一方に形成した突起状の電極(バンプ)によって半導体チップと回路基板とを電気的に接続するフリップチップ実装が採用されている。
【0002】
低コストのフリップチップ実装法として、回路基板上の半導体チップが搭載される領域にあらかじめアンダーフィル樹脂を供給しておき、回路基板に載置した半導体チップに荷重と、必要に応じて熱または超音波あるいはこれらの双方を印加して、バンプを介して半導体チップを回路基板に電気的に接続すると共に、アンダーフィル樹脂によって半導体チップと回路基板を相互に接着する方法(アンダーフィル樹脂先入れ法)がある。
【0003】
通常、アンダーフィル樹脂は、その一部が半導体チップの周囲にはみ出し、半導体チップの側面を覆ういわゆるフィレットが形成されるように、その供給量が制御される。フィレットは、半導体装置に温度サイクルが印加された場合、半導体チップと回路基板との熱膨張率の差に起因する熱応力を緩和し、半導体チップと回路基板との剥離、特にバンプ接続部の破断を防止し、半導体装置の信頼性を向上するために必要とされている。
【0004】
【発明が解決しようとする課題】
半導体装置の小型化、薄型化等をさらに進めるために、半導体チップの厚さを小さくすることが有効であるが、半導体チップを薄くすると、フィレットのアンダーフィル樹脂が半導体チップの上面に這い上がりやすくなり、種々の問題を生じる。
【0005】
すなわち、フリップチップ実装工程において、半導体チップの上面に付着したアンダーフィル樹脂が、半導体チップを真空吸引し保持するボンディングツールに転写され、ボンディングツールの吸引孔に達して目詰りを生じ、吸引不良を引き起こす。このため、転写されたアンダーフィル樹脂を除去する必要がある。このため、生産性が低下する結果となる。また、ボンディングツールに付着したアンダーフィル樹脂が、次に真空吸引した半導体チップに転写され、これが固化すると、この半導体チップは以後の工程において寸法不良となったり、表面が平坦でないことから、ボンディングツールによる真空吸引ができなくなる。
【0006】
一方、回路基板上に搭載した半導体チップの上に第2の半導体チップを積載した半導体装置が開示されている。(例えば、特許文献1および2)
【0007】
【特許文献1】
特開平5─47998号公報
【0008】
【特許文献2】
特開平7─236710号公報
このような構造の半導体装置の場合には、最初の半導体の上表面にアンダーフィル樹脂が付着し固化すると、その上に第2の半導体を積載する工程で障害となる。
【0009】
上記の問題は、半導体チップの厚さが150μm ないしそれ以下になると顕著になる。半導体チップの周囲にはみ出すアンダーフィル樹脂の量を少なくすれば解決できるはずであるが、アンダーフィル樹脂の供給をそのように制御することは実際上困難である。アンダーフィル樹脂の供給が不足すると、望ましい形状のフィレットが形成されず、温度サイクルに対する半導体装置の信頼性を保証できなくなるおそれがある。したがって、上表面にアンダーフィル樹脂を付着させることなく、150μm ないしそれ以下の厚さの半導体チップの側面にアンダーフィル樹脂のフィレットを形成する方法が要望されていた。
【0010】
ところで、図10に示すように、回路基板1における半導体チップ2が搭載される領域の周囲にソルダーレジストから成るダム(堰状の構造物)3を形成する半導体実装方法が提案されている。(例えば特許文献3)
【0011】
【特許文献3】
特開平10−98075号公報 上記の方法は、回路基板に搭載された半導体チップの周囲にディスペンサから供給したアンダーフィル樹脂が、ソルダーレジストから成るダムによって堰止められ、周囲に流れるのを防止することを目的とするものである。
【0012】
しかし、半導体チップの厚さが小さくなると、ソルダーレジストのダムによって堰止められたアンダーフィル樹脂が半導体チップの周囲に盛り上がり、むしろ半導体チップの上表面に流れやすく、前述の問題を生じやすくなる。
一方、信頼性試験等における温度サイクルにより、回路基板にバンプ接続された半導体チップの角部分の近傍に、回路基板との熱膨張率の差による応力が集中し、接合不良が生じやすい問題がある。これを解決するために、半導体チップの四隅に、アンダーフィル樹脂から成るフィレットを大きく形成する方法が開示されている。(例えば、特許文献4)
【0013】
【特許文献4】
特許公報2828021号
開示された方法によれば、回路基板にフリップチップ実装したのちに、半導体チップの四隅にアンダーフィル樹脂をポッティングして、半導体チップと回路基板間に充填することになるため、前述のアンダーフィル先入れ法に比べて時間がかかり、生産性向上を制約することが避けられない。
【0014】
本発明は、上記従来の方法における問題点を解決することを目的とする。
【0015】
【課題を解決するための手段】
上記の目的は、半導体チップを搭載する回路基板であって、該回路基板または半導体チップのそれぞれの互いに対向する表面の何れか一方に設けられ且つ該半導体チップと回路基板とを電気的に接続する複数の突起電極と、該回路基板の前記表面における該半導体チップが搭載されるべき領域を囲むように設けられ、該領域に近接する辺縁を有し且つ該辺縁から外方に向かって延在する複数の溝が形成されている絶縁膜のパターンとから成ることを特徴とする本発明の回路基板、または、半導体チップと、該半導体チップを搭載する回路基板と、該半導体チップおよび回路基板のそれぞれの互いに対向する表面の何れか一方に設けられ且つ該半導体チップと該回路基板とを電気的に接続する複数の突起電極と、該回路基板の該表面における該半導体チップが搭載された領域を囲むように設けられ、該領域に近接する辺縁を有し且つ該辺縁から外方に向かって延在する複数の溝が形成されている絶縁膜のパターンとから成ることを特徴とする本発明の半導体装置によって達成される。
【0016】
【作用】
回路基板における半導体チップが搭載される領域の周囲に、絶縁膜から成るパターンで、半導体チップ搭載領域側から外方向に延在する複数の溝が形成された、櫛形のパターンを設ける。アンダーフィル樹脂先入れ法によって半導体チップを回路基板にフリップチップ実装する場合、半導体チップの周囲に流出したアンダーフィル樹脂が溝に吸収されるため、過剰なアンダーフィル樹脂が盛り上がって半導体チップの上表面に這い上がることを容易に防止できる。したがって、薄い半導体チップのフリップチップ実装においても、生産性を低下させることなく、アンダーフィル樹脂から成る好ましい形状のフィレットを半導体チップの側面に形成できる。
【0017】
【発明の実施の形態】
以下本発明の実施例を図面を参照して説明する。以下の図面において同一個所には同一の符号を付してある。
図1(a)および(b)はそれぞれ本発明の第1の実施例を説明するための平面図および拡大要部断面図である。
【0018】
セラミックまたは樹脂から成る回路基板10の1主面における半導体チップ111(図1(b)に点線で示した構造物)が搭載される領域11(図1(a)における点線内の領域)の周囲には、絶縁膜から成るパターン13が形成されている。絶縁膜としては、ソルダーレジストまたはポリイミド等の耐熱性有機絶縁膜を用いることができ、厚さは、絶縁膜パターン13の上表面が、半導体チップ111の下表面と同じ高さと等しいかより高く、かつ、半導体チップ111の上表面より低くなるように選ぶのが望ましく、例えば40μm ないし100μm とする。
【0019】
絶縁膜パターン13には、半導体チップ搭載領域11側から外方向に延在する複数の溝131が形成されている。溝131の幅および配列ピッチの例は、それぞれ、30±5μm および60±5μm である。また、溝131の長さは、例えば350μm であるが、あまり短いと効果が得られないことは言うまでもない。絶縁膜パターン13の幅はとくに制約はなく、半導体チップ搭載領域11と回路基板10の端縁との間に納まる範囲で適宜決めることができる。
【0020】
図1の構造により、回路基板10上にアンダーフィル樹脂を供給したのち、半導体チップ111をバンプ17を介して回路基板10の表面に形成されているボンディングパッド15に接続する工程において、半導体チップ111に荷重を印加することによりチップ搭載領域11の周囲に流出したアンダーフィル樹脂は、絶縁膜パターン13に達すると、毛細管現象により溝131中に流れ込む。一方、半導体チップ111の側面にアンダーフィル樹脂が這い上がり、フィレットを形成する。溝131中のアンダーフィル樹脂とフィレットを形成するアンダーフィル樹脂とには表面張力が働く。したがって、溝131中にアンダーフィル樹脂が満たされない限り、半導体チップ111の周囲にアンダーフィル樹脂が盛り上がることがない。
【0021】
また、この際に、回路基板10と半導体チップ111のいずれか一方または双方を加熱しておくことにより、アンダーフィル樹脂の粘度が低下し、流動性が増すため、より短時間で溝131内へのアンダーフィル樹脂の流れ込みとフィレットの形成を行うことができる。なお、バンプ17は、半導体チップ111側または回路基板10のボンディングパッド15側のいずれに形成してもよい。
【0022】
このように、溝131がアンダーフィル樹脂を引き込む作用を示すため、アンダーフィル樹脂の供給量やフィレットの形状の制御が容易になり、前述のような従来の問題点を解消することができる。その結果、製造歩留りおよび生産性の向上、半導体装置の温度サイクルに対する信頼性の向上が可能となる。このような効果は、半導体チップ111の厚さが薄くなった場合に顕著であり、半導体装置の薄型化、高密度化に対する寄与が大である。
【0023】
図2は本発明の第2の実施例を説明するための平面図であり、回路基板10に搭載される半導体チップ(図示省略)が長方形の場合である。したがって、回路基板10もこれに合わせて長方形であり、半導体チップ搭載領域11も長方形である。本実施例においては、半導体チップ搭載領域11の周囲に形成される絶縁膜パターン13における溝は、半導体チップの長辺、すなわち、半導体チップ搭載領域11の長辺に対向する部分における溝132が、短辺に対向する部分における溝133に比べて、より長いかまたはより密にあるいはより幅が狭く形成されている。例えば、溝133の長さが200μm であるのに対して、溝132の長さは350μm である。または、溝133の配列ピッチが90μm であるのに対して、溝132の配列ピッチは60μm である。あるいは、溝133の幅が25±5μm であるのに対して、溝132の幅は15±5μm である。これらの値は半導体チップの長辺と短辺の長さの比率およびアンダーフィル樹脂の物性に応じて適宜設定される。
【0024】
このように、長辺側の溝132をより長くするかまたはより密になるように、あるいはより長くかつより密になるように、もしくはより幅が狭くなるように形成しておくことにより、長方形の半導体チップをアンダーフィル先入れ法によるフリップチップ実装する際に、長辺側でより発生しやすかったアンダーフィル樹脂の盛り上がりに起因する不具合を容易に抑制できる。
【0025】
図3は本発明の第3の実施例を説明するための平面図であり、回路基板10の表面に設けられる絶縁膜パターン13には、半導体チップ搭載領域11の隅部近傍に、半導体チップ搭載領域11の中心から隅部に向かう方向に沿って外部に膨出する部分135が設けられている。そして、膨出部分135には、絶縁膜パターン13のその他の部分、すなわち半導体チップ搭載領域11に対向する直線部分、に形成されている溝131に比べて、より長いかまたはより密になるように、あるいはより長くかつより密になるように、もしくはより幅が狭くかつより密になるように形成された溝136が設けられている。
【0026】
絶縁膜パターン13の隅部により長いかまたは密な溝136を有する膨出部分135を設けることにより、回路基板10上に半導体チップ(図示省略)をアンダーフィル樹脂先入れ法によってフリップチップ実装する際に、半導体チップの周囲に流出し、毛細管現象によって膨出部分135の溝136に流れ込むアンダーフィル樹脂の量が多くなる。その結果、半導体チップの角部分により大きなフィレットが形成される。その結果、温度サイクルに対する半導体装置の信頼性を向上できる。また、従来技術で述べたように、フリップチップ実装後に、半導体チップの角部分にアンダーフィル樹脂をポッティングして大きなフィレットを形成する方法に比べて生産性を向上できる。
【0027】
図4は本発明の第4の実施例を説明するための部分平面図であり、前記各実施例における絶縁膜パターン13に、溝131、132、133に交差する第2の溝を形成した例を示す。図4(a)は第2の溝を形成する前の絶縁膜パターン13の部分を示し、例えば第1の溝131のみが形成されている。図4(b)は、絶縁膜パターン13における各溝131の、半導体チップ搭載領域(図示省略)側とは反対の、溝131の最奥部において交差する第2の溝137が形成されている例を示す。図4(c)は、図4(b)における第2の溝137の他に2本の第2の溝137が形成されている例を示す。
【0028】
本実施例のように第2の溝137を設けることにより、毛細管現象によって溝131内におけるアンダーフィル樹脂の流動が促進され、生産性の向上、歩留りの向上に対する効果がより大きくなる。
図5は本発明の第5の実施例を説明するための平面図であり、第2および第3の半導体チップ(図示省略)との電気的接続を行うためのボンディングパッドが形成された回路基板の例を示す。すなわち、回路基板10には、これまでの各実施例と同様に、半導体チップ搭載領域11の内側に、第1の半導体チップ(図示省略)をバンプ接続するためのボンディングパッド15が形成されている。
【0029】
本実施例では、半導体チップ搭載領域11の周囲に形成されている絶縁膜パターン13のさらに外側に、回路基板10の例えば長辺に沿って、第2の半導体チップ(図示省略)との電気的接続を行うためのボンディングパッド152が配列されており、また、回路基板10の例えば短辺に沿って、第3の半導体チップ(図示省略)との電気的接続を行うためのボンディングパッド153が配列されている。第2および第3の半導体チップは、第1の半導体チップ上に順次積載され互いに固定されるが、詳細は後の実施例において説明する。
【0030】
図6は本発明の第6の実施例を説明するための要部断面図である。回路基板10と、その表面にボンディングパッド15およびバンプ17を介してフリップチップ実装された半導体チップ111との間の隙間には、例えばエポキシ樹脂から成り、低熱膨張率のフィラーを混合分散されたアンダーフィル樹脂12が充填されている。半導体チップ111の側面には、フリップチップ実装工程における荷重の印加によって周囲に流出したアンダーフィル樹脂から成るフィレット121が形成されている。
【0031】
図6においてフィレット121は絶縁膜パターン13上に延在している状態が示されているが、絶縁膜パターン13には前述の各実施例で示したような溝(図示省略)が形成されており、フィレット121を構成するアンダーフィル樹脂はこの溝内に流入しているので、絶縁膜パターン13上に延在するような形状や供給量に制御することは必須ではない。なお、符号16は、回路基板10に搭載された半導体チップ111から成る半導体装置と外部回路との接続を行うための、例えば半田ボールから成る外部接続端子、符号18は半導体装置を封止する樹脂モールドである。
【0032】
図6に示す半導体装置においては、絶縁膜パターン13を設けたことにより、半導体チップ111の厚さが小さくなった場合に生じる従来の問題点を回避可能となり、半導体装置の薄型化が容易となり、かつ、生産性も向上される。
図7(a)および(b)はそれぞれ本発明の第7の実施例を説明するための平面図および要部断面図であり、図5を参照して説明した回路基板に複数の半導体チップを積載して成る半導体装置を示す。図7(a)および(b)に示すように、回路基板10にフリップチップ実装された第1の半導体チップ111の上に、第2の半導体チップ112および第3の半導体チップ113が、ボンディングパッド154を形成された表面を上にして、順次積載されている。半導体チップ111、112、113は互いに隣接するものどうしが接着剤14により固定されている。
【0033】
第1の半導体チップ111と回路基板10との間の隙間に充填されたアンダーフィル樹脂12の一部は、半導体チップ搭載領域(図示省略)の周囲に形成されている絶縁膜パターン13に設けられている溝(図示省略)に流入すると共に、第1の半導体チップ111の側面にフィレット121を形成している。
第1の半導体チップ111はバンプ17を介して回路基板10に電気的に接続されており、また、第2の半導体チップ112および第3の半導体チップ113のボンディングパッド154は、回路基板10に形成されているボンディングパッド152および153に、ボンディングワイヤ19によって、それぞれ電気的な接続が行われいる。
【0034】
なお、第2の半導体チップ112を第3の半導体チップ113の上に積載しても差し支えない。また、第1の半導体チップ111を回路基板10にフリップチップ実装したのち、第2および第3の半導体チップ112および113を個別に順次積載してもよく、または、第1ないし第3の半導体チップ111ないし113を、接着剤14によりあらかじめ相互に固定したのち、第1の半導体チップ111を回路基板10にバンプ接続するようにしてもよい。
【0035】
図8(a)および(b)はそれぞれ本発明の第8の実施例を説明するための平面図および要部断面図であり、図7の実施例と同様に、図5を参照して説明した回路基板に複数の半導体チップを積載して成る半導体装置を示す。図8(a)および(b)に示すように、バンプ17を介して回路基板10にフリップチップ実装された第1の半導体チップ111の上に、第2の半導体チップ112および第3の半導体チップ113が順次積載されている。
【0036】
本実施例の場合には、第2の半導体チップ112は、バンプ171を介して、回路基板10に形成されているボンディングパッド152に電気的に接続されている。第3の半導体チップ113は、ボンディングパッド154を形成された表面を上にして配置されており、ボンディングワイヤ19によって、回路基板10に形成されているボンディングパッド153に電気的接続が行われている。
【0037】
第2の半導体チップ112と第3の半導体チップ113とは互いに接着剤14により固定されている。第1の半導体チップ111と第2の半導体チップ112の間の間隙には、アンダーフィル充填22が充填されており、その一部が周囲に流出して第2の半導体チップ112の側面にフィレット221を形成している。第1の半導体チップ111と回路基板10との間の隙間にはアンダーフィル樹脂12が充填されており、その一部が、半導体チップ搭載領域(図示省略)の周囲に形成されている絶縁膜パターン13に設けられている溝(図示省略)に流入すると共に、第1の半導体チップ111の側面にフィレット121を形成していることは図7の実施例と同様である。
【0038】
なお、第2および第3の半導体チップ112および113を、接着剤14によりあらかじめ相互に固定したのち、回路基板10にフリップチップ実装された第1の半導体チップ111上に積載すると共に、第2の半導体チップ112を回路基板10にバンプ接続するようにしてもよいし、または、第1の半導体チップ111を回路基板10にフリップチップ実装したのち、第2および第3の半導体チップ112および113を個別に順次積載してもよい。
【0039】
図7および図8の実施例に示した構造の半導体装置によれば、半導体チップの厚さを小さくすることによる薄型化に加え、さらに複数の半導体チップを積載することによる高密度化が可能となる。とくに、図8の実施例におけるように、第2の半導体チップ112も回路基板10にバンプ接続することにより、高速のデバイスを搭載可能となり、薄型で高密度かつ高速の半導体装置を提供できる。バンプ接続とワイヤボンディングを適宜用いることにより、その他にも種々の寸法の半導体チップの組合せが可能であり、積載する半導体チップ数も3に限定されるものではない。
【0040】
図9(a)および(b)はそれぞれ本発明の第9の実施例を説明するための平面図および要部断面図であり、図3を参照して説明した回路基板から成る半導体装置を示す。回路基板10には半導体チップ111が、バンプ17を介してフリップチップ接続されている。前述の通り、回路基板10の表面における半導体チップ搭載領域の周囲に設けられた絶縁膜パターン13には、膨出部分135が設けられており、絶縁膜パターン13におけるそれ以外の部分に形成されている溝に比べて、より長いかまたはより密に形成された溝(図3における符号136)が形成されている。
【0041】
このため、回路基板10と半導体チップ111との間の隙間に供給され、フリップチップ実装工程における荷重印加によって周囲に流出したアンダーフィル樹脂12が、毛細管現象によってより多く膨出部分135の溝に流れ込み、その結果、半導体チップ111の角部の側面に大きく広がったフィレット121を形成する。したがって、温度サイクル等において半導体チップ111の角部に集中する熱応力が緩和され、半導体装置のバンプ接合部に対する信頼性が向上される。
【0042】
上記本発明の実施例において示した絶縁膜パターン13の溝131,132,133はいずれも、半導体チップ搭載領域11に対向する絶縁膜パターン13の辺縁に直角に延在する必要はなく、前記辺縁に平行でない任意の角度をなすように、例えば、放射状に延在する等、異なる角度で延在するものが混在するように形成して差し支えない。同様に、各々の膨出部分135に形成される溝136は互いに平行である必要がないことももちろんである。また、絶縁膜パターン13の形成は特定の方法や技術あるいは材料に限定される必要はなく、感光性樹脂の回転塗布、絶縁材料ペーストのスクリーン印刷、CVD、蒸着その他の周知の絶縁膜形成方法およびリソグラフ技術を適宜利用すればよいことは言うまでもない。
【0043】
本発明は以下の態様を含むものとする。
(付記1) 半導体チップを搭載する回路基板であって、
該回路基板または半導体チップのそれぞれの互いに対向する表面の何れか一方に設けられ且つ該半導体チップと回路基板とを電気的に接続するための複数の突起電極のそれぞれを介して接続される複数の導体パターンと、
該回路基板の前記表面における該半導体チップが搭載されるべき領域を囲むように設けられ、該領域に近接する辺縁を有し且つ該辺縁から外方に向かって延在する複数の溝が形成されている絶縁膜のパターン
とから成ることを特徴とする回路基板。
【0044】
(付記2) 前記半導体チップは長方形であり、前記絶縁膜のパターンに形成されている溝は該半導体チップの長辺に対向する該絶縁膜のパターンの部分において該半導体チップの短辺に対向する部分に比べてより長く形成されていることを特徴とする付記1記載の回路基板。
(付記3) 前記半導体チップは長方形であり、前記絶縁膜のパターンに形成されている溝は該絶縁膜のパターンの該半導体チップの長辺に対向する部分において該半導体チップの短辺に対向する部分に比べてより密に形成されていることを特徴とする付記1又は2記載の回路基板。
【0045】
(付記4) 前記絶縁膜のパターンは前記回路基板における前記半導体チップが搭載されるべき領域の隅近傍において該領域の中心から隅に向かう方向に沿って外方に膨出する部分を有し且つ該絶縁膜のパターンに形成されている前記溝は該膨出部分において他の部分に比べてより長く形成されていることを特徴とする付記1乃至3の何れかに記載の回路基板。
【0046】
(付記5) 前記絶縁膜のパターンは前記回路基板における前記半導体チップが搭載されるべき領域の隅近傍において該領域の中心から隅に向かう方向に沿って外方に膨出する部分を有し且つ該絶縁膜のパターンに形成されている前記溝は該膨出部分において他の部分に比べてより密に形成されていることを特徴とする付記1乃至4の何れかに記載の回路基板。
【0047】
(付記6) 前記絶縁膜のパターンを構成する絶縁膜の厚さは前記回路基板に搭載されるべき前記半導体チップおよび該回路基板のそれぞれの前記互いに対向する表面間の距離と等しいかまたはより大きく且つ該回路基板表面と該半導体チップの上表面との間の距離より小さいことを特徴とする付記1乃至5の何れかに記載の回路基板。
【0048】
(付記7) 前記絶縁膜のパターンに形成される前記複数の溝の配列ピッチは前記半導体チップまたは前記回路基板の何れかに形成されている前記複数の突起電極の配列ピッチより小さいことを特徴とする付記1乃至6の何れかに記載の回路基板。
(付記8) 前記絶縁膜のパターンには、前記回路基板における前記半導体チップが搭載されるべき領域に近接する辺縁から外方に向かって延在する複数の溝に交差する少なくとも1本の第2の溝が形成されていることを特徴とする付記1乃至7の何れかに記載の回路基板。
【0049】
(付記9) 前記半導体チップ上に積載されるべき第2の半導体チップとの電気的接続のための複数の導体パターンが前記回路基板の前記表面に形成されていることを特徴とする付記1乃至7の何れかに記載の回路基板。
(付記10) 付記1乃至8の何れかに記載の回路基板から成り且つ前記半導体チップおよび該回路基板のそれぞれの前記互いに対向する表面間に接着剤が充填されており且つ該半導体チップの側面が該接着剤によって覆われていることを特徴とする半導体装置。
【0050】
(付記11) 付記9記載の回路基板と該回路基板に搭載された半導体チップと該半導体チップ上に積載された第2の半導体チップとから成り且つ該半導体チップおよび該回路基板のそれぞれの前記互いに対向する表面間に接着剤が充填されており且つ該半導体チップの側面が該接着剤によって覆われており且つ該第2の半導体チップは該回路基板の前記表面に形成されている複数の導体パターンに電気的に接続されていることを特徴とする半導体装置。
【0051】
(付記12) 付記4又は5記載の回路基板から成り且つ前記半導体チップの角部における側面を覆う前記接着剤は前記膨出部分に延在していることを特徴とする半導体装置。
(付記13) 前記半導体チップの厚さは150μm もしくはそれ以下であることを特徴とする付記10乃至12の何れかに記載の半導体装置。
【0052】
(付記14) 前記回路基板における前記半導体チップが搭載されるべき前記領域に接着剤を供給する工程と、
該接着剤が供給された該領域に該半導体チップを載置したのち該半導体チップに荷重を印加して前記突起電極を介して該半導体装置と該回路基板とを電気的に接続すると共に該接着剤の一部を該領域から前記絶縁膜のパターンに形成されている前記溝まで流動させる工程
とを含むことを特徴とする付記10又は12の何れかに記載の半導体装置を製造する方法。
【0053】
(付記15) 半導体チップと、
該半導体チップを搭載する回路基板と、
該半導体チップおよび回路基板のそれぞれの一主面であって互いに対向する表面の何れか一方に設けられ且つ該半導体チップと該回路基板とを電気的に接続する複数の突起電極と、
該回路基板の該表面における該半導体チップが搭載された領域を囲むように設けられ、該領域に近接する辺縁を有し且つ該辺縁から外方に向かって延在する複数の溝が形成されている絶縁膜のパターン
とから成ることを特徴とする半導体装置。
【0054】
【発明の効果】
回路基板上における半導体チップが搭載される領域を囲むようにして回路基板表面に絶縁膜のパターンを設け、この絶縁膜のパターンに、半導体チップが搭載される領域に近接する辺縁から外方に向かって延在する複数の溝を形成しておくことにより,半導体チップの厚さが150μm ないしそれ以下の範囲においても、所定の部位以外に対するアンダーフィル樹脂の好ましくない付着を回避可能とと共に、好ましい形状のフィレットを容易に形成可能とし、工程の能率並びに信頼性を向上可能となる。
【図面の簡単な説明】
【図1】 本発明の第1の実施例を説明するための平面図および拡大要部断面図
【図2】 本発明の第2の実施例を説明するための平面図
【図3】 本発明の第3の実施例を説明するための平面図
【図4】 本発明の第4の実施例を説明するための部分平面図
【図5】 本発明の第5の実施例を説明するための平面図
【図6】 本発明の第6の実施例を説明するための要部断面図
【図7】 本発明の第7の実施例を説明するための平面図および要部断面図
【図8】 本発明の第8の実施例を説明するための平面図および要部断面図
【図9】 本発明の第9の実施例を説明するための平面図および要部断面図
【図10】 従来のフリップチップ実装による半導体装置の要部断面図
【符号の説明】
10 回路基板
11 半導体チップ搭載領域
12、22 アンダーフィル樹脂
13 絶縁膜パターン
14 接着剤
15、152、153、154 ボンディングパッド
16 外部接続端子
17、171 バンプ
18 樹脂モールド
19 ボンディングワイヤ
111、112、113 半導体チップ
121、221 フィレット
131、132、133、136 溝
135 膨出部分
137 第2の溝
Claims (5)
- 半導体チップを搭載する回路基板であって、
該回路基板および該半導体チップのそれぞれの互いに対向する表面の何れか一方に設けられ且つ該半導体チップと回路基板とを電気的に接続するための複数の突起電極のそれぞれを介して接続される複数の導体パターンと、
該回路基板の前記表面における該半導体チップが搭載されるべき領域を囲むように設けられ、該領域に近接する辺縁を有し且つ該辺縁から外方に向かって延在する複数の溝が形成されている絶縁膜のパターン
とから成ることを特徴とする回路基板。 - 前記半導体チップは長方形であり且つ前記絶縁膜のパターンに形成されている溝は該半導体チップの長辺に対向する該絶縁膜のパターンの部分において該半導体チップの短辺に対向する部分に比べてより長く形成されていることを特徴とする請求項1記載の回路基板。
- 前記絶縁膜のパターンを構成する絶縁膜の厚さは前記回路基板に搭載されるべき前記半導体チップおよび該回路基板のそれぞれの前記互いに対向する表面間の距離と等しいかまたはより大きく且つ該回路基板表面と該半導体チップの上表面との間の距離より小さいことを特徴とする請求項1又は2記載の回路基板。
- 請求項1乃至3の何れかに記載の回路基板から成り且つ前記半導体チップおよび該回路基板のそれぞれの前記互いに対向する表面間に接着剤が充填されており且つ該半導体チップの側面が該接着剤によって覆われていることを特徴とする半導体装置。
- 前記回路基板における前記半導体チップが搭載されるべき前記領域に接着剤を供給する工程と、
該接着剤が供給された該領域に該半導体チップを載置したのち該半導体チップに荷重を印加して前記突起電極を介して該半導体装置と該回路基板とを電気的に接続すると共に該接着剤の一部を該領域から前記絶縁膜のパターンに形成されている前記溝まで流動させる工程
とを含むことを特徴とする請求項4記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002348277A JP3997903B2 (ja) | 2002-11-29 | 2002-11-29 | 回路基板および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002348277A JP3997903B2 (ja) | 2002-11-29 | 2002-11-29 | 回路基板および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004186213A JP2004186213A (ja) | 2004-07-02 |
JP3997903B2 true JP3997903B2 (ja) | 2007-10-24 |
Family
ID=32751233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002348277A Expired - Fee Related JP3997903B2 (ja) | 2002-11-29 | 2002-11-29 | 回路基板および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3997903B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11842972B2 (en) | 2004-09-28 | 2023-12-12 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
JP2006100385A (ja) | 2004-09-28 | 2006-04-13 | Rohm Co Ltd | 半導体装置 |
JP5211493B2 (ja) * | 2007-01-30 | 2013-06-12 | 富士通セミコンダクター株式会社 | 配線基板及び半導体装置 |
JP5113114B2 (ja) | 2009-04-06 | 2013-01-09 | 新光電気工業株式会社 | 配線基板の製造方法及び配線基板 |
JP5625340B2 (ja) * | 2009-12-07 | 2014-11-19 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
JP2012009586A (ja) | 2010-06-24 | 2012-01-12 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及び配線基板の製造方法 |
KR102521893B1 (ko) * | 2016-09-23 | 2023-04-14 | 삼성전자주식회사 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
-
2002
- 2002-11-29 JP JP2002348277A patent/JP3997903B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004186213A (ja) | 2004-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5211493B2 (ja) | 配線基板及び半導体装置 | |
JP5043743B2 (ja) | 半導体装置の製造方法 | |
JP3718205B2 (ja) | チップ積層型半導体装置およびその製造方法 | |
JP4438006B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US6919627B2 (en) | Multichip module | |
US8378482B2 (en) | Wiring board | |
JP2001217388A (ja) | 電子装置およびその製造方法 | |
KR20050119414A (ko) | 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법 | |
US8592968B2 (en) | Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method | |
US20140138852A1 (en) | Semiconductor device and method for producing the same | |
TWI734651B (zh) | 電子封裝件及其製法 | |
JP2004165283A (ja) | 半導体装置 | |
JPH11260851A (ja) | 半導体装置及び該半導体装置の製造方法 | |
JP2015153811A (ja) | 半導体装置及びその製造方法 | |
KR20020097036A (ko) | 전자 부품의 실장 기판 및 실장 구조를 갖는 전자 장치 | |
TW201448139A (zh) | 嵌埋式基板封裝構造及其製造方法 | |
JPH08153830A (ja) | 半導体装置およびその製造方法 | |
JPH10233463A (ja) | 半導体装置およびその製造方法 | |
JP3997903B2 (ja) | 回路基板および半導体装置 | |
US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
TW201025554A (en) | Multiple flip-chip package | |
JP2008192815A (ja) | 積層型半導体装置 | |
KR20000053570A (ko) | 비.지.에이.용 테이프 캐리어 및 그것을 이용한 반도체장치 | |
CN109427725B (zh) | 中介基板及其制法 | |
JP2010147225A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040610 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040610 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070730 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3997903 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |