JP3997832B2 - 光半導体装置および光ピックアップ装置 - Google Patents

光半導体装置および光ピックアップ装置 Download PDF

Info

Publication number
JP3997832B2
JP3997832B2 JP2002139624A JP2002139624A JP3997832B2 JP 3997832 B2 JP3997832 B2 JP 3997832B2 JP 2002139624 A JP2002139624 A JP 2002139624A JP 2002139624 A JP2002139624 A JP 2002139624A JP 3997832 B2 JP3997832 B2 JP 3997832B2
Authority
JP
Japan
Prior art keywords
optical
semiconductor substrate
light receiving
semiconductor device
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002139624A
Other languages
English (en)
Other versions
JP2003332593A (ja
Inventor
憲二 今泉
雄三 志水
哲夫 茶藤
豊幸 嶋崎
勝市 大澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002139624A priority Critical patent/JP3997832B2/ja
Publication of JP2003332593A publication Critical patent/JP2003332593A/ja
Application granted granted Critical
Publication of JP3997832B2 publication Critical patent/JP3997832B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Optical Head (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、集積回路を内蔵した光半導体装置に関するものである。
【0002】
【従来の技術】
現代の情報化社会の中において、CD、MD、MO、DVDなどの光ディスクは大容量でランダムアクセス可能なデジタルメディアとして必要不可欠なものとなっている。光ディスク装置において、光ディスク上に記録された情報はまず光信号として出力されるが、その光信号を電気信号に変換する光半導体装置としてフォトICが用いられている。フォトICは光信号を受信して電気信号に変換する受光部と受光部で変換された電気信号を増幅して出力する増幅回路部からなる。光ディスクの大容量化に伴い、短時間にたくさんの情報量を扱うことが求められるようになり、光半導体装置の高速化が必要になっている。
【0003】
光半導体装置の従来例を図8に示す。通常、半導体基板2はくし形リードに設けられたダイパッド1上にマウントされていて、外部入出力用ボンディングパッド6からワイヤ7によって外部入出力端子5へ結線されている。半導体基板2上に生じた熱の一部は外部入出力用ボンディングパッド6からワイヤ7によって外部入出力端子5に伝わる。
【0004】
ここで、くし形リードとは図11で示すように、主にチップをマウントするためのダイパッド1と、ワイヤリングするための外部入出力端子5とで構成されている。
【0005】
【発明が解決しようとする課題】
近年、光半導体装置の信号出力応答時間の高速化に伴い、半導体基板の消費電流が増加し、それと共に半導体基板の発熱量も増加している。この熱が半導体基板上の受光部や増幅回路に伝わることによって、受光部および増幅回路の特性変化をもたらし、光半導体装置の出力電圧および出力オフセット電圧の変動や周波数特性の低下など、光半導体装置の特性変化の原因となっている。さらに、光ピックアップ装置では、光集積回路の高速化に伴う消費電流の増加や、装置の小型化による素子間距離の近接とあいまって、光集積回路の発熱による半導体レーザへの熱流入が無視できなくなってきている。このことにより、半導体レーザの特性変動、特に半導体レーザの動作電流の増加や信頼性の劣化といった問題が顕著になってきている。
【0006】
光半導体装置の回路ブロック図を図9に示す。各回路では、光入力信号を受光部14で電流信号に変換し、ゲイン抵抗15によって出力電圧ゲインを調整している。半導体基板の温度上昇によって受光部14の特性変化が生じると、受光部14において光から電流への変換効率が変化し、同じ光入力信号でも違った電流信号へ変換されてしまい、増幅回路への入力電流の変化から出力電圧の変化が生じる。また、増幅回路の発熱によって、ゲイン抵抗15の抵抗値が変化し、出力電圧に変化が生じる。同様に、出力オフセット電圧調整抵抗16によって、出力オフセット電圧を調整しているが、回路の発熱によって、出力オフセット電圧調整抵抗16の抵抗値が変化し、出力オフセット電圧に変化が生じる。
【0007】
光半導体装置の周波数特性グラフを図10に示す。横軸は入力信号の周波数、縦軸は入力信号に対する出力信号のゲインである。半導体基板の温度上昇によって、集積回路の周波数特性が低下している。これは、高周波領域での出力電圧が低下することを意味する。
【0008】
素子の温度を安定化させるために、ペルチェ素子を用いた温度制御を行ったり、半導体チップの近傍に放熱板を配置したりすることは、従来から知られている。しかしながら、ペルチェ素子を用いる場合には、部品点数の増加によりコストがかかり、また、装置の小型化に難がある。また、放熱板を配置する場合にしても単に基板と放熱板とを接続するのみでは、熱の伝搬を抑えきれず、前記したような特性変動が起こりやすい。
【0009】
【課題を解決するための手段】
上記の課題を解決するため、本発明の光半導体装置は、受光部と、増幅回路と、外部入出力端子と、複数の放熱用端子と、前記受光部および前記増幅回路を設けた半導体基板と、前記半導体基板上の受光部周囲に設けられた金属層と、前記半導体基板を所定の位置に搭載し、かつ前記外部入出力端子および前記放熱用端子をそれぞれ前記半導体基板とは異なる位置に設けたダイパッドとを有し、前記金属層と前記放熱用端子とがワイヤにより結線され、かつ前記複数の放熱用端子は前記受光部に対し対称に配置されているものである
【0010】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照にしながら説明する。
【0011】
(第1の実施形態)
図1は本発明の第1の実施形態における光半導体装置の斜視図である。
【0012】
図1に示す光半導体装置は、くし形リードに設けられたダイパッド1上にマウントされている半導体基板2と、一端がワイヤボンディングされた外部入出力端子5および放熱用端子8と、前記半導体基板2上に形成された受光部3と増幅回路4、前記受光部3の周囲に設けられた放熱用ボンディングパッド9と、前記半導体基板2上に形成された外部入出力用ボンディングパッド6と、外部入出力端子5と外部入出力用ボンディングパッド6および放熱用端子8と放熱用ボンディングパッド9とを結線するワイヤ7から構成される。
【0013】
図1に示すように、本実施の形態に係る光半導体装置において、半導体基板2上の受光部3の周囲に設けられた放熱用ボンディングパッド9は、少なくとも一本以上のワイヤ7によって放熱用端子8と結線されている。
【0014】
本実施形態によれば、受光部3周囲に形成された放熱用ワイヤボンディングパッド9からワイヤ7によって放熱用端子8に余分な熱が運ばれるため、増幅回路4の動作により半導体基板2に伝わった熱が、さらに受光部3へ拡がるのを防ぐ。このことによって、受光部3の温度変化を小さくでき、光半導体装置の特性変化を抑制することができる。
【0015】
また、受光部を挟んで、複数の放熱用端子を設けることにより、熱流入の非対称性を抑えられる。光半導体装置において、受光部は発光点に対して対称に配置されることが多く、受光信号を増幅する回路は受光部の各分割部分にそれぞれ設けられるため、これも対称形の配置を取ることが多い。よって、一方向からのみの放熱を行った場合は放熱効果が十分でないことが多く、図1に示すように放熱用端子や放熱用ワイヤボンディングパッドを受光部に対して対称に設けることにより、受光部の局所的な温度変化をさらに抑えられ、光半導体装置の特性変動がさらに抑えられる。
【0016】
図2は本発明の第1の実施形態における光半導体装置の断面図の一例である。
【0017】
図2に示す光半導体装置は、半導体基板2上に形成された受光部3と増幅回路4、前記受光部3周囲に形成された放熱用ワイヤボンディングパッド9と、前記半導体基板2上に形成された第一絶縁層10と導体層11と第二絶縁層12から構成される。
【0018】
図2に示すように、半導体基板2の受光部3周囲の第二絶縁層12上に放熱用ワイヤボンディングパッド9が形成されている。
【0019】
この構成によれば、配線層の一部を放熱パッドにできるため、工程の簡略化が図れる。また、放熱パッドが受光部の周囲で、かつ受光部に対して上方に配置されているので、受光部に侵入する迷光を遮蔽する効果も有する。
【0020】
図3は本発明の第1の実施形態における光半導体装置の断面図の別の一例である。
【0021】
図3に示す光半導体装置は、半導体基板2上に形成された受光部3と増幅回路4、前記受光部3の周囲に形成された放熱用ワイヤボンディングパッド9と、前記半導体基板2上に形成された第一絶縁層10と導体層11と第二絶縁層12から構成される。
【0022】
図3に示すように、半導体基板2の受光部3周囲の導体層11を用いて放熱用ワイヤボンディングパッド9が形成されている。
【0023】
この構成によれば、配線層の一部を放熱パッドにできるため、工程の簡略化が図れる。放熱パッドと受光部との距離が近いので放熱効果を向上できる。
【0024】
また、放熱用ワイヤボンディングパッド9や放熱用端子8またはワイヤ7の材料として、導電性材料の中でも特に熱伝導性に優れた材料、例えばAuを用いることによって、放熱性をさらに向上させる効果が得られる。
【0025】
(第2の実施形態)
図4は本発明の第2の実施形態における光半導体装置の斜視図である。
【0026】
図4に示す光半導体装置は、くし形リードに設けられたダイパッド1上にマウントされている半導体基板2と、一端がワイヤボンディングされた外部入出力端子5および放熱用端子8と、前記半導体基板2上に形成された受光部3と増幅回路4、前記増幅回路4の上部に設けられた放熱用ワイヤボンディングパッド9と、前記半導体基板2上に形成された外部入出力用ワイヤボンディングパッド6と、外部入出力端子5と外部入出力用ワイヤボンディングパッド6および放熱用端子8と放熱用ワイヤボンディングパッド9とを結線するワイヤ7から構成される。
【0027】
図4に示すように、本実施の形態に係る光半導体装置において、半導体基板2上には増幅回路4上部に設けられた放熱用ワイヤボンディングパッド9は少なくとも一本以上のワイヤ7によって放熱用端子8と結線されている。
【0028】
本実施の形態によれば、半導体基板2上の増幅回路4で生じた熱が、増幅回路4上部に形成された放熱用ワイヤボンディングパッド9からワイヤ7によって放熱用端子8に伝わり、増幅回路4の熱を放熱する。このことによって、増幅回路4の温度変化を小さくでき、光半導体装置の特性変化を抑制することができる。
【0029】
また、第1の実施形態において述べたように、増幅回路4は対称形に配置されているため、増幅回路を挟んで、放熱用端子を対称に配置することにより、増幅回路の局所的な温度変化をさらに抑えられ、光半導体装置の特性変動がさらに抑えられる。
【0030】
図5は本発明の第2の実施形態における光半導体装置の増幅回路4と放熱用端子8との位置関係を示した平面図である。放熱用ワイヤボンディングパッド9は増幅回路4を覆うように上部に設けられており、ワイヤ7によって、放熱用端子8と結線されている。また、外部入出力用ワイヤボンディングパッド6も、ワイヤ7によって放熱用端子8と結線されている。放熱用ワイヤボンディングパッド9とワイヤ7とのボンディング位置の直下には、回路素子は配置されないようにしている。
【0031】
この構成によれば、放熱用ボンディングパッドの面積を大きくとれ、放熱効果がより高まる。また、増幅回路の上部を導体層で覆うことにより、増幅回路に対する遮光が十分に行われ、回路の誤動作を防止することができる。
【0032】
(第3の実施形態)
図6は本発明の第3の実施形態に係る光ピックアップ装置の構成図である。
【0033】
図6に示す光ピックアップ装置は、半導体レーザ18と、前記半導体レーザ18から発生するレーザ光を光ディスク19へ集光するためのレンズ20と、光ディスク19からの反射光を受光部3へ集光するための回折格子21から構成される。
【0034】
半導体レーザ18から発生したレーザ光は、レンズ20を通って光ディスク19上に集光される。そして、光ディスク19上でレーザ光が反射する際に、ディスク上のパターンによって信号成分を含んだものとなる。この光信号を含んだレーザ光を回折格子21によって受光部3へ集光し、そこで、信号から電気信号に変換される。
【0035】
図7は本発明の第3の実施形態における光半導体装置の斜視図である。
【0036】
図7に示す光半導体装置は、くし形リードに設けられたダイパッド1上にマウントされている半導体基板2と、一端がワイヤボンディングされた外部入出力端子5および放熱用端子8と、前記半導体基板2上に形成された受光部3と増幅回路4と、前記半導体基板2上に設けられた半導体レーザ18と、前記増幅回路4の上部に設けられた放熱用ワイヤボンディングパッド9と、前記半導体基板2上に形成された外部入出力用ワイヤボンディングパッド6と、外部入出力端子5と外部入出力用ワイヤボンディングパッド6および放熱用端子8と放熱ワイヤ用ボンディングパッド9とを結線するワイヤ7から構成される。
【0037】
図7に示すように、半導体基板2上に設けられた放熱用ワイヤボンディングパッド9は少なくとも一本以上のワイヤ7によって放熱用端子8と結線されている。
【0038】
本実施の形態によれば、半導体基板2上の増幅回路4で生じた熱が、放熱用ワイヤボンディングパッド9からワイヤ7によって放熱用端子8に伝わるため、半導体レーザ18への熱流入を低減する効果が得られる。このことによって、半導体レーザ18の熱による特性変化を抑制できる。
【0039】
半導体レーザの特性を安定化させることにより、光ピックアップ装置の信号安定度が増し、動作の信頼性が向上する。また、受光素子や増幅回路の特性を安定化させることにより、受光領域の感度設定も容易になり、光ピックアップ装置の動作マージンを確保できるとともに受光領域の面積低減が図れ、装置の小型化が図れる。
【0040】
なお、第1の実施形態においてのみ、外部入出力用パッドと放熱用端子とを結線する例を示したが、他の構成においても、前記した結線を行ってよい。
【0041】
また、放熱用端子や放熱用ボンディングパッドおよびこれらを結線するワイヤを複数設けることにより、結線のためのワイヤの長さを短くでき、放熱効果がより高まることは、前記した実施の形態いずれの場合でも同様である。これらの個数も必要に応じて変更してよい。
【0042】
【発明の効果】
以上のように、本発明に記載の光半導体装置によれば、半導体基板上に形成された受光部の周囲に設けられたワイヤボンディングパッドにワイヤによって結線された放熱用端子を設けることによって、受光部への熱流入を防ぎ、光半導体装置の温度変化による特性変化を抑制することができる。また、半導体基板上に形成された増幅回路上部に設けられたワイヤボンディングパッドにワイヤによって結線された放熱用端子を設けることによって、光半導体装置の温度変化による特性変化を抑制することができる。
【0043】
さらに、本発明に記載の光ピックアップ装置では、半導体レーザへの熱流入を低減し、光源の信頼性が向上でき、光ピックアップ装置の長寿命化が図れる。また、受光素子への熱流入や増幅回路での熱負荷を低減し、光ピックアップ装置の動作マージンを確保できるともに受光領域の面積低減が図れ、装置の小型化が図れる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態における光半導体装置の斜視図
【図2】本発明の第1の実施形態における光半導体装置の断面図の一例を示す図
【図3】本発明の第1の実施形態における光半導体装置の断面図の別の一例を示す図
【図4】本発明の第2の実施形態における光半導体装置の斜視図
【図5】本発明の第2の実施形態における光半導体装置の増幅回路および放熱板の位置を示した平面図
【図6】本発明の第3の実施形態における光ピックアップ装置の構成図
【図7】本発明の第3の実施形態における光半導体装置の斜視図
【図8】従来の技術における光半導体装置の斜視図
【図9】光半導体装置の回路ブロック図
【図10】基板温度が変動した場合における光半導体装置の周波数特性グラフ
【図11】くし形リードの概要説明図
【符号の説明】
1 ダイパッド
2 半導体基板
3 受光部
4 増幅回路
5 外部入出力端子
6 外部入出力用ワイヤボンディングパッド
7 ワイヤ
8 放熱用端子
9 放熱用ワイヤボンディングパッド
10 第一絶縁層
11 導体層
12 第二絶縁層
13 増幅回路ブロック
14 受光部
15 ゲイン抵抗
16 出力オフセット電圧調整抵抗
17 出力端子
18 半導体レーザ
19 光ディスク
20 レンズ
21 回折格子

Claims (5)

  1. 受光部と、増幅回路と、外部入出力端子と、複数の放熱用端子と、前記受光部および前記増幅回路を設けた半導体基板と、前記半導体基板上の受光部周囲に設けられた金属層と、前記半導体基板を所定の位置に搭載し、かつ前記外部入出力端子および前記放熱用端子をそれぞれ前記半導体基板とは異なる位置に設けたダイパッドとを有し、前記金属層と前記放熱用端子とがワイヤにより結線され、かつ前記複数の放熱用端子は前記受光部に対し対称に配置されたことを特徴とする光半導体装置。
  2. 前記増幅回路は前記金属層に覆われたことを特徴とする請求項1に記載の光半導体装置。
  3. 前記金属層は、前記半導体基板上に形成された最下層の配線層を用いていることを特徴とする請求項1に記載の光半導体装置。
  4. 前記金属層は、前記半導体基板上に形成された最上層の配線層を用いていることを特徴とする請求項1ないしのいずれかに記載の光半導体装置。
  5. 少なくとも半導体レーザと、前記半導体レーザから発生するレーザ光を光ディスクへ集光するためのレンズと、光ディスクからの反射光を受光素子へ集光するための回折格子から構成される光ピックアップ装置であって、前記受光素子として請求項1ないしのいずれかに記載の光半導体装置を用いたことを特徴とする光ピックアップ装置。
JP2002139624A 2002-05-15 2002-05-15 光半導体装置および光ピックアップ装置 Expired - Fee Related JP3997832B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002139624A JP3997832B2 (ja) 2002-05-15 2002-05-15 光半導体装置および光ピックアップ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002139624A JP3997832B2 (ja) 2002-05-15 2002-05-15 光半導体装置および光ピックアップ装置

Publications (2)

Publication Number Publication Date
JP2003332593A JP2003332593A (ja) 2003-11-21
JP3997832B2 true JP3997832B2 (ja) 2007-10-24

Family

ID=29700717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002139624A Expired - Fee Related JP3997832B2 (ja) 2002-05-15 2002-05-15 光半導体装置および光ピックアップ装置

Country Status (1)

Country Link
JP (1) JP3997832B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243169A (ja) * 2012-05-17 2013-12-05 Japan Oclaro Inc 半導体光素子及び光モジュール

Also Published As

Publication number Publication date
JP2003332593A (ja) 2003-11-21

Similar Documents

Publication Publication Date Title
US6271581B2 (en) Semiconductor package structure having universal lead frame and heat sink
JPH06203403A (ja) 半導体レーザ装置および光ピックアップ装置
JP3972814B2 (ja) 半導体集積装置
JP5572890B2 (ja) 半導体モジュールおよび半導体装置
JP4695484B2 (ja) 半導体装置
JP2001111159A (ja) 半導体レーザ装置
JP3997832B2 (ja) 光半導体装置および光ピックアップ装置
JP3109885B2 (ja) 光半導体装置
JPH0669408A (ja) 高周波電力増幅用半導体装置
JP2006120996A (ja) 回路モジュール
JPH03174749A (ja) 半導体装置
JP2006134392A (ja) 光学デバイスおよびその製造方法
JP2005251838A (ja) 半導体レーザ装置
US20080237455A1 (en) Light receiving apparatus
JP2008066657A (ja) 半導体装置およびその製造方法
JP2002164482A (ja) 半導体装置
JPH09115956A (ja) 半導体装置
WO2011161904A1 (ja) 光学ヘッド及び光情報装置
JPH04299849A (ja) 半導体装置
JP3449312B2 (ja) 半導体装置
JPH05121589A (ja) 厚膜混成集積回路
JP7161069B1 (ja) 記憶装置及び記憶装置モジュール
JP2003017650A (ja) 半導体集積回路
JP3502511B2 (ja) 半導体装置
JP2010514197A (ja) 放熱パターンを有する半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041117

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees