JP3449312B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3449312B2 JP3449312B2 JP26842899A JP26842899A JP3449312B2 JP 3449312 B2 JP3449312 B2 JP 3449312B2 JP 26842899 A JP26842899 A JP 26842899A JP 26842899 A JP26842899 A JP 26842899A JP 3449312 B2 JP3449312 B2 JP 3449312B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- optical element
- semiconductor element
- package
- heat source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体素子を冷
却する機能を有さない半導体装置に関するものである。
却する機能を有さない半導体装置に関するものである。
【０００２】
【従来の技術】昨今、半導体素子を冷却するタイプの半
導体モジュールから半導体素子を冷却しない非冷却タイ
プの半導体モジュールが開発、製品化されてきている。
これは半導体素子の改良により素子自体を冷却しなくて
も所要の特性が得られ、しかも従来のように半導体素子
を冷却するための例えばペルチェ素子と当該ペルチェ素
子の温度制御回路が不要となることから非冷却タイプの
半導体モジュールの製品化が切望されてきている。
導体モジュールから半導体素子を冷却しない非冷却タイ
プの半導体モジュールが開発、製品化されてきている。
これは半導体素子の改良により素子自体を冷却しなくて
も所要の特性が得られ、しかも従来のように半導体素子
を冷却するための例えばペルチェ素子と当該ペルチェ素
子の温度制御回路が不要となることから非冷却タイプの
半導体モジュールの製品化が切望されてきている。
【０００３】以下、半導体素子が光素子の場合について
説明する。図５（ａ）は従来の非冷却タイプの半導体素
子モジュールの側面図であり、図５（ｂ）は図５（ａ）
の断面図であり、図５（ｃ）は図５（ａ）のＡ−Ａ’線
断面正面図である。図において、１は電気信号と光信号
の変換を行うための光素子、２は光信号を伝送するため
の光ファイバ、３は上記光素子１と上記光ファイバ２を
光軸調整し固定するためのマウント、４は上記光素子１
を気密封止するためのパッケージ、５は上記光素子１と
上記パッケージ４を電気的に接合するためのワイヤ、６
は上記パッケージ４の外部に設けられ、上記パッケージ
４を半導体素子モジュールの実装面上に設けた導体パタ
ーンと接続するためのリード、７は上記リード６と同一
の機能を有し、かつ外部熱源の近傍に取り付けられるリ
ードである。ここで、上記リード６と上記リード７は同
一の熱伝導率および同一の断面積をもっている。また、
ここで上記ワイヤ５と上記リード６は上記パッケージ４
を介して電気的に接合されている。
説明する。図５（ａ）は従来の非冷却タイプの半導体素
子モジュールの側面図であり、図５（ｂ）は図５（ａ）
の断面図であり、図５（ｃ）は図５（ａ）のＡ−Ａ’線
断面正面図である。図において、１は電気信号と光信号
の変換を行うための光素子、２は光信号を伝送するため
の光ファイバ、３は上記光素子１と上記光ファイバ２を
光軸調整し固定するためのマウント、４は上記光素子１
を気密封止するためのパッケージ、５は上記光素子１と
上記パッケージ４を電気的に接合するためのワイヤ、６
は上記パッケージ４の外部に設けられ、上記パッケージ
４を半導体素子モジュールの実装面上に設けた導体パタ
ーンと接続するためのリード、７は上記リード６と同一
の機能を有し、かつ外部熱源の近傍に取り付けられるリ
ードである。ここで、上記リード６と上記リード７は同
一の熱伝導率および同一の断面積をもっている。また、
ここで上記ワイヤ５と上記リード６は上記パッケージ４
を介して電気的に接合されている。
【０００４】図６（ａ）は従来の半導体素子モジュール
を基板の実装面上に設けた導体パターンを介して基板に
実装した半導体装置を示す側面図であり、図６（ｂ）は
図６（ａ）の上面図であり、図６（ｃ）は図６（ａ）の
正面図である。図において、８は半導体素子モジュール
を実装する基板、９は基板８の実装面上に設けた導体パ
ターン、１０は上記リード７の近傍に取り付けられる外
部熱源である。
を基板の実装面上に設けた導体パターンを介して基板に
実装した半導体装置を示す側面図であり、図６（ｂ）は
図６（ａ）の上面図であり、図６（ｃ）は図６（ａ）の
正面図である。図において、８は半導体素子モジュール
を実装する基板、９は基板８の実装面上に設けた導体パ
ターン、１０は上記リード７の近傍に取り付けられる外
部熱源である。
【０００５】
【発明が解決しようとする課題】従来の非冷却タイプの
半導体素子モジュールおよび半導体装置は以上のように
構成されているため、半導体素子モジュールを基板８の
実装面上に設けた導体パターン９を介して基板８に実装
した際、外部熱源１０からの発熱がリード７、パッケー
ジ４およびマウント３を介して光素子１に伝えられるこ
とで光素子１の温度が上昇し、この温度上昇により電気
・光学特性が変化するという問題があった。また、この
外部熱源１０からの発熱による光素子１の電気・光学特
性の変化を小さくするために、リード６およびリード７
の熱抵抗を大きくすると、光素子１自身からの発熱によ
り光素子１の温度が上昇し、この温度上昇により電気・
光学特性が変化するという問題があった。
半導体素子モジュールおよび半導体装置は以上のように
構成されているため、半導体素子モジュールを基板８の
実装面上に設けた導体パターン９を介して基板８に実装
した際、外部熱源１０からの発熱がリード７、パッケー
ジ４およびマウント３を介して光素子１に伝えられるこ
とで光素子１の温度が上昇し、この温度上昇により電気
・光学特性が変化するという問題があった。また、この
外部熱源１０からの発熱による光素子１の電気・光学特
性の変化を小さくするために、リード６およびリード７
の熱抵抗を大きくすると、光素子１自身からの発熱によ
り光素子１の温度が上昇し、この温度上昇により電気・
光学特性が変化するという問題があった。
【０００６】この発明は上記のような問題点を解決する
ためになされたもので、半導体素子と外部熱源との間の
熱抵抗を大きく、かつ半導体素子と基板との間の熱抵抗
を小さくすることができる。これにより外部熱源からの
発熱による半導体素子の電気・光学特性の変化を小さ
く、かつ半導体素子自身からの発熱による半導体素子自
身の電気・光学特性の変化を小さくすることができる半
導体装置を提供することを目的とする。
ためになされたもので、半導体素子と外部熱源との間の
熱抵抗を大きく、かつ半導体素子と基板との間の熱抵抗
を小さくすることができる。これにより外部熱源からの
発熱による半導体素子の電気・光学特性の変化を小さ
く、かつ半導体素子自身からの発熱による半導体素子自
身の電気・光学特性の変化を小さくすることができる半
導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】第１の発明による半導体
素子モジュールはパッケージの外部に、熱伝導率の異な
る複数のリードを設けるように構成したものである。
素子モジュールはパッケージの外部に、熱伝導率の異な
る複数のリードを設けるように構成したものである。
【０００８】また、第２の発明による半導体装置は第１
の発明による半導体素子モジュールと、実装面上にリー
ド接続用の導体パターンと、外部熱源とを有し、上記リ
ードのうち熱伝導率の小さいリードが、上記外部熱源に
近くなるように上記導体パターンを介して半田付けされ
る基板とを設けるように構成したものである。
の発明による半導体素子モジュールと、実装面上にリー
ド接続用の導体パターンと、外部熱源とを有し、上記リ
ードのうち熱伝導率の小さいリードが、上記外部熱源に
近くなるように上記導体パターンを介して半田付けされ
る基板とを設けるように構成したものである。
【０００９】第３の発明による半導体素子モジュールは
パッケージの外部に、断面積の異なる複数のリードを設
けるように構成したものである。
パッケージの外部に、断面積の異なる複数のリードを設
けるように構成したものである。
【００１０】また、第４の発明による半導体装置は第１
の発明による半導体素子モジュールと、実装面上にリー
ド接続用の導体パターンと、外部熱源とを有し、上記リ
ードのうち断面積の小さいリードが、上記外部熱源に近
くなるように上記導体パターンを介して半田付けされる
基板とを設けるように構成したものである。
の発明による半導体素子モジュールと、実装面上にリー
ド接続用の導体パターンと、外部熱源とを有し、上記リ
ードのうち断面積の小さいリードが、上記外部熱源に近
くなるように上記導体パターンを介して半田付けされる
基板とを設けるように構成したものである。
【００１１】第５の発明による半導体素子モジュールお
よび半導体装置は第１〜４の発明による半導体素子モジ
ュールに設けたリードが、上記半導体素子と上記外部熱
源との間の熱抵抗を大きく、かつ上記半導体素子と上記
基板との間の熱抵抗を小さくする機能を有するように構
成したものである。
よび半導体装置は第１〜４の発明による半導体素子モジ
ュールに設けたリードが、上記半導体素子と上記外部熱
源との間の熱抵抗を大きく、かつ上記半導体素子と上記
基板との間の熱抵抗を小さくする機能を有するように構
成したものである。
【００１２】また、第６の発明による半導体素子モジュ
ールは半導体素子を光素子で構成したものである。
ールは半導体素子を光素子で構成したものである。
【００１３】
【発明の実施の形態】実施の形態１．図１（ａ）はこの
発明の実施の形態１を示す側面図であり、図１（ｂ）は
図１（ａ）の断面図であり、図１（ｃ）は図１（ａ）の
Ａ−Ａ’線断面正面図である。図において、１〜６は従
来の半導体素子モジュールおよび半導体装置と同様の構
成になっており、１１は外部熱源の近傍に取り付けら
れ、上記リード６のすべてまたは一部よりも熱伝導率の
小さいリードである。図２（ａ）はこの発明による半導
体素子モジュールを基板の実装面上に設けた導体パター
ンを介して基板に実装した半導体装置を示す側面図であ
り、図２（ｂ）はその上面図であり、図２（ｃ）はその
正面図である。図において、２、４、６および８〜１０
は図６に示した従来の半導体素子モジュールおよび半導
体装置と同様の構成になっており、１１は図１に示した
リード１１と同様のものである。
発明の実施の形態１を示す側面図であり、図１（ｂ）は
図１（ａ）の断面図であり、図１（ｃ）は図１（ａ）の
Ａ−Ａ’線断面正面図である。図において、１〜６は従
来の半導体素子モジュールおよび半導体装置と同様の構
成になっており、１１は外部熱源の近傍に取り付けら
れ、上記リード６のすべてまたは一部よりも熱伝導率の
小さいリードである。図２（ａ）はこの発明による半導
体素子モジュールを基板の実装面上に設けた導体パター
ンを介して基板に実装した半導体装置を示す側面図であ
り、図２（ｂ）はその上面図であり、図２（ｃ）はその
正面図である。図において、２、４、６および８〜１０
は図６に示した従来の半導体素子モジュールおよび半導
体装置と同様の構成になっており、１１は図１に示した
リード１１と同様のものである。
【００１４】ここで上記リード６のすべてまたは一部よ
りも上記リード１１の熱伝導率が小さくなるように構成
されているため、光素子１と外部熱源１０との間の熱抵
抗を大きく、かつ光素子１と基板８との間の熱抵抗を小
さくすることができる。
りも上記リード１１の熱伝導率が小さくなるように構成
されているため、光素子１と外部熱源１０との間の熱抵
抗を大きく、かつ光素子１と基板８との間の熱抵抗を小
さくすることができる。
【００１５】これにより外部熱源１０からの発熱による
光素子１の電気・光学特性の変化を小さく、かつ光素子
１自身からの発熱による半導体素子自身の電気・光学特
性の変化を小さくすることができる。一般に光素子１を
用いた半導体素子モジュールの場合、光素子１を駆動す
るための電子部品が必要になるが、半導体素子モジュー
ルから電子部品までの距離が大きくなると半導体素子モ
ジュールの電気・光学特性が劣化するため、半導体素子
モジュールの近傍に電子部品が置かれる。
光素子１の電気・光学特性の変化を小さく、かつ光素子
１自身からの発熱による半導体素子自身の電気・光学特
性の変化を小さくすることができる。一般に光素子１を
用いた半導体素子モジュールの場合、光素子１を駆動す
るための電子部品が必要になるが、半導体素子モジュー
ルから電子部品までの距離が大きくなると半導体素子モ
ジュールの電気・光学特性が劣化するため、半導体素子
モジュールの近傍に電子部品が置かれる。
【００１６】この電子部品が上記外部熱源１０となる。
また、一般にリード材質としてはＦe-Ｎi系合金または
Ｃｕ基合金が用いられるが、上記リード６に熱伝導率が
大きいＦe-Ｎi系合金を、上記リードｂ１１に熱伝導率
が小さいＣｕ基合金を用いることで、この実施の形態１
の半導体素子モジュールおよび半導体装置を構成するこ
とができる。
また、一般にリード材質としてはＦe-Ｎi系合金または
Ｃｕ基合金が用いられるが、上記リード６に熱伝導率が
大きいＦe-Ｎi系合金を、上記リードｂ１１に熱伝導率
が小さいＣｕ基合金を用いることで、この実施の形態１
の半導体素子モジュールおよび半導体装置を構成するこ
とができる。
【００１７】実施の形態２．図３（ａ）はこの発明の実
施の形態２を示す側面図であり、図３（ｂ）は図３
（ａ）の断面図であり、図３（ｃ）は図３（ａ）のＡ−
Ａ’線断面正面図である。図において、１〜６は従来の
半導体素子モジュールおよび半導体装置と同様の構成に
なっており、１２は外部熱源の近傍に取り付けられ、上
記リード６のすべてまたは一部よりも断面積の小さいリ
ードである。図４（ａ）はこの発明による半導体素子モ
ジュールを基板の実装面上に設けた導体パターンを介し
て基板に実装した半導体装置を示す側面図であり、図４
（ｂ）はその上面図であり、図４（ｃ）はその正面図で
ある。図において、２、４、６および８〜１０は図６に
示した従来の半導体素子モジュールおよび半導体装置と
同様の構成になっており、１２は図３に示したリードと
同様のものである。
施の形態２を示す側面図であり、図３（ｂ）は図３
（ａ）の断面図であり、図３（ｃ）は図３（ａ）のＡ−
Ａ’線断面正面図である。図において、１〜６は従来の
半導体素子モジュールおよび半導体装置と同様の構成に
なっており、１２は外部熱源の近傍に取り付けられ、上
記リード６のすべてまたは一部よりも断面積の小さいリ
ードである。図４（ａ）はこの発明による半導体素子モ
ジュールを基板の実装面上に設けた導体パターンを介し
て基板に実装した半導体装置を示す側面図であり、図４
（ｂ）はその上面図であり、図４（ｃ）はその正面図で
ある。図において、２、４、６および８〜１０は図６に
示した従来の半導体素子モジュールおよび半導体装置と
同様の構成になっており、１２は図３に示したリードと
同様のものである。
【００１８】ここで上記リード６のすべてまたは一部よ
りも上記リードｃ１２の断面積が小さくなるように構成
されているため、光素子１と外部熱源１０との間の熱抵
抗を大きく、かつ光素子１と基板８との間の熱抵抗を小
さくすることができる。
りも上記リードｃ１２の断面積が小さくなるように構成
されているため、光素子１と外部熱源１０との間の熱抵
抗を大きく、かつ光素子１と基板８との間の熱抵抗を小
さくすることができる。
【００１９】これにより外部熱源１０からの発熱による
光素子１の電気・光学特性の変化を小さく、かつ光素子
１自身からの発熱による半導体素子自身の電気・光学特
性の変化を小さくすることができる。
光素子１の電気・光学特性の変化を小さく、かつ光素子
１自身からの発熱による半導体素子自身の電気・光学特
性の変化を小さくすることができる。
【００２０】実施の形態３．なお、上記実施の形態１ま
たは２では、リード６のすべてまたは一部よりもリード
１１の熱伝導率を小さくする場合（実施の形態１）と、
リード６のすべてまたは一部よりもリード１２の断面積
を小さくする場合（実施の形態２）とについて分けて説
明したが、これらの組み合わせの場合、たとえば、リー
ド６のすべてまたは一部よりもリード１１の熱伝導率と
断面積の両方を小さくするという場合においても同様の
効果が期待できる。
たは２では、リード６のすべてまたは一部よりもリード
１１の熱伝導率を小さくする場合（実施の形態１）と、
リード６のすべてまたは一部よりもリード１２の断面積
を小さくする場合（実施の形態２）とについて分けて説
明したが、これらの組み合わせの場合、たとえば、リー
ド６のすべてまたは一部よりもリード１１の熱伝導率と
断面積の両方を小さくするという場合においても同様の
効果が期待できる。
【００２１】実施の形態４．なお、上記実施の形態１〜
３では、半導体素子が光素子の場合について説明した
が、たとえば半導体素子をＩＣとした場合においても同
等の効果が期待できる。
３では、半導体素子が光素子の場合について説明した
が、たとえば半導体素子をＩＣとした場合においても同
等の効果が期待できる。
【００２２】
【発明の効果】この発明によれば、半導体素子と外部熱
源との間の熱抵抗を大きく、かつ半導体素子と基板との
間の熱抵抗を小さくすることができ、これにより外部熱
源からの発熱による半導体素子の電気・光学特性の変化
を小さく、かつ半導体素子自身からの発熱による半導体
素子自身の電気・光学特性の変化を小さくすることがで
きる半導体装置を提供できる効果がある。
源との間の熱抵抗を大きく、かつ半導体素子と基板との
間の熱抵抗を小さくすることができ、これにより外部熱
源からの発熱による半導体素子の電気・光学特性の変化
を小さく、かつ半導体素子自身からの発熱による半導体
素子自身の電気・光学特性の変化を小さくすることがで
きる半導体装置を提供できる効果がある。
【図１】 この発明の実施の形態１による半導体素子モ
ジュールの側面図、側面図の断面図、およびＡ−Ａ’線
断面正面図である。
ジュールの側面図、側面図の断面図、およびＡ−Ａ’線
断面正面図である。
【図２】 この発明の実施の形態１による半導体素子モ
ジュールを基板の実装面上に設けた導体パターンを介し
て基板に実装した半導体装置を示す側面図、上面図、お
よび正面図である。
ジュールを基板の実装面上に設けた導体パターンを介し
て基板に実装した半導体装置を示す側面図、上面図、お
よび正面図である。
【図３】 この発明の実施の形態２による半導体素子モ
ジュールの側面図、側面図の断面図、およびＡ−Ａ’線
断面正面図である。
ジュールの側面図、側面図の断面図、およびＡ−Ａ’線
断面正面図である。
【図４】 この発明の実施の形態２による半導体素子モ
ジュールを基板の実装面上に設けた導体パターンを介し
て基板に実装した半導体装置を示す側面図、上面図、お
よび正面図である。
ジュールを基板の実装面上に設けた導体パターンを介し
て基板に実装した半導体装置を示す側面図、上面図、お
よび正面図である。
【図５】 従来の半導体素子モジュールの側面図、側面
図の断面図、およびＡ−Ａ’線断面正面図である。
図の断面図、およびＡ−Ａ’線断面正面図である。
【図６】 従来の半導体素子モジュールを基板の実装面
上に設けた導体パターンを介して基板に実装した半導体
装置を示す側面図、および正面図である。
上に設けた導体パターンを介して基板に実装した半導体
装置を示す側面図、および正面図である。
１ 光素子、２ 光ファイバ、３ マウント、４ パッ
ケージ、５ ワイヤ、６ リード、７ リード、８ 基
板、９ 導体パターン、１０ 外部熱源、１１リード、
１２ リード。
ケージ、５ ワイヤ、６ リード、７ リード、８ 基
板、９ 導体パターン、１０ 外部熱源、１１リード、
１２ リード。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/00 - 23/10
H01L 31/02
H01L 31/0232
H01L 33/00
Claims (3)
- 【請求項１】 パッケージと、上記パッケージに配置さ
れる光素子とを有し、光素子を冷却する機能を有さない
半導体素子モジュールにおいて、 上記パッケージの外部に設けられた熱伝導率の異なる複
数のリードと、 実装面上にリード接続用の導体パターンと、上記光素子
を駆動するための電子部品である外部熱源とを有し、上
記リードのうち熱伝導率の小さいリードが、上記外部熱
源に近くなるように上記導体パターンを介して半田付け
された基板と、 を備えたことを特徴とする半導体装置。 - 【請求項２】 パッケージと、上記パッケージに配置さ
れる光素子とを有し、光素子を冷却する機能を有さない
半導体素子モジュールにおいて、 上記パッケージの外部に設けられた断面積の異なる複数
のリードと、 実装面上にリード接続用の導体パターンと、上記光素子
を駆動するための電子部品である外部熱源とを有し、上
記リードのうち断面積の小さいリードが、上記外部熱源
に近くなるように上記導体パターンを介して半田付けさ
れる基板と、 を備えたことを特徴とする半導体装置。 - 【請求項３】 上記リードは上記光素子と上記外部熱源
との間の熱抵抗を大きく、かつ上記光素子と上記基板と
の間の熱抵抗を小さくする機能を有することを特徴とす
る請求項１又は２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26842899A JP3449312B2 (ja) | 1999-09-22 | 1999-09-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26842899A JP3449312B2 (ja) | 1999-09-22 | 1999-09-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001093999A JP2001093999A (ja) | 2001-04-06 |
| JP3449312B2 true JP3449312B2 (ja) | 2003-09-22 |
Family
ID=17458363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26842899A Expired - Fee Related JP3449312B2 (ja) | 1999-09-22 | 1999-09-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3449312B2 (ja) |
-
1999
- 1999-09-22 JP JP26842899A patent/JP3449312B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001093999A (ja) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5032897A (en) | Integrated thermoelectric cooling | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| US5747876A (en) | Semiconductor device and semiconductor module | |
| JPH0548000A (ja) | 半導体装置 | |
| JP2011108924A (ja) | 熱伝導基板及びその電子部品実装方法 | |
| KR20040007234A (ko) | 전력 반도체장치 | |
| EP1995776A1 (en) | Semiconductor package mounting apparatus | |
| US6396699B1 (en) | Heat sink with chip die EMC ground interconnect | |
| JP2006261221A (ja) | 電子回路及び電子機器 | |
| JP3449312B2 (ja) | 半導体装置 | |
| GB2168533A (en) | Package for integrated circuits having improved heat sinking capabilities | |
| JPH04123462A (ja) | 半導体実装装置 | |
| JPH09213847A (ja) | 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 | |
| JP2003133514A (ja) | パワーモジュール | |
| JP2002094170A (ja) | 光モジュール | |
| JP2004048084A (ja) | 半導体パワーモジュール | |
| JPH05206320A (ja) | マルチチップモジュール | |
| JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
| JP2690248B2 (ja) | 表面実装型半導体装置 | |
| JPS6329413B2 (ja) | ||
| JP2010098144A (ja) | リードフレーム及び半導体装置 | |
| JP2919313B2 (ja) | プリント配線基板及びその実装方法 | |
| JP2855980B2 (ja) | 熱電冷却モジュールおよび冷却型半導体レーザモジュール | |
| JP3013612B2 (ja) | 半導体装置 | |
| CN117480602A (zh) | 半导体模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |