JP3967709B2 - 液晶表示装置用アレイ基板及びその製造方法 - Google Patents

Description

本発明は液晶表示装置に係り、特に液晶表示装置用アレイ基板及びその製造方法に関する。

図１は、一般的な液晶表示装置を概略的に示した平面図である。図示したように、一般的な液晶表示装置１１は、ブラックマトリックス６とカラーフィルター７、前記カラーフィルター７の上部に蒸着された透明電極である共通電極９が形成された上部基板５と、画素領域Ｐ上に形成された画素電極５６とスイッチング素子Ｔを含んだアレイ配線が形成された下部基板２２で構成され、前記上部基板５と下部基板２２間には液晶１５が充填されている。

前記下部基板２２はアレイ基板とも称し、スイッチング素子である薄膜トランジスタＴがマトリックス形態で位置して、このような複数の薄膜トランジスタを交差して経由するゲート配線１２とデータ配線３４が形成される。

前記画素領域Ｐは、前記ゲート配線１２とデータ配線３４が交差して定義される領域である。前記画素領域Ｐ上に形成される画素電極５６は、インジウム−スズ−オキサイド（ＩＴＯ）のように光の透過率が比較的優れた透明導電性金属を用いる。

前述したように構成される液晶表示装置は、前記薄膜トランジスタＴと前記薄膜トランジスタに連結した画素電極５６がマトリックス形態で存在することによって映像を表示する。

前記ゲート配線１２は、前記薄膜トランジスタＴの第１電極であるゲート電極を駆動するパルス電圧を伝達し、前記データ配線３４は、前記薄膜トランジスタＴの第２電極であるソース電極を駆動する信号電圧を伝達する手段である。

前述したような構成を有する液晶パネルの駆動は液晶の電気光学的効果に起因する。詳細に説明すれば、前記液晶層１５は、自発分極（Spontaneous Polarization）特性を有する誘電異方性物質であり、電圧が印加されると自発分極により双極子を形成することによって電界の印加方向によって分子の配列方向が変えられる特性を有する。したがって、このような配列状態によって光学的特性が変えられることによって電気的な光変調が生じる。このような液晶の光変調現象により、光を遮断または通過させる方法でイメージを具現するようになる。

前述したような動作を示す液晶表示装置は製造工程が非常に複雑であるため、工程を単純化することによって工程時間と製造原価を減らす努力が行われている。このような一環として、従来、前記薄膜トランジスタアレイ部の製造工程を５〜７マスク工程から４マスク工程で完了できる製造方法が提案された。

図２は、従来の４マスク工程で製作された液晶表示装置用アレイ基板の一部を概略的に示した拡大平面図である。図示したように、ゲート配線１２とデータ配線３４が直交して画素領域Ｐを定義し、前記ゲート配線１２とデータ配線３４の交差地点にはスイッチング素子として薄膜トランジスタＴを配置する。前記ゲート配線１２の一端にはゲートパッド１０が構成され、前記データ配線３４の一端にはデータパッド３６が構成される。

前記各パッド１０、３６は、アイランド状の透明電極パターンであるゲートパッド端子５８とデータパッド端子６０と各々接触して構成される。前記薄膜トランジスタＴは、前記ゲート配線１２と連結して走査信号を印加受けるゲート電極１４と、前記データ配線３４と連結してデータ信号を印加受けるソース電極４０及びこれとは所定間隔離隔されたドレイン電極４２で構成される。また、前記ゲート電極１４上部に構成されて前記ソース電極４０及びドレイン電極４２と接触するアクティブ層３２を含む。

また、前記画素領域Ｐ上には前記ドレイン電極４２と接触する透明な画素電極５６を構成し、前記透明な画素電極５６の一部は前記ゲート配線１２の上部に延長して構成する。前記ゲート配線１２の上部にはアイランド状の金属パターン３８を形成し、前記金属パターン３８は前記ゲート配線１２の上部に延びた透明画素電極５６と接触する。

前述したような構成で、前記ゲート配線１２の一部を第１ストレージ電極にし、前記画素電極１７と接触する金属パターン３８を第２ストレージ電極にして、前記第１ストレージ電極及び第２ストレージ電極間に配置するゲート絶縁膜（図示せず）を誘電体にするストレージキャパシターＣｓｔが構成される。

この時、図示しなかったが、前記アクティブ層３２とソース電極４０及びドレイン電極４２間にはオーミックコンタクト層（図示せず）が構成され、前記データ配線３４とデータパッド電極３６の下部には純粋非晶質シリコンと不純物非晶質シリコンで構成された第１パターン３５が形成されており、前記金属パターン３８の下部には純粋非晶質シリコンと不純物非晶質シリコンで構成された第２パターン２９が形成されている。

前述したようなアレイ基板の構成は、従来の４マスク工程で製作されたものであり、図面を参照して従来の４マスク工程を利用したアレイ基板の製造工程を説明する。図３Ａないし図３Ｇと、図４Ａないし図４Ｇと、図５Ａないし図５Ｇは、図２のIII-III、IV-IV、V-V線に沿って切断した従来の４マスク工程順序を示した工程断面図である。図３Ａないし図３Ｇはスイッチング素子と画素領域と補助容量部を示し、図４Ａないし図４Ｇはゲートパッド部を示し、図５Ａないし図５Ｇはデータパッド部を示す。

まず、図３Ａと図４Ａと図５Ａに示したように、透明な絶縁基板２２上に第１金属層を形成した後、第１マスク工程で、一端にゲートパッド１０を含むゲート配線１２と、前記ゲート配線１２から突出して延びたゲート電極１４を形成する。

前記ゲート電極物質は、アルミニウム（Ａｌ）、アルミニウム合金、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）のような多様な導電性金属を用いることができ、特に、アルミニウム（Ａｌ）とアルミニウム合金を用いる場合にはモリブデン（Ｍｏ）やクロム（Ｃｒ）等を用いて二重層で構成する。

前記ゲート配線１２とゲートパッド１０、ゲート電極１４が形成された基板２２の全面に第１絶縁膜であるゲート絶縁膜１６と、純粋非晶質シリコン層１８と、不純物非晶質シリコン層２０と、第２金属層２４を積層する。

この時、前記ゲート絶縁膜１６は、窒化シリコン（ＳｉＮ_x）と酸化シリコン（ＳｉＯ₂）を含む無機絶縁物質グループのうちから選択された一つを蒸着して形成し、前記第２金属層２４はクロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）などの導電性金属物質のうち選択された一つを蒸着して形成する。

次に、図３Ｂと図４Ｂと図５Ｂに示したように、第２金属層２４の上部にはフォトレジスト（photo-resist：以下"ＰＲ"層と称する）を塗布してＰＲ層２６を形成する。この時、前記ＰＲ層２６は光を受けた部分が露光されて現像されるポジティブ型（positive type）を用いるものとする。前記ＰＲ層２６が形成された基板２２の上部に透過領域Ａと遮断領域Ｂと半透過領域（スリット領域）Ｃで構成されたマスク７０を配置させる。

前記半透過領域Ｃは、ゲート電極１４の上部に対応して配置させて、前記遮断領域Ｂは以後データ配線とソース及びドレイン電極、データパッド、そしてストレージキャパシターの電極が形成される位置に対応する。この時、前記半透過領域Ｃに対応するＰＲ層２６は、前記透過領域Ａに比べて一部分だけ露光される特性がある。

続いて、前記マスク７０の上部に光を照射する露光（exposure）工程と、露光された部分を除去する現像（develop）工程を行う。前述したような工程を行えば、図３Ｃと図４Ｄと図５Ｄに示したように、ＰＲパターン２６ａが形成される。ここでＰＲパターン２６ａはマスク（図３Ｂ、図４Ｂ、図５Ｂの７０）の遮断領域Ｂに対応する第１厚さと半透過領域Ｃに対応する第２厚さを有する。

続いて、前記ＰＲパターン２６ａ間に露出した第２金属層２４を湿式エッチング方式でエッチングした後、下部の不純物非晶質シリコン層２０と純粋非晶質シリコン層１８を乾式エッチングを通じて除去する工程を行えば、図３Ｄと図４Ｄと図５Ｄに示したように、ソース／ドレイン電極パターン２８と、ソース／ドレイン電極パターン２８から延びたデータ配線（図２の３４）と、データ配線３４の一端に配置するデータパッド３６、不純物半導体パターン３２ａ及びアクティブ層３０が形成される。同時に、前記ゲート配線１２の一部上部にはアイランド状の金属パターン３８が形成される。

一方、前記パターニングされた純粋非晶質シリコン層と不純物非晶質シリコン層で構成されて前記データ配線３４とデータパッド３６の下部に延びた第１パターン３５と、前記金属パターン３８の下部にアイランド状で構成された第２パターン２９が形成される。

次に、図３Ｅと図４Ｅと図５Ｅに示したように、第２厚さのＰＲパターン２６ａを除去するための灰化工程（ashing processing）を行う。前記灰化工程を行えば、前記ゲート電極１４上部の第２厚さを有するＰＲパターン２６ａが除去されて前記ソース／ドレイン電極パターン２８が露出する。この時、前記ＰＲパターン２６ａの縁も削られて下部の金属パターン２８、３８、３６が露出する。

続いて、前記ＰＲパターン２６ａ間に露出した金属層であるソース／ドレイン電極パターン（図３Ｅの２８）とその下部の不純物非晶質シリコン層である不純物半導体パターン（図３Ｅの３２ａ）を乾式エッチングを通じて除去する工程を行い下部のアクティブ層３０を露出する工程を行う。

この時、ＰＲパターン２６ａ間に露出した金属層がモリブデン（Ｍｏ）の場合には、前述したように、乾式エッチングで露出した金属層とその下部の不純物非晶質シリコン層を一度に除去することが可能であるが、前記金属層がクロム（Ｃｒ）の場合には、前記ＰＲパターン間に露出した金属層をまず湿式エッチングを通じて除去した後、続いて乾式エッチングでその下部の不純物非晶質シリコン層を除去する工程を行う。ここで、金属層と不純物非晶質シリコン層の縁も除去されて下部の純粋非晶質シリコン層が現われる。

このような工程を通じて、図３Ｆと図４Ｆと図５Ｆに示したように、相互に離隔されたソース電極４０とドレイン電極４２が構成され、オーミックコンタクト層３２が形成されてアクティブ層３２が露出する。露出したアクティブ層３２は薄膜トランジスタのチャネルＣＨになる。

以上のように第２マスク工程を通じて、アクティブ層３２とソース電極４０及びドレイン電極４２とデータ配線３４とデータパッド３６と前記ゲート配線１２の上部にアイランド状の金属パターン３８が形成される。

続いて、前記ソース電極４０及びドレイン電極４２とデータ配線３４とデータパッド３６とアイランド状の金属パターン３８が形成された基板２２の全面に、ベンゾシクロブテン（ＢＣＢ）とアクリル（ａｃｒｙｌ）系樹脂（ｒｅｓｉｎ）を含んだ透明な有機絶縁物質グループのうちから選択された一つを塗布して形成したり、窒化シリコン（ＳｉＮ_x）と酸化シリコン（ＳｉＯ₂）を含む無機絶縁物質グループのうちから選択された一つを蒸着して第２絶縁膜である保護膜４６を形成する。

次に、前記保護膜４６を第３マスク工程でパターニングして、前記ドレイン電極４２の一部を露出するドレインコンタクトホール４８と、前記金属パターン３８の一部を露出するストレージコンタクトホール５０と、前記ゲートパッド１０とデータパッド３６の一部を露出するゲートパッドコンタクトホール５２とデータパッドコンタクトホール５４を形成する。

続いて、図３Ｇと図４Ｇと図５Ｇに示したように、前記保護膜４６の上部にインジウム−スズ−オキサイド（ＩＴＯ）とインジウム−ジンク−オキサイド（ＩＺＯ）を含んだ透明導電性金属物質のうち選択された一つを蒸着して第４マスク工程でパターニングして、前記ドレイン電極４２と接触しながら前記画素領域Ｐを経由し前記アイランド状の金属パターン３８と接触する透明画素電極５６と、前記ゲートパッド１０と接触するゲートパッド端子５８と前記データパッド３６と接触するデータパッド端子６０を形成する。
前述したような工程で従来の方法による液晶表示装置用アレイ基板を製作できる（例えば、特許文献１参照）。
韓国特許公報２０００−３４８５９号

本発明は前述した４マスク工程をさらに単純化して改善された工程収率を確保して材料費を節減するための目的で案出されたものであって、本発明によるアレイ基板製造方法はハーフトーン（halftone）マスクを用いると同時に、前記薄膜トランジスタを保護する保護膜を所定の形状にパターニングしてこれをマスクにして下部のゲート絶縁膜をエッチングする工程と、前記画素電極とゲートパッド端子とデータパッド端子を形成する工程を行い３マスク工程で液晶表示装置用アレイ基板を製作する。

前述したような目的を達成するための本発明による液晶表示装置用アレイ基板は、基板上に構成されて、一端にゲートパッドを含むゲート配線と；前記ゲート配線とは絶縁膜を挟んで垂直に交差して画素領域を定義して、一端にデータパッドを含むデータ配線と；前記ゲート配線とデータ配線の交差地点に構成されて、アクティブ層とゲート電極とソース電極とドレイン電極を含む薄膜トランジスタと；前記薄膜トランジスタが形成された基板の全面に構成されて、前記ドレイン電極の一部と前記ゲートパッドと、データパッドと、画素領域に対応する基板を露出する保護膜と；前記露出したドレイン電極と接触しながら画素領域に構成された透明な画素電極と、前記露出したゲートパッドと接触する透明なゲートパッド端子と、前記露出したデータパッドと接触する透明なデータパッド端子と；前記保護膜上部に前記画素電極と同一な物質で構成された導電パターンとを含む。

ここで、前記保護膜は逆テーパー付けられた側面を有し、保護膜の表面は円弧形態を有することができる。

前記保護膜はパターニングされており、前記画素電極とゲートパッド端子及びデータパッド端子は前記保護膜のパターン間に配置する。

前記画素電極は前記画素領域内に位置する基板と接触できる。

前記データ配線とデータパッドの下部には非晶質シリコン層と不純物が含まれた非晶質シリコン層が積層されて構成される。この時、前記データ配線とデータパッド下部の非晶質シリコン層は縁が露出して構成される。

前記ゲート配線の一部上部にアイランド状の金属パターンがさらに含むことができ、前記保護膜は前記アイランド状の金属パターンの一部を露出するように構成される。前記画素電極は前記露出した金属パターンと接触して、前記金属パターンは前記ゲート配線と共にストレージキャパシターを構成する。

前記アクティブ層は、前記ソース及びドレイン電極と同一な形態を有し、前記ソース及びドレイン電極間に対応する部分をさらに含むことができる。

本発明による液晶表示装置用アレイ基板は、前記薄膜トランジスタ、ゲート配線及びデータ配線と前記保護膜間に配置して、前記保護膜とは同一な形状を有する無機絶縁パターンをさらに含むことができる。

本発明による液晶表示装置用アレイ基板の製造方法は、基板上に、一端にゲートパッドを含むゲート配線と、ゲート配線から延びたゲート電極を形成する第１マスク工程と；前記ゲート配線とは絶縁膜を挟んで垂直に交差して画素領域を定義して、一端にデータパッドを含むデータ配線と、データ配線から延びたソース電極とこれとは所定間隔離隔されたドレイン電極と、ソース及びドレイン電極の下部にアクティブ層を形成する第２マスク工程と；前記ソース及びドレイン電極とデータ配線が形成された基板の全面に保護膜を形成してパターニングしてドレイン電極の一部と画素領域と、ゲートパッドとデータパッドを露出する第３マスク工程；前記保護膜の側面が逆テーパー付けられるように焼成する工程；及び前記パターニングされた保護膜の全面に画素電極と同一な物質で構成された透明な導電性金属を蒸着して、前記露出したドレイン電極と接触しながら画素領域に形成された画素電極と、前記露出したゲートパッドと接触するゲートパッド端子と、前記露出したデータパッドと接触するデータパッド端子を形成する工程を含む。

前記第２マスク工程は、前記ゲート配線とゲート電極が形成された基板の全面にゲート絶縁膜を形成する段階と；前記ゲート絶縁膜上部に純粋非晶質シリコン層と、不純物非晶質シリコン層と、金属層を逐次形成する段階と；前記金属層上部に第１厚さと前記第１厚さより薄い第２厚さを有するフォトレジストパターンを形成する段階と；前記フォトレジストパターンによって前記金属層と前記不純物非晶質シリコン層及び純粋非晶質シリコン層を選択的にエッチングする段階と；前記第２厚さを有するフォトレジストパターンを除去する段階と；前記第２厚さを有するフォトレジストパターンを除去して露出した前記金属層と不純物非晶質シリコン層を選択的にエッチングする段階と；そして残っている前記フォトレジストパターンを除去する段階を含む。

前記保護膜は円弧（circular arc）形態の表面を有することができる。

前記データ配線とデータパッドの下部には純粋非晶質シリコン層と不純物が含まれた非晶質シリコン層が積層されていることができる。この時、前記データ配線とデータパッド下部の純粋非晶質シリコン層は縁が露出している場合もある。

前記第２マスク工程は、前記ゲート配線の一部上部にアイランド状の金属パターンを形成する段階をさらに含むことができ、前記保護膜は前記アイランド状の金属パターンの一部を露出するように形成される。前記画素電極は前記露出した金属パターンと接触して、前記金属パターンは前記ゲート配線及びゲート絶縁膜と共にストレージキャパシターを形成する。

前記第２マスク工程は、遮断部と半透過部及び透過部を含むマスクを利用できて、前記半透過部はスリットを含むことができる。

前記フォトレジストパターンは、光に露出した部分が現像後除去されるポジティブ型を利用できる。

前記アクティブ層は、前記ソース及びドレイン電極と同一な形態を有し、前記ソース及びドレイン電極間に対応する部分をさらに含む。

本発明による液晶表示装置用アレイ基板の製造方法は、前記データ配線とソース及びドレイン電極を含む基板全面に無機絶縁膜を形成する段階をさらに含み、前記無機絶縁膜は前記保護膜をエッチング防止膜にしてパターニングされて前記保護膜と同一な形態を有することができる。この時、前記画素電極とゲートパッド端子及びデータパッド端子を形成する段階の次に前記保護膜を除去する段階をさらに含む場合もあり、前記保護膜はリフトオフ方法により除去できる。

本発明による３マスク工程でアレイ基板を製作するようになれば、材料費節減と共に工程時間を短縮することができて価格競争力を高めることができる効果があって、複数の工程のうち発生する工程誤差を最大限減らすことができるために工程収率を改善する効果がある。

以下、添附した図面を参照しながら本発明の望ましい実施例を詳細に説明する。
−−実施例−−
本発明の特徴は、３マスク工程で液晶表示装置用アレイ基板を製作するものである。

図６は、本発明による液晶表示装置用アレイ基板の一部を概略的に示した平面図である。図示したように、基板１００上に、ゲート配線１０２とデータ配線１３２が直交して画素領域Ｐを定義し、前記ゲート配線１０２とデータ配線１３２の直交点にスイッチング素子として薄膜トランジスタＴを形成する。

前記ゲート配線１０２の一端にはゲートパッド１０６を構成し、前記データ配線１３２の一端にはデータパッド１４２を構成し、前記各パッド１０６、１４２はアイランド状の透明電極パターンであるゲートパッド端子１６４及びデータパッド端子１６６と各々平面的に重ねて構成する。

前記薄膜トランジスタＴは、前記ゲート配線１０２と連結して走査信号の印加を受けるゲート電極１０４と、前記データ配線１３２と連結してデータ信号の印加を受けるソース電極１３６及びこれとは所定間隔離隔されたドレイン電極１３８で構成する。一方、ゲート電極１０４とソース電極１３６及びドレイン電極１３８間には純粋非晶質シリコンで構成されたアクティブ層１２６が位置する。

前記画素領域Ｐには前記ドレイン電極１３８と接触する画素電極１６２を形成し、前記画素領域Ｐを定義するゲート配線１０２の一部上部にはアイランド状の金属パターン１３４を形成する。

前記金属パターン１３４は、下部のゲート配線１０２と共にストレージキャパシターＣｓｔを構成し、ゲート配線１０２はストレージキャパシターの第１電極としての役割を有するようになり、金属パターン１３４は前記画素電極１６２と接触してストレージキャパシターの第２電極としての役割を有するようになる。

前述した構成において、前記ソース電極１３６及びドレイン電極１３８と金属パターン１３４、データ配線１３２、データパッド１４２をパターニングする工程のうち、下部の不純物非晶質シリコン層と純粋非晶質シリコン層がパターニングされ、したがって、データ配線１３２及びデータパッド１４２の下部に延びた第１パターン１３０と、前記金属パターン１３４の下部に構成された第２パターン１３１が形成される。

この時、前記第１パターン１３０と第２パターン１３１の純粋非晶質シリコン層は縁が露出する。

前述したような構成において、本発明の特徴は、画素電極１６２と、データパッド端子１６４とゲートパッド端子１６６が形成される位置だけを露出した状態で基板１００の全面に保護膜１６０が形成されるものである。

これは、前記保護膜をマスクにして、前記画素電極１６２とデータパッド端子１６４とゲートパッド端子１６６を形成することによって、３マスク工程でアレイ基板を製作する。以下、工程を通じて説明できる。図７Ａないし図７Ｈと、図８Ａないし図８Ｈと、図９Ａないし図９Ｈを参照しながら、本発明による液晶表示装置の製造工程を説明する。

図７Ａないし図７Ｈと、図８Ａないし図８Ｈと、図９Ａないし図９Ｈは、図６のVII−VII、VIII−VIII、IX−IX線に沿って切断した本発明の工程順序を示した工程断面図である。図７Ａないし図７Ｈは、スイッチング領域と画素領域と補助容量領域の断面図であって、図８Ａないし図８Ｈは、ゲートパッド部の断面図であって、図９Ａないし図９Ｈは、データパッド部の断面図である。

図７Ａと図８Ａと図９Ａに示したように、基板１００上に、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）等の導電性金属を蒸着して第１金属層を形成した後、これをパターニングして、第１マスク工程でゲート配線１０２と前記ゲート配線１０２から一方向へ突出延びたゲート電極１０４とゲート配線１０２の一端にゲートパッド１０６を形成する。

この時、アクティブマトリックス液晶表示装置の動作に重要なゲート電極１０４物質は、ＲＣディレー（delay）を小さくするために抵抗が小さいアルミニウムが主流を形成しているが、純粋アルミニウムは化学的に耐蝕性が弱くて、後続の高温工程で小丘（hillock）形成による配線欠陥問題の原因になるので、アルミニウム配線の場合は合金の形態で使われたり積層構造が適用される。

次に、図７Ｂと図８Ｂと図９Ｂに示したように、前記ゲート配線１０２とゲート電極１０４及びゲートパッド１０６が形成された基板１００の全面に、酸化シリコン（ＳｉＯ₂）、窒化シリコン（ＳｉＮ_x）等の無機絶縁物質と場合によってはベンゾシクロブテン（ＢＣＢ）とアクリル系樹脂のような有機絶縁物質を蒸着して、ゲート絶縁膜１０８を形成する。

続いて、前記ゲート絶縁膜１０８上部に純粋非晶質シリコン層（ａ−Ｓｉ：Ｈ）１１０と不純物非晶質シリコン層（ｎ+ａ−Ｓｉ：Ｈ）１１２と第２金属層１１４を形成する。続いて、前記第２金属層の上部にフォトレジスト（ｐｈｏｔｏ−ｒｅｓｉｓｔ：以下ＰＲと称する）を塗布してＰＲ層１１６を形成する。前記第２金属層１１４は、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）などの導電性金属グループのうちから選択された一つを蒸着して形成する。

続いて、前記基板１００の離隔された上部に透過部Ｅと遮断部Ｆ及び半透過部Ｇで構成されたマスク１７０を配置させる。この時、前記マスク１７０の遮断部Ｆは、以後データ配線とソース及びドレイン電極、データパッドそしてストレージキャパシターの電極が形成される位置に対応して、前記半透過部Ｇは前記ゲート電極１０４の上部に対応して配置させる。

前記マスク１７０の上部から光を照射して、前記基板１００上に形成したＰＲ層１１６を露光して現像する工程を行う。その結果、図７Ｃと図８Ｃと図９Ｃに示したように、相異なった第１厚さ及び第２厚さを有するＰＲパターン１２０ａを形成する。マスク１７０の半透過部Ｇに対応する第２厚さは第１厚さより薄く形成される。

次に、前記ＰＲパターン１２０ａ間に露出した第２金属層１１４と不純物非晶質シリコン層１１２と純粋非晶質シリコン層１１０を除去した後続いて、灰化工程を進行する。

このようにすれば、前記図７Ｄと図８Ｄと図９Ｄに示したように、データ配線１３２とソース／ドレイン金属パターン１２４、データパッド１４２、不純物半導体パターン１２８ａ及びアクティブ層１２６が形成される。この時、ゲート配線１０２の上部にはアイランド状の金属パターン１３４が残るようになる。

一方、灰化工程により第２厚さのＰＲパターン１２０ａが除去されて下部のソース／ドレイン金属パターン１２４が現われる。ここで、ＰＲパターン１２０ａの第１厚さも一部除去されて薄くなり、縁のＰＲパターン１２０ａも除去されて下部の金属層１２４、１３４、１４２が露出する。

この時、データ配線１３２及びデータパッド１４２下部には第１パターン１３０が形成され、金属パターン１３４下部には第２パターン１３１が形成される。第１パターン１３０及び第２パターン１３１は各々下部の純粋非晶質シリコン層１３０ａ、１３１ａと上部の不純物非晶質シリコン層１３０ｂ、１３１ｂを含む。

続いて、前記ＰＲパターン１２０ａ間に露出した金属とその下部の不純物非晶質シリコン層を除去した後、前記残されたＰＲパターン１２０ａを除去する工程を進行する。
このようにすれば、図７Ｅと図８Ｅと図９Ｅに示したように、相互に所定間隔離隔されたソース電極１３６とドレイン電極１３８が形成されて、オーミックコンタクト層１２８が完成される。金属パターン１３４はストレージキャパシターの１電極役割をするので、ストレージ電極と称する。

この時、前記データ配線１３２及びデータパッド１４２とソース電極１３６及びドレイン電極１３８と、ストレージ電極１３４の周辺に下部の非晶質シリコン層１３０ａ、１２６、１３１ａが露出した形状になる。

次に、前記ソース電極１３６及びドレイン電極１３８とデータ配線１３２とデータパッド１４２とストレージ電極１３４が形成された基板１００の全面に感光性有機絶縁膜を塗布して保護膜１６０を形成する。感光性有機膜としてはベンゾシクロブテン（ＢＣＢ）とアクリル系樹脂がある。

続いて、第３マスク工程で前記保護膜１６０を露光して現像し、図７Ｆと図８Ｆと図９Ｆに示したように、データ配線１３２とソース電極１３６及びドレイン電極１３８そしてストレージ電極１３４を覆い、画素領域とゲートパッド１０６上部のゲート絶縁膜１０８及びデータパッド１４２をさらけ出すようにする。この時、保護膜１６０はドレイン電極１３８及びストレージ電極１３４の一部も露出させる。

この時、前記パターニングされた保護膜１６０を所定の温度でキュアリング（curing）して保護膜１６０の表面が断面積で丸い形状（円弧）になるようにする。すなわち、パターニングされた保護膜１６０の一側が９０度未満の角になるように、すなわち、逆テーパー（ｔａｐｅｒ）付けられるように形成しなければならない。このようにするためには、前記キュアリングを一度に行うものでなく、分けて行う方法を用いればよい。

図７Ｇと図８Ｇと図９Ｇに示したように、前記パターニングされた保護膜１６０間に露出したゲート絶縁膜１０８をエッチングして前記ゲートパッド１０６を露出する工程を進行する。この時、画素領域のゲート絶縁膜１０８も除去されて下部の基板１００を露出させる。

続いて、図７Ｈと図８Ｈと図９Ｈに示したように、前記パターニングされた保護膜１６０が形成された基板１００の全面にインジウム−スズ−オキサイド（ＩＴＯ）とインジウム−ジンク−オキサイド（ＩＺＯ）を含む透明な導電性金属を蒸着して、前記露出したドレイン電極１３８及びストレージ電極１４６と接触しながら前記画素領域に配置する画素電極１６２と、前記露出したゲートパッド１０６を覆いかぶせる形状であるゲートパッド端子１６４と、前記データパッド１４２を覆いかぶせる形状であるデータパッド端子１６６を形成する。

この時、前記保護膜１６０の側面が逆テーパー付けられるように形成されるために、前記透明電極は基板１００の全面に蒸着されることにもかかわらず、保護膜の逆テーパーにより切れて、別途の写真エッチング工程なく各々独立的なパターンで形成されることができる。一方、保護膜１６０上部にも画素電極１６２と同じ物質で構成された透明導電パターン１６３が形成される。

したがって、前述したように感光性有機膜である保護膜マスクとして利用すれば３マスク工程で液晶表示装置用アレイ基板を製作することが可能である。

前述した工程は、前記薄膜トランジスタＴの上部に直接有機膜材質の保護膜１６０を形成したが、前記保護膜１６０と薄膜トランジスタＴのアクティブ層１２６ａとの接触特性を改善するために、前記保護膜１６０と薄膜トランジスタ間に無機絶縁膜パターンをさらに形成することができる。

以下、図１０と図１１と図１２を参照しながら説明する。図１０と図１１と図１２は、図６のVII−VII、VIII−VIII、IX−IX線に沿って切断した断面図である。図示したように、前記薄膜トランジスタＴと有機保護膜１６０間に無機絶縁パターン１４３が形成される。前記無機絶縁パターン１４３は前記有機保護膜１６０をエッチング防止膜にしてパターニングする工程を通じて形成される。

以下詳細に説明すれば、薄膜トランジスタＴのソース及びドレイン電極１３６、１３８とデータ配線１３２を形成した後、窒化シリコン(ＳｉＮ_X）と酸化シリコン(ＳｉＯ₂）を含む無機絶縁物質グループのうちから選択された一つを蒸着して無機絶縁膜を形成する。

次に、前述した実施例において説明したように、前記無機絶縁膜の上部にパターニングされた有機保護膜１６０を形成した後、保護膜１６０をエッチング防止膜にして保護膜間に露出した前記無機絶縁膜と下部のゲート絶縁膜をエッチングする工程を進行すればよい。

続いて、保護膜１６０が形成された基板１００の全面にインジウム−スズ−オキサイド(ＩＴＯ)とインジウム−ジンク−オキサイド(ＩＺＯ)を含む透明な導電性金属を蒸着して、前記露出したドレイン電極１３８及びストレージ電極１４６と接触しながら前記画素領域Ｐに配置する画素電極１６２と、前記露出したゲートパッド１０６を覆いかぶせる形状であるゲートパッド端子１６４と、前記データパッド１４２を覆いかぶせる形状であるデータパッド端子１６６を形成する。

前述したように、薄膜トランジスタＴ、データ配線１３２そしてゲート配線１０２と保護膜１６０間に無機絶縁パターン１４３をさらに構成するようになり、前記無機膜絶縁膜パターン１４３が有機膜に比べて薄膜トランジスタＴのアクティブ層１２６ａとの界面特性が良いために薄膜トランジスタＴの動作特性が改善される長所がある。

また、前記無機絶縁パターン１４３により前記ゲート及びデータ配線１０２、１３２の上部で前記有機保護膜１６０が浮き上がる不良を防止することができる。

ここで、以後駆動回路を前記アレイ基板のパッドに付着させる時、前記有機保護膜１６０の厚さにより隣接したパッド間に短絡が生じることがある。したがって、このような短絡を防止するために有機保護膜１６０を除去することが望ましい。前記有機保護膜１６０はリフトオフ(liftoff)方法で除去できる。すなわち、アレイ基板を有機保護膜１６０用ストリッパー(stripper)に浸して有機保護膜１６０を除去するが、この時有機保護膜１６０が除去されるために有機保護膜１６０上部にあった透明導電パターン１６３もアレイ基板から落ちて出てくるようになる。
前述したような工程で本発明による液晶表示装置用アレイ基板を製作できる。

一般的な液晶表示装置を概略的に示した平面図である。 従来の液晶表示装置用アレイ基板の一部を概略的に示した拡大平面図である。 図２のIII−III線に沿って切断した従来の工程順序を説明する工程断面図である。 図３Ａに続く工程順序を説明する工程断面図である。 図３Ｂに続く工程順序を説明する工程断面図である。 図３Ｃに続く工程順序を説明する工程断面図である。 図３Ｄに続く工程順序を説明する工程断面図である。 図３Ｅに続く工程順序を説明する工程断面図である。 図３Ｆに続く工程順序を説明する工程断面図である。 図２のIV−IV線に沿って切断した従来の工程順序を説明する工程断面図である。 図４Ａに続く工程順序を説明する工程断面図である。 図４Ｂに続く工程順序を説明する工程断面図である。 図４Ｃに続く工程順序を説明する工程断面図である。 図４Ｄに続く工程順序を説明する工程断面図である。 図４Ｅに続く工程順序を説明する工程断面図である。 図４Ｆに続く工程順序を説明する工程断面図である。 図２のＶ−Ｖ線に沿って切断した従来の工程順序を説明する工程断面図である。 図５Ａに続く工程順序を説明する工程断面図である。 図５Ｂに続く工程順序を説明する工程断面図である。 図５Ｃに続く工程順序を説明する工程断面図である。 図５Ｄに続く工程順序を説明する工程断面図である。 図５Ｅに続く工程順序を説明する工程断面図である。 図５Ｆに続く工程順序を説明する工程断面図である。 本発明による液晶表示装置用アレイ基板の一部を拡大した拡大平面図である。 図６のVII−VII線に沿って切断した本発明の工程順序を説明する工程断面図である。 図７Ａに続く工程順序を説明する工程断面図である。 図７Ｂに続く工程順序を説明する工程断面図である。 図７Ｃに続く工程順序を説明する工程断面図である。 図７Ｄに続く工程順序を説明する工程断面図である。 図７Ｅに続く工程順序を説明する工程断面図である。 図７Ｆに続く工程順序を説明する工程断面図である。 図７Ｇに続く工程順序を説明する工程断面図である。 図６のVIII−VIII線に沿って切断した本発明の工程順序を説明する工程断面図である。 図８Ａに続く工程順序を説明する工程断面図である。 図８Ｂに続く工程順序を説明する工程断面図である。 図８Ｃに続く工程順序を説明する工程断面図である。 図８Ｄに続く工程順序を説明する工程断面図である。 図８Ｅに続く工程順序を説明する工程断面図である。 図８Ｆに続く工程順序を説明する工程断面図である。 図８Ｇに続く工程順序を説明する工程断面図である。 図６のIX−IX線に沿って切断した本発明の工程順序を説明する工程断面図である。 図９Ａに続く工程順序を説明する工程断面図である。 図９Ｂに続く工程順序を説明する工程断面図である。 図９Ｃに続く工程順序を説明する工程断面図である。 図９Ｄに続く工程順序を説明する工程断面図である。 図９Ｅに続く工程順序を説明する工程断面図である。 図９Ｆに続く工程順序を説明する工程断面図である。 図９Ｇに続く工程順序を説明する工程断面図である。 本発明の他の実施例による液晶表示装置用アレイ基板を示し、図６のVII−VII線に沿って切断した断面図である。 本発明の他の実施例による液晶表示装置用アレイ基板を示し、図６のVII−VIII線に沿って切断した断面図である。 本発明の他の実施例による液晶表示装置用アレイ基板を示し、図６のIX−IX線に沿って切断した断面図である。

符号の説明

１００：基板、１０２：ゲート配線、１０４：ゲート電極、１０６：ゲートパッド、１３４：ストレージ、１３６：ソース電極、１３８：ドレイン電極、１３２：データ配線、１４２：データパッド、１６０：保護膜、１６２：画素電極、１６４：ゲートパッド端子、１６６：データパッド端子。

Claims (27)

1. 基板上に構成されて、一端にゲートパッドを含むゲート配線と；
   前記ゲート配線とは絶縁膜を挟んで垂直に交差して画素領域を定義して、一端にデータパッドを含むデータ配線と；
   前記ゲート配線とデータ配線の交差地点に構成されて、アクティブ層とゲート電極とソース電極とドレイン電極を含む薄膜トランジスタと；
   前記薄膜トランジスタが形成された基板の全面に構成されて、前記ドレイン電極の一部と前記ゲートパッドと、データパッドと、画素領域に対応する基板を露出する保護膜と；
   前記露出したドレイン電極と接触しながら画素領域に構成された透明な画素電極と、前記露出したゲートパッドと接触する透明なゲートパッド端子と、前記露出したデータパッドと接触する透明なデータパッド端子と；
   前記保護膜上部に前記画素電極と同一な物質で構成された導電パターンと
   を含むことを特徴とする液晶表示装置用アレイ基板。
2. 前記保護膜は、逆テーパー付けられた側面を有することを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
3. 前記保護膜は、円弧形態の表面を有することを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
4. 前記保護膜は、パターニングされており、前記画素電極とゲートパッド端子及びデータパッド端子は、前記保護膜のパターン間に配置することを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
5. 前記画素電極は、前記画素領域内に位置する基板と接触することを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
6. 前記データ配線とデータパッドの下部には、非晶質シリコン層と不純物が含まれた非晶質シリコン層が積層されて構成されたことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
7. 前記データ配線とデータパッド下部の非晶質シリコン層は、縁が露出して構成されたことを特徴とする請求項６に記載の液晶表示装置用アレイ基板。
8. 前記ゲート配線の一部上部にアイランド状の金属パターンがさらに構成されたことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
9. 前記保護膜は、前記アイランド状の金属パターンの一部を露出するように構成されたことを特徴とする請求項８に記載の液晶表示装置用アレイ基板。
10. 前記画素電極は、前記露出した金属パターンと接触し、前記金属パターンは前記ゲート配線と共にストレージキャパシターを構成することを特徴とする請求項９に記載の液晶表示装置用アレイ基板。
11. 前記アクティブ層は、前記ソース及びドレイン電極と同一な形態を有し、前記ソース及びドレイン電極間に対応する部分をさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
12. 前記薄膜トランジスタ、ゲート配線及びデータ配線と前記保護膜間に配置して、前記保護膜とは同一な形状を有する無機絶縁パターンをさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
13. 基板上に、一端にゲートパッドを含むゲート配線と、ゲート配線から延びたゲート電極を形成する第１マスク工程と；
    前記ゲート配線とは絶縁膜を挟んで垂直に交差して画素領域を定義して、一端にデータパッドを含むデータ配線と、データ配線から延びたソース電極とこれとは所定間隔離隔されたドレイン電極と、ソース及びドレイン電極の下部にアクティブ層を形成する第２マスク工程と；
    前記ソース及びドレイン電極とデータ配線が形成された基板の全面に保護膜を形成してパターニングし、ドレイン電極の一部と画素領域と、ゲートパッドとデータパッドを露出する第３マスク工程；
    前記保護膜の側面が逆テーパー付けられるように焼成する工程；及び
    前記パターニングされた保護膜の全面に画素電極と同一な物質で構成された透明な導電性金属を蒸着して、前記露出したドレイン電極と接触しながら画素領域に形成された画素電極と、前記露出したゲートパッドと接触するゲートパッド端子と、前記露出したデータパッドと接触するデータパッド端子を形成する工程とを含むことを特徴とする液晶表示装置用アレイ基板の製造方法。
14. 前記第２マスク工程は、前記ゲート配線とゲート電極が形成された基板の全面にゲート絶縁膜を形成する段階と；前記ゲート絶縁膜上部に純粋非晶質シリコン層と、不純物非晶質シリコン層と、金属層を逐次形成する段階と；前記金属層上部に第１厚さと前記第１厚さより薄い第２厚さを有するフォトレジストパターンを形成する段階と；前記フォトレジストパターンによって前記金属層と前記不純物非晶質シリコン層及び純粋非晶質シリコン層を選択的にエッチングする段階と；前記第２厚さを有するフォトレジストパターンを除去する段階と；前記第２厚さを有するフォトレジストパターンを除去して露出した前記金属層と不純物非晶質シリコン層を選択的にエッチングする段階と；そして残っている前記フォトレジストパターンを除去する段階を含むことを特徴とする請求項１３に記載の液晶表示装置用アレイ基板の製造方法。
15. 前記保護膜は、円弧形態の表面を有することを特徴とする請求項１３に記載の液晶表示装置用アレイ基板の製造方法。
16. 前記データ配線とデータパッドの下部には純粋非晶質シリコン層と不純物が含まれた非晶質シリコン層が積層されることを特徴とする請求項１３に記載の液晶表示装置用アレイ基板の製造方法。
17. 前記データ配線とデータパッド下部の純粋非晶質シリコン層は、縁が露出していることを特徴とする請求項１６に記載の液晶表示装置用アレイ基板の製造方法。
18. 前記第２マスク工程は、前記ゲート配線の一部上部にアイランド状の金属パターンを形成する段階をさらに含むことを特徴とする請求項１７に記載の液晶表示装置用アレイ基板の製造方法。
19. 前記保護膜は、前記アイランド状の金属パターンの一部を露出するように形成されたことを特徴とする請求項１８に記載の液晶表示装置用アレイ基板の製造方法。
20. 前記画素電極は、前記露出した金属パターンと接触して、前記金属パターンは前記ゲート配線及びゲート絶縁膜と共にストレージキャパシターを形成することを特徴とする請求項１９に記載の液晶表示装置用アレイ基板の製造方法。
21. 前記第２マスク工程は、遮断部と半透過部及び透過部を含むマスクを利用することを特徴とする請求項１３に記載の液晶表示装置用アレイ基板の製造方法。
22. 前記半透過部は、スリットを含むことを特徴とする請求項２１に記載の液晶表示装置用アレイ基板の製造方法。
23. 前記フォトレジストパターンは、光に露出した部分が現像後除去されるポジティブ型であることを特徴とする請求項１３に記載の液晶表示装置用アレイ基板の製造方法。
24. 前記アクティブ層は、前記ソース及びドレイン電極と同一な形態を有し、前記ソース及びドレイン電極間に対応する部分をさらに含むことを特徴とする請求項１３に記載の液晶表示装置用アレイ基板の製造方法。
25. 前記データ配線とソース及びドレイン電極を含む基板全面に無機絶縁膜を形成する段階をさらに含み、前記無機絶縁膜は、前記保護膜をエッチング防止膜にしてパターニングされて前記保護膜と同一な形態を有することを特徴とする請求項１３に記載の液晶表示装置用アレイ基板の製造方法。
26. 前記画素電極とゲートパッド端子及びデータパッド端子を形成する段階の次に前記保護膜を除去する段階をさらに含むことを特徴とする請求項２５に記載の液晶表示装置用アレイ基板の製造方法。
27. 前記保護膜は、リフトオフ方法により除去されることを特徴とする請求項２６に記載の液晶表示装置用アレイ基板の製造方法。

Images