KR20050061197A - 액정표시장치용 어레이기판과 그 제조방법 - Google Patents

액정표시장치용 어레이기판과 그 제조방법 Download PDF

Info

Publication number
KR20050061197A
KR20050061197A KR1020030093396A KR20030093396A KR20050061197A KR 20050061197 A KR20050061197 A KR 20050061197A KR 1020030093396 A KR1020030093396 A KR 1020030093396A KR 20030093396 A KR20030093396 A KR 20030093396A KR 20050061197 A KR20050061197 A KR 20050061197A
Authority
KR
South Korea
Prior art keywords
electrode
gate
layer
pad electrode
amorphous silicon
Prior art date
Application number
KR1020030093396A
Other languages
English (en)
Inventor
김웅권
김세준
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030093396A priority Critical patent/KR20050061197A/ko
Publication of KR20050061197A publication Critical patent/KR20050061197A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 고개구율 구조를 가지는 액정표시장치의 구성과 그 제조방법에 관한 것이다.
본 발명은 고개구율 구조를 가지는 액정표시장치의 구성에서, 보조 용량부의 용량성을 더욱 확보할 수 있는 것을 특징으로 한다.
이를 위해, 금속 전극이 절연막을 식각하는 공정 중 식각되는 물질일 경우에는, 금속 전극의 하부에 반도체층을 더욱 구성하되 그 면적을 작게 하여 구성한다.
또한, 금속 전극이 절연막을 식각하는 공정 중 식각되지 않는 물질일 경우에는 금속 전극의 하부에 게이트 절연막만을 구성한다.

Description

액정표시장치용 어레이기판과 그 제조방법{Array substrate for a liquid crystal display device and method for fabricating of the same}
본 발명은 액정표시장치에 관한 것으로, 특히 액정표시장치용 어레이기판의 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 액정분자의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열 방향에 따라 빛이 투과되는 특성 또한 달라진다.
일반적으로, 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 상기 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
이하, 도 1을 참조하여 종래에 따른 액정표시장치용 어레이기판의 구성을 개략적으로 설명한다.
도 1은 종래에 따른 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이다.
도시한 바와 같이, 기판(10)상에 일 방향으로 연장된 게이트 배선(14)과 이와는 수직한 방향으로 교차하여 화소 영역(P)을 정의하는 데이터 배선(26)이 구성된다.
상기 두 배선(14,26)의 교차점에는 스위칭 소자(T)가 구성되고, 상기 화소 영역(P)에는 스위칭 소자(T)와 접촉하여 데이터 전압을 인가 받는 투명한 화소 전극(30)이 구성된다.
상기 스위칭 소자(T)는 게이트 전극(12)과 반도체층(18)과 소스 전극과 드레인 전극(22,24)으로 구성된다.
전술한 구성에서, 상기 데이터 배선(26)의 하부에는 상기 반도체층(18)과 동일층 동일물질로 보조층(SC)을 더욱 구성할 수 있다.
상기 보조층(SC)은 데이터 배선(26)과의 접촉 특성이 하부의 절연막 보다 좋기 때문에 데이터 배선(26)이 들뜨는 불량을 방지할 수 있는 장점이 있다.
전술한 구성에서, 상기 게이트 배선(14)의 일부 상부에는 게이트 배선의 일부를 제 1 전극으로 하고, 제 1 전극의 상부로 연장된 화소 전극(30)을 제 2 전극으로 하는 보조 용량부(CST)가 구성된다.
이하, 도 2를 참조하여 전술한 평면구성을 가지는 액정표시장치의 단면구성을 설명한다.
도 2는 도 1의 Ⅱ-Ⅱ를 따라 절단한 도면이다.
도시한 바와 같이, 기판(10)은 스위칭 영역(S)과 화소 영역(P)과 보조 용량영역(C)으로 정의할 수 있으며, 상기 스위치 영역(S)에는 게이트 전극(12)과 게이트 절연막(16)과 액티브층(18)과 오믹 콘택층(20)과 소스 전극(22)과 드레인 전극(24)을 포함하는 박막트랜지스터(T)가 구성되고, 상기 박막트랜지스터(T)가 구성된 기판(10)의 전면에는 보호막(28)이 구성된다.
상기 게이트 전극(12)과 연결되는 게이트 배선(14)이 화소 영역(P)의 일측에 구성되고, 상기 소스 전극(22)과 접촉하는 데이터 배선(26)이 상기 게이트 배선(14)과 교차하여 구성된다. 전술한 구성에서, 상기 보조 용량영역(C)은 상기 게이트 배선(14)의 상부로 게이트 절연막(16)과 보호막(28)을 사이에 두고 화소 전극(30)이 연장 형성된다.
따라서, 상기 화소 영역(P)을 지나는 게이트 배선(14)의 일부 상부에는 게이트 배선(14)을 제 1 전극으로 하고, 그 상부로 연장된 화소 전극(30)을 제 2 전극으로 하고, 제 1 및 제 2 전극 사이에 위치한 무기 절연막을 유전체로 하는 보조 용량(CST)이 구성된다.
전술한 구성은, 일반적인 구조이기 때문에 상기 보조 용량부(CST)를 구성하는 유전체가 매우 얇을 수 있어 축적용량을 크게 확보할 수 있다.
왜냐하면, 보조 용량부 즉, 스토리지 캐패시터는 이격된 전극의 면적이 클수록 전극 사이의 거리가 짧을 수록(즉,유전체의 두께가 얇을 수록)큰 용량성을 확보 할 수 있기 때문이다.
반면, 보조 용량부(CST)를 제외한 부분의 화소 전극(30)은 게이트 배선(14)과 데이터 배선(26)의 상부로 연장하여 구성할 수 없다.
왜냐하면, 유전체의 유전율 값이 높기 때문에 원하지 않게 상기 배선과 화소 전극(30)이 겹쳐지는 부분에서 기생용량이 발생할 수 있고, 이러한 기생용량은 신호가 지연되는 불량을 유발하는 원인이 된다.
그러므로, 배선과 화소 전극(30) 사이에는 신호 간섭이 발생하지 않을 정도의 이격 공간이 필요하며, 이러한 공간은 사실상 개구 영역이 될 수 없기 때문에 도 1의 평면적인 구성은 고개구율 및 고 휘도를 구현하기 힘든 구조이다.
본 발명은 전술한 문제를 해결하기 위한 것으로, 고 개구율을 구현할 수 있는 동시에 높은 보조 용량값을 가질 수 있는 액정표시장치용 어레이기판의 구성 및 그 제조방법을 제안하여, 고휘도 및 고 화질의 액정표시장치를 제작하는 것을 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 기판 상에 일 방향으로 연장된 게이트 배선과; 상기 게이트 배선과 수직하게 교차하여 화소 영역을 정의하는 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성된 스위칭 소자와; 상기 화소 영역에 위치하고, 상기 게이트 배선과 데이터 배선의 상부로 두터운 유기막을 사이에 두고 연장 구성된 투명한 화소 전극과; 상기 화소 영역을 정의하는 게이트 배선 상부의 극히 일부 영역에 대응하여 무기 절연막을 사이에 두고 구성된 반도체층과; 상기 반도체층과 무기 절연막의 상부에 구성되고, 상기 화소 전극과 접촉하는 섬형상의 금속층을 포함한다.
상기 데이터 배선의 하부에 상기 반도체층과 동일한 물질의 보조층이 더욱 구성되고, 상기 게이트 배선 상부에 위치한 반도체층은 상기 화소 전극과 섬형상의 금속층의 접촉 면적보다 크지 않게 구성하는 것을 특징으로 한다.
상기 화소 전극은 섬형상의 금속층 및 드레인 전극과 측면 접촉하여 구성된다. 상기 게이트 배선의 일 끝단과 상기 데이터 배선의 일 끝단에 상기 게이트 배선과 동일층 동일물질로 구성된 게이트 패드 전극과 데이터 패드 전극을 포함한다.
상기 데이터 배선과 동일물질로 구성되고 상기 게이트 패드 전극과 데이터 패드 전극과 접촉하는 보조 전극을 포함한다.
상기 보조 전극과 접촉하는 투명한 단자 전극이 더욱 구성된다.
본 발명의 제 1 특징에 따른 액정표시장치용 어레이기판의 제조방법은 기판 상에 일 끝단에 게이트 패드 전극을 포함하는 게이트 배선과, 게이트 전극과 데이터 패드 전극을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 배선과 게이트 패드 전극과 게이트 전극과 데이터 패드 전극이 형성된 기판의 전면에 순차 적층된 게이트 절연막과 순수 비정질 실리콘층과 불순물 비정질 실리콘층을 패턴하여, 상기 게이트 패드 전극과 데이터 패드 전극의 일부를 노출하고, 상기 게이트 배선의 일부 상부에 대응하여, 극히 일부에 적층된 비정질 실리콘층과 불순물 비정질 실리콘층의 주변으로 게이트 절연막을 노출하는 제 2 마스크 공정 단계와; 상기 게이트 패드 전극과 데이터 패드 전극이 노출된 기판의 전면에 금속층을 형성한 후 패턴하여, 게이트 전극에 대응하여 액티브층과 오믹 콘택층과, 오믹 콘택층의 상부에 이격된 소스 전극과 드레인 전극과, 소스 전극과 연결된 데이터 배선과 상기 게이트 배선의 상부에 섬형상의 금속층을 형성하는 제 3 마스크 공정 단계와; 상기 소스 및 드레인 전극과 데이터 배선이 현성된 기판의 전면에 위치하고, 상기 드레인 전극과 섬형상의 금속층과 게이트 패드 전극과 데이터 패드 전극의 일부를 노출하는 투명한 유기막을 형성하는 제 4 마스크 공정 단계와; 상기 드레인 전극과 상기 섬형상의 금속층과 접촉하는 화소 전극을 형성하는 제 5 마스크 공정 단계를 포함한다.
상기 소스 및 드레인 전극과 데이터 배선은 몰리(Mo), 티타늄(Ti), 탄탈륨(Ta)을 포함하는 도전성 금속 그룹 중 선택된 하나로 형성한다.
상기 데이터 배선과 동일물질로 상기 게이트 패드 전극과 데이터 패드 전극과 접촉하는 보조 전극을 형성하는 단계를 포함한다.
상기 보조 전극과 접촉하는 투명한 단자 전극을 형성하는 단계를 더욱 포함한다.
상기 데이터 배선의 하부에 이와 평면적으로 겹쳐지고, 상기 반도체층과 동일한 물질의 보조층을 형성하는 단계를 더욱 포함한다.
상기 게이트 배선 상부에 위치한 반도체층은 상기 화소 전극과 섬형상의 금속층의 접촉면적보다 크지 않게 형성하는 것을 특징을 한다.
상기 제 2 마스크 공정 단계는 상기 게이트 전극과 게이트 배선과 게이트 패드 전극과 데이터 패드 전극이 형성된 기판의 전면에 게이트 절연막과 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 감광층을 형성하는 단계와; 상기 감광층을 패턴하여, 상기 게이트 패드전극과 데이터 패드 전극에 대응하는 불순물 비정질 실리콘층을 노출하고, 상기 게이트 배선의 일부에 대응하여 부분적으로 감광층의 표면으로부터 일부를 제거하는 단계와; 상기 노출된 불순물 비정질 실리콘층과 그 하부의 순수 비정질 실리콘층과 게이트 절연막을 제거하여, 게이트 패드 전극과 데이터 패드 전극을 노출하는 단계와; 감광층을 애싱(ashing)하여, 상기 게이트 배선의 상부에서 표면으로부터 일부가 제거된 부분의 감광층을 완전히 제거하여, 하부의 불순물 실리콘층을 노출하는 단계와; 상기 노출된 불순물 비정질 실리콘층과 하부의 순수 비정질 실리콘층을 제거하여, 상기 게이트 배선의 극히 일부에 적층된 순수 비정질 실리콘층과 불순물 비정질 실리콘층을 남겨두는 단계를 포함한다.
상기 감광층을 표면으로부터 일부만 제거하기 위해 회절노광을 사용하는 것을 특징으로 한다.
본 발명의 제 2 특징에 따른 액정표시장치용 어레이기판의 제조방법은 기판 상에 일 끝단에 게이트 패드 전극을 포함하는 게이트 배선과, 게이트 전극과 데이터 패드 전극을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 배선과 게이트 패드 전극과 게이트 전극과 데이터 패드 전극이 형성된 기판의 전면에 순차 적층된 게이트 절연막과 순수 비정질 실리콘층과 불순물 비정질 실리콘층을 패턴하여, 상기 게이트 패드 전극과 데이터 패드 전극의 일부를 노출하고, 상기 게이트 배선의 일부 상부에 대응하여 게이트 절연막을 노출하는 제 2 마스크 공정 단계와; 상기 게이트 패드 전극과 데이터 패드 전극이 노출된 기판의 전면에 금속층을 형성한 후 패턴하여, 게이트 전극에 대응하여 액티브층과 오믹 콘택층과, 오믹 콘택층의 상부에 이격된 소스 전극과 드레인 전극과, 소스 전극과 연결된 데이터 배선과 상기 게이트 배선의 상부에 섬형상의 금속층을 형성하는 제 3 마스크 공정 단계와; 상기 소스 및 드레인 전극과 데이터 배선이 형성된 기판의 전면에 위치하고, 상기 드레인 전극과 섬형상의 금속층과 게이트 패드 전극과 데이터 패드 전극의 일부를 노출하는 투명한 유기막을 형성하는 제 4 마스크 공정 단계와; 상기 드레인 전극과 상기 섬형상의 금속층과 접촉하는 화소 전극을 형성하는 제 5 마스크 공정 단계를 포함한다.
상기 제 2 마스크 공정 단계는 상기 게이트 전극과 게이트 배선과 게이트 패드 전극과 데이터 패드 전극이 형성된 기판의 전면에 게이트 절연막과 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 감광층을 형성하는 단계와; 상기 감광층을 패턴하여, 상기 게이트 패드전극과 데이터 패드 전극에 대응하는 불순물 비정질 실리콘층을 노출하고, 상기 게이트 배선의 일부에 대응하여 감광층의 표면으로부터 일부를 제거하는 단계와; 상기 노출된 불순물 비정질 실리콘층과 그 하부의 순수 비정질 실리콘층과 게이트 절연막을 제거하여, 게이트 패드 전극과 데이터 패드 전극을 노출하는 단계와; 상기 감광층을 애싱(ashing)하여, 상기 게이트 배선의 상부에서 표면으로부터 일부가 제거된 부분의 감광층을 완전히 제거하여, 하부의 불순물 실리콘층을 노출하는 단계와; 상기 노출된 불순물 비정질 실리콘층과 하부의 순수 비정질 실리콘층을 제거하여, 상기 게이트 배선의 극히 일부에 적층된 순수 비정질 실리콘층과 불순물 비정질 실리콘층을 남겨두는 단계를 포함하는 것을 특징으로 한다.
상기 데이터 배선과 소스 및 드레인 전극과 섬형상의 금속층은 크롬(Cr)으로 형성하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
-- 제 1 실시예 --
본 발명의 제 1 실시예는, 고개구율 및 높은 보조 용량을 확보할 수 있는 어레이기판의 구성에 있어서, 절연막 식각시 동시에 식각되는 특성을 가지는 금속으로 전극과 배선을 형성할 경우의 어레이기판의 구성과 그 제조방법을 제안한다.
이하 도면을 참조하여, 본 발명에 따른 액정표시장치용 어레이기판의 평면적인 구성을 설명한다.
도 3은 본 발명에 따른 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이다.
도시한 바와 같이, 기판(100)상에 일 방향으로 연장되고 일 끝단에 게이트 패드 전극(106)을 포함하는 게이트 배선(104)을 구성한다.
상기 게이트 배선(104)과는 수직하게 교차하여 화소 영역(P)을 정의하고 일 끝단에 데이터 패드 전극(108)을 포함하는 데이터 배선(134)을 구성한다.
상기 게이트 배선(102)과 데이터 배선(134)의 교차지점에는 게이트 전극(102)과 액티브층(126)과 소스 전극(130)과 드레인 전극(132)을 포함하는 박막트랜지스터(T)를 구성한다.
상기 데이터 배선(134)의 하부에는 상기 액티브층(126)에서 연장된 버퍼층(SC)을 더욱 구성한다.
상기 화소 영역(P)에는 상기 드레인 전극(132)과 접촉하는 투명한 화소 전극(152)을 구성하고, 상기 화소 영역(P)의 일측에 구성된 게이트 배선(104)의 일부 상부에는 보조 용량부(CST)를 구성한다.
상기 화소 전극(152)은 게이트 배선(104)과 데이터 배선(134)의 상부로 연장하여 구성하고, 상기 보조 용량부(CST)는 게이트 배선(104)의 일부를 제 1 전극으로 하고, 게이트 배선(104)의 상부에 구성되고 상기 화소 전극(152)과 접촉하는 섬형상의 금속층(136)을 제 2 전극으로 한다.
전술한 구성에서 특징적인 것은, 상기 섬형상의 금속층(136)의 하부에 상기 화소 전극(148)과 섬형상의 금속층(136)이 접촉하는 콘택홀(150) 부분만 반도체층(SL)을 남겨 두는 것이다.
이와 같이 하면, 상기 콘택홀(150)을 형성하는 공정 중, 상기 남겨진 반도체층(SL)에 의해 금속층 하부의 절연막 까지 과식각되는 것을 방지할 수 있다.
따라서, 보조 용량부(CST)의 게이트 배선에 결함이 발생하는 것을 방지할 수 있다. 상기 반도체층(SL)이 존재하지 않는 보조 용량부(CST)의 나머지 영역은 게이트 절연막 만이 존재하기 때문에 보조 용량부(CST)의 축적 용량을 확대 할 수 있다.
이에 대해, 이하 도 4와 도 5와 도 6을 참조하여 설명한다.
도 4와 도 5와 도 6은 도 3의 Ⅲ-Ⅲ,Ⅳ-Ⅳ,Ⅴ-Ⅴ를 따라 절단한 확대 단면도이다.
도시한 바와 같이, 기판(100)상에 스위칭 영역(T)과 화소 영역(P)과 보조 용량 영역(C)과 게이트 패드 영역(GP)과 데이터 패드 영역(DP)을 임으로 정의하고, 스위칭 영역(T)에 대응하는 기판(100)의 일면에는 게이트 전극(102)과 게이트 절연막(110)과 액티브층(126)과 오믹 콘택층(128)과 소스 전극(130)과 드레인 전극(132)을 포함하는 박막트랜지스터를 구성한다.
상기 보조 용량 영역(C)은 게이트 배선(104)의 일부를 제 1 전극으로 하고, 게이트 배선(104)의 극히 일부 상부에 반도체층(SL)을 구성하고, 상기 반도체층(SL)을 포함하는 게이트 배선(104)의 상부에 섬형상의 금속층(136)을 형성한다.
상기 섬형상의 금속층(136)은 상기 화소 전극(152)과 접촉하도록 구성한다.
상기 게이트 패드 영역(GP)과 데이터 패드 영역(DP)에는 상기 게이트 배선(104)과 동일물질로 게이트 패드 전극(106)과 데이터 패드 전극(108)을 각각 구성하며, 상기 게이트 패드 전극(106)과 데이터 패드 전극(108)의 상부에는 이와 접촉하는 제 1 및 제 2 보조 전극(138,140)을 구성한다.
상기 제 1 및 제 2 보조 전극(138,140)의 상부에는 이와 접촉하는 투명한 게이트 패드 단자 전극(154)과 데이트 패드 단자 전극(156)을 형성한다.
전술한 구성에서 고개구율 구조를 위해, 기판(100)의 상부에는 두터운 투명 유기막(146)을 형성하며, 상기 유기막(146)의 상부에 화소 전극(150)을 구성하되, 상기 게이트 배선(104)과 데이터 배선(134)의 상부로 연장하여 구성한다.
전술한 단면적인 구성에서 특징적인 것은, 게이트 패드(106)와 데이터 패드(108)의 상부에 구성된 게이트 절연막(110)과 비정질 실리콘층(112)과 불순물 실리콘층(114)을 식각할 때, 상기 보조 용량부(CST)에서는 일부만 식각 될 수 있도록 하는 것이며 이를 위해 슬릿 노광(slit mask exposure)을 적용하는 것이다.
이하, 도면을 참조하여 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판의 제조방법을 설명한다.
도 7a 내지 도 7j와 도 8a 내지 도 8j와 도 9a 내지 도 9j는 도 3의 Ⅲ-Ⅲ,Ⅳ-Ⅳ,Ⅴ-Ⅴ를 따라 절단하여, 본 발명의 제 1 실시예에 따른 공정 순서로 도시한 공정 단면도이다.
도 7a와 도 8a와 도 9a는 제 1 마스크 공정으로, 도시한 바와 같이, 기판(100)상에 몰리브덴(Mo), 텅스텐(W), 탄탈륨(Ta), 티타늄(Ti), 크롬(Cr), 알루미늄(Al), 알루미늄 합금 으로 구성된 도전성 금속 그룹 중 선택된 하나를 증착하고 제 1 마스크 공정으로 패턴하여, 기판(100)의 일면에 일 방향으로 연장되고 일 끝단에 게이트 패드 전극(106)을 포함하는 게이트 배선(104)과, 게이트 배선(104)과 연결된 게이트 전극(102)을 형성한다.
동시에, 상기 게이트 배선(104)과 평행하지 않은 기판(100)의 일측에 데이터 패드 전극(108)을 형성한다.
다음으로, 상기 게이트 전극(102)과 게이트 배선(104)과 게이트 패드 전극(106)과 데이터 패드 전극(108)이 구성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(110)을 형성하고, 게이트 절연막(110)의 상부에 비정질 실리콘(a-Si:H)을 증착한 실리콘층(112)과 불순물 비정질 실리콘(n+ 또는 p+ a-Si:H)을 증착한 불순물 실리콘층(114)을 형성한다.
이하, 도 7b 내지 도 7f와 도 8b 내지 도 8f와 도 9b 내지 도 9f는 제 2 마스크 공정을 도시한 공정 단면도이다.
도 7b와 도 8b와 도 9b에 도시한 바와 같이, 상기 불순물 비정질 실리콘층(114)의 상부에 포토레지스트(photo-resist)를 도포하여 감광층(116)을 형성한다.
상기 감광층(116)이 형성된 기판(100)의 이격된 상부에 투과부(F1)와 반사부(F2)와 반투과부(F3)가 구성된 마스크(M)를 위치시킨다.
이때, 상기 게이트 패드 전극(106)과 데이터 패드 전극(108)에 대응하여 다수의 투과부(F1)가 위치하고, 상기 게이트 배선(104)의 일부에 대응하여 반투과부(F3)가 위치하도록 한다.
상기 마스크(M)의 상부로 빛을 조사하여 하부의 감광층(116)을 노광하고 현상하는 공정을 진행한다.
도 7c와 도 8c와 도 9c에 도시한 바와 같이, 상기 현상공정을 진행하게 되면, 마스크(M)의 투과부(F1)에 대응하는 게이트 패드 전극(106)과 데이터 패드 전극(108) 상부의 불순물 실리콘층(114)의 일부가 노출되고, 상기 마스크(M)의 반투과부(F3)에 대응하는 감광층(116)의 일부가 제거된다.
상기 노출된 불순물 실리콘층(114)과 그 하부의 실리콘층(112)과 게이트 절연막(110)을 식각하는 공정을 진행한다.
도 7d와 도 8d와도 9d에 도시한 바와 같이, 게이트 패드 전극(106)과 데이터 패드 전극(108)의 일부를 노출하는 다수의 제 1 콘택홀(120)과 다수의 제 2 콘택홀(122)을 형성할 수 있다.
도 7e와 도 8e와 도 9e에 도시한 바와 같이, 상기 감광층(116)을 애싱(ashing)하는 공정을 진행하여, 상기 게이트 배선(104)에 대응하여 일부가 제거된 감과층(116)의 나머지를 모두 제거하여 하부의 불순물 실리콘층(114)을 노출하는 공정을 진행한다.
도 7f와 도 8f와 도 9f에 도시한 바와 같이, 상기 게이트 배선(104)의 상부에 감광층(116)사이로 노출된 불순물 실리콘층(114)과 실리콘층(112)을 제거하는 공정을 진행한다.
이와 같이 하면, 상기 게이트 배선(104)에 대응하여 주변에는 상부에 게이트 절연막(110)만이 존재하게 되고, 게이트 배선(104)의 극히 일부에만 상기 실리콘층(112)과 불순물 비정질 실리콘층(114)이 존재하게 된다.
다음으로, 상기 감광층(116)을 기판(100)의 전면에 대해 제거하는 공정을 진행한다.
도 7g와 도 8g와 도 9g에 도시한 바와 같이, 게이트 패드 전극(106)과 데이터 패드 전극(108)이 노출된 기판(100)의 전면에 몰리브덴(Mo), 텅스텐(W), 탄탈륨(Ta), 티타늄(Ti)으로 구성된 금속 그룹 중 선택된 하나를 증착하여 금속층(124)을 형성한다.
도 7h와 도 8h와 도 9h는 제 3 마스크 공정을 나타낸 것으로, 제 3 마스크 공정을 통해 상기 금속층을 건식식각 하여, 상기 게이트 전극(102)에 대응하는 게이트 절연막(110)상부에 액티브층(126)과 오믹 콘택층(128)과, 오믹 콘택층(128)의 상부에 이격된 소스 전극(130)과 드레인 전극(132)과 상기 소스 전극(130)과 접촉하고 상기 게이트 배선(102)과는 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(134)을 형성한다.
동시에, 상기 게이트 배선(102)의 일부 상부에는 섬형상의 금속층(136)을 형성하고, 상기 게이트 패드 전극(102)과 접촉하는 제 1 보조 전극(138)과, 상기 데이터 패드 전극(108)과 접촉하는 제 2 보조 전극(140)을 더욱 구성한다.
상기 제 1 보조 전극(138)은 상기 게이트 패드 전극(106)과 접촉하고, 상기 제 2 보조 전극(140)은 상기 데이터 패드 전극(108)과 접촉하도록 구성한다.
도 7i와 도 8i와 도 9i는 제 4 마스크 공정을 나타낸 것으로, 상기 소스 및 드레인 전극(130,132)과 데이터 배선(134)과 제 1 및 제 2 보조 전극(138,140)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 보호막(142)을 형성한다.
다음으로, 상기 보호막(142)이 형성된 기판(100)상에 투명한 감광성 유기물질을 증착한 후 제 4 마스크 공정으로 패턴하여, 상기 게이트 패드 전극(106)과 데이터 패드 전극(108)의 일부 상부와 상기 드레인 전극(132)의 일부 상부와, 상기 섬형상 금속층(136)의 일부 상부에 대응하는 보호막(142)이 노출된 평탄화막(146)을 형성한다.
연속하여, 상기 평탄화막(146)을 식각 방지막으로 하여 노출된 보호막(142)을 제거하는 공정을 진행하여, 상기 게이트 패드 전극(106)과 데이터 패드 전극(108) 상부의 제 1 보조 전극(138)과 제 2 보조 전극(140)을 노출하고, 상기 드레인 전극(132)을 노출하는 드레인 콘택홀(148)과, 상기 섬형상의 금속층(136)을 노출하는 스토리지 콘택홀(150)을 형성한다.
이때, 상기 보호막(142)을 식각하는 공정에서, 상기 드레인 전극(132)과 그 하부의 오믹 콘택층(128)과, 상기 스토리지 콘택홀에 대응하는 섬형상의 금속층(136)및 그 하부의 불순물 실리콘층(114)의 일부가 식각된다.
이대, 상기 게이트 패드 전극(106)과 데이트 패드 전극(108)에 대응하는 제 1 및 제 2 보조 전극(138,140)또한 식각되나 이 부분은 면적이 넓기 때문에 표면에서 일부만 제거된다.
도 7j와 도 8j와 도 9j는 제 5 마스크 공정을 나타낸 것으로, 상기 평탄화막이 형성된 기판의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZ0)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(132)과 상기 섬형상의 금속층(136)과 동시에 측면접촉하면서 상기 화소 영역(P)에 위치하는 화소 전극(152)과, 상기 제 1 보조 전극(138)과 접촉하는 게이트 패드 단자 전극(154)과, 상기 제 2 보조 전극(140)과 접촉하는 데이터 패드 단자 전극(156)을 형성한다.
상기 화소 전극(152)은 상기 드레인 전극(132) 및 섬형상의 금속층(136)과 측면 접촉하게 된다.
이때, 상기 화소 전극(152)은 상기 게이트 배선(104)과 데이터 배선(134)의 상부로 연장하여 구성하며, 상기 게이트 배선(104)의 일부 상부에는 상기 게이트 배선(104)의 일부를 제 1 전극으로 하고 상기 화소 전극(146)과 접촉하는 섬형상의 금속층(136)을 제 2 전극으로 하는 보조 용량부(CST)가 구성된다.
전술한 구성에서, 상기 소스 및 드레인 전극(130,132)과 섬형상의 금속층(136)은 보호막(142)을 건식식각하는 공정 중 동시에 식각되며 과식각이 진행될 경우에는 하부의 절연막(110)까지 식각되는 경우가 발생할 수 있다.
따라서, 상기 절연막(110)이 얇아져 정전기와 같은 충격에 의해 파괴될 수 있으며 이로 인해 상부 금속층과 하부의 금속층이 접촉하는 불량이 발생할 수 있다.
이러한 경우 제일 위험한 부분이 상기 보조 용량부(CST)가 될 수 있으며, 본원 발명에서는 상기 보조 용량부(CST)의 스토리지 콘택홀(150)에 대응하여 하부에 실리콘층과 불순물 실리콘층(112,114)을 남겨두었기 때문에 하부의 절연막(142)이 식각되는 불량을 방지할 수 있다.
또한, 상기 실리콘층(112)과 불순물 실리콘층(114)을 남겨둘 때, 슬릿 마스크 공정을 이용하여 콘택홀(150)에 대응하는 부분만 남겨두었기 때문에 보조 용량부(CST)의 용량성을 크게 확보할 수 있다.(왜냐하면, 보조 용량부의 넓은 면적에 대해 유전체로 두께가 얇은 게이트 절연막이 사용될 수 있기 때문이다.)
전술한 바와 같은 공정을 통해 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
이하, 제 2 실시예는 전술한 소스 및 드레인 전극과 섬형상의 금속층을 크롬(Cr)으로 형성할 경우, 액정표시장치용 어레이기판의 구성과 그 제조방법을 제안한다.
-- 제 2 실시예 --
본 발명의 제 2 실시예의 특징은 고개구율 및 높은 보조 용량성을 가지는 액정표시장치용 어레이기판의 구성에서 소스 및 드레인 전극을 크롬(Cr)으로 형성하는 경우의 어레이기판의 구성과 그 제조방법에 관한 것이다.
이하, 도면을 참조하여 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판의 구성을 설명한다.
도 10과 도 11과 도 12는 도 3의 Ⅲ-Ⅲ,Ⅳ-Ⅳ,Ⅴ-Ⅴ를 따라 절단한 단면도이다.(보조 용량부의 구성에 차이가 있으나 다른 부분은 동일하므로 도 3을 참조한다.)
도시한 바와 같이, 화소 영역(P)과 화소 영역(P)의 일측에 스위칭 영역(T)과, 화소 영역(P)과 병렬로 연결된 보조 용량 영역(C)과, 게이트 패드 영역(GP)과, 데이터 패드 영역(DP)을 기판(200)에 정의하면, 상기 스위치 영역(T)에 대응하여 스위칭 소자를 구성하고, 상기 화소 영역(P)에는 상기 스위칭 소자(T)와 접촉하는 투명한 화소 전극(248)을 구성한다.
도시하지는 않았지만, 상기 스위칭 영역(S)을 중심으로 게이트 배선(204)과 데이터 배선(234)을 교차하여 구성하는데, 상기 게이트 배선(204)의 일부 상부에 보조 용량 영역(C)을 구성한다.
상기 보조 용량 영역(C)에는 상기 게이트 배선(204)의 일부를 제 1 전극으로 하고, 그 상부에 상기 게이트 절연막(210)을 사이에 두고 구성된 섬형상의 금속층(236)을 제 2 전극으로 하는 보조 용량부(CST)를 구성하는 것을 특징으로 한다.
상기 게이트 패드 영역(GP)에는 상기 게이트 배선(204)의 일 끝단에 게이트 패드 전극(206)과, 이와 동일층 동일물질로 상기 데이터 배선(234)의 일 끝단에 데이터 패드 전극(208)을 구성한다.
상기 게이트 패드 전극(206)의 상부에는 투명한 게이트 패드 단자 전극(250)과, 상기 데이터 패드 전극(208)의 상부에는 데이터 패드 단자 전극(252)을 구성한다.
전술한 바와 같은 단면 구성을 가지는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판의 제조공정을 이하, 도면을 참조하여 설명한다.
도 13a 내지 도 13j와 도 14a 내지 도 14j와 도 15a 내지 도 15j는 본 발명의 제 2 실시예에 따른 공정 순서로 도시한 공정 단면도이다.(13a 내지 도 13j는 스위칭 소자와 화소 영역과 스토리지 영역의 단면도이고, 도 14a 내지 도 14j 게이트 패드 영역의 단면도이고, 도 15a 내지 도 15j는 데이터 패드영역의 단면도이다.)
도 13a와 도 14a와 도 15a는 제 1 마스크 공정으로, 도시한 바와 같이, 기판(200)상에 몰리브덴(Mo), 텅스텐(W), 탄탈륨(Ta), 티타늄(Ti), 크롬(Cr), 알루미늄(Al), 알루미늄 합금 으로 구성된 도전성 금속 그룹 중 선택된 하나를 증착하고 제 1 마스크 공정으로 패턴하여, 기판(200)의 일면에 일 방향으로 연장되고 일 끝단에 게이트 패드 전극을 포함하는 게이트 배선(204)과, 게이트 배선(204)과 연결된 게이트 전극(202)을 형성한다.
동시에, 상기 게이트 배선(204)과 평행하지 않은 기판(200)의 일측에 데이터 패드 전극(208)을 형성한다.
다음으로, 상기 게이트 전극(202)과 게이트 배선(204)과 게이트 패드 전극(206)이 구성된 기판(200)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(210)을 형성하고, 게이트 절연막(210)의 상부에 비정질 실리콘(a-Si:H)을 증착한 실리콘층(212)과 불순물 비정질 실리콘(n+ 또는 p+ a-Si:H)을 증착한 불순물 실리콘층(214)을 형성한다.
이하, 도 13b 내지 도 13f와 도 14b 내지 도 14f와 도 15b 내지 도 15f는 제 2 마스크 공정을 도시한 공정 단면도이다.
도 13b와 도 14b와 도 15b에 도시한 바와 같이, 상기 불순물 실리콘층(214)의 상부에 포토레지스트(photo-resist)를 도포하여 감광층(216)을 형성한다.
상기 감광층(116)이 형성된 기판(100)의 이격된 상부에 투과부(F1)와 반사부(F2)와 반투과부(F3)가 구성된 마스크(M)를 위치시킨다.
이때, 상기 게이트 패드 전극(206)과 데이터 패드 전극(208)에 대응하여 다수의 투과부(F1)가 위치하고, 상기 게이트 배선(204)의 일부에 대응하여 반투과부(F3)가 위치하도록 한다.
상기 마스크(M)의 상부로 빛을 조사하여 하부의 감광층(216)을 노광하고 현상하는 공정을 진행한다.
도 13c와 도 14c와 도 15c에 도시한 바와 같이, 상기 현상공정을 진행하게 되면, 마스크(M)의 투과부(F1)에 대응하는 게이트 패드 전극(206)과 데이터 패드 전극(208) 상부의 불순물 실리콘층(214)의 일부가 노출되고, 상기 마스크(M)의 반투과부(F3)에 대응하는 감광층(216)의 일부가 제거된다.
상기 노출된 불순물 실리콘층(214)과 그 하부의 실리콘층(212)과 게이트 절연막(210)을 식각하는 공정을 진행한다
도 13d와 도 14d와도 15d에 도시한 바와 같이, 게이트 패드 전극(206)과 데이터 패드 전극(208)의 일부를 노출하는 다수의 제 1 콘택홀(220)과 다수의 제 2 콘택홀(222)을 형성할 수 있다.
도 13e와 도 14e와 도 15e에 도시한 바와 같이, 상기 감광층(216)을 애싱(ashing)하는 공정을 진행하여, 상기 게이트 배선(204)에 대응하여 일부가 제거된 감과층(216)의 나머지를 모두 제거하여 하부의 불순물 실리콘층(214)을 노출하는 공정을 진행한다.
도 13f와 도 14f와 도 15f에 도시한 바와 같이, 상기 게이트 배선(204)의 상부에 감광층(216)사이로 노출된 불순물 실리콘층(214)과 실리콘층(212)을 제거하는 공정을 진행한다.
이와 같이 하면, 상기 게이트 배선(204)에 대응하여 게이트 절연막(210)만이 존재하게 된다.
다음으로, 상기 감광층(216)을 기판(200)의 전면에 대해 제거하는 공정을 진행한다.
도 13g와 도 14g와 도 15g에 도시한 바와 같이, 게이트 패드 전극과 데이터 패드 전극이 노출된 기판의 전면에 크롬(Cr)을 증착하여 금속층(218)을 형성한다.
도 13h와 도 14h와 도 15h는 제 3 마스크 공정을 나타낸 것으로, 제 3 마스크 공정을 통해 상기 금속층을 건식식각 하여, 상기 게이트 전극(202)에 대응하는 게이트 절연막(210)상부에 액티브층(226)과 오믹 콘택층(228)과, 오믹 콘택층(228)의 상부에 이격된 소스 전극(230)과 드레인 전극(232)과 상기 소스 전극(230)과 접촉하고 상기 게이트 배선(202)과는 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(234)을 형성한다.
동시에, 상기 게이트 배선(202)의 일부 상부에는 섬형상의 금속층(236)을 형성하고, 상기 게이트 패드 전극(202)과 접촉하는 제 1 보조 전극(238)과, 상기 데이터 패드 전극(208)과 접촉하는 제 2 보조 전극(240)을 더욱 구성한다.
상기 제 2 보조 전극(240)은 사실상 상기 데이터 배선(234)의 일 끝단에서 연장된 구성이다.
상기 제 1 보조 전극(238)은 상기 게이트 패드 전극(206)과 접촉하고, 상기 제 2 보조 전극(240)은 상기 데이터 패드 전극(208)과 접촉하도록 구성한다.
도 13i와 도 14i와 도 15i는 제 4 마스크 공정을 나타낸 것으로, 상기 소스 및 드레인 전극(230,232)과 데이터 배선(234)과 제 1 및 제 2 보조 전극(238,240)이 형성된 기판(200)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 보호막(242)을 형성한다.
다음으로, 상기 보호막(242)이 형성된 기판(200)상에 투명한 감광성 유기물질을 증착한 후 제 4 마스크 공정으로 패턴하여, 상기 게이트 패드 전극(206)과 데이터 패드 전극(208)의 일부 상부와 상기 드레인 전극(232)의 일부 상부와, 상기 섬형상 금속층(236)의 일부 상부에 대응하는 보호막(242)이 노출된 평탄화막(246)을 형성한다.
연속하여, 상기 평탄화막(246)을 식각 방지막으로 하여 노출된 보호막(242)을 제거하는 공정을 진행하여, 상기 게이트 패드 전극(206)과 데이터 패드 전극(208) 상부의 제 1 보조 전극(238)과 제 2 보조 전극(240)을 노출하고, 상기 드레인 전극(232)을 노출하는 드레인 콘택홀(248)과, 상기 섬형상의 금속층(236)을 노출하는 스토리지 콘택홀(250)을 형성한다.
이때, 상기 보호막(242)을 식각하는 공정에서, 상기 드레인 전극(232)과 그 하부의 오믹 콘택층(228)과, 상기 섬형상의 금속층(236)과 그 하부의 불순물 실리콘층(214)의 일부와, 상기 게이트 패드 전극(206)과 데이트 패드 전극(208)에 대응하는 제 1 및 제 2 보조 전극(238,240)은 식각되지 않는다.
도 13j와 도 14j와 도 15j는 제 5 마스크 공정을 나타낸 것으로, 상기 평탄화막이 형성된 기판의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZ0)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(232)과 상기 섬형상의 금속층(236)과 동시에 측면접촉하면서 상기 화소 영역(P)에 위치하는 화소 전극(248)과, 상기 제 1 보조 전극(238)과 접촉하는 게이트 패드 단자 전극(250)과, 상기 제 2 보조 전극(240)과 접촉하는 데이터 패드 단자 전극(252)을 형성한다.
전술한 바와 같은 공정을 통해 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
전술한 바와 같은 본 발명의 제 1 실시예 및 제 2 실시예에 따라 액정표시장치용 어레이기판을 제작하게 되면, 두터운 유기막을 사용하여 고개구율을 구현할 수 있어 고휘도를 구현하는 효과가 있다.
또한, 고개구율 구조에서 보조 용량부를 구성함에 있어, 유전체로 얇은 게이트 절연막을 사용할 수 있는 구조이므로 보조 용량부의 축적용량을 더욱 확보할 수 있으므로 고화질을 구현할 수 있는 효과가 있다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 평면도이고,
도 2는 1의 Ⅱ-Ⅱ를 따라 절단하여 도시한 확대 평면도이고,
도 3은 본 발명에 따른 액정표시장치용 어레이기판의 일부를 도시한 확대 평면도이고,
도 4와 도 5와 도 6은 각각 도 3의 Ⅲ-Ⅲ,Ⅳ-Ⅳ,Ⅴ-Ⅴ를 따라 절단하여 도시한 확대 단면도이고,
도 7a 내지 도 7j와 도 8a 내지 도 8j와 도 9a 내지 도 9j는 도 3의 Ⅲ-Ⅲ,Ⅳ-Ⅳ,Ⅴ-Ⅴ를 따라 절단하여, 본 발명의 제 1 실시예에 따른 공정 순서에 따라 도시한 공정 단면도이고,
도 10과 도 11과 도 12는 도 3의 Ⅲ-Ⅲ,Ⅳ-Ⅳ,Ⅴ-Ⅴ를 따라 절단한 본 발명의 제 2 실시예에 따른 단면도이고,
도 13a 내지 도 13j와 도 14a 내지 도 14j와 도 15a 내지 도 15j는 본 발명의 제 2 실시예에 따른 공정 순서에 따라 도시한 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 102 : 게이트 전극
104 : 게이트 배선 110 : 게이트 절연막
126 : 액티브층 128 : 오믹 콘택층
130 : 소스 전극 132 : 드레인 전극
136 : 섬형상의 금속층 142 : 보호막
146 : 투명 유기막 148 : 화소 전극
CST : 보조 용량부

Claims (21)

  1. 기판 상에 일 방향으로 연장된 게이트 배선과;
    상기 게이트 배선과 수직하게 교차하여 화소 영역을 정의하는 데이터 배선과;
    상기 게이트 배선과 데이터 배선의 교차지점에 구성된 스위칭 소자와;
    상기 화소 영역에 위치하고, 상기 게이트 배선과 데이터 배선의 상부로 두터운 유기막을 사이에 두고 연장 구성된 투명한 화소 전극과;
    상기 화소 영역을 정의하는 게이트 배선 상부의 극히 일부 영역에 대응하여 무기 절연막을 사이에 두고 구성된 반도체층과;
    상기 반도체층과 무기 절연막의 상부에 구성되고, 상기 화소 전극과 접촉하는 섬형상의 금속층
    을 포함하는 액정표시장치용 어레이기판.
  2. 제 1 항에 있어서,
    상기 스위칭 소자는 게이트 전극과 액티브층과 소스 전극과 드레인 전극으로 구성된 액정표시장치용 어레이기판.
  3. 제 1 항에 있어서,
    상기 데이터 배선의 하부에 상기 반도체층과 동일한 물질의 보조층이 더욱 구성된 액정표시장치용 어레이기판.
  4. 제 1 항에 있어서,
    상기 게이트 배선 상부에 위치한 반도체층은 상기 화소 전극과 섬형상의 금속층의 접촉면적보다 크지 않게 구성된 액정표시장치용 어레이기판.
  5. 제 1 항에 있어서,
    상기 화소 전극은 섬형상의 금속층 및 드레인 전극과 측면 접촉하여 구성되는 액정표시장치용 어레이기판.
  6. 제 1 항에 있어서,
    상기 게이트 배선의 일 끝단과 상기 데이터 배선의 일 끝단에 상기 게이트 배선과 동일층 동일물질로 구성된 게이트 패드 전극과 데이터 패드 전극을 포함하는 액정표시장치용 어레이기판.
  7. 제 6 항에 있어서,
    상기 데이터 배선과 동일물질로 구성되고 상기 게이트 패드 전극과 데이터 패드 전극과 접촉하는 보조 전극을 포함하는 액정표시장치용 어레이기판.
  8. 제 7 항에 있어서,
    상기 보조 전극과 접촉하는 투명한 단자 전극이 더욱 구성된 액정표시장치용 어레이기판.
  9. 기판 상에 일 끝단에 게이트 패드 전극을 포함하는 게이트 배선과, 게이트 전극과 데이터 패드 전극을 형성하는 제 1 마스크 공정 단계와;
    상기 게이트 배선과 게이트 패드 전극과 게이트 전극과 데이터 패드 전극이 형성된 기판의 전면에 순차 적층된 게이트 절연막과 순수 비정질 실리콘층과 불순물 비정질 실리콘층을 패턴하여, 상기 게이트 패드 전극과 데이터 패드 전극의 일부를 노출하고, 상기 게이트 배선의 일부 상부에 대응하여, 극히 일부에 적층된 비정질 실리콘층과 불순물 비정질 실리콘층의 주변으로 게이트 절연막을 노출하는 제 2 마스크 공정 단계와;
    상기 게이트 패드 전극과 데이터 패드 전극이 노출된 기판의 전면에 금속층을 형성한 후 패턴하여, 게이트 전극에 대응하여 액티브층과 오믹 콘택층과, 오믹 콘택층의 상부에 이격된 소스 전극과 드레인 전극과, 소스 전극과 연결된 데이터 배선과 상기 게이트 배선의 상부에 섬형상의 금속층을 형성하는 제 3 마스크 공정 단계와;
    상기 소스 및 드레인 전극과 데이터 배선이 형성된 기판의 전면에 위치하고, 상기 드레인 전극과 섬형상의 금속층과 게이트 패드 전극과 데이터 패드 전극의 일부를 노출하는 투명한 유기막을 형성하는 제 4 마스크 공정 단계와;
    상기 드레인 전극과 상기 섬형상의 금속층과 접촉하는 화소 전극을 형성하는 제 5 마스크 공정 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  10. 제 9 항에 있어서,
    상기 소스 및 드레인 전극과 데이터 배선은 몰리(Mo), 티타늄(Ti), 탄탈륨(Ta)을 포함하는 도전성 금속 그룹 중 선택된 하나로 형성된 액정표시장치용 어레이기판 제조방법.
  11. 제 9 항에 있어서,
    상기 데이터 배선과 동일물질로 상기 게이트 패드 전극과 데이터 패드 전극과 접촉하는 보조 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
  12. 제 11 항에 있어서,
    상기 보조 전극과 접촉하는 투명한 단자 전극을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이기판 제조방법.
  13. 제 9 항에 있어서,
    상기 데이터 배선의 하부에 이와 평면적으로 겹쳐지고, 상기 반도체층과 동일한 물질의 보조층을 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
  14. 제 9 항에 있어서,
    상기 게이트 배선 상부에 위치한 반도체층은 상기 화소 전극과 섬형상의 금속층의 접촉면적보다 크지 않게 형성된 액정표시장치용 어레이기판 제조방법.
  15. 제 9 항에 있어서,
    상기 화소 전극은 섬형상의 금속층과 드레인 전극과 측면 접촉하여 형성되는 액정표시장치용 어레이기판 제조방법.
  16. 제 9 항에 있어서,
    상기 제 2 마스크 공정 단계는
    상기 게이트 전극과 게이트 배선과 게이트 패드 전극과 데이터 패드 전극이 형성된 기판의 전면에 게이트 절연막과 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 감광층을 형성하는 단계와;
    상기 감광층을 패턴하여, 상기 게이트 패드전극과 데이터 패드 전극에 대응하는 불순물 비정질 실리콘층을 노출하고, 상기 게이트 배선의 일부에 대응하여 부분적으로 감광층의 표면으로부터 일부를 제거하는 단계와;
    상기 노출된 불순물 비정질 실리콘층과 그 하부의 순수 비정질 실리콘층과 게이트 절연막을 제거하여, 게이트 패드 전극과 데이터 패드 전극을 노출하는 단계와;
    감광층을 애싱(ashing)하여, 상기 게이트 배선의 상부에서 표면으로부터 일부가 제거된 부분의 감광층을 완전히 제거하여, 하부의 불순물 실리콘층을 노출하는 단계와;
    상기 노출된 불순물 비정질 실리콘층과 하부의 순수 비정질 실리콘층을 제거하여, 상기 게이트 배선의 극히 일부에 적층된 순수 비정질 실리콘층과 불순물 비정질 실리콘층을 남겨두는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  17. 제 16 항에 있어서,
    상기 감광층을 표면으로부터 일부만 제거하기 위해 회절노광을 사용한 액정표시장치용 어레이기판 제조방법.
  18. 기판 상에 일 끝단에 게이트 패드 전극을 포함하는 게이트 배선과, 게이트 전극과 데이터 패드 전극을 형성하는 제 1 마스크 공정 단계와;
    상기 게이트 배선과 게이트 패드 전극과 게이트 전극과 데이터 패드 전극이 형성된 기판의 전면에 순차 적층된 게이트 절연막과 순수 비정질 실리콘층과 불순물 비정질 실리콘층을 패턴하여, 상기 게이트 패드 전극과 데이터 패드 전극의 일부를 노출하고, 상기 게이트 배선의 일부 상부에 대응하여 게이트 절연막을 노출하는 제 2 마스크 공정 단계와;
    상기 게이트 패드 전극과 데이터 패드 전극이 노출된 기판의 전면에 금속층을 형성한 후 패턴하여, 게이트 전극에 대응하여 액티브층과 오믹 콘택층과, 오믹 콘택층의 상부에 이격된 소스 전극과 드레인 전극과, 소스 전극과 연결된 데이터 배선과 상기 게이트 배선의 상부에 섬형상의 금속층을 형성하는 제 3 마스크 공정 단계와;
    상기 소스 및 드레인 전극과 데이터 배선이 형성된 기판의 전면에 위치하고, 상기 드레인 전극과 섬형상의 금속층과 게이트 패드 전극과 데이터 패드 전극의 일부를 노출하는 투명한 유기막을 형성하는 제 4 마스크 공정 단계와;
    상기 드레인 전극과 상기 섬형상의 금속층과 접촉하는 화소 전극을 형성하는 제 5 마스크 공정 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  19. 제 18 항에 있어서,
    상기 제 2 마스크 공정 단계는
    상기 게이트 전극과 게이트 배선과 게이트 패드 전극과 데이터 패드 전극이 형성된 기판의 전면에 게이트 절연막과 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 감광층을 형성하는 단계와;
    상기 감광층을 패턴하여, 상기 게이트 패드전극과 데이터 패드 전극에 대응하는 불순물 비정질 실리콘층을 노출하고, 상기 게이트 배선의 일부에 대응하여 감광층의 표면으로부터 일부를 제거하는 단계와;
    상기 노출된 불순물 비정질 실리콘층과 그 하부의 순수 비정질 실리콘층과 게이트 절연막을 제거하여, 게이트 패드 전극과 데이터 패드 전극을 노출하는 단계와;
    상기 감광층을 애싱(ashing)하여, 상기 게이트 배선의 상부에서 표면으로부터 일부가 제거된 부분의 감광층을 완전히 제거하여, 하부의 불순물 실리콘층을 노출하는 단계와;
    상기 노출된 불순물 비정질 실리콘층과 하부의 순수 비정질 실리콘층을 제거하여, 상기 게이트 배선의 극히 일부에 적층된 순수 비정질 실리콘층과 불순물 비정질 실리콘층을 남겨두는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  20. 제 18 항에 있어서,
    상기 감광층을 표면으로부터 일부만 제거하기 위해 회절노광을 사용한 액정표시장치용 어레이기판 제조방법.
  21. 제 18 항에 있어서,
    상기 데이터 배선과 소스 및 드레인 전극과 섬형상의 금속층은 크롬(Cr)으로 형성된 액정표시장치용 어레이기판 제조방법.
KR1020030093396A 2003-12-18 2003-12-18 액정표시장치용 어레이기판과 그 제조방법 KR20050061197A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030093396A KR20050061197A (ko) 2003-12-18 2003-12-18 액정표시장치용 어레이기판과 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030093396A KR20050061197A (ko) 2003-12-18 2003-12-18 액정표시장치용 어레이기판과 그 제조방법

Publications (1)

Publication Number Publication Date
KR20050061197A true KR20050061197A (ko) 2005-06-22

Family

ID=37253804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030093396A KR20050061197A (ko) 2003-12-18 2003-12-18 액정표시장치용 어레이기판과 그 제조방법

Country Status (1)

Country Link
KR (1) KR20050061197A (ko)

Similar Documents

Publication Publication Date Title
KR100436181B1 (ko) 액정표시장치용 어레이기판 제조방법
KR100499371B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US8432503B2 (en) Method of manufacturing an array substrate for LCD device having doubled-layered metal structure
KR100560402B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
JP5235029B2 (ja) 液晶表示装置及びその製造方法
JP3967709B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
KR100480333B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US20060186411A1 (en) Thin film transistor array substrate, manufacturing method thereof, and mask
US7528918B2 (en) Thin film transistor substrate of fringe field switching type and fabricating method thereof
KR20080001181A (ko) 액정표시장치용 어레이 기판과 그 제조방법
US7125757B2 (en) Method of manufacturing an array substrate for a liquid crystal display device
JP4567589B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
JP4537929B2 (ja) 液晶表示装置および液晶表示装置の製造方法
KR20080002222A (ko) 액정표시장치용 어레이 기판과 그 제조방법
JP4578402B2 (ja) 薄膜トランジスタ基板及びその製造方法
KR100558714B1 (ko) 액정표시패널 및 그 제조 방법
KR101026982B1 (ko) 액정표시장치용 어레이 기판과 제조방법
KR101027943B1 (ko) 액정표시장치용 어레이 기판과 제조방법
KR20040086927A (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR100729767B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR101451574B1 (ko) 박막트랜지스터 기판 및 그의 제조방법
KR100531486B1 (ko) 박막트랜지스터 어레이 기판의 제조방법용 마스크
KR20050061197A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100891987B1 (ko) 액정표시장치용 어레이기판 제조방법
KR20050117845A (ko) 액정표시장치용 어레이 기판과 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination