CN1303669C - 在集成电路的设计中使用的供电路径的结构 - Google Patents

在集成电路的设计中使用的供电路径的结构 Download PDF

Info

Publication number
CN1303669C
CN1303669C CNB031589871A CN03158987A CN1303669C CN 1303669 C CN1303669 C CN 1303669C CN B031589871 A CNB031589871 A CN B031589871A CN 03158987 A CN03158987 A CN 03158987A CN 1303669 C CN1303669 C CN 1303669C
Authority
CN
China
Prior art keywords
supply path
lead
supply
out wire
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031589871A
Other languages
English (en)
Other versions
CN1495882A (zh
Inventor
宇田研一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1495882A publication Critical patent/CN1495882A/zh
Application granted granted Critical
Publication of CN1303669C publication Critical patent/CN1303669C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

依据一种对集成电路进行设计的方法，从VDD和VSS侧上的各自的供电路径的每一条主线上分叉出多条引出线，并且对多条引出线的相邻引出线之间的间距进行设置，从而使其彼此相等。优选的是，在供电路径的纵向上，一个供电路径上的多条引出线的分叉位置对应于另一供电路径的多条引出线上的分叉位置，或者对一个供电路径上的多条引出线的长度进行设置，从而使其长于另一供电路径的多条引出线上的长度。

Description

在集成电路的设计中使用的供电路径的结构
技术领域
本发明涉及一种在集成电路的设计中所使用的供电(power supply)路径的结构，更具体地说，本发明涉及一种用于估算其中对供电电压受到控制的部分的充电和放电时间和功率消耗。当提供给集成电路的一部分或者整个集成电路的电压受到控制时，需要估算受到控制的部分的充电和放电时间。当进行该估算时，需要对主线的电阻值和杂散电容值、以及引出线的电阻值和杂散电容值进行综合考虑，以便计算充电和放电时间。
背景技术
通常，在完成供电路径布置和确定供电路径之后，对充电和放电时间进行估算。即使当供电路径的引出线的配置和尺寸彼此不同时，由于在完成供电路径布置之后进行估算，因此，不会存在问题。换句话说，由于在完成供电路径布置之后进行估算，因此，引出线的配置和尺寸的相关性可以不同。
然而，近年来，已经不断地开发出了高性能并且尖端的***。因此，对于充电和放电时间和功率消耗的估算，需要在设计过程的较早阶段进行该估算，而不是在完成供电路径布置之后进行估算。
发明内容
因此，本发明的目的是提供一种在集成电路的设计中使用的供电路径的结构，其中可以在完成供电路径布置之前的阶段，对受到控制的部分的充电和放电时间和功率消耗进行估算。
为了解决以上的问题，依据本发明的在集成电路的设计中使用的供电路径的结构，设置在从多个供电路径的主线分叉的多条引出线中的相邻引出线之间的间距(pitch)，从而使其在高电位的供电侧和低电位的供电侧上的每一个路径中彼此相等。
因此，设置在相邻的引出线之间的主线的所有元件的电阻值和杂散电容值分别变为常数值(标准值)。因此，可以在完成供电路径布置之前，对受到控制的部分的充电和放电时间和功率消耗进行有效的并且精确的估算。
为了实现本发明的上述目的，本发明提出了一种在集成电路设计中使用的供电路径的结构，用于在完成供电路径布置之前的阶段，对受到控制的部分的充电和放电时间和功率消耗进行估算，其中，高电位的供电侧上的供电路径和低电位的供电侧上的供电路径由主线和由所述主线上分叉出的多条引出线构成；相互对向地配置所述高电位的供电侧上的供电路径和所述低电位的供电侧上的供电路径；对在高电位的供电侧上的供电路径的主线的纵向上、多条分叉的引出线中的相邻引出线之间的间距进行设置，以使其彼此相等；以及对在低电位的供电侧上的供电路径的主线的纵向上、多条分叉的引出线中的相邻引出线之间的间距进行设置，以使其彼此相等。
依据本发明的优选实施例，在供电路径的纵向上，在高电位的供电侧的供电路径上的多条引出线的分叉位置对应于在低电位的供电侧的供电路径上的多条引出线的分叉位置。
因此，可以使施加到低电位的供电侧的供电路径上的主线和引出线的元件的杂散电容值上的、在高电位的供电侧的供电路径上的引出线存在的影响相等(equalize)。此外，可以使施加到高电位的供电侧的供电路径的主线和引出线上的元件的杂散电容值的、在低电位的供电侧的供电路径上的引出线的存在的影响相等。结果，在完成供电路径布置之前，可以有效地对受到控制的部分的充电和放电时间和功率消耗进行估算。
依据本发明的另一实施例，设置引出线的长度，从而使其分别在高电位和低电位的供电侧的供电路径上都彼此相等。
因此，所有引出线的电阻值和杂散电容值可以分别彼此相等。结果，在完成供电路径布置之前，可以有效地对受到控制的部分的充电和放电时间和功率消耗进行估算。
依据本发明的另一实施例，对在高电位的供电侧的供电路径上的多条引出线的长度进行设置，从而使其长于在电位的供电侧的供电路径上的多条引出线的长度。
因此，可以对高电位的供电侧的供电路径和低电位的供电侧的供电路径之间的引出线的电阻值和杂散电容值进行明确地区别。结果，可以在完成供电路径布置之前，对受到控制的部分的充电和放电时间和功率消耗进行有效地估算。
依据本发明的另一实例，多条引出线的各自的宽度彼此相等，并且对这些宽度进行设置，从而使其小于分别在高电位和低电位的供电侧的供电路径上的相邻引出线之间的距离。
因此，使引出线的电阻值和杂散电容值相等。结果，可以在完成供电路径布置之前对受到控制的部分的充电和放电时间和功率消耗进行估算。
注意，可以将前述的所有实施例中的一些合并为单个的实施例。
结合附图考虑，从对本发明的以下描述中，前述和其他方面将变得明显。
附图说明
图1是示出依据本发明的第一实施例，在集成电路设计中所使用的供电路径的结构的平面图；
图2是示出依据本发明的第二实施例，在集成电路设计中所使用的供电路径的结构的平面图；
图3是示出依据本发明的第三实施例，在集成电路设计中所使用的供电路径的结构的平面图；
图4是示出依据本发明的第四实施例，在集成电路设计中所使用的供电路径的结构的平面图。
图5是示出为了辅助说明提供的供电路径的结构的平面图。
在所有这些图中，由相同的数字表示相同的元件。
具体实施方式
此后，将参考附图描述本发明的优选实施例。
(辅助说明)
在对依据本发明的实施例的在集成电路设计中所使用的供电路径的结构进行描述之前，先参考图5对作为前提的供电路径结构进行描述，以便容易理解。
图5是示出为了辅助说明提供的在集成电路设计中所使用的供电路径结构的平面图。该图示出了其中供电受到控制的部分。参考图5，参考符号30表示在高电位的供电VDD侧上的供电路径。参考符号30a表示主线，以及参考符号31、32和33表示从主线30a分叉的引出线，参考符号40表示在低电位的供电VSS侧上的供电路径。参考符号40a表示主线，以及参考符号41、42和43表示从主线40a分叉的引出线。在图5中，按照重叠(superimposed)的方式示出了作为等价电路的电阻和电容。
参考在VDD侧的供电路径30，在相邻引出线31和32之间的间距(pitch)r1与相邻的引出线32和33之间的间距r2不一致(r1≠r2)。这与在VSS侧的供电路径40中的情况相似(s1≠s2)。
此外，在供电路径的纵向，可以从引出线41、42和43的分叉部分平移引出线31、32和33的分叉部分。
此外，引出线31、32和33的长度不相等，并且引出线41、42和43的长度也不相等。
此外，参考引出线的宽度，引出线33的宽度与引出线31和32的宽度不相等。此外，引出线43的宽度与引出线41和42的宽度也不相等。
另外，在引出线41和42之间的距离t2小于引出线41的宽度t1(t1＞t2)。
因此，受到控制的部分的供电路径的引出线的配置和尺寸彼此不同。
当集成电路的一部分的电压、或者整个集成电路的电压受到控制时，在完成供电路径布置并且确定供电路径之后，对充电和放电时间进行估算。在该估算中，对主线的电阻值和杂散电容值、以及供电路径的引出线的电阻值和杂散电容值进行综合考虑，以便计算充电和放电时间和功率消耗。当在完成供电路径布置并且确定供电路径之后进行估算时，如果供电路径的引出线的配置和尺寸彼此不同，也不会存在问题。然而，近年来，已经不断地开发出了高性能并且尖端的***，因此，在设计的早期阶段对充电和放电时间和功率消耗进行估算相当重要。
下面将对参考附图对依据本发明的优选实施例的在集成电路设计中所使用的供电路径的结构进行描述。
(第一实施例)
图1是示出依据本发明的第一实施例的在集成电路的设计中所使用的供电路径的结构的平面图。
参考图1，参考符号10表示在VDD侧的供电路径，参考符号10a表示主线，参考符号11、12和13表示从主线10a分叉的引出线，参考符号20表示在VSS侧的供电路径，参考符号20a表示主线，以及，参考符号21、22和23表示从主线20a分叉的引出线。
参考在VDD侧的供电路径10上引出线11、12和13，在这些引出线的分叉位置之间的间距P1和P2彼此相等(P1＝P2)。相似地，参考在VSS侧的供电路径20上的引出线21、22和23，在这些引出线的分叉位置之间的间距Q1和Q2彼此相等(Q1＝Q2)。
换句话说，分别在VDD侧和VSS侧上的引出线的分叉位置之间的间距是固定不变的。此外，依据示出的实例，满足P1＝P2＝Q1＝Q2。
此外，在本发明的该实施例中，在VDD侧的供电路径和VSS供电路径之间的引出线的长度关系不是关键问题，并且在相同的供电路径上的多条引出线的长度关系也不是关键问题。
依据本实施例，为在供电路径上的引出线设置相同的间距，并且参考在相邻引出线之间的主线的元件10a1和10a2或者20a1和20a2，由于主线的每一个元件的电阻值和杂散电容值是常数值(标准值)，因此，可以在完成供电路径布置之前，对受到控制的部分的充电和放电时间和功率消耗进行有效地并且精确的估算。
(第二实施例)
图2是示出依据本发明的第二实施例，在集成电路的设计中使用的供电路径的结构的平面图。
依据本实施例，在供电路径的纵向上，在VDD侧的供电路径10上的引出线11、12和13上的分叉位置对应于在VSS侧的供电路径20上的引出线21、22和23的分叉位置。从图1和2可以清楚地看到，在图1中上方和下方的供电路径在横向上存在位移，而在图2中不存在这样的位移。由于除了这一点外，本实施例的构造与图1所示的第一实施例的构造相同，给相同的部分分配相同的参考数字或者符号，并且省略对相同部分的描述。
此外，在本实施例中，在VDD侧的供电路径和VSS的供电路径之间的引出线的长度关系不是关键问题。
依据本发明，可以使施加到在VSS侧的供电路径20上的主线上的元件20a1和20a2和引出线21、22和23的杂散电容的、在VDD侧的供电路径10上的引出线11、12和13的存在的影响相等。此外，可以使施加到在VDD侧的供电路径10上的主线元件10a1和10a2和引出线11、12和13的、VSS侧的引出线20的引出线21、22和23的存在的影响相等。结果，可以在完成供电路径布置之前，对受到控制的部分的充电和放电时间和功率消耗进行有效地且精确地估算。
(第三实施例)
图3是示出依据本发明的第三实施例，在集成电路的设计中所使用的供电路径的结构的平面图。
依据本实施例，参考引出线的长度关系，在VDD侧的供电路径10上的引出线11、12和13的长度都等于d1，同样，在VSS侧供电路径20上的引出线21、22和23的长度都等于d2。此外，对每一条引出线11、12和13长度d1进行设置，从而使其长于每一条引出线21、22和23的长度d2(d1＞d2)。由于除了这一点之外，本实施例的结构与图2所示的第二实例的结构相同，因此，为相同的部分分配相同的参考数字或者符号，并且省略对相同部分的描述。
依据本实施例。由于可以在VDD侧的供电路径10的引出线11、12和13的电阻值和杂散电容值、与在VSS侧的供电路径20的引出线21、22和23的电阻值和杂散电容值之间进行明确的区别，因此可以在完成供电路径布置之前对受到控制的充电和放电时间和功率消耗进行有效地并且精确地估算。
此外，优选的是，本实施例包括第一和第二实施例的结构。
(第四实施例)
图4是示出依据本发明的第四实施例的在集成电路的设计中使用的供电路径的结构的平面图。
依据该实施例，对每一条引出线11、12和13的宽度W1进行设置，从而使其小于VDD侧的供电路径10中的引出线之间的距离W2(W1＜W2)。此外，对每一条引出线21、22和23的宽度W3进行设置，从而使其小于在VSS侧的供电路径20上的引出线之间的距离W4(W3＜W4)。此外，优选的是，W1＝W3并且W2＝W4。由于除了这一点外，本实施例的构造与图3所示的第三实施例的构造相同，因此，为相同分部分分配相同的参考数字或者符号，并且省略对相同部分的描述。
依据本实施例，由于可以使引出线的电阻值和杂散电容相等，因此，可以在完成供电路径布置之前，对受到控制的部分的放电和充电时间和功率消耗进行有效地估算。
此外，优选的是，该实施例包括第一和第二实施例的结构，或者第一和第三实施例的结构。
依据以上所述的本发明，参考在高电位的供电侧的供电路径上的多条引出线、以及在低电位的供电侧的供电路径上的多条引出线，由于可以使这些引出线的间距、长度和宽度相等，因此，可以使在每一个供电路径上的主线元件和引出线的电阻值和杂散电容值相等。结果，可以在完成供电路径布置之前，对受到控制的部分的充电和放大时间和功率消耗进行有效地估算。
从以上的描述中，本发明所提出的各个方面显而易见。

Claims (12)

1、一种在集成电路设计中使用的供电路径的结构，用于在完成供电路径布置之前的阶段，对受到控制的部分的充电和放电时间和功率消耗进行估算，其中，
高电位的供电侧上的供电路径和低电位的供电侧上的供电路径由主线和由所述主线上分叉出的多条引出线构成；
相互对向地配置所述高电位的供电侧上的供电路径和所述低电位的供电侧上的供电路径；
对在高电位的供电侧上的供电路径的主线的纵向上、多条分叉的引出线中的相邻引出线之间的间距进行设置，以使其彼此相等；以及
对在低电位的供电侧上的供电路径的主线的纵向上、多条分叉的引出线中的相邻引出线之间的间距进行设置，以使其彼此相等。
2、根据权利要求1所述的在集成电路设计中使用的供电路径的结构，其特征在于：在主线的纵向上，在高电位的供电侧的供电路径上的多条引出线的分叉位置对应于在低电位的供电侧的供电路径上的多条引出线的分叉位置。
3、根据权利要求1所述的在集成电路设计中使用的供电路径的结构，其特征在于：对各条引出线的长度进行设置，从而使其分别在高电位和低电位的供电侧的供电路径上都彼此相等。
4、根据权利要求2所述的在集成电路设计中使用的供电路径的结构，其特征在于：对各条引出线的长度进行设置，从而使其分别在高电位和低电位的供电侧供电路径上都彼此相等。
5、根据权利要求3所述的在集成电路设计中使用的供电路径的结构，其特征在于：对在高电位的供电侧的供电路径上的多条引出线的长度进行设置，从而使其长于在低电位的供电侧的供电路径上的多条引出线的长度。
6、根据权利要求4所述的在集成电路设计中使用的供电路径的结构，其特征在于：对在高电位的供电侧的供电路径上的多条引出线的长度进行设置，从而使其长于在低电位的供电侧的供电路径上的多条引出线的长度。
7、根据权利要求1所述的在集成电路设计中使用的供电路径的结构，其特征在于：多条引出线的宽度彼此相等，并且对该宽度进行设置，从而使其小于分别在高电位和低电位的供电侧上的供电路径上的相邻引出线之间的距离。
8、根据权利要求2所述的在集成电路设计中使用的供电路径的结构，其特征在于：多条引出线的宽度彼此相等，并且对该宽度进行设置，从而使其小于分别在高电位和低电位的供电侧上的供电路径上的相邻引出线之间的距离。
9、根据权利要求3所述的在集成电路设计中使用的供电路径的结构，其特征在于：多条引出线的宽度彼此相等，并且对该宽度进行设置，从而使其小于分别在高电位和低电位的供电侧上的供电路径上的相邻引出线之间的距离。
10、根据权利要求4所述的在集成电路设计中使用的供电路径的结构，其特征在于：多条引出线的宽度彼此相等，并且对该宽度进行设置，从而使其小于分别在高电位和低电位的供电侧上的供电路径上的相邻引出线之间的距离。
11、根据权利要求5所述的在集成电路设计中使用的供电路径的结构，其特征在于：多条引出线的宽度彼此相等，并且对该宽度进行设置，从而使其小于分别在高电位和低电位的供电侧上的供电路径上的相邻引出线之间的距离。
12、根据权利要求6所述的在集成电路设计中使用的供电路径的结构，其特征在于：多条引出线的宽度彼此相等，并且对该宽度进行设置，从而使其小于分别在高电位和低电位的供电侧上的供电路径上的相邻引出线之间的距离。
CNB031589871A 2002-09-18 2003-09-18 在集成电路的设计中使用的供电路径的结构 Expired - Fee Related CN1303669C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002271362A JP3964295B2 (ja) 2002-09-18 2002-09-18 集積回路設計における電源経路構造
JP2002271362 2002-09-18

Publications (2)

Publication Number Publication Date
CN1495882A CN1495882A (zh) 2004-05-12
CN1303669C true CN1303669C (zh) 2007-03-07

Family

ID=31986870

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031589871A Expired - Fee Related CN1303669C (zh) 2002-09-18 2003-09-18 在集成电路的设计中使用的供电路径的结构

Country Status (3)

Country Link
US (1) US7210108B2 (zh)
JP (1) JP3964295B2 (zh)
CN (1) CN1303669C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5325825B2 (ja) * 2010-03-26 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置の電源配線レイアウト方法及び電源配線レイアウト装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778877A (ja) * 1993-09-08 1995-03-20 Fujitsu Ltd 半導体装置
US5602406A (en) * 1992-08-26 1997-02-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device with reduced clock signal line noise
JP2001085631A (ja) * 2000-07-28 2001-03-30 Oki Electric Ind Co Ltd Ｃｍｏｓ出力回路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH069116B2 (ja) * 1985-05-24 1994-02-02 日立超エル・エス・アイエンジニアリング株式会社 半導体集積回路装置
JP2668981B2 (ja) * 1988-09-19 1997-10-27 富士通株式会社 半導体集積回路
JP2917434B2 (ja) * 1989-09-08 1999-07-12 セイコーエプソン株式会社 マスタースライス集積回路装置
JPH03250735A (ja) 1990-02-28 1991-11-08 Fujitsu Ltd 半導体装置
JP2965626B2 (ja) * 1990-06-25 1999-10-18 株式会社東芝 半導体集積回路
US5446410A (en) 1992-04-20 1995-08-29 Matsushita Electric Industrial Co.,Ltd. Semiconductor integrated circuit
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
JPH08111506A (ja) 1994-10-12 1996-04-30 Citizen Watch Co Ltd 半導体装置
JP2912174B2 (ja) 1994-12-27 1999-06-28 日本電気株式会社 ライブラリ群及びそれを用いた半導体集積回路
JPH0922945A (ja) 1995-07-04 1997-01-21 Hitachi Ltd Ｃｍｏｓ半導体集積回路のセル構造及び半導体集積回路の設計方式
JP3256110B2 (ja) * 1995-09-28 2002-02-12 シャープ株式会社 液晶表示装置
JPH09237800A (ja) * 1996-02-29 1997-09-09 Toshiba Corp 半導体装置
US6608612B2 (en) * 1998-11-20 2003-08-19 Fujitsu Limited Selector and multilayer interconnection with reduced occupied area on substrate
JP2000349161A (ja) * 1999-06-08 2000-12-15 Fujitsu Ltd 電源配線設計方法、電源配線設計装置、及び、記録媒体
US6258592B1 (en) * 1999-06-14 2001-07-10 Bio-Rad Laboratories, Inc. Electroporation cell with arc prevention/reduction
US7176972B2 (en) * 2000-03-28 2007-02-13 Link Research Corporation Fast imaging device and fast photographing device
JP3544929B2 (ja) * 2000-09-27 2004-07-21 Ｎｅｃマイクロシステム株式会社 半導体記憶装置およびそのリダンダンシ回路置換方法
TW577152B (en) * 2000-12-18 2004-02-21 Hitachi Ltd Semiconductor integrated circuit device
JP3742597B2 (ja) * 2002-01-31 2006-02-08 寛治 大塚 信号伝送システム
JP2003234643A (ja) * 2002-02-07 2003-08-22 Mitsubishi Electric Corp 半導体集積回路装置の設計方法および半導体集積回路装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602406A (en) * 1992-08-26 1997-02-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device with reduced clock signal line noise
JPH0778877A (ja) * 1993-09-08 1995-03-20 Fujitsu Ltd 半導体装置
JP2001085631A (ja) * 2000-07-28 2001-03-30 Oki Electric Ind Co Ltd Ｃｍｏｓ出力回路

Also Published As

Publication number Publication date
JP2004111609A (ja) 2004-04-08
US20040057300A1 (en) 2004-03-25
US7210108B2 (en) 2007-04-24
JP3964295B2 (ja) 2007-08-22
CN1495882A (zh) 2004-05-12

Similar Documents

Publication Publication Date Title
CN1183602C (zh) 一种集成电路及其为集成电路设计导线布局的方法
CN1207772C (zh) 设计布线连接部分的方法和半导体器件
KR970707586A (ko) 금속 상호접속 라인에서의 일렉트로마이그레이션 수명 증가(enhanced elec- tromigration lifetime of metal interconnection lines)
CN106531739B (zh) 半导体存储装置
CN1153068C (zh) 具有接触检查电路的半导体装置
CN103955582B (zh) 基于单元库的集成电路设计方法及其结构
CN1645609A (zh) 半导体器件的测试图案及利用其的测试方法
CN1905190A (zh) 半导体器件
CN1303669C (zh) 在集成电路的设计中使用的供电路径的结构
CN1588104A (zh) Mos器件热载流子注入效应测量方法
CN100342456C (zh) 具有改良精确度的多输出电流镜像器及其形成方法
CN1494124A (zh) 设计半导体器件的方法
CN1677671A (zh) 集成电路器件
CN1276509C (zh) 半导体集成电路
JP2002124572A (ja) 自動配置配線装置及びそれを用いる配置配線方法
CN1818694A (zh) 可实施老化与电性测试的晶圆及其实施方法
CN1707773A (zh) 标准单元、半导体集成电路器件及其版图设计方法
CN1820369A (zh) 对安全性敏感的半导体产品,尤其是智能卡芯片
CN1700469A (zh) 集成电路结构与提供电源电压至集成电路的方法
CN1295791C (zh) 集成电路装置
CN100338760C (zh) 半导体集成电路及设计半导体集成电路的方法和设计***
CN1179363C (zh) 具有对称型双信道的快擦写存储器的操作方法
CN1297003C (zh) 半导体器件及分压电路
CN1714299A (zh) 检测应力迁移性质的装置及方法
CN1254864C (zh) 高精细逻辑单元放置的实际放置方法和实际放置结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070307

Termination date: 20110918