JP3956903B2 - 半導体モジュール、電子機器および半導体モジュールの製造方法 - Google Patents

半導体モジュール、電子機器および半導体モジュールの製造方法 Download PDF

Info

Publication number
JP3956903B2
JP3956903B2 JP2003163829A JP2003163829A JP3956903B2 JP 3956903 B2 JP3956903 B2 JP 3956903B2 JP 2003163829 A JP2003163829 A JP 2003163829A JP 2003163829 A JP2003163829 A JP 2003163829A JP 3956903 B2 JP3956903 B2 JP 3956903B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
center point
alignment marks
virtual center
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003163829A
Other languages
English (en)
Other versions
JP2005005305A (ja
Inventor
秀樹 湯澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003163829A priority Critical patent/JP3956903B2/ja
Priority to CNB2004100484167A priority patent/CN100352019C/zh
Priority to US10/863,808 priority patent/US7208840B2/en
Publication of JP2005005305A publication Critical patent/JP2005005305A/ja
Application granted granted Critical
Publication of JP3956903B2 publication Critical patent/JP3956903B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法に関し、特に、放射状に延伸されたリード電極が用いられる場合に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体モジュールでは、例えば、特許文献１に開示されているように、フィルム基板上に形成されたリード電極上に突出電極を接合することにより、半導体チップをフィルム基板上に実装する方法がある。
【０００３】
【特許文献１】
特開平７−３３５６９２号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の半導体モジュールでは、放射状に延伸されたリード電極に突出電極を接合する場合、半導体チップとフィルム基板とで同一の位置に設けられたアライメントマークを参照することにより、フィルム基板上への半導体チップの位置合わせが行われる。このため、従来の半導体装置では、アライメントマークの配置位置が制約され、フィルム基板上への半導体チップの実装時にアライメントマークが隠れて見えなくなるという問題があった。
【０００５】
そこで、本発明の目的は、アライメントマークの配置位置に制約されることなく、放射状に延伸されたリード電極に突出電極を接合することが可能な半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、第１の仮想中心点を中心として放射状に延伸され、半導体チップ搭載領域の一端にかかる第１のリード電極と、第２の仮想中心点を中心として放射状に延伸され、前記半導体チップ搭載領域の他端にかかる第２のリード電極と、が形成された回路基板と、前記第１のリード電極に接合された第１の突出電極と、前記第２のリード電極が接合された第２の突出電極と、が設けられ、前記半導体チップ搭載領域に配置された半導体チップと、前記半導体チップに形成された複数の第１アライメントマークと、前記第１アライメントマークと配置位置が異なるように前記回路基板に形成された複数の第２アライメントマークとを備え、前記第１の仮想中心点と前記第２の仮想中心点は、前記半導体チップの同一の辺と対向することを特徴とする。
【０００７】
これにより、半導体チップが搭載される領域を避けるようにして、アライメントマークを回路基板に形成することが可能となる。このため、回路基板上へ半導体チップを実装する際に、回路基板に形成されたアライメントマークが隠れて見えなくなることを防止することが可能となり、アライメントマークの配置位置に制約されることなく、放射状に延伸されたリード電極に突出電極を接合することが可能となる。
【０００９】
これにより、電子部品が搭載される領域を避けるようにして、アライメントマークを回路基板に形成することが可能となる。このため、回路基板上へ電子部品を実装する際に、回路基板に形成されたアライメントマークが隠れて見えなくなることを防止することが可能となり、アライメントマークの配置位置に制約されることなく、放射状に延伸されたリード電極に突出電極を接合することが可能となる。
【００１０】
また、本発明の一態様に係る電子機器によれば、第１の仮想中心点を中心として放射状に延伸され、半導体チップ搭載領域の一端にかかる第１のリード電極と、第２の仮想中心点を中心として放射状に延伸され、前記半導体チップ搭載領域の他端にかかる第２のリード電極と、が形成された回路基板と、前記第１のリード電極に接合された第１の突出電極と、前記第２のリード電極が接合された第２の突出電極と、が設けられ、前記半導体チップ搭載領域に配置された半導体チップと、前記半導体チップに形成された複数の第１アライメントマークと、前記第１アライメントマークと配置位置が異なるように前記回路基板に形成された複数の第２アライメントマークと、前記第１若しくは第２のリード電極を介して前記半導体チップに接続された電子部品とを備え、前記第１の仮想中心点と前記第２の仮想中心点は、前記半導体チップの同一の辺と対向することを特徴とする。
【００１１】
これにより、アライメントマークの配置位置に制約されることなく、放射状に延伸されたリード電極に突出電極を精度良く接合することが可能となり、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
また、本発明の一態様に係る半導体モジュールの製造方法によれば第１の突出電極と、第２の突出電極と、複数の第１アライメントマークを有する半導体チップを用意する工程と、半導体チップ搭載領域と、第１の仮想中心点を中心として放射状に延伸され、前記半導体チップ搭載領域の一端にかかる第１のリード電極と、第２の仮想中心点を中心として放射状に延伸され、前記半導体チップ搭載領域の他端にかかる第２のリード電極と、複数の第２アライメントマークと、を有する回路基板を用意する工程と、前記半導体チップに設けられた前記複数の第１アライメントマーク間の伸縮量を測定するステップと、前記回路基板に設けられた前記複数の第２アライメントマーク間の伸縮量を測定するステップと、前記第１アライメントマーク間の伸縮量および前記第２アライメントマーク間の伸縮量に基づいて、前記回路基板への前記半導体チップの配置位置を算出するステップと、前記算出結果に基づいて前記半導体チップを前記回路基板上に実装し、前記第１の突出電極と前記第１のリード電極とを接合し、前記第２の突出電極と前記第２のリード電極とを接合する工程とを備え、前記第１の仮想中心点と前記第２の仮想中心点は、前記半導体チップの同一の辺と対向するように、前記半導体チップを配置することを特徴とする。
【００１２】
これにより、半導体チップおよび回路基板が伸縮した場合においても、アライメントマーク間の距離を実測することで、回路基板上への半導体チップの配置位置を割り出すことが可能となる。このため、半導体チップに形成された第１アライメントマークと、回路基板に形成された第２アライメントマークとの配置位置が互いに異なる場合においても、半導体チップを回路基板上に精度よく実装することが可能となり、アライメントマークの配置位置に制約されることなく、放射状に延伸されたリード電極に突出電極を接合することが可能として、レイアウト設計の自由度を向上させることが可能となる。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体モジュールおよびその製造方法について図面を参照しながら説明する。
図１は、本発明の一実施形態に係る半導体モジュールの概略構成を分解して示す平面図である。
【００１４】
図１において、フィルム基板１上には、半導体チップ搭載領域４が設けられるととともに、半導体チップ搭載領域４にかかるようにリード電極２、３が形成されている。ここで、半導体チップ搭載領域４の一端にかかるリード電極２は、仮想中心点Ｐ１を中心としてフィルム基板１上で放射状に延伸され、半導体チップ搭載領域４の他端にかかるリード電極３は、仮想中心点Ｐ２を中心としてフィルム基板１上で放射状に延伸されている。
【００１５】
また、半導体チップ５には突出電極６が形成され、半導体チップ５に形成された突出電極６をリード電極２、３上に接合させることにより、半導体チップ５をフィルム基板１上に実装することができる。
ここで、放射状に延伸されるようにリード電極２、３をフィルム基板１上に形成することにより、フィルム基板１が熱や吸湿などに起因して膨張・収縮し、リード電極２、３の配列ピッチが変化した場合においても、リード電極２、３と突出電極６との位置合わせ精度を向上させることが可能となる。
【００１６】
また、フィルム基板１上には、アライメントマーク１１ａ、１１ｂが設けられるとともに、半導体チップ５上には、アライメントマーク１２ａ、１２ｂが設けられている。ここで、フィルム基板１上に設けられたアライメントマーク１１ａ、１１ｂの配置位置は、半導体チップ５上に設けられたアライメントマーク１２ａ、１２ｂの配置位置と異なるようにすることができる。
【００１７】
これにより、半導体チップ搭載領域４を避けるようにして、アライメントマーク１１ａ、１１ｂをフィルム基板１に形成することが可能となる。このため、フィルム基板１上へ半導体チップ５を実装する際に、半導体チップ搭載領域４上にアンダーフィル用の樹脂が塗布された場合においても、フィルム基板１に形成されたアライメントマーク１１ａ、１１ｂが隠れて見えなくなることを防止することが可能となり、アライメントマーク１１ａ、１１ｂの配置位置に制約されることなく、放射状に延伸されたリード電極２、３に突出電極６を接合することが可能となる。
【００１８】
図２は、図１のリード電極２、３が形成されたフィルム基板１上への半導体チップ５の配置方法を示す平面図である。
図２において、図１のフィルム基板１にはリード電極３ａ〜３ｅが形成され、リード電極３ａ〜３ｅは、図１の仮想中心点Ｐ２を中心としてフィルム基板１上で放射状に延伸されているものとする。また、半導体チップ５には、突出電極６ａ〜６ｅが、フィルム基板１のリード電極３ａ〜３ｅの配列ピッチに対応して設けられているものとする。そして、フィルム基板１に膨張・収縮が発生しない場合は、リード電極３ａ〜３ｅの配列ピッチにも変化がない。このため、突出電極６ａ〜６ｅがリード電極３ａ〜３ｅ上にそれぞれ配置されるように半導体チップ５を位置合わせすることで、半導体チップ５をフィルム基板１上に実装することができる。
【００１９】
一方、熱や吸湿などに起因してフィルム基板１が膨張したものとすると、リード電極３ａ〜３ｅの配列ピッチが変化し、リード電極３ａ〜３ｅの位置がリード電極３ａ´〜３ｅ´の位置にずれる。ここで、リード電極３ａ〜３ｅは放射状に延伸されているので、フィルム基板１が膨張した場合においても、リード電極３ａ´〜３ｅ´は、図１の点Ｐ２を中心としてフィルム基板１上で放射状に延伸された状態が維持される。
【００２０】
そして、リード電極３ａ〜３ｅの位置がリード電極３ａ´〜３ｅ´の位置にずれた場合、リード電極３ａ´〜３ｅ´の延伸方向に沿って半導体チップ５の位置をずらす。そして、リード電極３ａ´〜３ｅ´は放射状に延伸されているので、リード電極３ａ´〜３ｅ´の延伸方向に沿って半導体チップ５の位置をずらすことにより、突出電極６ａ〜６ｅがリード電極３ａ´〜３ｅ´上にそれぞれ配置されるように半導体チップ５を位置合わせすることができ、半導体チップ５をフィルム基板１上に実装することができる。
【００２１】
ここで、半導体チップ５をフィルム基板１上に配置する場合、アライメントマーク１１ａ、１１ｂ間の距離を実測することによりフィルム基板１の伸縮量を求める。そして、アライメントマーク１１ａ、１１ｂ間の伸縮をリード電極３ａ〜３ｅの配列方向のみの伸縮と仮定し、フィルム基板１の伸縮量に基づいて比例換算で半導体チップ５の移動量を算出し、設計時の配置位置からずらしてフィルム基板１上に半導体チップ５を配置する。
【００２２】
すなわち、フィルム基板１が伸縮することにより、設計時におけるアライメントマーク１１ａ、１１ｂの位置がアライメントマーク１１ａ´、１１ｂ´の位置にずれる。このため、設計時におけるアライメントマーク１１ａ、１１ｂ間の距離がＭ１であるとすると、フィルム基板１が伸縮することにより、アライメントマーク１１ａ´、１１ｂ´間の距離がＭ２となる。
【００２３】
そして、仮想中心点Ｐ２からのフィルム基板１の伸縮は、仮想中心点Ｐ２からの距離に比例する。このため、アライメントマーク１１ａ、１１ｂ間のフィルム基板１の伸縮量に基づいて、リード電極３ａ´〜３ｅ´の配置位置におけるフィルム基板１の伸縮を、仮想中心点Ｐ２とリード電極３ａ´〜３ｅ´の最外端を結ぶ方向にて求め、この値をリード電極３ａ´〜３ｅ´が並ぶ累積方向に分割する。そして、リード電極３ａ´〜３ｅ´の配置位置におけるフィルム基板１の伸縮が求まると、フィルム基板１の伸縮方向と反対方向にリード電極３ａ´〜３ｅ´が寄った位置に半導体チップ５をずらし、突出電極６ａ〜６ｅをリード電極３ａ´〜３ｅ´上にそれぞれ接合する。
【００２４】
これにより、半導体チップ５およびフィルム基板１が伸縮した場合においても、アライメントマーク１１ａ、１１ｂ間およびアライメントマーク１２ａ、１２ｂの距離を実測することで、フィルム基板１上への半導体チップ５の配置位置を割り出すことが可能となる。このため、半導体チップ５に形成されたアライメントマーク１２ａ、１２ｂと、フィルム基板１に形成されたアライメントマーク１１ａ、１１ｂとの配置位置が互いに異なる場合においても、半導体チップ５をフィルム基板１上に精度よく実装することが可能となり、アライメントマーク１１ａ、１１ｂの配置位置に制約されることなく、放射状に延伸されたリード電極３ａ´〜３ｅ´に突出電極６ａ〜６ｅを接合することが可能として、フィルム基板１または半導体チップ５のレイアウト設計の自由度を向上させることが可能となる。
【００２５】
なお、図１の実施形態では、リード電極２、３をフィルム基板１に形成する方法について説明したが、フィルム基板１の他、例えば、プリント基板、多層配線基板、ビルドアップ基板、テープ基板、ガラス基板などを用いるようにしてもよい。また、リード電極２、３が形成される基板の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、突出電極６ａ〜６ｅとしては、例えば、Ａｕバンプ、Ａｕ／Ｎｉバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。また、リード電極２、３としては、例えば、銅Ｃｕ、鉄Ｆｅ、金Ａｕ、銀Ａｇ、半田材で被覆された銅Ｃｕ、金Ａｕで被覆された銅Ｃｕなどを用いることができる。
【００２６】
また、突出電極６ａ〜６ｅをリード電極３ａ〜３ｅに接合する場合、例えば、半田接合や合金接合などの金属接合を用いるようにしてもよく、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合などの圧接接合を用いるようにしてもよい。また、上述した実施形態では、突出電極６ａ〜６ｅをストレート配列する方法について説明したが、例えば、突出電極６ａ〜６ｅを千鳥状配列するようにしてもよい。
【００２７】
また、上述した実施形態では、ＣＯＦ（チップ・オン・フィルム）を例にとって説明したが、ＴＣＰ（テープ・キャリア・パッケージ）、ＣＯＧ（チップ・オン・グラス）、ＴＣＭ（テープ・キャリア・モジュール）などに適用するようにしてもよい。
また、上述した半導体装置は、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、ＭＤ（Ｍｉｎｉ Ｄｉｓｃ）プレーヤなどの電子機器に適用することができ、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
【００２８】
また、上述した実施形態では、半導体チップを回路基板上に実装する方法を例にとって説明したが、本発明は、必ずしも半導体チップを実装する方法に限定されることなく、例えば、弾性表面波（ＳＡＷ）素子などのセラミック素子、光変調器や光スイッチなどの光学素子、磁気センサやバイオセンサなどの各種センサ類などを実装するようにしてもよい。
【図面の簡単な説明】
【図１】 一実施形態に係る半導体モジュールの構成を分解して示す図。
【図２】 半導体チップの配置方法を示す平面図。
【符号の説明】
１ フィルム基板、２、３、３ａ〜３ｅ、３ａ´〜３ｅ´ リード電極、４ 半導体チップ搭載領域、５ 半導体チップ、６ａ〜６ｅ 突出電極、１１ａ、１１ｂ、１２ａ、１２ｂ アライメントマーク

Claims (3)

  1. 第１の仮想中心点を中心として放射状に延伸され、半導体チップ搭載領域の一端にかかる第１のリード電極と、第２の仮想中心点を中心として放射状に延伸され、前記半導体チップ搭載領域の他端にかかる第２のリード電極と、が形成された回路基板と、
    前記第１のリード電極に接合された第１の突出電極と、前記第２のリード電極が接合された第２の突出電極と、が設けられ、前記半導体チップ搭載領域に配置された半導体チップと、
    前記半導体チップに形成された複数の第１アライメントマークと、
    前記第１アライメントマークと配置位置が異なるように前記回路基板に形成された複数の第２アライメントマークとを備え、
    前記第１の仮想中心点と前記第２の仮想中心点は、前記半導体チップの同一の辺と対向することを特徴とする半導体モジュール。
  2. 第１の仮想中心点を中心として放射状に延伸され、半導体チップ搭載領域の一端にかかる第１のリード電極と、第２の仮想中心点を中心として放射状に延伸され、前記半導体チップ搭載領域の他端にかかる第２のリード電極と、が形成された回路基板と、
    前記第１のリード電極に接合された第１の突出電極と、前記第２のリード電極が接合された第２の突出電極と、が設けられ、前記半導体チップ搭載領域に配置された半導体チップと、
    前記半導体チップに形成された複数の第１アライメントマークと、
    前記第１アライメントマークと配置位置が異なるように前記回路基板に形成された複数の第２アライメントマークと、
    前記第１若しくは第２のリード電極を介して前記半導体チップに接続された電子部品とを備え、
    前記第１の仮想中心点と前記第２の仮想中心点は、前記半導体チップの同一の辺と対向することを特徴とする電子機器。
  3. 第１の突出電極と、第２の突出電極と、複数の第１アライメントマークを有する半導体チップを用意する工程と、
    半導体チップ搭載領域と、第１の仮想中心点を中心として放射状に延伸され、前記半導体チップ搭載領域の一端にかかる第１のリード電極と、第２の仮想中心点を中心として放射状に延伸され、前記半導体チップ搭載領域の他端にかかる第２のリード電極と、複数の第２アライメントマークと、を有する回路基板を用意する工程と、
    前記半導体チップに設けられた前記複数の第１アライメントマーク間の伸縮量を測定するステップと、
    前記回路基板に設けられた前記複数の第２アライメントマーク間の伸縮量を測定するステップと、
    前記第１アライメントマーク間の伸縮量および前記第２アライメントマーク間の伸縮量に基づいて、前記回路基板への前記半導体チップの配置位置を算出するステップと、
    前記算出結果に基づいて前記半導体チップを前記回路基板上に実装し、前記第１の突出電極と前記第１のリード電極とを接合し、前記第２の突出電極と前記第２のリード電極とを接合する工程とを備え、
    前記第１の仮想中心点と前記第２の仮想中心点は、前記半導体チップの同一の辺と対向するように、前記半導体チップを配置することを特徴とする半導体モジュールの製造方法。
JP2003163829A 2003-06-09 2003-06-09 半導体モジュール、電子機器および半導体モジュールの製造方法 Expired - Fee Related JP3956903B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003163829A JP3956903B2 (ja) 2003-06-09 2003-06-09 半導体モジュール、電子機器および半導体モジュールの製造方法
CNB2004100484167A CN100352019C (zh) 2003-06-09 2004-06-03 半导体模块及其制造方法、电子设备、电子仪器
US10/863,808 US7208840B2 (en) 2003-06-09 2004-06-08 Semiconductor module, electronic device and electronic equipment, and method for manufacturing semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003163829A JP3956903B2 (ja) 2003-06-09 2003-06-09 半導体モジュール、電子機器および半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2005005305A JP2005005305A (ja) 2005-01-06
JP3956903B2 true JP3956903B2 (ja) 2007-08-08

Family

ID=33562209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003163829A Expired - Fee Related JP3956903B2 (ja) 2003-06-09 2003-06-09 半導体モジュール、電子機器および半導体モジュールの製造方法

Country Status (3)

Country Link
US (1) US7208840B2 (ja)
JP (1) JP3956903B2 (ja)
CN (1) CN100352019C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150370A (ja) * 2007-03-15 2007-06-14 Seiko Epson Corp 半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200816436A (en) * 2006-06-16 2008-04-01 Polymer Vision Ltd Varied pitch connection device and method
JP4378387B2 (ja) * 2007-02-27 2009-12-02 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及びその製造方法
JP2010141169A (ja) * 2008-12-12 2010-06-24 Fujitsu Ltd 電極基板、電極基板の検査方法、半導体素子の実装方法
US20110186899A1 (en) 2010-02-03 2011-08-04 Polymer Vision Limited Semiconductor device with a variable integrated circuit chip bump pitch
US8675368B2 (en) * 2011-08-18 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented semiconductor device and shielding structure thereof

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03200223A (ja) 1989-12-28 1991-09-02 Toshiba Corp 表示装置
JPH07211742A (ja) 1994-01-13 1995-08-11 Oki Electric Ind Co Ltd 電子部品のパッケージ構造とプリント配線板
JPH07335692A (ja) 1994-06-10 1995-12-22 Toshiba Micro Comput Eng Corp 半導体集積回路装置
JPH08162503A (ja) 1994-11-30 1996-06-21 Casio Comput Co Ltd 電子部品の位置合わせ方法及びその装置
JP3277308B2 (ja) * 1995-08-30 2002-04-22 シャープ株式会社 電子部品
JP2803654B2 (ja) 1996-09-26 1998-09-24 日本電気株式会社 Ｔａｂ型半導体装置
JP2001007274A (ja) * 1999-06-18 2001-01-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法
US6381016B1 (en) * 2000-07-14 2002-04-30 Advanced Micro Devices, Inc. Lead width inspection system and methods
US6897567B2 (en) * 2000-07-31 2005-05-24 Romh Co., Ltd. Method of making wireless semiconductor device, and leadframe used therefor
JP4477213B2 (ja) * 2000-10-04 2010-06-09 古河電気工業株式会社 回路基板及び回路基板の製造方法
JP2002122877A (ja) * 2000-10-13 2002-04-26 Hitachi Ltd 液晶表示装置
JP2002208611A (ja) * 2001-01-09 2002-07-26 Toshiba Corp 接続部の検査方法、接続装置、及び液晶表示装置
JP2002221735A (ja) * 2001-01-26 2002-08-09 Matsushita Electric Ind Co Ltd アクティブマトリクス基板、液晶表示装置、および、それらの製造方法
JP2003054138A (ja) 2001-08-14 2003-02-26 Oji Paper Co Ltd 感熱記録体
US6858565B2 (en) 2001-05-14 2005-02-22 Oji Paper Co., Ltd. Thermosensitive recording material and novel color developer compounds
US6465898B1 (en) * 2001-07-23 2002-10-15 Texas Instruments Incorporated Bonding alignment mark for bonds over active circuits
JP2003046212A (ja) 2001-07-27 2003-02-14 Seiko Epson Corp 電子デバイス並びにその製造方法及びその設計方法、回路基板並びに電子機器
JP3530517B2 (ja) 2001-12-28 2004-05-24 日本アビオニクス株式会社 アライメント補正機能付きフリップチップ実装装置
US6864509B2 (en) * 2002-02-06 2005-03-08 Eugene Robert Worley Packaging optically coupled integrated circuits using flip-chip methods
JP3895199B2 (ja) 2002-03-08 2007-03-22 株式会社 日立ディスプレイズ 表示装置
JP2004200376A (ja) 2002-12-18 2004-07-15 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005005306A (ja) 2003-06-09 2005-01-06 Seiko Epson Corp 半導体装置、半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150370A (ja) * 2007-03-15 2007-06-14 Seiko Epson Corp 半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法

Also Published As

Publication number Publication date
US20050009219A1 (en) 2005-01-13
US7208840B2 (en) 2007-04-24
CN100352019C (zh) 2007-11-28
CN1574250A (zh) 2005-02-02
JP2005005305A (ja) 2005-01-06

Similar Documents

Publication Publication Date Title
JP3377001B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100676386B1 (ko) 반도체 장치 및 그 실장 방법
JP2825083B2 (ja) 半導体素子の実装構造
US7087989B2 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
US20040222510A1 (en) Semiconductor device, semiconductor pack age, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP4577228B2 (ja) 半導体装置および半導体装置の製造方法
JP4876618B2 (ja) 半導体装置および半導体装置の製造方法
KR100315138B1 (ko) 반도체장치와그의제조방법및필름캐리어테이프와그의제조방법
JP2004281818A (ja) 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法
JP3786103B2 (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP3956903B2 (ja) 半導体モジュール、電子機器および半導体モジュールの製造方法
JP3490303B2 (ja) 半導体装置の実装体
KR20010011310A (ko) 적층 패키지의 제조 방법
EP1043767A1 (en) Semiconductor device, method of manufacture thereof, circuit board and electronic device
JP4123321B2 (ja) 配線基板の接合方法
JP2005005306A (ja) 半導体装置、半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法
JPH11135567A (ja) 異方性導電膜、半導体装置の製造方法
JP3661693B2 (ja) 配線基板、積層配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2005116881A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3759703B2 (ja) Ｃｏｆフィルムを用いた半導体装置及びその製造方法
JP2007150370A (ja) 半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法
JP2005079499A (ja) 半導体装置、半導体モジュール、電子機器および半導体装置の製造方法
JP3026205B1 (ja) 電子回路装置及び表示装置
JP2006324304A (ja) 半導体パッケージ及びイメージセンサー型モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070316

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070430

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140518

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees