JP3949665B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3949665B2
JP3949665B2 JP2004048266A JP2004048266A JP3949665B2 JP 3949665 B2 JP3949665 B2 JP 3949665B2 JP 2004048266 A JP2004048266 A JP 2004048266A JP 2004048266 A JP2004048266 A JP 2004048266A JP 3949665 B2 JP3949665 B2 JP 3949665B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
die bonding
main surface
semiconductor
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004048266A
Other languages
English (en)
Other versions
JP2005243718A (ja
Inventor
英夫 沼田
知章 田窪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004048266A priority Critical patent/JP3949665B2/ja
Priority to TW094105308A priority patent/TWI280615B/zh
Priority to US11/062,664 priority patent/US7235425B2/en
Publication of JP2005243718A publication Critical patent/JP2005243718A/ja
Application granted granted Critical
Publication of JP3949665B2 publication Critical patent/JP3949665B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the layer connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Description

本発明は半導体装置及び半導体装置の製造方法に関する。
近年、カード状の薄いパッケージに実装するため、また複数の半導体チップの実装面積を小さくするために半導体チップの薄厚化が望まれている。しかし、素子形成の終了したウェハの素子形成面に対向する面（裏面）を研削し薄厚化して得られたウェハをダイシングして個々の半導体チップに分割すると、工程間の搬送時やダイシング時においてウェハの割れや裏面チッピングが発生する。
このような半導体チップの薄厚化によるウェハの割れや裏面チッピングを極力減らす方法として「先ダイシング法」（DBG：Dicing before grinding）が提案されている（特許文献１、２参照）。
この先ダイシング法を用いた半導体装置１１０を図８（ａ）に示し、半導体装置１２０を図８（ｂ）に示す。図８（ａ）に示す半導体装置１１０は、配線基板１０６と、第１及び第２の半導体チップ１０１ａ、１０１ｂと、スペーサ１１３と、ダイボンディングシート（材）１０４と、さらに第１及び第２の半導体チップ１０１ａ、１０１ｂに接続されたワイヤー１１２を具備している。前述の第１の半導体チップ１０１ａにはその配線基板１０６に対向する第１の主面の一面にダイボンディングシート１０４が設けられ、第１の主面に対向する第２の主面に半導体素子が形成されている。また前述の第２の半導体チップ１０１ｂにはその配線基板１０６に対向する第３の主面の一面にダイボンディングシート１０４が設けられ、第３の主面に対向する第４の主面に半導体素子が形成されている。第１及び第２の半導体チップ１０１ａ、１０１ｂに挟んで配置されるスペーサ１１３の配線基板１０６に対向する第１の主面一面にスペーサ１１３と等幅形状にダイボンディングシート１０４が設けられている。そして第１の半導体チップ１０１ａはその第１の主面に形成されたダイボンディングシート１０４を介して配線基板１０６上に配置されている。また第２の半導体チップ１０１ｂはその第３の主面を第１の半導体チップ１ａに対向させかつスペーサ１１３を挟んで配置されている。
以下、図９の工程図を参照しながら従来の半導体装置１１０の製造方法について説明する。
（イ） まず図９（ａ）に示すように、先ダイシング法によりダイス状に分割された半導体チップ１０１を、その素子形成面（第１又は第３の主面）が表面保護シート１０２に対向するように表面保護シート１０２上に配置する。
（ロ） 次に図９（ｂ）に示すように半導体チップ１０１上にダイボンディングシート１０４を貼着した後、図９（ｃ）に示すようにダイボンディングシート１０４の反切れ部分１０４ｃを取り除く。
（ハ） そして上下反転させた後、図９（ｄ）に示すように、ダイボンディングシート１０４をシート１０８に対向させてシート１０８上に配置する。また表面保護シート１０２を剥しながら、ダイボンディングシート１０４を挟んで半導体チップ１０１をシート１０８上に転写する。
（ニ） 次に図９（ｅ）に示すように常法に従ってダイボンディングシート１０４付半導体チップ１０１に紫外線を照射する。すると、紫外線照射された部分のダイボンディング材１０４ｂは硬化してシート１０８と一体となる。一方、半導体チップ１０１の影になって紫外線照射されなかった部分のダイボンディングシート１０４は剥離可能な程度の粘度が維持される。
（ホ） そのため図９（ｆ）に示すように矢印方向に吸引コレット（図示せず）で半導体チップ１０１をピックアップすると、ダイボンディングシート１０４付半導体チップ１０１のみがピックアップされる。
（ヘ） 次に図１０（ａ）に示すように半導体チップ１０１を第１の半導体チップ１０１ａとしてダイボンディングシート１０４を介して配線基板１０６上に積層する。そして図１０（ｂ）に示すように第１の半導体チップ１０１ａ上にダイボンディングシート１０４を介在させてスペーサ１１３ａを積層する。このとき図１０（ｄ）に示す第１の半導体チップ１０１ａと第２の半導体チップ１０１ｂの間のクリアランスｄを確保するために所定幅のスペーサ１１３ａを配置する。後に説明するワイヤーボンディングの際にワイヤー１１２ａがダイボンディングシート１０４ａに接触することを防止するためである。
（ト） 次に図１０（ｃ）に示すようにワイヤー１１２ａを第１の半導体チップ１０１ａにボンディングする。
（チ） さらに図１０（ｄ）に示すように第２の半導体チップ１０１ｂをスペーサ１１３ａとダイボンディングシート１０４を介在させて第１の半導体チップ１０１ａ上に積層する。
（リ） 次に図１０（ｅ）に示すようにワイヤー１１２ｂを第２の半導体チップ１０１ｂにボンディングする。
（ヌ） その後封止材１１１を用いて封止することにより、図１０（ｆ）や８（ａ）に示す半導体装置１１０が製造される。
特開２００２−１１８０８１号公報 特開２００３−１４７３００号公報
ところが、図９（ｆ）に示す半導体チップ１０１をピックアップする工程において、シート１０８と一体になったダイボンディングシートの硬化部１０４ｂから未硬化のダイボンディングシート１０４は剥離しずらかった。つまり、ダイボンディングシート１０４付半導体チップ１０１のみをピックアップすることが困難であった。
前述の課題を解決するため、従来は例えば図９（ｇ）に示すようにシート１０８の下方から針１１４などで半導体チップ１０１を突き上げてシート１０８を弛ませて剥離を促してダイボンディングシートの硬化部１０４ｂを除去していた。
また、前述の従来法ではダイボンディングシート１０４の配置位置を制御することが難しいことから、半導体チップ１０１の裏面（第１又は第３の主面）一面にダイボンディングシート１０４が設けられていた。そのため、図１０（ｄ）に示すように第２の半導体チップ１０１ｂの裏面に付されダイボンディングシート１０４はスペーサ１１３ａからはみ出していた。このはみ出したダイボンディングシート１０４ａにワイヤー１１２ａが接触することを防ぐためにスペーサ１１３ａを厚くしていた。その結果、配線層が多くなるほど半導体装置が厚くなっていた。
以上より本発明は、先ダイシング法を用いた半導体装置の製造方法において、ダイボンディングシート（材）の反切れの除去工程や、半導体チップ間に形成される溝に残存するダイボンデシングシート（材）の除去工程をなくすことを目的とする。また本発明は薄型の半導体装置を提供することを目的とする。
本発明の第１の態様は、配線基板と、前述の配線基板上に搭載された第１の半導体チップと、前述の第１の半導体チップに第１の主面を接着されたスペーサと、前述のスペーサの第１の主面に対向する第２の主面に配置されたダイボンディング材と、前述のスペーサの第１の主面よりも大きな表面積の第３の主面と前述の第３の主面に対向する第４の主面を有し、前述のダイボンディング材が前述の第３の主面の一部にのみ接するように、前述の第３の主面の中央部を前述のスペーサに接着した第２の半導体チップと、を備えることを特徴とする半導体装置を要旨とする。
本発明の第２の態様は、先ダイシング法によりダイス状の第１及び第２の半導体チップを得る工程と、配線基板上に第１の半導体チップを搭載する工程と、前述の第１の半導体チップにスペーサの第１の主面を接着する工程と、前述のスペーサの第１の主面に対向する第２の主面に、前述の第１の主面よりも大きな表面積の第３の主面を有する第２の半導体チップを、前述の第３の主面の一部に形成されたダイボンディング材層を介して接着する工程と、を備えることを特徴とする半導体装置の製造方法を要旨とする。
本発明によれば、先ダイシング法を用いた半導体装置の製造方法において、ダイボンディングシート（材）の反切れの除去工程や、半導体チップ間に形成される溝に残存するダイボンデシング材の除去工程がなくなる。また本発明によれば薄型の半導体装置が得られる。
以下に、実施形態を挙げて本発明の説明を行うが、本発明は以下の実施形態に限定されるものではない。尚、図中同一の機能又は類似の機能を有するものについては、同一又は類似の符号を付して説明を省略する。
本発明の実施形態に係る半導体装置１０は、図１（ａ）に示すように、配線基板６と、配線基板６上にダイボンディング材４ａを介して搭載された第１の半導体チップ１ａと、第１の半導体チップ１ａにダイボンディング材４ｂを介して第１の主面を接着したスペーサ１３ａと、スペーサ１３ａの第１の主面に対向する第２の主面に配置されたダイボンディング材４ｃと、スペーサ１３ａの第１の主面よりも大きな表面積の第３の主面とその第３の主面に対向する第４の主面を有する第２の半導体チップ１ｂと、を備えることを特徴とする。
ここで、ダイボンディング材４ｃは、スペーサ１３ａが第２の半導体チップ１ｂの第３の主面の一部に接着されるように、第３の主面の中央部に配置されている。第１及び第２の半導体チップ１ａ、１ｂは、配線基板に対向する第２及び第３の主面にそれぞれ半導体素子が形成されている。
実施形態の半導体装置１０は、さらに第１の半導体チップ１ａ及び第２の半導体チップ１ｂにボンディングされたワイヤー１２ａ、１２ｂを含む。またスペーサ１３ａを挟んで積層された半導体チップ１ａ，１ｂとワイヤー１２ａ、１２ｂが封止材１１で封止された構造を備える。
ここで、ダイボンディング材４としては、特に制限されることなくダイボンディングに要求される特性を備える従来公知のダイボンディング材４を用いることができる。ダイボンディング材４としては、熱硬化型、紫外線硬化型のいずれであっても構わないが、スクリーン印刷法に好適に用いられる特性、例えば濡れ性とチキソトロピー性を備えるものを用いることが好ましい。ダイボンディング材４の組成や粘度等は、当業者の技術常識に基づいて適宜選択可能であろう。またダイボンディング材の硬化（半硬化）の方法は選択したダイボンディング材４の硬化型により定まる。硬化方法としては例えば熱硬化法及び紫外線硬化法が挙げられる。尚、いずれの方法を併用しても構わない。
以下、実施形態の半導体装置１０の製造方法について、図２の先ダイシング工程図、並びに図３及び図４の製造工程図を用いて工程毎に説明する。
（イ） まず所望の半導体素子が表面（第４の主面）に形成されたウェハ９を用意する。用意したウェハ９の第４の主面側から所定の深さまで図２（ａ）に示すように切り込み（溝）９ａを入れる。そしてウェハ９の第４の主面に表面保護シート２を図２（ｂ）に示すように貼着する。続いて図２（ｂ）に示す表面保護シート２が付されたウェハ９の第３の主面を研磨して個片化と薄厚化を同時に行う。こうして図２（ｃ）に示すダイス状の半導体チップ１が、半導体チップの薄型化によるウェハの割れや裏面チッピングを極力減少しながら先ダイシング法により得られる。
（ロ） 次に図３（ａ）に示すようにスクリーン印刷用のメタルマスク３を半導体チップ１の第３の主面に配置する。このメタルマスク３には半導体チップ１の第２の主面の外周周縁部を除く部分にダイボンディング材４が塗布されるように窓部を形成しておく。ダイボンディング時にダイボンディング材４が半導体チップ１からはみ出すことを防止するためである。そして図３（ｂ）に示すようにスキージ５を矢印方向に移動しメタルマスク３を介在させてダイボンディング材４を半導体チップ１上に塗布する。以上の工程により、図３（ｃ）に示すように半導体チップ１の第２の主面にメタルマスク３に設けられた窓部と略同形状にダイボンディング材４が塗布される。
（ハ） 次に半導体チップ１に付されたダイボンディング材４を半硬化させる。
（ニ） そして図３（ｄ）に示すように、上下を反転させた後に表面保護シート２を剥してダイボンディング材付半導体チップ１をシート８上に転写する。
（ホ） その後図３（ｅ）に示すように吸引コレット等（図示せず）によりダイボンディング材４が付いた半導体チップ１を保持する。
（ヘ） 保持した半導体チップ１を第１の半導体チップ１ａとして図４（ａ）に示すようにダイボンディング材４ａを介して配線基板６上に積層する。
（ト） 続いて前述の本発明の実施形態の工程（イ）〜（ヘ）に従って、スペーサ１３ａの第１の主面にスペーサ１３ａと等幅にダイボンディング材４ｂを塗布する。得られたスペーサ１３ａを図４（ｂ）に示すようにダイボンディング材４ｂを介して第１の半導体チップ１ａ上に積層する。
（チ） 次に図４（ｃ）に示すようにワイヤー１２ａを第１の半導体チップ１ａにボンディングする。
（リ） さらに第２の半導体チップ１ｂの第３の主面に前述の本発明の実施形態の工程（イ）〜（ヘ）に従ってスペーサ１３ａと等幅にダイボンディング材４ｃを塗布する。得られた半導体チップ１ｂを図４（ｄ）に示すようにスペーサ１３ａとダイボンディング材４ｂ、４ｃを挟んで第１の半導体チップ１ａ上に積層する。以上より半導体チップ１ａ上にスペーサ１３ａと第２の半導体チップ１ｂを備えるユニットＵが形成される。
（ヌ） 次に図４（ｅ）に示すようにワイヤー１２ｂを第２の半導体チップ１ｂにボンディングする。
（ル） その後封止材１１を用いて封止することにより、図４（ｆ）や図１（ａ）に示す半導体装置１０が製造される。
ダイボンディング材４の塗布位置、即ちメタルマスク３に設けられる窓部の好ましい形状について図５（ａ）（ｂ）、図６（ａ）（ｂ）、図７（ａ）（ｂ）を用いて説明する。
図５（ａ）は、仮想線で示される正四角形状の半導体チップ１の隣接する各頂部を結ぶ曲線のそれぞれが外形線として定義される領域に窓部３ａが形成されたメタルマスク３を示す。即ち半導体チップ１の外形の略対角線上に半導体チップ１の中心から４角に向かって徐々に幅が狭くなるような略糸巻き型の窓部３ａが形成されている。また図５（ｂ）は半導体チップ１の外周周縁部を除く半導体チップ１の外形と略相似の短形の窓部３ｂが形成されたメタルマスク３を示す。図６（ａ）（ｂ）（ｃ）は図５（ａ）で示されるメタルマスク３を用いた際に対応して製造されるダイボンディング材４付半導体チップ１の断面図、下面図（ダイボンディング前）、下面図（ダイボンディング後）をそれぞれ示す。また図７（ａ）（ｂ）（ｃ）は図５（ｂ）で示されるメタルマスク３を用いた際に対応して製造されるダイボンディング材４付半導体チップ１の断面図、下面図（ダイボンディング前）、下面図（ダイボンディング後）をそれぞれ示す。
ここで図５（ｂ）に示すメタルマスク３を用いて図７（ａ）（ｂ）のようにダイボンディング材４を半導体チップ１の裏面（第１の主面）に塗布するとする。すると半導体チップ１のダイボンディング時に図７（ｃ）に示すようにダイボンディング材４が半導体チップ１の裏面に濡れ広がる。そしてダイボンディング材４は半導体チップ１の４角１ｃを除くように仮想線で示される半導体チップ１の外形から円弧を描くようにはみ出す。このような４角１ｃの塗り残し部があると接着信頼性が低下する傾向がある。また半導体チップ１からのはみ出しがあると半導体チップ１を積層する際にワイヤーとのクリアランスをとる必要が出てくる。
これに対して、図６（ｂ）に示すようにダイボンディング材４を、正四角形状の半導体チップ１の外形の各頂部Ａ、Ｂ、Ｃ、Ｄを結ぶ曲線ｌ１、ｌ２、ｌ３、ｌ４のそれぞれが各辺の内側を通る領域に選択的に塗布した場合、図６（ｃ）に示すようにダイボンディング時における４角の塗り残しがなくなり、またダイボンディング材４のはみ出し量が最小限に抑えられる。
このように塗り残しがなくなることで接着信頼性が向上する。またはみ出し量が軽減されることで、ダイボンディング材４の消費量が軽減される。しかも半導体チップの積層時やワイヤー配線時のクリアランスを取る必要がなくなる。つまり、従来に比べて薄型の積層構造を備える半導体装置が製造可能となる。
以上より、ダイボンディング材４を塗布する際に用いられるメタルマスク３には、図５（ａ）に示すように、多角形の隣接する各頂部Ａ、Ｂ、Ｃ、Ｄを結ぶ曲線ｌ１、ｌ２、ｌ３、ｌ４のそれぞれが外形線として定義される領域に窓部を形成しておくことが好ましい。
以上説明した本発明の実施形態によればダイボンディングシート（材）の反切れを取り除く工程が省略できる。またダイボンディング材の塗布位置を制御できるため、マウント時の半導体チップからのダイボンディング材のはみ出し量を大幅に削減できる。そのため製造工程の簡略化とダイボンディング材の消費量を軽減できる。また半導体装置のワイヤーボンディング工程におけるクリアランスを最小限に抑えられる。
また本発明の実施形態によれば従来よりも半導体装置を薄型にすることができる。即ち従来は図１０（ｄ）に示すように第２の半導体チップ１０１ｂの第３の主面にダイボンディングシート（材）１０４ａを設けていた。そのためスペーサ１１３ａからダイボンディング材１０４ａがはみ出していた。ところが、図４（ｄ）に示す本発明の実施形態においては第２の半導体チップ１ｂとスペーサ１３ａとの当接部にのみダイボンディング材４ａ、４ｂが形成される。つまりスペーサ１３ａを厚くすることなく半導体チップ間のクリアランスをとることができる。以上より本発明の実施形態によればスペーサ１３ａの厚みを薄く構成できるため、薄型の半導体装置が得られるのである。
第１の半導体チップ１ａと配線基板６の間には図１（ｂ）に示すように他の半導体チップ１ｃ、１ｄが入っていても構わない。
前述の実施形態においては、半導体チップを２枚含む半導体装置について説明した。この場合前述の実施形態の製造方法に従ってさらに半導体チップ１をスペーサ１３を介在させて積層することにより、図１（ｂ）に示す半導体チップ１を４枚含む半導体装置２０が製造される。このように半導体チップとスペーサを含むユニットの数を増やし多層とした場合特に有利に薄型の半導体装置が製造される。
尚、前述の実施形態の説明においてメタルマスク３に付された窓部の形状について説明したが、本発明の別の態様として、前述の形状を施した半導体装置製造用スクリーン印刷メタルマスクが提供される。かかるメタルマスクの材質、厚みは当業者の技術常識に基づいて適宜選択可能であろう。
（実施例１）
前述の実施形態に従って以下の条件下で図１（ａ）に示す半導体装置１０を製造する。
メタルマスクとしては、図５（ａ）に示す略糸巻き型の窓部が等間隔に配置されたメタルマスク３を用いる。メタルマスク３は、厚み：２０μｍ、材質：ステンレス鋼とする。ダイボンディング材４ａ，４ｂとして、紫外線硬化型のダイボンディング材を用いる。半導体チップ１ａ、１ｂとしては、８×８ｍｍ、厚み８５μｍの試験用のダイス状半導体チップ１を用いる。スペーサ１３ａとしては、６×６ｍｍ、厚み７０μｍのスペーサ１３を用いる。半導体チップ１ａ、１ｂ、スペーサ１３ａに塗布されるダイボンディング材４ａ、４ｂの塗布厚を仮硬化後の膜厚を１５μｍ程度とする。
配線基板６にダイボンディング材４ａ付半導体チップ１ａを積層する。ワイヤー１２ａを半導体チップ１ａにダイボンディングする。その後スペーサ１３の両面にスペーサ１３と等幅形状にダイボンディング材４ｂが形成されたスペーサ１３を介在させて、第２の半導体チップ１ｂを積層する。その後ワイヤー１２ｂを半導体チップ１ｂにダイボンディングし、封止材１１を用いて封止することにより図１（ａ）に示すように、２つの半導体チップ１ａ、１ｂを備えるスタックドＭＣＰ型の半導体装置１０を製造する。半導体装置厚Ｔ（配線基板６の上面から最終配線層の上面までの距離とする。以下、実施例２、比較例１及び２において同様とする。）は２８５μｍである。
（実施例２）
半導体チップ数を２から４にすることを除いて、実施例１と同様に図１（ｂ）に示す積層ＭＣＰ型の半導体装置２０を製造する。半導体装置厚Ｔは６５５μｍである。
（比較例１）
メタルマスクを介してダイボンディング材を半導体チップに塗布したことに換えて、従来法に従ってダイボンディング材１０４を半導体チップ１０１に設けたことを除いて、実施例１と同様にして図８（ａ）に示す半導体装置１１０を製造する。
スペーサ１１３としては、６×６ｍｍ、厚み８５μｍのスペーサ１１３を用いる。半導体装置厚Ｔは３００μｍである。
（比較例２）
メタルマスクを介してダイボンディング材を半導体チップに塗布したことに換えて、従来法に従ってダイボンディング材を半導体チップに設けたことを除き、実施例２と同様にして図８（ｂ）に示す半導体装置１２０を製造する。
スペーサ１１３としては、６×６ｍｍ、厚み８５μｍのスペーサ１１３を用いる。半導体装置厚Ｔは７００μｍである。
以上の第１及び第2の実施例並びに比較例１及び比較例２の実験結果より、以下のことがいえる。
比較例１においては、図８（ａ）に示すようにワイヤー１１２ａと半導体チップ１０１ｂに付されたダイボンディング材１０４ａとのクリアランスをとるために、スペーサ１１３ａを厚くする必要がある。一方、実施例１においては前述の配線クリアランスの問題が改善されるため、スペーサ１３ａの厚みを薄くすることができる。その結果、実施例１によれば配線層１層当たりダイボンディング材４の厚さに相当する１５μｍ厚程度のスペースを削減することができる。このように、実施例１によれば配線クリアランスの問題が改善されるため、同じ数の配線層を有しながら比較例１よりも薄型の半導体装置が製造される。
また、比較例２と実施例２の厚Ｔを比較すると、比較例２に比して実施例２は４５μｍ程度厚みを薄くすることができる。このことより多層配線になるほど半導体装置の厚みを薄くすることができることが分かる。
図１（ａ）（ｂ）は、本発明の実施形態の半導体装置の概略断面図である。 図２（ａ）〜（ｃ）は、先ダイシング法の製造方法を示す概略断面図である。 図３（ａ）〜（ｅ）は、本発明の実施形態の半導体装置の製造方法を示す概略断面図である。 図４（ａ）〜（ｆ）は、本発明の実施形態の半導体装置の製造方法を示す概略断面図である。 図５（ａ）（ｂ）は、本発明の実施形態の半導体装置の製造方法に用いられるメタルマスクの一部拡大図である。 図６（ａ）（ｂ）（ｃ）は、それぞれダイボンディング材付き半導体チップの断面図、下面図（ダイボンディング前）、下面図（ダイボンディング後）である。 図７（ａ）（ｂ）（ｃ）は、それぞれダイボンディング材付き半導体チップの断面図、下面図（ダイボンディング前）、下面図（ダイボンディング後）である。 図８（ａ）（ｂ）は、従来の半導体装置の概略断面図である。 図９（ａ）〜（ｇ）は、従来の半導体装置の製造方法を示す概略断面図である。 図１０（ａ）〜（ｆ）は、従来の半導体装置の製造方法を示す概略断面図である。
符号の説明
１、１０１ 半導体チップ
２、１０２ 表面保護シート
３ メタルマスク
４ ダイボンディング材
５ スキージ
６、１０６ 配線基板
８、１０８ シート
９、１０９ ウェハ
９ａ 溝
１０、２０、１１０、１２０ 半導体装置
１１、１１１ 封止材
１２、１１２ ワイヤー
１３、１１３ スペーサ
１０４ ダイボンディングシート（材）
１１４ 針

Claims (4)

  1. 配線基板上に第１の半導体チップを搭載する工程と、
    前記第１の半導体チップにスペーサの第１の主面を接着する工程と、
    前記スペーサの第１の主面に対向する第２の主面に、前記第１の主面よりも大きな表面積の第３の主面を有する第２の半導体チップを、前記第３の主面の一部に選択的に形成されたダイボンディング材層を介して接着する工程と、
    を備えることを特徴とする半導体装置の製造方法。
  2. 半導体素子が表面に形成されたウェハの一方の主面側から所定の深さまで切り込みを入れる工程と、
    前記一方の主面に表面保護シートを貼着する工程と、
    前記一方の主面に対向する他方の主面を研磨する工程と、
    を含む工程により前記第２の半導体チップを前記ウェハから切り出すことを特徴とする請求項１記載の半導体装置の製造方法。
  3. スクリーン印刷法により前記第３の主面の一部に前記ダイボンディング材層を形成し、前記第２の半導体チップを接続することを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記第３の主面上において、多角形の隣接する各頂部を互いに結ぶ曲線のそれぞれが外形線として定義される領域に、前記ダイボンディング材層を選択的に塗布し、
    前記曲線のそれぞれの中央部は、前記曲線のそれぞれの始点及び終点に対応する前記隣接する各頂部を結ぶ辺よりも内側の位置を通ることを特徴とする請求項２記載の半導体装置の製造方法。
JP2004048266A 2004-02-24 2004-02-24 半導体装置の製造方法 Expired - Fee Related JP3949665B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004048266A JP3949665B2 (ja) 2004-02-24 2004-02-24 半導体装置の製造方法
TW094105308A TWI280615B (en) 2004-02-24 2005-02-22 Semiconductor device and fabrication method for the same
US11/062,664 US7235425B2 (en) 2004-02-24 2005-02-23 Semiconductor device and fabrication method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004048266A JP3949665B2 (ja) 2004-02-24 2004-02-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005243718A JP2005243718A (ja) 2005-09-08
JP3949665B2 true JP3949665B2 (ja) 2007-07-25

Family

ID=34858208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004048266A Expired - Fee Related JP3949665B2 (ja) 2004-02-24 2004-02-24 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7235425B2 (ja)
JP (1) JP3949665B2 (ja)
TW (1) TWI280615B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101349591B1 (ko) 2007-02-22 2014-01-08 엘지이노텍 주식회사 다이 스태킹 구조의 칩소자
TWI384619B (zh) * 2007-05-03 2013-02-01 United Microelectronics Corp 半導體裝置及其形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5737839A (en) 1980-08-18 1982-03-02 Nec Corp Manufacture of hybrid integrated circuit
JPH05335411A (ja) 1992-06-02 1993-12-17 Toshiba Corp ペレットの製造方法
JP3560823B2 (ja) * 1998-08-18 2004-09-02 リンテック株式会社 ウェハ転写装置
JP3494901B2 (ja) * 1998-09-18 2004-02-09 シャープ株式会社 半導体集積回路装置
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
JP4109823B2 (ja) 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
JP2002141459A (ja) 2000-10-31 2002-05-17 Sony Corp 半導体装置および製造方法
TW506623U (en) 2000-12-22 2002-10-11 Chipmos Technologies Inc Multi-chip ball grid array packaging structure
JP2002261233A (ja) 2001-03-05 2002-09-13 Sony Corp 半導体装置及びその製造方法
JP2003007963A (ja) 2001-06-20 2003-01-10 Hitachi Ltd 半導体記憶装置および製造方法
JP2003100953A (ja) 2001-06-29 2003-04-04 Hitachi Chem Co Ltd 接着部材
DE10142120A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
US7074481B2 (en) 2001-09-17 2006-07-11 Dow Corning Corporation Adhesives for semiconductor applications efficient processes for producing such devices and the devices per se produced by the efficient processes
JP2003147300A (ja) 2001-11-12 2003-05-21 Lintec Corp ウエハ裏面研削時の表面保護シートおよび半導体チップの製造方法
JP3688249B2 (ja) 2002-04-05 2005-08-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
TW546795B (en) 2002-06-04 2003-08-11 Siliconware Precision Industries Co Ltd Multichip module and manufacturing method thereof
JP3679786B2 (ja) * 2002-06-25 2005-08-03 松下電器産業株式会社 半導体装置の製造方法
JP3596813B2 (ja) 2002-08-09 2004-12-02 沖電気工業株式会社 半導体装置
JP3689694B2 (ja) * 2002-12-27 2005-08-31 松下電器産業株式会社 半導体装置及びその製造方法
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法

Also Published As

Publication number Publication date
US7235425B2 (en) 2007-06-26
US20050184373A1 (en) 2005-08-25
TWI280615B (en) 2007-05-01
TW200532785A (en) 2005-10-01
JP2005243718A (ja) 2005-09-08

Similar Documents

Publication Publication Date Title
KR100609806B1 (ko) 반도체 장치의 제조 방법
EP0182218B1 (en) Method for dicing semiconductor wafer
KR101043836B1 (ko) 반도체 장치의 제조 방법
KR100759687B1 (ko) 기판의 박판화 방법 및 회로소자의 제조방법
US20050179127A1 (en) Stack MCP and manufacturing method thereof
JP2001035817A (ja) ウェーハの分割方法及び半導体装置の製造方法
JP6649308B2 (ja) 半導体装置およびその製造方法
JPH1140520A (ja) ウェーハの分割方法及び半導体装置の製造方法
JPH03204954A (ja) 半導体装置の製造方法
US11145515B2 (en) Manufacturing method of semiconductor device with attached film
US20020086137A1 (en) Method of reducing wafer stress by laser ablation of streets
JP7298404B2 (ja) 半導体装置の製造方法
JP3949665B2 (ja) 半導体装置の製造方法
JP4528758B2 (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
JP2004311980A (ja) 半導体製造装置及び半導体装置の製造方法
JP4008931B2 (ja) 半導体装置及びその製造方法
US20200266089A1 (en) Carrier and method for manufacturing semiconductor device
JP3649129B2 (ja) 半導体装置の製造方法および半導体装置
CN112242352A (zh) 晶圆切割方法和电路板
JP2010283204A (ja) 半導体装置の製造方法
CN111463138A (zh) 半导体器件及其制备方法
WO2019171467A1 (ja) 半導体装置及びその製造方法
JP2003124147A (ja) 半導体装置の製造方法
WO2004012247A1 (ja) 半導体装置の製造方法
JP2002134641A (ja) 半導体装置および半導体装置の製造方法ならびに半導体装置の実装方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070418

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees