JP4008931B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4008931B2 JP4008931B2 JP2005086815A JP2005086815A JP4008931B2 JP 4008931 B2 JP4008931 B2 JP 4008931B2 JP 2005086815 A JP2005086815 A JP 2005086815A JP 2005086815 A JP2005086815 A JP 2005086815A JP 4008931 B2 JP4008931 B2 JP 4008931B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- film
- laminated film
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
図1は、本発明の第1の実施形態に係わる半導体装置の概略構成を示す断面図である。
比較のために、従来素子をパッケージングした例を図3に示す。半導体素子12の周辺部は垂直に切断されており、シリコン基板21の側面以外が露出することはなく、基板シリコンと樹脂層16との接触面積は小さいものとなり、強固な密着強度は得られない。
図7は、本発明の第2の実施形態に使用した半導体素子の周辺部構造を拡大して示す断面図である。なお、図2と同一部分には同一符号を付して、その詳しい説明は省略する。
図8は、この発明の第3の実施形態に係る、レーザを用いて半導体素子の周辺部構造を加工した場合の断面を示している。
図10は、この発明の第4の実施形態に係る、レーザを用いて半導体素子の周辺部構造を加工した場合の他の例の断面を示している。なお、図8と同一部分には同一符号を付して、その詳しい説明は省略する。
図12は、この発明の第5の実施形態に係る、レーザを用いて半導体素子の周辺部構造を加工した場合の断面を示している。
図14は、この発明の第6の実施形態に係る、レーザを用いて半導体素子の周辺部構造を加工した場合の他の例の断面を示している。なお、図12と同一部分には同一符号を付して、その詳しい説明は省略する。
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、P−BGAパッケージの例を説明したが、これに限らず図16に示すようなE−BGAパッケージ、図17示すようなFC−BGAパッケージ、図18示すようなT−BGAパッケージにおいても同様に適用することができる。なお、図16、17、18において、図1と同一部分には同一符号を付している。17はスティフナ、18はバンプを示している。その他のパッケージにおいても、半導体素子の表面側或いは全体を樹脂封止するパッケージであれば適用することが可能である。
12…半導体素子
13…接着剤
14…ボンディングワイヤ
15…半田ボール
16…封止樹脂
17…スティフナ
18…バンプ
21…Si基板(半導体)
22…層間絶縁層
23…配線層
24…積層膜
25…溝
31…表面保護膜
32…絶縁膜
33…絶縁膜
Claims (5)
- 半導体基板の表面上に比誘電率が2以下の低比誘電率の層間絶縁膜を含む複数の層からなる積層膜が形成され、前記基板の周端部に沿って該周端部から一定距離おいた内側の一部において前記積層膜が除去されかつ前記基板が基板表面から所定の深さまで除去されている半導体素子と、
前記半導体素子がマウントされるマウント基板と、
前記半導体素子の少なくとも表面側を樹脂封止するための樹脂層と、
を具備してなることを特徴とする半導体装置。 - 前記基板が除去されている前記所定の深さは1μm以上であることを特徴とする請求項1記載の半導体装置。
- 前記半導体素子の前記露出表面には酸化膜が形成されていることを特徴とする請求項1記載の半導体装置。
- 前記積層膜の除去部分の幅は1ないし300μmであることを特徴とする請求項1記載の半導体装置。
- 半導体基板の表面上に比誘電率が2以下の低比誘電率の層間絶縁膜を含む複数の層からなる積層膜が形成された半導体素子に対し、前記基板の周端部に沿って該周端部から一定距離おいた内側の一部において前記積層膜を基板表面が露出する深さまでさらに前記基板を基板表面から所定の深さまでRIEまたはレーザビームにより除去する工程と、
前記半導体素子をマウント基板上にマウントする工程と、
前記半導体素子の少なくとも表面側を樹脂材料により樹脂封止する工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005086815A JP4008931B2 (ja) | 2004-03-25 | 2005-03-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004089476 | 2004-03-25 | ||
JP2005086815A JP4008931B2 (ja) | 2004-03-25 | 2005-03-24 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005311345A JP2005311345A (ja) | 2005-11-04 |
JP4008931B2 true JP4008931B2 (ja) | 2007-11-14 |
Family
ID=35439692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005086815A Active JP4008931B2 (ja) | 2004-03-25 | 2005-03-24 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4008931B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6250429B2 (ja) * | 2014-02-13 | 2017-12-20 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置およびその製造方法 |
KR102548869B1 (ko) * | 2016-06-10 | 2023-06-28 | 삼성디스플레이 주식회사 | 가요성 표시 장치 및 이의 제조 방법 |
WO2020012810A1 (ja) * | 2018-07-11 | 2020-01-16 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
-
2005
- 2005-03-24 JP JP2005086815A patent/JP4008931B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2005311345A (ja) | 2005-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7405159B2 (en) | Method of fabricating a semiconductor device package having a semiconductor element with a roughened surface | |
JP5608521B2 (ja) | 半導体ウエハの分割方法と半導体チップ及び半導体装置 | |
TWI801656B (zh) | 形成及封裝半導體晶粒的方法 | |
JP6478913B2 (ja) | デバイスウエハからのキャリアウエハのレーザ剥離 | |
CN105047612B (zh) | 晶片的加工方法 | |
US7880301B2 (en) | Semiconductor device and method for manufacturing the same | |
KR0178134B1 (ko) | 불연속 절연층 영역을 갖는 반도체 집적회로 소자 및 그 제조방법 | |
JP2006253402A (ja) | 半導体装置の製造方法 | |
JP6100396B2 (ja) | 半導体素子の製造方法および半導体素子 | |
JP2005167024A (ja) | 半導体装置及びその製造方法 | |
KR20010096521A (ko) | 반도체 장치 및 그 제조 방법 및 반도체 칩 및 그 제조 방법 | |
TWI399817B (zh) | 以樹脂保護膜覆蓋半導體基板的底面及側面之半導體裝置的製造方法 | |
US11145515B2 (en) | Manufacturing method of semiconductor device with attached film | |
US20020086137A1 (en) | Method of reducing wafer stress by laser ablation of streets | |
KR20200137971A (ko) | 웨이퍼의 제조 방법 및 적층 디바이스칩의 제조 방법 | |
JP4008931B2 (ja) | 半導体装置及びその製造方法 | |
KR20130052721A (ko) | 칩의 제조 방법 | |
JP5004907B2 (ja) | 半導体装置の製造方法 | |
KR20110017728A (ko) | 본드패드 산화를 방지하는 웨이퍼 소잉방법 | |
KR100314277B1 (ko) | 웨이퍼 레벨 패키지 | |
US11551973B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2001308036A (ja) | 半導体装置の製造方法 | |
CN109920765B (zh) | 一种扇出型封装器件 | |
JP2010135565A (ja) | 半導体装置及びその製造方法 | |
JP7479243B2 (ja) | チップの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4008931 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |