JP3941911B2 - 集積ｒｆ性能を備えたマルチチップモジュール - Google Patents
集積ｒｆ性能を備えたマルチチップモジュール Download PDFInfo
- Publication number
- JP3941911B2 JP3941911B2 JP2000596587A JP2000596587A JP3941911B2 JP 3941911 B2 JP3941911 B2 JP 3941911B2 JP 2000596587 A JP2000596587 A JP 2000596587A JP 2000596587 A JP2000596587 A JP 2000596587A JP 3941911 B2 JP3941911 B2 JP 3941911B2
- Authority
- JP
- Japan
- Prior art keywords
- mcm
- substrate
- active circuit
- circuit chip
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Semiconductor Integrated Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Description
【０００１】
（発明の分野）
本発明は一般に、無線周波数アプリケーションおよび中間周波数アプリケーションに利用されるマルチチップモジュール（ＭＣＭ）に関する。より詳細には、本発明は、モジュールの低コストおよび大量生産を可能にし、異なる活性回路チップの機能性を組み込むＭＣＭ特性に関する。
【０００２】
（発明の背景）
マルチチップモジュール（ＭＣＭ）は、複数個のベア、集積回路（ＩＣ）チップ、および／またはパッケージングされた集積回路（ＩＣ）チップ、ならびに相互接続基板にボンディングされる複数個の個別素子（例えば、抵抗器、キャパシタ、およびインダクタ）を備え得る異なる電子パッケージである。従来のＭＣＭは、多数のベアダイおよび他の素子を備える非常に複雑な多層相互接続基板からなる。従来技術の各ＭＣＮは、カスタムサイズを有し、ＩＣパッケージング産業において一般に公知である標準化された「パッケージ」フォーマットと必ずしも一致する必要がない。言い換えれば、従来技術の各ＭＣＭ基板（ＭＣＭパッケージと比較して）は通常、異なる方法で設計、処理、および試験が行なわれる。ＭＣＭは複数個の電子的アプリケーション（例えば、パーソナルコンピュータ、メインフレームコンピュータ、遠距離通信、電話システム）でよく利用され、同様の電気特性を有するか、または同様の電気パスを有する複数個の素子が、単一のパッケージ中に集められ得る。基本的なＭＣＭ設計技術および製造技術は比較的よく知られているが、そのような従来の技術は、低コスト、大量生産プロセスを容易にしない。多くのＭＣＭパッケージング技術はベアダイのみを内蔵し、いくらかＭＣＭパッケージング技術はベアダイおよび個別素子を内蔵する。しかしながら、ベアおよびパッケージングされたダイを有する従来技術のＭＣＭパッケージならびに個別素子は、マルチＧＨｚアプリケーションのために利用される。さらに、従来のＭＣＭ技術は、無線周波数（ＲＦ）アプリケーション（例えば、約８００ＭＨｚより大きな周波数で動作する回路を有するアプリケーション）および中間周波数（ＩＦ）アプリケーション（例えば、約２００〜８００ＭＨｚの間の周波数で動作する回路を有するアプリケーション）に拡張されていない。
【０００３】
より高レベルの回路の組み込み、より低い製造コスト、より容易な改善可能性、およびより小さな部品サイズについての増加した要求を満たすことは、ＲＦおよびＩＦアプリケーションから見て非常に困難である。この困難性は多数の現実的な理由に関する。例えば、異なるＲＦ、および／またはＩＦ（「ＲＦ／ＩＦ」）回路部品の間の遮蔽および信号分離は通常、単一のＭＣＭ中に含まれ得る能動部品の数を制限する。さらに、電磁障害（ＥＭＩ）における調節制限および放射は、さらに従来のＲＦ／ＩＦモジュールに関連する設計パラメータを制限する。その上、いくらかのＲＦ回路チップからの熱解離は、もう１つの負担を従来のモジュール設計にかける。
「Ｇａｒｂｅｌｌｉ」らによる、米国特許第５，８２５，６２８号で開示された１つの従来技術の設計は、パッケージング寸法を減少させるスプリッドパッド形成を導入する。特に、Ｇａｒｂｅｌｌｉらは、配線チャンネルにより分離された各領域で、４つの領域に分割した導伝パッドにより、基盤に取り付けられたデバイスを開示している。配線チャンネルは、接続配線をルーティングするために使用されるのに十分に幅が広い、従って、利用可能なランド部（ｒｅａｌ ｅｓｔａｔｅ）かまたはパッケージの全体寸法に関しては、基盤の配線能力を増加させる。
「ＬａＲｏｓａ」による、米国特許第５，４８５，０３６号で開示された別の従来技術は、局所ＲＦ接地平面を包含する。この設計は、ビアの使用を無くし、能動デバイスから局所ＲＦ平面までの二重結合配線を可能にし、それにより寄生振動を低減する。
さらに、「Ｈｅｗｌｅｔｔ−Ｐａｃｋａｒｄ Ｃｏ．」の欧州特許出願広報第０ ５９６ ５９６ Ａ１号で開示された別の従来技術の従来設計は、基盤上に配置された複数個の接地平面を利用する。接地平面は複数個の熱ビアによって分割され、熱伝導率を改良する。
さらに、「Ｂａｌｌ Ｃｏｒｐ」の欧州特許出願広報第０ ４９１ １６１ Ａ１号で開示されたさらに別の従来技術の従来設計は、部品を取り付けるための複数個の基盤を包含する。上記基盤は、スペースかまたはギャップにより分離される。２つの基盤の両表面を用いること、および効果的な結合を提供するギャップ幅を安定化することで、ＤＣおよびＲＦ相互接続ネットワークの分離を達成する。
【０００４】
前述した従来技術の設計の欠点の結果として、従来のＲＦ／ＩＦパッケージは、大量のアプリケーションの使用に関して、一般に制限される。せいぜい、素子レベル（サブシステムレベルよりも低い）における従来のＲＦ／ＩＦ ＭＣＭ機能すなわち、複数の物理的に異なるＭＣＭは通常、相互接続構造として機能するマザーボードと共に、動作可能なサブシステムまたはシステムを実行するために使用される。個々のＭＣＭのそれぞれは、互いにＲＦ障害を避けるため、およびＭＣＭに関するＥＭＩ放射の数を減少させるため、十分に遮蔽される。不幸にも、個別分割、整合、および分離ネットワークが種々のＭＣＭの間で必要とされるため、個別のＭＣＭの使用は設計および製造コストを増加させる。
【０００５】
上記の問題に加えて、従来のＭＣＭは複数個の設計代替物を収容するために十分にフレキシブルではない。例えば、表面実装およびワイヤーボンディング技術を単一の従来技術に組み合わせることは、可能であり得ないか、または経済的であり得ず、異なる活性ＩＣ型（例えば、ＣＭＯＳ、ＧａＡｓ、バイポーラ）を１つの従来技術のＭＣＭ基板上に含めることは可能であり得ない。さらに、従来のＭＣＭは、異なる型のバイアをヒートシンキングおよびＲＦアースの目的のために利用するためのフレキシビリティか、またはアプリケーションからアプリケーションへ異なる型の端末を使用するためのフレキシビリティを有し得ない。
【０００６】
（発明の要旨）
本発明によれば、単一のＲＦ／ＩＦ ＭＣＭは、１つの相互接続基板にボンディングされる複数個の活性回路チップおよび複数個の個別素子を備え得る。ＭＣＭは、独立のサブシステムとして動作する、任意の数の異なるＲＦ／ＩＦ機能を実行するように構成され得る。高レベルの集積、ＲＦ分離技術の使用、およびヒートシンキング技術の使用は、ＭＣＭが、関連する設計および製造コストを必要とすることなく、複数個の分離した従来のモジュールに相当する方法で機能することを可能にする。さらに、ＲＦ／ＩＦ ＭＣＭは、種々の製造パラメータ、電気的パラメータ、環境的パラメータ、および試験パラメータを考慮するフレキシブルな方法で設計される。
【０００７】
本発明の上記および他の利点は、相互接続基板、相互接続基板に接続される複数個の表面実装受動素子、および少なくとも１つの相互接続基板に接続される活性回路デバイスを有するＭＣＭにより、１つの形式において実行され得る。少なくとも１つの活性回路デバイスは、ＭＣＭが集積パッケージとして動作するような複数個のＲＦ機能を実行するように構成される。
【０００８】
図面と共に、詳細な説明および請求の範囲を参照することにより、本発明のより完全な理解が得られ、ここで、同様の参照符号は図面全体に渡って同様な要素を示す。
【０００９】
（好適な例示的実施形態の詳細な説明）
以下の説明は、複数の好適な例示的ＭＣＭの実施形態のコンテキストにおけるＲＦ素子、ＲＦ回路、およびＲＦ信号について言及し得る。従来の技術および現在の技術によれば、「ＲＦ」は約８００ＭＨｚを超える周波数を意味する。それにもかかわらず、本発明の技術は、約２００〜８００ＭＨｚの領域内でＩＦ周波数を有する使用に対して拡張される。さらに、用語「ＲＦ」および「ＩＦ」は、本発明に任意の制限または限度するように意図されない。
【００１０】
回路チップレベルにおいて、設計および製造工程に関する従来の技術および要素、基板レベル、ならびにＭＣＭレベルが、本発明に従い構成される実際のデバイスで利用され得る。一般的に当業者が公知である、そのような従来の技術は本明細書中では詳細に述べない。例えば、セラミック基板、および／またはラミネート基板の製造、金メッキまたは銅メッキ、半田付け、ＲＦ信号分離、等に関する基礎技術は実際のデバイスで実施されている。
【００１１】
図１を参照して、ＲＦ ＭＣＭ１００は、一般に基板１０２、複数個の活性回路チップ１０４、および複数個の個別素子１０６を備える。特定の実施形態において、ＭＣＭ１００は約３６ｍｍ2〜３７５ｍｍ2の大きさである。任意の数のデバイスが利用されるが、ＭＣＭ１００は、好適には２または３個の活性デバイスおよび１０〜１００個の受動素子を備える。
【００１２】
活性回路チップ１０４は、任意の数の適切な機能を実行するように構成され得る。活性回路チップ１０４の特定の機能はアプリケーションからアプリケーションにかけて異なる。例えば、単一の活性回路１０４は、ＲＦ送信器、ＲＦ受信器、ＲＦトランシーバ、低ノイズ増幅器（ＬＮＡ）、可変ゲイン増幅器（ＶＧＡ）、等として機能するように適切に設計され得る。以下に記述するように、ＭＣＭ１００は、多機能活性回路チップ１０４、すなわち、２つ以上の異なる電気的機能を実行する単一のチップ、または多数の分離チップおよび個別のチップに通常関連する特性を含む単一のチップと共に使用する場合、特に適切である。
【００１３】
１つの特定の実施形態において、ＭＣＭ１００は、コードレス電話システムでの使用のために構成される。分離ＲＦおよびベースバンドパッケージを必要とし得る従来技術のシステムとは異なり、ＭＣＭ１００は、例えば、４５Ｈｚのベースバンドセクションおよび９００ＭＨｚのＲＦセクションを含むように組み込まれる。ＭＣＭ１００に対する他の特定のアプリケーションは、８００ＭＨｚ、１８００ＭＨｚ、および２．４ＧＨｚの同時動作を行う能力のあるマルチバンドＲＦ増幅器を備える。
【００１４】
ＭＣＭ１００は異なる型の活性回路チップ１０４の使用に適応するように構成される。例えば、活性回路チップ１０４は、ＣＭＯＳ、バイポーラ、ＧａＡｓ、または他の適切なタイ技術に基づき得る。基板１０２は、シリコン、ＧａＡｓ、および／または他のダイ基板材料の実装を容易にするように適切に設計され得る。活性回路チップ１０４はベアダイまたはパッケージングされたアセンブリであり得る。ベアＲＦチップおよび対応するワイヤーボンディングは、構造的に強化され、適切なエポキシまたは他のカプセル化材料から電気的に絶縁されている。ベアダイ１０４は、ワイヤーボンディング、自動テープボンディング、またはフリップチップにより、基板１０２に相互接続され得る。後者は一般に当業者に公知であり、本明細書中で詳細に述べない。
【００１５】
表面実装技術を使用して、一般に基板１０２に実装される個別素子１０６は、抵抗器、キャパシタ、インダクタ、トランジスタパッケージ、等を備え得る。好適な実施形態において、表面に取り付けられた個別素子１０６は、公知のパッケージング取り決めに従い大きさが決定される。例えば、個別素子１０６は、通常０４０２の大きさか０６０３の大きさかのどちらかである。受動素子は、代替的に、または追加的に受動部品を活性チップ上に配置させ得る。
電気特性基準、冷却、機械的信頼性、および／またはアセンブリの考慮は、モジュール上のデバイスの数および位置を制限（ｄｒｉｖｅ）する。
【００１６】
ＲＦ分離またはＥＭＩ放射が設計を考慮している好適な実施形態において、ＭＣＭ１００は金属リド１０８を備える。代替的実施形態において、ＭＣＭ１００は、従来のプラスチック上部形成（ｏｖｅｒｍｏｌｄｉｎｇ）技術を利用し得、適切な「カバー」を基板１０２上に提供する。上部形成は、より多くのＲＦ干渉に耐久性のあり得るアプリケーションについて、および／またはより精密でないＥＭＩ要求を有するアプリケーションについて利用され得る。このような上部形成プロセスおよび材料は一般に公知であり、本明細書中詳細には述べない。
【００１７】
基板１０２はラミネート（有機）材料か、またはセラミック（無機）ベースの材料である。多くの現在のアプリケーションにおいて、ラミネート基板材料は、製造工程の容易さ、およびラミネート材料に関する電気的、熱的、ならびに機械的性質のため好まれて使用される。図６〜図８（および図１の想像線）に示すように、基板１０２は、代替的な誘電層を有する任意の数の金属層を備え得る。任意の適切な材料は基板１０２を製造するために使用され得る。すなわち、ＢＴ、ＦＲ４、またはＰＴＦＥのような共通のガラスベースのポリマーは誘電材料に対して利用され得、銅のような任意の適切な導電金属は、金属層に対して使用され得る。特定の例示的基板１０２は１〜８の金属層を含む。すなわち、好適な実施形態は２〜４の金属層を含む。従来の基板設計と同様に、上部および下部の金属層は、通常露出されるが、内部または埋め込まれた金属層は、少なくとも２つの誘電層の間に挟まれ得る。導電金属線およびパッドの形成を備える基板１０２の形成は、本記載の範囲から逸脱している。
【００１８】
好適な実施形態において、第１のまた頂部の金属層は、回路層であり、下の金属層は接地（ｇｒｏｕｎｄ）層である。接地層は、頂部層上の回路配線を他の層（例えば、底部層の回路配線）上の回路線から適切に分離させる。接地層はまた、頂部層上のＲＦ線のインピーダンスを規定するための役割をする。ＲＦアプリケーションにおいて、回路層と接地層の間の誘電層の厚さは、頂部層の配線で所望のインピーダンスを達成するために、設計段階の間調節され得る。このインピーダンスはまた、回路配線の幅、および任意の他の導電線の近接性（ａｄｊａｃｅｎｃｙ）により決定する。
【００１９】
基板１０２の露出した頂部表面１１０は、誘電材料により分離された複数の金属領域（第１の金属（Ｍ１）層から残存する）を含む。例えば、金属ダイ取付パッド１１２は、各活性回路チップ１０４に関連し得る。金属ダイ取付パッド１１２の特定の構成、基板１０２上の金属ダイ取付パッド１１２の位置、および／または金属ダイ取付パッド１１２とＭＣＭ１００の他の要素との相互作用は、ＭＣＭ１００の所望の電気特性、ＭＣＭ１００内のルーティングのレイアウトおよび密度、ならびに電力管理の考慮に依存し得る。活性回路チップ１０４は、導電エポキシ、半田付け、等のような任意の数の適切な方法論に従い、ダイ取付パッド１１２に取り付けられ得る。もちろん、基板１０２の組成、および／またはダイ取付パッド１１２に対して使用される、材料に依存して代替的な取り付け技術が利用され得る。以下でさらに詳細に記述するように、ダイ取付パッド１１２はまた、接地接続パッド、および／またはヒートシンク領域としての役割をする。
【００２０】
上部表面１１０はまた、受動素子１０６に関連する複数個の接続パッド１１４を備える。取付パッド１１２のように、接続パッド１１４は、好適にはＭ１層から形成される。接続パッド１１４は、従来技術に従い形成、メッキ、および処理され、受動素子１０６の表面のマウンテイングを容易にする。受動素子１０６は、好適には比較的高温の半田付けを用いて、接続パッド１１４に取り付けられる。ＭＣＭ１００が、リフロー技術を使用し、続いて実際にプリント配線基板（ＰＷＢ）マザーボードに取り付けられる場合、高温半田付けは損なわれない。上部表面１１０上の特定領域は、半田が特定の領域に流入することを防ぐ、半田付けマスク材料により覆われ得る。例示的基板４００の半田付けマスク領域４０２を図４に示す。半田付けマスク領域４０２は、表面実装素子を半田付けする、基板１０２の近傍で通常配置される。
【００２１】
好適にＭ１層から形成される複数個のボンディングパッド１１６はまた、上部表面１１０上に常在する。ボンディングパッド１１６は、パラジウム（Ｐｄ）か、または軟金（ｓｏｆｔ ｇｏｌｄ）で適切にメッキされ得、電気的におよび物理的に強力なワイヤーボンディングを容易にする。ボンディングパッド１１６は、導電線、パッケージ端末、導電バイア、等と電気的に接続され得、ＭＣＭ１００の電気的機能性（図４参照）を確立する。従来のワイヤーボンディングスキームに従い、純金配線が、ボンディングパッド１１６と活性回路チップ１０４上の適応する領域との間で、電気的接続として利用される（以下で、より詳細に述べる）。本発明は、特に構成されるダイ取付パッド１１２、ボンディングパッド１１６、およびＭＣＭ１００の他の機能を利用し、モジュールの電気的特性を拡張することである。
【００２２】
基板１０２の内部金属層は、任意の数の導電線、プリント素子（例えば、インダクタ、送信機、キャパシタ、および抵抗器）、接地平板、端末、等を適切に規定する。埋め込まれた素子（例えば、インダクタ、送信機、キャパシタ、および抵抗器）はまた、基板１０２内で利用され得る。好適な実施形態において、メッキされ充填されたバイア１１８は、基板１０２の層の間で、熱、および／または電気的パスとして機能する。
【００２３】
ＭＣＭ１００は、複数個の設計要素、ならびに復数のベースバンド、ＲＦ、ＩＦ、および／または他の活性電気チップを、単一基板１０２に組み込むことを可能にする特性を含む。特に、ＭＣＭ１００に含まれる種々の活性チップは、活性チップの電気的特性または機能に関して共に分類される必要はない。従来技術のＭＣＭスキームとは対照的に、実際のＭＣＭの大きさが比較的小さい場合においてさえ（従来技術のアプリケーション（例えば携帯電話）は、分離技術を利用するが、基板は比較的大きく、機能性はＭＣＭの各基板上で分離される）、ＭＣＭ１００は、異なるＲＦ要素の間で、十分な量のＲＦ分離を提供することにより複数のＲＦ機能の存在に順応し得る。異なる活性回路は、基板１０２に組み込まれた、それぞれに分類、一致、および／または分離したネットワークを有し得る。このように、ＭＣＭ１００は２つの異なるパッケージングモジュールの間で外部の整合および分離回路要素を設計および実行する必要を除外する。
【００２４】
ＭＣＭ１００はマルチ活性デバイス技術の組み込みを可能にするために、適合して構成されるが、ＲＦ性能、分離遮蔽、検査可能性（ｔｅｓｔａｂｉｌｉｔｙ）、冷却、信頼性、およびモジュールの物理的な取り扱いについての設計要求を満たしている。さらに、ＭＣＭ１００の構成は、ＭＣＭ１００が比較的低コストで大量に製造されることを可能にする。これらの設計対象を満足させることを可能にするＭＣＭ１００の局面については、以下で詳細に述べる。
【００２５】
（ヒートシンキングおよびＲＦ接地）
活性回路チップ、および特にＲＦチップは、一般的に高出力密度を有する。小さなＲＦチップは０．１〜５ワットの温度出力の間で製造する能力があり得る。すなわち、このようなチップにより生成される熱は、通常適切なヒートシンクに導かれ、活性チップ、および／またはモジュール自身の過熱を防ぐ。適切な熱伝導率を容易にするため、活性デバイス１０４は、低熱抵抗率および電気抵抗を有する材料から形成されるダイ取付パッド１１２に取り付けられ得る。本発明の好適な局面に従って、ＭＣＭ１００は、活性回路チップから適切な熱拡散要素か、または導電パッドに熱を導電する温度バイアとして充填バイアを利用する。好適な実施形態において、熱拡散要素はまた、ＲＦ接地平面として貢献する。
【００２６】
１つの例示的ＭＣＭ６００の部分の断面図を、概略的に図６に示す。ＭＣＭ６００は、好適には露出したダイ取付パッド６０４に適切に取り付けられる活性回路チップ６０２を備える。複数のスルーバイア６０６が基板６０８内に形成される。すなわち、スルーバイア６０６は、ダイ取付パッド６０４から、基板６０８のより低い表面で形成される少なくとも１つの導電パッド６１０まで続く。バイア６０６は任意の数の従来技術に従い形成され得る。好適な実施形態において、バイア６０６は初期にメッキされ、次いで電気的および熱的に伝導する適切な材料（例えば、銅ペースト、導電エポキシ、プリプレグ、等）を用いて充填される。
【００２７】
好適な実施形態において、熱バイアとして利用されるバイアは、熱伝導材料を用いて、適切に充填される。充填材料は、ダイ取付材料が「開いた」メッキされたスルーバイアを介して流れることを防ぐ。充填材料はまた、ＭＣＭパッケージが、次のレベルの基板またはアセンブリに半田付けされる場合、半田付けがバイアを介してウイッキングすることを防ぐ。
【００２８】
充填バイア６０６は、ＲＦ接地についての温度バイアおよび電気コンダクタ両方として構成される。ＭＣＭ６００をマザーボード上に取り付ける際には、導電パッド６１０は、ダイ取付パッド６０４によって活性回路チップ６０２に対する接地ポテンシャルとして利用される。接地を活性回路６０２に供給するために、配線接続６１２は１つの端において、直接ダイ取付パッド６０４に取り付けられ、他の端において、活性回路チップ６０２上の適切な位置に取り付けられる。このように、バイア６０６は活性回路チップ６０２からの熱経路をマザーボードに提供し、活性回路チップ６０２からの直接的および低インダクタンス接地パスを、マザーボード、および／または内部接地層に提供する。
【００２９】
本発明に従い、ＲＦ接地平面の位置、バイアの構成、および活性回路チップからＲＦ接地への導電パスは特定のアプリケーションについて異なり得る。例えば、図７は、他の例示的ＭＣＭ７００の部分の断面図を示す。ＭＣＭ７００は、ブラインドバイア７０２（ブラインドバイア７０２はメッキされるか、メッキされ充填されるかのどちらかである）を備え得、第１の活性アクティブチップ７０４を内部接地平面７０６に、熱的におよび電気的にボンディングする。図示しないが、内部接地平面７０６は、順番に適切な接地端末、および／または適切なヒートシンクに接続される。ＭＣＭ７００はまた、メッキされたスルーバイア７０８を備え、スルーバイア７０８は、第２の活性チップ７１０を、内部接地平面７１２および露出した伝導パッド７１４と熱的におよび電気的に接続する。特に、内部接地平面７０６および７１２は、異なる金属層上（図示）または同じ金属層上に存在し得る。図６と関連し、上記で述べたように、導電パッド７１４は半田付けされるか、または他方導電方法を用いて、良好なＲＦ接地を提供するマザーボードに取り付けられる。もう１つの充填／メッキブラインドバイア７１６は、貫通するか、または３つの金属層を補い、第２の活性チップ７１０を内部接地平面７０２と接続する。
【００３０】
（分割接地平面）
図１および図５〜図７を参照して、基板の同様か、または異なる金属層上の分割接地平面は好適には、複数の活性回路チップの間、および／または単一のチップ上の異なる機能的なセクションの間でＲＦ分離を得るために利用される。図１に示すように、ＭＣＭ１００は、単一基板１０２上に含まれる２つの機能的な異なる部分（各部分は２つの活性チップ１０４の１つに関連する）を備え得る。２つの部分の間の所望しないＲＦ干渉の数を減少させるために、ＭＣＭ１００は好適に、第１の接地平面１２２および分離した第２の接地平面１２４を備える。図１の状況で、第１および第２の接地平面１２２および１２４は、同じ内部金属層上で形成される。本明細書中で、より詳細に述べたように、ＭＣＭ１００は、接地平面と各ダイ取付パッド１１２の間の電気的接続を確立するために、バイア１１８を提供し得る。接地平面１２２および１２４は、マザーボードアセンブリが提供する接地と、あるいはＭＣＭ１００上の適切な端末（図１において、図示せず）と適切に接続され得る。
【００３１】
接地平面１２２および１２４の特定の大きさおよび形状は、所与の設計に依存して異なり得ることが理解される。例えば、第１の活性回路チップ７０４に関連する内部接地平面７０６を有する第１の活性回路チップ７０４を図７に示す。ワイヤーボンディング７２０は、ダイ取付パッド７２２および回路チップ７０４の間の直接的な導電パスを確立する。従って、ＲＦのために、回路チップ７０４および接地平面７０６は、操作的におよび機能的に関連する。しかしながら、第２の活性回路チップ７１０は、接地平面７０６よりも、異なるレベルに位置するＲＦ接地平面７１２を有する。さらに、回路チップ７１０は、ＭＣＭ７００と次のアセンブリレベルの間で、取り付け領域としてまた利用する導電接地パッド７１４（例えば、マザーボード）と関連する。ダウンボンディング（ｄｏｗｎｂｏｎｄ）７３０は、ダイ取付パッド７３２を通って、ＲＦ接地を回路チップ７１０に確立するように提供される。
【００３２】
図５および図６で示したように、分割接地平面機能は、内部金属層に制限されない。図６において、第１の導電接地パッド６１０ａは、第２の導電接地パッド６１０ｂから分離され、分離接地パッドは、単一の活性回路チップ６０２上の異なる機能的領域を分離するように提供し得る。図５は、２つの活性回路チップ（図示せず）が取り付けられ得る、代替のＭＣＭ５００の底面図である。ＭＣＭ５００は、第１の活性回路チップに関連する第１の導電接地パッド５０２、および第２の活性回路チップに関連する複数の導電接地パッド５０４を備える。スルーバイア５０６は各接地パッドが、活性チップあるいは活性チップの一部と電気的および／または熱的にボンディングされることを示す。ブラインドバイアはまた、内部接地パッドが、１つ以上の導電接地パッドと電気的に接続するように利用される。
【００３３】
特に、導電接地パッド５０４は、単一の活性回路チップについての局所ＲＦ分離を容易にするように分割される。例えば、パッド５０４ｃ上に位置する活性チップ部は、パッド５０４ａまたは５０４ｂ上に位置する活性チップ部よりも、異なる機能か、または異なる電気特性を有し得る。さらに、種々の設計理由により、パッド５０４ａ上に位置する活性チップ部は、パッド５０４ａに関連する内部接地平面を有し得るか、または分離ＲＦ接地を必要とし得ない。
【００３４】
特定の配置についての設計基準および接地平面の構成は、電気的要求、活性配線に対する所望のインピーダンス、活性配線密度、および他の要素に依存し得る。好適な実施形態に従い、単一の誘電基板上のマルチおよび分離ＲＦ機能を有する活性回路チップの使用は、本明細書中で述べた分割接地平面技術を使用して、実用的な製品および製造可能な製品において達成され得る。
【００３５】
（ファラデーケージ）
図１〜３を参照すると、ＭＣＭ１００は、ＭＣＭ１００内にある素子の周りのファラデーケージを形成する金属リド１０８および適した接地接続を用いて、ＲＦ分離およびＥＭＩシールドを達成し得る。もちろん、いくつかのＭＣＭは、ＲＦまたはＥＭＩの干渉を許容するよう設計され得、それらのパッケージは、金属リド１０８を利用する必要なく、代わりに、従来の上部形成（技術に頼り得る。
【００３６】
図１および図３に最良に示されるように、多くの導電性バイアは、基板１０２の表面の周りに形成されるのが好ましい。これらのバイアの正確な数および位置は、接地面の構造、およびファラデーケージによって保護される素子の数およびタイプによって決定され得る。例えば、周辺バイア間の間隔は、好ましくは、ＭＣＭ１００が、ある周波数または複数の周波数のＲＦ干渉に対して適切に保護されることを確実にするよう選択される。概して、周辺バイアは不要信号の波長の２０分の１以下の間隔があけられる。
【００３７】
導電性リング２００（図２を参照）は、基板１０２の周辺、好ましくは周辺バイアの上に形成される。実際には、導電性リング２００が、最初に形成され得、その後に、導電性リング２００中の周辺バイアまたは導電性リング２００に近位の周辺バイアが導入される。好適な実施の形態において、導電性リング２００は、基板１０２の上にメッキされるか、基板１０２内にエッチングされる。金属リド１０８は、公知の半田付けまたは導電性のエポキシ接着技術を用いて導電性リング２００に取り付けられ、その結果金属リド１０８および導電性リング２００の少なくとも一部分は、電気的にボンディングされる。
【００３８】
好ましくは、周辺バイアは、基板１０２内部の金属接地面に電気的にボンディングされるように構成される。例えば、図１は、周辺バイア１３０および１３２はそれぞれ接地面１２２および１２４にボンディングされることを示す。従って、金属リド１０８、導電性リング２００および１つ以上の接地面は、基板１０２上の活性回路の一部を絶縁しシールドするように機能し得る。ファラデーケージは、ＲＦおよびＥＭＩの外部からの干渉からＭＣＭ１００を保護し、ファラデーケージは、ＭＣＭ１００内の異なる部分を保護し、絶縁するよう適切に構成され得る。ファラデーケージは、特定の用途（例えば、コードレス電話および携帯電話）において望ましくあり得、その場合、ＲＦまたはＥＭＩの放射および干渉は、制限され得る。
【００３９】
導電性リング２００は、連続である必要がなく、金属リド１０８は、基板１０２の周辺を物理的に密封するよう形成される必要もないということは、理解されるべきである。例えば、導電性リング２００は、ＭＣＭ（例えば受信部）の一部分に対してのみ連続していてもよい。ＭＣＭ回路（例えばＲＦ送信部にのみ）の特定の部分を絶縁しシールドするという目的においてのみ、導電性リングは意図的に不連続であり得る。従来の絶縁技術は、分離金属リドまたはリドを区切るために設計された物理的な仕切りまたは壁を有する金属リドを利用し得る。
【００４０】
ファラデーケージのシールドおよび絶縁の効果を高めるために、ＭＣＭ１００は、基板１０２上に形成される少なくとも１つの露出した導電性ストリップ１４０（図１参照）を含み得る。好適な実施の形態において、導電性ストリップ１４０は基板１０２全体を横切って伸びる銅のスロットとして形成される。導電性ストリップ１４０は周辺バイアを通って１つ以上の接地面に電気的にボンディングされる。加えて、金属リド１０８は、導電性ストリップ１４０へ（半田または別の適した材料で）導電的に接続され得る。分割接地面の１２２および１２４と共に、導電性ストリップ１４０を使用すると、金属リド１０８を用いてさらなる接地接続を形成する必要なく分割したファラデーケージを効率良く形成することができ得る。
【００４１】
（バイアの構成）
図３〜１０を参照すると、本発明の好適な特徴によるＭＣＭは、ＭＣＭの電気的および熱的な特性を向上するために構成され、配置されるバイアを利用する。以前に述べたように、このバイアは、特定のバイアの所望の機能（例えば、熱損失および／またはＲＦ接地）にメッキされたバイアまたは被せメッキされたバイアのいずれかであり得る。
【００４２】
図８に示され、本明細書においてより詳細に記載されているように、例示的なＭＣＭ８００は、多くの活性回路ダイまたは複数の機能を有する１つの活性回路ダイに適応するよう設計される単一の誘電体基板８０２内のスルーバイア８０４、ブラインドバイア８０６および埋め込みバイア８０８の任意の組み合わせを使用し得る。スルーバイア８０４、ブラインドバイア８０６および埋め込みバイア８０８の特定の構成および（本明細書に記載される）ＭＣＭ８００の他の要素は、ＭＣＭ８００に関連する所望の電気的性能基準、物理的必要条件および製造問題により決定され得る。ブラインドバイア８０６は、内層への最短のルートを通るＲＦ信号の経路を決定するか内蔵変圧器を形成するのに使用され得る。代わりに、メッキしたスルーホール／バイアが使用される場合、底面の露出した接地パッド上に接地し得る。接地パッドは異なる電位であるので、下部層の残りの接地部からアンチ−パッド絶縁領域が要求される。さらに、スルーバイアは、半田マスクで覆われる必要があり、その結果ＭＣＭパッケージのための取り付け半田は隣接する接地部へバイアをショートさせない。従って、ブラインドバイアは、信号ルートを短くし、最終的に完成したパッケージの表面への取り付けをより容易にすることができる。
【００４３】
ダイ接着パッドおよび／または活性回路チップに関連するバイアの特定の構成は、ＭＣＭの電気的特性または熱特性を向上させるのにも役立ち得る。例えば、図９に最良に示されるように、例示的な活性回路チップ９０２は、対応するダイ接着パッド９０４とボンディングされ得、適切に接続され得る。（透視図に示される）多くのバイア９０６〜９２２は、好ましくはダイ接着パッド９０４と電気的接続を形成するように構成される。効果的な熱だめ方法として、活性回路ダイは全てのサーマルバイアと重ね合わせられる。図４は、例示的な基板４００上の類似のダイ接着パッド１１２および他の露出した金属素子を示す。本明細書において記載されるように、そのようなバイアは、メッキされたスルーバイアおよび／または被せたスルーバイアまたはブラインドバイアの任意の組み合わせであり得る（埋め込みバイアは任意の露出した金属層にボンディングされない）。上記に記載されるように、露出した層上の接地面のへショートされるスルーホールバイアは、ＭＣＭパッケージの次の取り付け時の問題を回避するように充填される。
【００４４】
図９に示される例示的な実施形態において、バイア９０６〜９１６は、活性回路チップ９０２の一部にボンディングされ得、バイア９１８〜９２２は、活性回路チップ９０２の別の部分にボンディングされ得る。この場合、活性回路チップ９０２の異なる部分は、回路チップ９０２のそれぞれの領域に位置付けられる機能的な要素を有し得る。バイア９１８〜９２２から比較的離れたバイア９０６〜９１６は、回路チップ９０２の２つの部分を電気的または熱的に分離するという要望を示し得る。活性回路をＲＦ分離することにより、ＭＣＭは単一の誘電体基板の上に複数のＲＦ機能を統合し得る。図６および図７に示され、本明細書においてより詳細に記載されるように、電気的分離は、異なるバイア群にそれぞれボンディングされる分割された接地面のを使用することでさらに促進され得る。
【００４５】
ＲＦ接地の特性をさらに向上させるために、バイア９０６〜９２２は、少なくとも１つのバイアがダウンボンディングに近位に位置付けられるように配列され得る。ダウンボンディング（ワイヤーボンディング）は、典型的にダイ接着パッドを通って活性回路チップのための接地を定めるよう形成される。図９は、ダイ接着パッド９０４に活性チップ９０２を接続するダウンボンディング９２４を示す。示されるように、ダウンボンディング９２４は、ダイ接着パッド９０４上のダウンボンディング９２６と活性回路チップ９０２上のダウンボンディング位置９２８との間に電気的接続を形成する。特に、バイア９０６および９０８は、ダウンボンディング位置９２８に比較的近い。この近接は、活性回路チップ９０２へのＲＦ接地の特性を向上させる（理想的には、接地パスの長さは、寄生インダクタンスをできるだけ最小にするよう短くされなければならない）。
【００４６】
（ダイ接着パッドの構成）
本発明の他の好適な局面に従って、ＭＣＭ基板上のダイ接着パッドは、ＭＣＭの電気的特性、機械的特性および／または熱的特性を向上するよう構成される。ダイ接着パッドの特定のレイアウトは多くのパラメータ（例えば、使用される活性回路のチップのタイプ、活性回路チップが複数の機能を実行するかどうか、ダウンボンディングの必要な範囲、活性チップに関連する信号終端の数、活性素子間の所望のＲＦ分離量等）に依存し得る。
【００４７】
図９を再び参照すると、ダイ接着パッド９０４は、多くのダウンボンディング位置９３２ならびに９３４および多くの導電性パッド９３６〜９４０を接続するように適切な形状にされ得る。寄生効果を最小限にするために、ダウンボンディング位置（例えば、位置９３２および９３４）は、ワイヤーボンディング９４２および９４４ができる限り短い状態を保たれるよう位置付けされる。実際の実施形態において、ダウンボンディング位置９３２および９３４は、ダイ接着パッド９０４の突出している部分または伸長している部分のそれぞれに存在する。そのような突起の使用は、線密度またはパッケージサイズがＭＣＭの全体の設計に寄与する要因である用途において望ましくあり得る。
【００４８】
導電性パッド９３６〜９４０は、入力信号または出力信号の経路を決めるのに使用され得る。寄生およびＲＦ干渉を減少させるために、活性回路チップ９０２と導電性パッド９３６〜９４０との間の距離は、好ましくは実質的に最小を保たれる。従って、ダイ接着パッド９０４は、導電性パッド９３６〜９４０が活性回路チップ９０２上の各接着ポイントに近接して位置付けられ得るように適切に構成され得る。この様態において、ダイ接着パッド９０４の全体の形状は、基板の表面上の空間を保ったまま、任意の数の導電性パッドおよびダウンボンディングをボンディングすることができる。
【００４９】
図１０は、ＭＣＭ基板１００４へ取り付けられた例示的な多機能活性回路チップ１００２の模式的上面図である。回路チップ１００２は、１つ以上の動作周波数に関連される多くの異なるＲＦ機能を行うよう構成され得る。例示目的として、ＬＮＡセクション１００６、ＶＧＡセクション１００８、第１の追加ＲＦセクション１０１０（例えばＲＦ入力セクション）および第２の追加ＲＦセクション１０１２（例えば、ＲＦ出力セクション）を有する活性チップ１００２を示す。
【００５０】
基板１００４は、好ましくは活性チップ１００２に関連する複数の異なるダイ接着パッドを含む。第１のダイ接着パッド１０１４は、主にＬＮＡセクション１００６に対応し得、第２のダイ接着パッド１０１６は、主にＶＧＡセクション１００８に対応し得、第３のダイ接着パッド１０１８は、主にＲＦセクション１０１０に対応し得、かつ第４のダイ接着パッド１０２０は、主にＲＦセクション１０１２に対応し得る。絶縁領域は、種々のダイ接着パッド１０１４〜１０２０間に規定され得る。分離ダイ接着パッド１０１４〜１０２０は、ＲＦ分離問題、ＥＭＩ干渉問題および／または熱損失問題を解決するよう適切に設計され得る。例えば、多くのバイア（透視図に示される）は、１つ以上の接地面への電気的接続および熱的接続を確立し得る。本明細書においてより詳細に記載されるように、ＭＣＭは、中間金属層または露出した下部金属層に位置付けられた分割ＲＦ接地面を使用し得、異なるＲＦチップ間または単一のＲＦチップ内の異なる領域の間の効果的なＲＦ接地およびＲＦ分離を促進する。
【００５１】
（１つのＭＣＭ内の異なる活性チップのタイプ）
上記に簡単に記載されているように、ＭＣＭ１００は活性回路チップ１０４の種々のタイプ（例えば、ＣＭＯＳ技術、バイポーラ技術、ＧａＡｓ技術または他の適したダイ技術）の任意の組み合わせを含み得る。単一の基板１０２へ実装される複数のチップ技術を組み合わせることによって、ＭＣＭ１００に関連する設計上の柔軟性が高められ得る。従って、ＭＣＭ１００は、製造コスト、電気的性能および他の設計要素を最適化する様態で活性回路チップ１０４の任意の所与のタイプを利用し得る。
【００５２】
異なるタイプの活性チップを使用することにより、結果として基板１０２の設計がより汎用的になり得る。例えば、図１〜３と関連して上記に記載されるように、ＧａＡｓチップは、典型的に、露出したダイ接着パッド１１２上に実装され、接地面またはＭＣＭ１００が取り付けられるマザーボードに対して熱だめ効果を提供する。対照的にシリコンがベースとなるチップは、半田マスクで覆われる領域（または任意の適切な絶縁領域）に実装され得る。このように、金属線がシリコンチップの真下に経路付けされ得るか、あるいは他の金属層に対してバイアが、活性シリコンチップに関連するＲＦ信号に悪影響を及ぼすことなく形成され得る。半田マスク層はシリコンチップから導電性金属線を効果的に分離する。従って、シリコンがベースとなる活性チップ（または他の適切なチップのタイプ）が半田マスク領域上に実装される場合、ＭＣＭ１００に含まれる金属線の密度は、増加され得る。
【００５３】
（表面実装およびワイヤーボンディング表面技術）
図１〜３に関して上記に記載されるように、ＭＣＭ１００は好ましくは、多くの表面実装されたディスクリート素子１０６および多くの活性回路チップ１０４を含み、それら個別のコンポーネント１０６および活性回路チップ１０４は、それらに関連付けられたワイヤーボンディングされた電気接続をする。やはり電気的性能およびパッケージングの目標を達成しつつ、単一のＭＣＭパッケージのためのワイヤーボンディング技術と共にリフロー表面実装技術を使用することにより、製造コストを削減し、生産量を増加させることが望ましい。図６，７および９は、活性回路チップからそれぞれの基板上にある多くの接点へ通じるワイヤーボンディング６１２、６２０，６２２，７２０および９２４を示す。図６は、回路チップ６０２上の点を基板６０８上の各接触パッド６３０および６３２に接続するワイヤーボンディング６２０および６２２を示す。次に、接触パッドはバイアに電気的にボンディングされ得、バイアは基板６０８に含まれる他の金属線への電気的接続を提供する。
【００５４】
本発明は、半田パッドおよびワイヤーボンディングパッドのメッキ化ならびにクリーニングに関連する難題および半田フローに関連する問題を克服する（短絡は、活性素子１０４および隣接する電気的接続位置へのディスクリート素子１０６の物理的接近が原因で生じる）。例えば、ワイヤーボンディングパッドに使用されるメッキ材料（例えば、金）の特性は、半田パッドに使用されるメッキ材料の特性は異なり得る。加えて、金属棒またはそのまま残るスタブは、ＲＦ回路を劇的に変え得るので、そうでない場合に従来のＭＣＭにおいて使用され得る電解メッキプロセスは、ＲＦ用途に対して不適切である。これらの障害を解決することにより、ＭＣＭ１００は、単一の誘電性基板上にワイヤーボンディングされた活性回路チップに表面実装されるディスクリート素子をボンディングすることができる。
【００５５】
（裏側の終端）
従来技術には、内蔵の回路パッケージ（例えばＭＣＭ）と隣のアセンブリレベル（例えば、マザーボード）との間の端子接続を提供する技術が十分ある。例えば、従来のＭＣＭは、ボールグリドアレイ（ＢＧＡ）、ピングリドアレイ（ＰＧＡ）、ランドグリドアレイ（ＬＧＡ）、キャステレイト（ｃａｓｔｅｌｌａｔｉｏｎ）アレイ、または同様なものを使用し得る。しかしながら、従来技術のＭＣＭは、単一の終端方法にしばしば限られており、従って、ＭＣＭ基板は、制限要因としての終端方法を用いて設計されなければならない。
【００５６】
従来のＭＣＭとは対照的に、本発明によるＭＣＭは１つ以上の露出した接着パッド（例えば、接地パッド）と多くの周辺の接続パッドとをボンディングし得る。図５は、多くの比較的大きな接地パッド５０２および５０４ならびに多くの外側のランドグリドパッド５１０を使用する例示的なＭＣＭ５００の底面を示す。代替的な実施形態において、半田ボールは、終端デバイスとして使用され得る。半田ボールとボンディングするより高い隔離絶縁器は、典型的に不必要な寄生を取りいれるので、ＬＧＡは、ＲＦ用途で好まれ得る。図３は終端のためのキャストレーション１４０（メッキ化されたハーフシリンダー）を使用しているところを示す。キャストレーション１４０は、キャストレーションとマザーボードとの間の半田接続が完全であるかを視覚的に検査することが必要な特定の用途で望ましくあり得る。
【００５７】
本発明により、ＭＣＭは、単一のパッケージの終端方法の任意の組み合わせを使用し得る。そのような終端方法の汎用性および柔軟性により、ＭＣＭは電気的問題および製造上の問題を予期するために、異なるタイプの終端の利点を利用し得る。
【００５８】
（可調プリント受動素子）
図３に示されるように、ＭＣＭは、プリント受動素子（例えば、プリントインダクタ１５０）を含み得、そのようなプリント素子は、活性回路チップ、導電性パッド、終端、ディスクリート素子等にボンディングされ得る。プリント抵抗、コンデンサ、インダクタおよび変圧器は、同調、整合、バイパスまたは絶縁の目的で使用され得る。従来技術のＭＣＭ基板は、そのようなプリント素子の調整能力の点で制限され得、典型的に、プリント素子の電気的特性は、基板の設計によって決定される。
【００５９】
図１１および１２を参照すると、ＭＣＭ基板１１００は、任意の数の可調プリント素子を含み得る。図１１は、例示的な螺旋状プリントインダクタ１１１０の概略図を示し、図１２は、例示的なＵ字型プリントンダクタ１２１０の概略図を示す。従来技術によれば、これらのプリント素子は、基板１１００の第１の金属層にあり得る。適切な絶縁材料（例えば、半田マスク）は、露出を意図しないインダクタ１１１０および１２１０の部分に適用され得る。基板１１００が生成された後、必要であれば、インダクタ１１１０および１２１０の両方は、好ましくは、インダクタ１１１０および１２１０のそれぞれのインダクタンスが変更され得るよう構成される。
【００６０】
螺旋状インダクタ１１００は、導電性バイア１１１２または任意の適切な導電性接合部の一端で電気的にボンディングされ得る。ワイヤーボンディング１１１６の第１の端部は、従来のワイヤーボンディング技術を用いて導電性パッド１１１４に電気的にボンディングされ得る。螺旋状インダクタ１１００の外側の端部に近位の位置１１１８に電気的にボンディングされたワイヤーボンディング１１１６の第２の端部を示す。位置１１１８は、半田マスク材料の適切な部分を除去することにより露出され得る。この例示的な実施形態により、任意の数の第２の位置１１２０は、ワイヤーボンディング１１１６の接点として使用され得る。これらの第２の位置１１２０は、螺旋状インダクタ１１００のインダクタンスを所望の値に調整するために使用され得る。
【００６１】
Ｕ字型インダクタ１２１０は、導電性バイアまたは導電性パッド１２１２のそれぞれの両端に電気的にボンディングされ得る。それ自身により、Ｕ字型インダクタ１２１０は、固有の設計値に近いインダクタンスを有し得る。製作公差およびＭＣＭにボンディングする他の素子が有する許容誤差および相互作用により、Ｕ字型インダクタ１２１０は、最適化されたインダクタンスを有し得ない。従って、任意の数の第２のインダクタ１２１４は、Ｕ字型インダクタ１２１０の近位にプリントされ得る。第２のインダクタ１２１４は、Ｕ字型インダクタ１２１０にボンディングされるインダクタンスの調整を容易にするよう構成される。図１２に示されるように、第２のインダクタ１２１４は、バイア１２１２間で測定されるインダクタンス全体を効果的に減少させるように、Ｕ字型インダクタ１２１０と、並列にワイヤーボンディングされ得る。合計インダクタンスは、種々の第２のインダクタ１２１４に関連するインダクタンスに応じて適切に調整され得る。２つの第２のインダクタ１２１４のみが、図１２に示されるが、任意の数の素子が基板１１００上にプリントされ得る。加えて、任意の数の第２のインダクタは、インダクタンスの汎用調整が可能となるよう共にボンディングされ得る。さらに、球状の半田または液滴の半田を用いて、インダクタの巻きの間のパスを短くすることができる。
【００６２】
これらおよび他の技術は、基板１１００上に含まれる抵抗性素子および容量性素子を調整するのに使用され得る。これらの調整技術は３次元素子に関しても適用され得ることが認識されるべきである。
【００６３】
要するに、本発明による汎用のＭＣＭモジュールは、単一の基板パッケージ上に異なるＲＦ機能の統合を可能とする多くの機能を使用し得る。ＲＦ分離、ＥＭＩ保護、電気的性能、熱損失、高い生産性、電力管理および低コスト製造は、ＭＣＭの設計時に考慮される重要なパラメータである。ＭＣＭの素子の柔軟性により、これらおよび他の設計パラメータを実用的なＭＣＭパッケージの生産における主な原因とすることができる。
【００６４】
本発明は、好適な実施形態を参照して上述されてきた。しかしながら、当業者は、変更および修正が本発明の範囲から逸脱することなく好適な実施形態にされ得ることを認識する。例えば、本明細書に記載される基板のレイアウトおよび特定の素子は、単に例示的なものにすぎない。加えて、任意の所与のＭＣＭパッケージの特定の機能性は、用途次第で変わる。上記の特許請求の範囲において表されるように、これらおよび他の変更および修正は、本発明の範囲内に含まれるように意図される。
【図面の簡単な説明】
【図１】 図１は、ＭＣＭの展開透視図である。
【図２】 図２は、活性チップおよび個別素子の例示的配置を示すＭＣＭの平面図である。
【図３】 図３は、図２に示すＭＣＭを用いて使用され得る例示的基板の平面図である。
【図４】 図４は、ＭＣＭを用いて使用され得る例示的基板の詳細な部分の平面図である。
【図５】 図５は、ＭＣＭの下面図である。
【図６】 図６は、例示的ＭＣＭの断面図である。
【図７】 図７は、例示的ＭＣＭの断面図である。
【図８】 図８は、ＭＣＭの部分断面図である。
【図９】 図９は、ＭＣＭ基板上に取り付けられた活性回路チップを有するＭＣＭ基板の各部の平面図である。
【図１０】 図１０は、ＭＣＭ基板上に取り付けられた活性回路チップを有するＭＣＭ基板の各部の平面図である。
【図１１】 図１１は、ＭＣＭで利用され得るプリントインダクタ素子の平面図である。
【図１２】 図１２は、ＭＣＭで利用され得るプリントインダクタ素子の平面図である。
（発明の分野）
本発明は一般に、無線周波数アプリケーションおよび中間周波数アプリケーションに利用されるマルチチップモジュール（ＭＣＭ）に関する。より詳細には、本発明は、モジュールの低コストおよび大量生産を可能にし、異なる活性回路チップの機能性を組み込むＭＣＭ特性に関する。
【０００２】
（発明の背景）
マルチチップモジュール（ＭＣＭ）は、複数個のベア、集積回路（ＩＣ）チップ、および／またはパッケージングされた集積回路（ＩＣ）チップ、ならびに相互接続基板にボンディングされる複数個の個別素子（例えば、抵抗器、キャパシタ、およびインダクタ）を備え得る異なる電子パッケージである。従来のＭＣＭは、多数のベアダイおよび他の素子を備える非常に複雑な多層相互接続基板からなる。従来技術の各ＭＣＮは、カスタムサイズを有し、ＩＣパッケージング産業において一般に公知である標準化された「パッケージ」フォーマットと必ずしも一致する必要がない。言い換えれば、従来技術の各ＭＣＭ基板（ＭＣＭパッケージと比較して）は通常、異なる方法で設計、処理、および試験が行なわれる。ＭＣＭは複数個の電子的アプリケーション（例えば、パーソナルコンピュータ、メインフレームコンピュータ、遠距離通信、電話システム）でよく利用され、同様の電気特性を有するか、または同様の電気パスを有する複数個の素子が、単一のパッケージ中に集められ得る。基本的なＭＣＭ設計技術および製造技術は比較的よく知られているが、そのような従来の技術は、低コスト、大量生産プロセスを容易にしない。多くのＭＣＭパッケージング技術はベアダイのみを内蔵し、いくらかＭＣＭパッケージング技術はベアダイおよび個別素子を内蔵する。しかしながら、ベアおよびパッケージングされたダイを有する従来技術のＭＣＭパッケージならびに個別素子は、マルチＧＨｚアプリケーションのために利用される。さらに、従来のＭＣＭ技術は、無線周波数（ＲＦ）アプリケーション（例えば、約８００ＭＨｚより大きな周波数で動作する回路を有するアプリケーション）および中間周波数（ＩＦ）アプリケーション（例えば、約２００〜８００ＭＨｚの間の周波数で動作する回路を有するアプリケーション）に拡張されていない。
【０００３】
より高レベルの回路の組み込み、より低い製造コスト、より容易な改善可能性、およびより小さな部品サイズについての増加した要求を満たすことは、ＲＦおよびＩＦアプリケーションから見て非常に困難である。この困難性は多数の現実的な理由に関する。例えば、異なるＲＦ、および／またはＩＦ（「ＲＦ／ＩＦ」）回路部品の間の遮蔽および信号分離は通常、単一のＭＣＭ中に含まれ得る能動部品の数を制限する。さらに、電磁障害（ＥＭＩ）における調節制限および放射は、さらに従来のＲＦ／ＩＦモジュールに関連する設計パラメータを制限する。その上、いくらかのＲＦ回路チップからの熱解離は、もう１つの負担を従来のモジュール設計にかける。
「Ｇａｒｂｅｌｌｉ」らによる、米国特許第５，８２５，６２８号で開示された１つの従来技術の設計は、パッケージング寸法を減少させるスプリッドパッド形成を導入する。特に、Ｇａｒｂｅｌｌｉらは、配線チャンネルにより分離された各領域で、４つの領域に分割した導伝パッドにより、基盤に取り付けられたデバイスを開示している。配線チャンネルは、接続配線をルーティングするために使用されるのに十分に幅が広い、従って、利用可能なランド部（ｒｅａｌ ｅｓｔａｔｅ）かまたはパッケージの全体寸法に関しては、基盤の配線能力を増加させる。
「ＬａＲｏｓａ」による、米国特許第５，４８５，０３６号で開示された別の従来技術は、局所ＲＦ接地平面を包含する。この設計は、ビアの使用を無くし、能動デバイスから局所ＲＦ平面までの二重結合配線を可能にし、それにより寄生振動を低減する。
さらに、「Ｈｅｗｌｅｔｔ−Ｐａｃｋａｒｄ Ｃｏ．」の欧州特許出願広報第０ ５９６ ５９６ Ａ１号で開示された別の従来技術の従来設計は、基盤上に配置された複数個の接地平面を利用する。接地平面は複数個の熱ビアによって分割され、熱伝導率を改良する。
さらに、「Ｂａｌｌ Ｃｏｒｐ」の欧州特許出願広報第０ ４９１ １６１ Ａ１号で開示されたさらに別の従来技術の従来設計は、部品を取り付けるための複数個の基盤を包含する。上記基盤は、スペースかまたはギャップにより分離される。２つの基盤の両表面を用いること、および効果的な結合を提供するギャップ幅を安定化することで、ＤＣおよびＲＦ相互接続ネットワークの分離を達成する。
【０００４】
前述した従来技術の設計の欠点の結果として、従来のＲＦ／ＩＦパッケージは、大量のアプリケーションの使用に関して、一般に制限される。せいぜい、素子レベル（サブシステムレベルよりも低い）における従来のＲＦ／ＩＦ ＭＣＭ機能すなわち、複数の物理的に異なるＭＣＭは通常、相互接続構造として機能するマザーボードと共に、動作可能なサブシステムまたはシステムを実行するために使用される。個々のＭＣＭのそれぞれは、互いにＲＦ障害を避けるため、およびＭＣＭに関するＥＭＩ放射の数を減少させるため、十分に遮蔽される。不幸にも、個別分割、整合、および分離ネットワークが種々のＭＣＭの間で必要とされるため、個別のＭＣＭの使用は設計および製造コストを増加させる。
【０００５】
上記の問題に加えて、従来のＭＣＭは複数個の設計代替物を収容するために十分にフレキシブルではない。例えば、表面実装およびワイヤーボンディング技術を単一の従来技術に組み合わせることは、可能であり得ないか、または経済的であり得ず、異なる活性ＩＣ型（例えば、ＣＭＯＳ、ＧａＡｓ、バイポーラ）を１つの従来技術のＭＣＭ基板上に含めることは可能であり得ない。さらに、従来のＭＣＭは、異なる型のバイアをヒートシンキングおよびＲＦアースの目的のために利用するためのフレキシビリティか、またはアプリケーションからアプリケーションへ異なる型の端末を使用するためのフレキシビリティを有し得ない。
【０００６】
（発明の要旨）
本発明によれば、単一のＲＦ／ＩＦ ＭＣＭは、１つの相互接続基板にボンディングされる複数個の活性回路チップおよび複数個の個別素子を備え得る。ＭＣＭは、独立のサブシステムとして動作する、任意の数の異なるＲＦ／ＩＦ機能を実行するように構成され得る。高レベルの集積、ＲＦ分離技術の使用、およびヒートシンキング技術の使用は、ＭＣＭが、関連する設計および製造コストを必要とすることなく、複数個の分離した従来のモジュールに相当する方法で機能することを可能にする。さらに、ＲＦ／ＩＦ ＭＣＭは、種々の製造パラメータ、電気的パラメータ、環境的パラメータ、および試験パラメータを考慮するフレキシブルな方法で設計される。
【０００７】
本発明の上記および他の利点は、相互接続基板、相互接続基板に接続される複数個の表面実装受動素子、および少なくとも１つの相互接続基板に接続される活性回路デバイスを有するＭＣＭにより、１つの形式において実行され得る。少なくとも１つの活性回路デバイスは、ＭＣＭが集積パッケージとして動作するような複数個のＲＦ機能を実行するように構成される。
【０００８】
図面と共に、詳細な説明および請求の範囲を参照することにより、本発明のより完全な理解が得られ、ここで、同様の参照符号は図面全体に渡って同様な要素を示す。
【０００９】
（好適な例示的実施形態の詳細な説明）
以下の説明は、複数の好適な例示的ＭＣＭの実施形態のコンテキストにおけるＲＦ素子、ＲＦ回路、およびＲＦ信号について言及し得る。従来の技術および現在の技術によれば、「ＲＦ」は約８００ＭＨｚを超える周波数を意味する。それにもかかわらず、本発明の技術は、約２００〜８００ＭＨｚの領域内でＩＦ周波数を有する使用に対して拡張される。さらに、用語「ＲＦ」および「ＩＦ」は、本発明に任意の制限または限度するように意図されない。
【００１０】
回路チップレベルにおいて、設計および製造工程に関する従来の技術および要素、基板レベル、ならびにＭＣＭレベルが、本発明に従い構成される実際のデバイスで利用され得る。一般的に当業者が公知である、そのような従来の技術は本明細書中では詳細に述べない。例えば、セラミック基板、および／またはラミネート基板の製造、金メッキまたは銅メッキ、半田付け、ＲＦ信号分離、等に関する基礎技術は実際のデバイスで実施されている。
【００１１】
図１を参照して、ＲＦ ＭＣＭ１００は、一般に基板１０２、複数個の活性回路チップ１０４、および複数個の個別素子１０６を備える。特定の実施形態において、ＭＣＭ１００は約３６ｍｍ2〜３７５ｍｍ2の大きさである。任意の数のデバイスが利用されるが、ＭＣＭ１００は、好適には２または３個の活性デバイスおよび１０〜１００個の受動素子を備える。
【００１２】
活性回路チップ１０４は、任意の数の適切な機能を実行するように構成され得る。活性回路チップ１０４の特定の機能はアプリケーションからアプリケーションにかけて異なる。例えば、単一の活性回路１０４は、ＲＦ送信器、ＲＦ受信器、ＲＦトランシーバ、低ノイズ増幅器（ＬＮＡ）、可変ゲイン増幅器（ＶＧＡ）、等として機能するように適切に設計され得る。以下に記述するように、ＭＣＭ１００は、多機能活性回路チップ１０４、すなわち、２つ以上の異なる電気的機能を実行する単一のチップ、または多数の分離チップおよび個別のチップに通常関連する特性を含む単一のチップと共に使用する場合、特に適切である。
【００１３】
１つの特定の実施形態において、ＭＣＭ１００は、コードレス電話システムでの使用のために構成される。分離ＲＦおよびベースバンドパッケージを必要とし得る従来技術のシステムとは異なり、ＭＣＭ１００は、例えば、４５Ｈｚのベースバンドセクションおよび９００ＭＨｚのＲＦセクションを含むように組み込まれる。ＭＣＭ１００に対する他の特定のアプリケーションは、８００ＭＨｚ、１８００ＭＨｚ、および２．４ＧＨｚの同時動作を行う能力のあるマルチバンドＲＦ増幅器を備える。
【００１４】
ＭＣＭ１００は異なる型の活性回路チップ１０４の使用に適応するように構成される。例えば、活性回路チップ１０４は、ＣＭＯＳ、バイポーラ、ＧａＡｓ、または他の適切なタイ技術に基づき得る。基板１０２は、シリコン、ＧａＡｓ、および／または他のダイ基板材料の実装を容易にするように適切に設計され得る。活性回路チップ１０４はベアダイまたはパッケージングされたアセンブリであり得る。ベアＲＦチップおよび対応するワイヤーボンディングは、構造的に強化され、適切なエポキシまたは他のカプセル化材料から電気的に絶縁されている。ベアダイ１０４は、ワイヤーボンディング、自動テープボンディング、またはフリップチップにより、基板１０２に相互接続され得る。後者は一般に当業者に公知であり、本明細書中で詳細に述べない。
【００１５】
表面実装技術を使用して、一般に基板１０２に実装される個別素子１０６は、抵抗器、キャパシタ、インダクタ、トランジスタパッケージ、等を備え得る。好適な実施形態において、表面に取り付けられた個別素子１０６は、公知のパッケージング取り決めに従い大きさが決定される。例えば、個別素子１０６は、通常０４０２の大きさか０６０３の大きさかのどちらかである。受動素子は、代替的に、または追加的に受動部品を活性チップ上に配置させ得る。
電気特性基準、冷却、機械的信頼性、および／またはアセンブリの考慮は、モジュール上のデバイスの数および位置を制限（ｄｒｉｖｅ）する。
【００１６】
ＲＦ分離またはＥＭＩ放射が設計を考慮している好適な実施形態において、ＭＣＭ１００は金属リド１０８を備える。代替的実施形態において、ＭＣＭ１００は、従来のプラスチック上部形成（ｏｖｅｒｍｏｌｄｉｎｇ）技術を利用し得、適切な「カバー」を基板１０２上に提供する。上部形成は、より多くのＲＦ干渉に耐久性のあり得るアプリケーションについて、および／またはより精密でないＥＭＩ要求を有するアプリケーションについて利用され得る。このような上部形成プロセスおよび材料は一般に公知であり、本明細書中詳細には述べない。
【００１７】
基板１０２はラミネート（有機）材料か、またはセラミック（無機）ベースの材料である。多くの現在のアプリケーションにおいて、ラミネート基板材料は、製造工程の容易さ、およびラミネート材料に関する電気的、熱的、ならびに機械的性質のため好まれて使用される。図６〜図８（および図１の想像線）に示すように、基板１０２は、代替的な誘電層を有する任意の数の金属層を備え得る。任意の適切な材料は基板１０２を製造するために使用され得る。すなわち、ＢＴ、ＦＲ４、またはＰＴＦＥのような共通のガラスベースのポリマーは誘電材料に対して利用され得、銅のような任意の適切な導電金属は、金属層に対して使用され得る。特定の例示的基板１０２は１〜８の金属層を含む。すなわち、好適な実施形態は２〜４の金属層を含む。従来の基板設計と同様に、上部および下部の金属層は、通常露出されるが、内部または埋め込まれた金属層は、少なくとも２つの誘電層の間に挟まれ得る。導電金属線およびパッドの形成を備える基板１０２の形成は、本記載の範囲から逸脱している。
【００１８】
好適な実施形態において、第１のまた頂部の金属層は、回路層であり、下の金属層は接地（ｇｒｏｕｎｄ）層である。接地層は、頂部層上の回路配線を他の層（例えば、底部層の回路配線）上の回路線から適切に分離させる。接地層はまた、頂部層上のＲＦ線のインピーダンスを規定するための役割をする。ＲＦアプリケーションにおいて、回路層と接地層の間の誘電層の厚さは、頂部層の配線で所望のインピーダンスを達成するために、設計段階の間調節され得る。このインピーダンスはまた、回路配線の幅、および任意の他の導電線の近接性（ａｄｊａｃｅｎｃｙ）により決定する。
【００１９】
基板１０２の露出した頂部表面１１０は、誘電材料により分離された複数の金属領域（第１の金属（Ｍ１）層から残存する）を含む。例えば、金属ダイ取付パッド１１２は、各活性回路チップ１０４に関連し得る。金属ダイ取付パッド１１２の特定の構成、基板１０２上の金属ダイ取付パッド１１２の位置、および／または金属ダイ取付パッド１１２とＭＣＭ１００の他の要素との相互作用は、ＭＣＭ１００の所望の電気特性、ＭＣＭ１００内のルーティングのレイアウトおよび密度、ならびに電力管理の考慮に依存し得る。活性回路チップ１０４は、導電エポキシ、半田付け、等のような任意の数の適切な方法論に従い、ダイ取付パッド１１２に取り付けられ得る。もちろん、基板１０２の組成、および／またはダイ取付パッド１１２に対して使用される、材料に依存して代替的な取り付け技術が利用され得る。以下でさらに詳細に記述するように、ダイ取付パッド１１２はまた、接地接続パッド、および／またはヒートシンク領域としての役割をする。
【００２０】
上部表面１１０はまた、受動素子１０６に関連する複数個の接続パッド１１４を備える。取付パッド１１２のように、接続パッド１１４は、好適にはＭ１層から形成される。接続パッド１１４は、従来技術に従い形成、メッキ、および処理され、受動素子１０６の表面のマウンテイングを容易にする。受動素子１０６は、好適には比較的高温の半田付けを用いて、接続パッド１１４に取り付けられる。ＭＣＭ１００が、リフロー技術を使用し、続いて実際にプリント配線基板（ＰＷＢ）マザーボードに取り付けられる場合、高温半田付けは損なわれない。上部表面１１０上の特定領域は、半田が特定の領域に流入することを防ぐ、半田付けマスク材料により覆われ得る。例示的基板４００の半田付けマスク領域４０２を図４に示す。半田付けマスク領域４０２は、表面実装素子を半田付けする、基板１０２の近傍で通常配置される。
【００２１】
好適にＭ１層から形成される複数個のボンディングパッド１１６はまた、上部表面１１０上に常在する。ボンディングパッド１１６は、パラジウム（Ｐｄ）か、または軟金（ｓｏｆｔ ｇｏｌｄ）で適切にメッキされ得、電気的におよび物理的に強力なワイヤーボンディングを容易にする。ボンディングパッド１１６は、導電線、パッケージ端末、導電バイア、等と電気的に接続され得、ＭＣＭ１００の電気的機能性（図４参照）を確立する。従来のワイヤーボンディングスキームに従い、純金配線が、ボンディングパッド１１６と活性回路チップ１０４上の適応する領域との間で、電気的接続として利用される（以下で、より詳細に述べる）。本発明は、特に構成されるダイ取付パッド１１２、ボンディングパッド１１６、およびＭＣＭ１００の他の機能を利用し、モジュールの電気的特性を拡張することである。
【００２２】
基板１０２の内部金属層は、任意の数の導電線、プリント素子（例えば、インダクタ、送信機、キャパシタ、および抵抗器）、接地平板、端末、等を適切に規定する。埋め込まれた素子（例えば、インダクタ、送信機、キャパシタ、および抵抗器）はまた、基板１０２内で利用され得る。好適な実施形態において、メッキされ充填されたバイア１１８は、基板１０２の層の間で、熱、および／または電気的パスとして機能する。
【００２３】
ＭＣＭ１００は、複数個の設計要素、ならびに復数のベースバンド、ＲＦ、ＩＦ、および／または他の活性電気チップを、単一基板１０２に組み込むことを可能にする特性を含む。特に、ＭＣＭ１００に含まれる種々の活性チップは、活性チップの電気的特性または機能に関して共に分類される必要はない。従来技術のＭＣＭスキームとは対照的に、実際のＭＣＭの大きさが比較的小さい場合においてさえ（従来技術のアプリケーション（例えば携帯電話）は、分離技術を利用するが、基板は比較的大きく、機能性はＭＣＭの各基板上で分離される）、ＭＣＭ１００は、異なるＲＦ要素の間で、十分な量のＲＦ分離を提供することにより複数のＲＦ機能の存在に順応し得る。異なる活性回路は、基板１０２に組み込まれた、それぞれに分類、一致、および／または分離したネットワークを有し得る。このように、ＭＣＭ１００は２つの異なるパッケージングモジュールの間で外部の整合および分離回路要素を設計および実行する必要を除外する。
【００２４】
ＭＣＭ１００はマルチ活性デバイス技術の組み込みを可能にするために、適合して構成されるが、ＲＦ性能、分離遮蔽、検査可能性（ｔｅｓｔａｂｉｌｉｔｙ）、冷却、信頼性、およびモジュールの物理的な取り扱いについての設計要求を満たしている。さらに、ＭＣＭ１００の構成は、ＭＣＭ１００が比較的低コストで大量に製造されることを可能にする。これらの設計対象を満足させることを可能にするＭＣＭ１００の局面については、以下で詳細に述べる。
【００２５】
（ヒートシンキングおよびＲＦ接地）
活性回路チップ、および特にＲＦチップは、一般的に高出力密度を有する。小さなＲＦチップは０．１〜５ワットの温度出力の間で製造する能力があり得る。すなわち、このようなチップにより生成される熱は、通常適切なヒートシンクに導かれ、活性チップ、および／またはモジュール自身の過熱を防ぐ。適切な熱伝導率を容易にするため、活性デバイス１０４は、低熱抵抗率および電気抵抗を有する材料から形成されるダイ取付パッド１１２に取り付けられ得る。本発明の好適な局面に従って、ＭＣＭ１００は、活性回路チップから適切な熱拡散要素か、または導電パッドに熱を導電する温度バイアとして充填バイアを利用する。好適な実施形態において、熱拡散要素はまた、ＲＦ接地平面として貢献する。
【００２６】
１つの例示的ＭＣＭ６００の部分の断面図を、概略的に図６に示す。ＭＣＭ６００は、好適には露出したダイ取付パッド６０４に適切に取り付けられる活性回路チップ６０２を備える。複数のスルーバイア６０６が基板６０８内に形成される。すなわち、スルーバイア６０６は、ダイ取付パッド６０４から、基板６０８のより低い表面で形成される少なくとも１つの導電パッド６１０まで続く。バイア６０６は任意の数の従来技術に従い形成され得る。好適な実施形態において、バイア６０６は初期にメッキされ、次いで電気的および熱的に伝導する適切な材料（例えば、銅ペースト、導電エポキシ、プリプレグ、等）を用いて充填される。
【００２７】
好適な実施形態において、熱バイアとして利用されるバイアは、熱伝導材料を用いて、適切に充填される。充填材料は、ダイ取付材料が「開いた」メッキされたスルーバイアを介して流れることを防ぐ。充填材料はまた、ＭＣＭパッケージが、次のレベルの基板またはアセンブリに半田付けされる場合、半田付けがバイアを介してウイッキングすることを防ぐ。
【００２８】
充填バイア６０６は、ＲＦ接地についての温度バイアおよび電気コンダクタ両方として構成される。ＭＣＭ６００をマザーボード上に取り付ける際には、導電パッド６１０は、ダイ取付パッド６０４によって活性回路チップ６０２に対する接地ポテンシャルとして利用される。接地を活性回路６０２に供給するために、配線接続６１２は１つの端において、直接ダイ取付パッド６０４に取り付けられ、他の端において、活性回路チップ６０２上の適切な位置に取り付けられる。このように、バイア６０６は活性回路チップ６０２からの熱経路をマザーボードに提供し、活性回路チップ６０２からの直接的および低インダクタンス接地パスを、マザーボード、および／または内部接地層に提供する。
【００２９】
本発明に従い、ＲＦ接地平面の位置、バイアの構成、および活性回路チップからＲＦ接地への導電パスは特定のアプリケーションについて異なり得る。例えば、図７は、他の例示的ＭＣＭ７００の部分の断面図を示す。ＭＣＭ７００は、ブラインドバイア７０２（ブラインドバイア７０２はメッキされるか、メッキされ充填されるかのどちらかである）を備え得、第１の活性アクティブチップ７０４を内部接地平面７０６に、熱的におよび電気的にボンディングする。図示しないが、内部接地平面７０６は、順番に適切な接地端末、および／または適切なヒートシンクに接続される。ＭＣＭ７００はまた、メッキされたスルーバイア７０８を備え、スルーバイア７０８は、第２の活性チップ７１０を、内部接地平面７１２および露出した伝導パッド７１４と熱的におよび電気的に接続する。特に、内部接地平面７０６および７１２は、異なる金属層上（図示）または同じ金属層上に存在し得る。図６と関連し、上記で述べたように、導電パッド７１４は半田付けされるか、または他方導電方法を用いて、良好なＲＦ接地を提供するマザーボードに取り付けられる。もう１つの充填／メッキブラインドバイア７１６は、貫通するか、または３つの金属層を補い、第２の活性チップ７１０を内部接地平面７０２と接続する。
【００３０】
（分割接地平面）
図１および図５〜図７を参照して、基板の同様か、または異なる金属層上の分割接地平面は好適には、複数の活性回路チップの間、および／または単一のチップ上の異なる機能的なセクションの間でＲＦ分離を得るために利用される。図１に示すように、ＭＣＭ１００は、単一基板１０２上に含まれる２つの機能的な異なる部分（各部分は２つの活性チップ１０４の１つに関連する）を備え得る。２つの部分の間の所望しないＲＦ干渉の数を減少させるために、ＭＣＭ１００は好適に、第１の接地平面１２２および分離した第２の接地平面１２４を備える。図１の状況で、第１および第２の接地平面１２２および１２４は、同じ内部金属層上で形成される。本明細書中で、より詳細に述べたように、ＭＣＭ１００は、接地平面と各ダイ取付パッド１１２の間の電気的接続を確立するために、バイア１１８を提供し得る。接地平面１２２および１２４は、マザーボードアセンブリが提供する接地と、あるいはＭＣＭ１００上の適切な端末（図１において、図示せず）と適切に接続され得る。
【００３１】
接地平面１２２および１２４の特定の大きさおよび形状は、所与の設計に依存して異なり得ることが理解される。例えば、第１の活性回路チップ７０４に関連する内部接地平面７０６を有する第１の活性回路チップ７０４を図７に示す。ワイヤーボンディング７２０は、ダイ取付パッド７２２および回路チップ７０４の間の直接的な導電パスを確立する。従って、ＲＦのために、回路チップ７０４および接地平面７０６は、操作的におよび機能的に関連する。しかしながら、第２の活性回路チップ７１０は、接地平面７０６よりも、異なるレベルに位置するＲＦ接地平面７１２を有する。さらに、回路チップ７１０は、ＭＣＭ７００と次のアセンブリレベルの間で、取り付け領域としてまた利用する導電接地パッド７１４（例えば、マザーボード）と関連する。ダウンボンディング（ｄｏｗｎｂｏｎｄ）７３０は、ダイ取付パッド７３２を通って、ＲＦ接地を回路チップ７１０に確立するように提供される。
【００３２】
図５および図６で示したように、分割接地平面機能は、内部金属層に制限されない。図６において、第１の導電接地パッド６１０ａは、第２の導電接地パッド６１０ｂから分離され、分離接地パッドは、単一の活性回路チップ６０２上の異なる機能的領域を分離するように提供し得る。図５は、２つの活性回路チップ（図示せず）が取り付けられ得る、代替のＭＣＭ５００の底面図である。ＭＣＭ５００は、第１の活性回路チップに関連する第１の導電接地パッド５０２、および第２の活性回路チップに関連する複数の導電接地パッド５０４を備える。スルーバイア５０６は各接地パッドが、活性チップあるいは活性チップの一部と電気的および／または熱的にボンディングされることを示す。ブラインドバイアはまた、内部接地パッドが、１つ以上の導電接地パッドと電気的に接続するように利用される。
【００３３】
特に、導電接地パッド５０４は、単一の活性回路チップについての局所ＲＦ分離を容易にするように分割される。例えば、パッド５０４ｃ上に位置する活性チップ部は、パッド５０４ａまたは５０４ｂ上に位置する活性チップ部よりも、異なる機能か、または異なる電気特性を有し得る。さらに、種々の設計理由により、パッド５０４ａ上に位置する活性チップ部は、パッド５０４ａに関連する内部接地平面を有し得るか、または分離ＲＦ接地を必要とし得ない。
【００３４】
特定の配置についての設計基準および接地平面の構成は、電気的要求、活性配線に対する所望のインピーダンス、活性配線密度、および他の要素に依存し得る。好適な実施形態に従い、単一の誘電基板上のマルチおよび分離ＲＦ機能を有する活性回路チップの使用は、本明細書中で述べた分割接地平面技術を使用して、実用的な製品および製造可能な製品において達成され得る。
【００３５】
（ファラデーケージ）
図１〜３を参照すると、ＭＣＭ１００は、ＭＣＭ１００内にある素子の周りのファラデーケージを形成する金属リド１０８および適した接地接続を用いて、ＲＦ分離およびＥＭＩシールドを達成し得る。もちろん、いくつかのＭＣＭは、ＲＦまたはＥＭＩの干渉を許容するよう設計され得、それらのパッケージは、金属リド１０８を利用する必要なく、代わりに、従来の上部形成（技術に頼り得る。
【００３６】
図１および図３に最良に示されるように、多くの導電性バイアは、基板１０２の表面の周りに形成されるのが好ましい。これらのバイアの正確な数および位置は、接地面の構造、およびファラデーケージによって保護される素子の数およびタイプによって決定され得る。例えば、周辺バイア間の間隔は、好ましくは、ＭＣＭ１００が、ある周波数または複数の周波数のＲＦ干渉に対して適切に保護されることを確実にするよう選択される。概して、周辺バイアは不要信号の波長の２０分の１以下の間隔があけられる。
【００３７】
導電性リング２００（図２を参照）は、基板１０２の周辺、好ましくは周辺バイアの上に形成される。実際には、導電性リング２００が、最初に形成され得、その後に、導電性リング２００中の周辺バイアまたは導電性リング２００に近位の周辺バイアが導入される。好適な実施の形態において、導電性リング２００は、基板１０２の上にメッキされるか、基板１０２内にエッチングされる。金属リド１０８は、公知の半田付けまたは導電性のエポキシ接着技術を用いて導電性リング２００に取り付けられ、その結果金属リド１０８および導電性リング２００の少なくとも一部分は、電気的にボンディングされる。
【００３８】
好ましくは、周辺バイアは、基板１０２内部の金属接地面に電気的にボンディングされるように構成される。例えば、図１は、周辺バイア１３０および１３２はそれぞれ接地面１２２および１２４にボンディングされることを示す。従って、金属リド１０８、導電性リング２００および１つ以上の接地面は、基板１０２上の活性回路の一部を絶縁しシールドするように機能し得る。ファラデーケージは、ＲＦおよびＥＭＩの外部からの干渉からＭＣＭ１００を保護し、ファラデーケージは、ＭＣＭ１００内の異なる部分を保護し、絶縁するよう適切に構成され得る。ファラデーケージは、特定の用途（例えば、コードレス電話および携帯電話）において望ましくあり得、その場合、ＲＦまたはＥＭＩの放射および干渉は、制限され得る。
【００３９】
導電性リング２００は、連続である必要がなく、金属リド１０８は、基板１０２の周辺を物理的に密封するよう形成される必要もないということは、理解されるべきである。例えば、導電性リング２００は、ＭＣＭ（例えば受信部）の一部分に対してのみ連続していてもよい。ＭＣＭ回路（例えばＲＦ送信部にのみ）の特定の部分を絶縁しシールドするという目的においてのみ、導電性リングは意図的に不連続であり得る。従来の絶縁技術は、分離金属リドまたはリドを区切るために設計された物理的な仕切りまたは壁を有する金属リドを利用し得る。
【００４０】
ファラデーケージのシールドおよび絶縁の効果を高めるために、ＭＣＭ１００は、基板１０２上に形成される少なくとも１つの露出した導電性ストリップ１４０（図１参照）を含み得る。好適な実施の形態において、導電性ストリップ１４０は基板１０２全体を横切って伸びる銅のスロットとして形成される。導電性ストリップ１４０は周辺バイアを通って１つ以上の接地面に電気的にボンディングされる。加えて、金属リド１０８は、導電性ストリップ１４０へ（半田または別の適した材料で）導電的に接続され得る。分割接地面の１２２および１２４と共に、導電性ストリップ１４０を使用すると、金属リド１０８を用いてさらなる接地接続を形成する必要なく分割したファラデーケージを効率良く形成することができ得る。
【００４１】
（バイアの構成）
図３〜１０を参照すると、本発明の好適な特徴によるＭＣＭは、ＭＣＭの電気的および熱的な特性を向上するために構成され、配置されるバイアを利用する。以前に述べたように、このバイアは、特定のバイアの所望の機能（例えば、熱損失および／またはＲＦ接地）にメッキされたバイアまたは被せメッキされたバイアのいずれかであり得る。
【００４２】
図８に示され、本明細書においてより詳細に記載されているように、例示的なＭＣＭ８００は、多くの活性回路ダイまたは複数の機能を有する１つの活性回路ダイに適応するよう設計される単一の誘電体基板８０２内のスルーバイア８０４、ブラインドバイア８０６および埋め込みバイア８０８の任意の組み合わせを使用し得る。スルーバイア８０４、ブラインドバイア８０６および埋め込みバイア８０８の特定の構成および（本明細書に記載される）ＭＣＭ８００の他の要素は、ＭＣＭ８００に関連する所望の電気的性能基準、物理的必要条件および製造問題により決定され得る。ブラインドバイア８０６は、内層への最短のルートを通るＲＦ信号の経路を決定するか内蔵変圧器を形成するのに使用され得る。代わりに、メッキしたスルーホール／バイアが使用される場合、底面の露出した接地パッド上に接地し得る。接地パッドは異なる電位であるので、下部層の残りの接地部からアンチ−パッド絶縁領域が要求される。さらに、スルーバイアは、半田マスクで覆われる必要があり、その結果ＭＣＭパッケージのための取り付け半田は隣接する接地部へバイアをショートさせない。従って、ブラインドバイアは、信号ルートを短くし、最終的に完成したパッケージの表面への取り付けをより容易にすることができる。
【００４３】
ダイ接着パッドおよび／または活性回路チップに関連するバイアの特定の構成は、ＭＣＭの電気的特性または熱特性を向上させるのにも役立ち得る。例えば、図９に最良に示されるように、例示的な活性回路チップ９０２は、対応するダイ接着パッド９０４とボンディングされ得、適切に接続され得る。（透視図に示される）多くのバイア９０６〜９２２は、好ましくはダイ接着パッド９０４と電気的接続を形成するように構成される。効果的な熱だめ方法として、活性回路ダイは全てのサーマルバイアと重ね合わせられる。図４は、例示的な基板４００上の類似のダイ接着パッド１１２および他の露出した金属素子を示す。本明細書において記載されるように、そのようなバイアは、メッキされたスルーバイアおよび／または被せたスルーバイアまたはブラインドバイアの任意の組み合わせであり得る（埋め込みバイアは任意の露出した金属層にボンディングされない）。上記に記載されるように、露出した層上の接地面のへショートされるスルーホールバイアは、ＭＣＭパッケージの次の取り付け時の問題を回避するように充填される。
【００４４】
図９に示される例示的な実施形態において、バイア９０６〜９１６は、活性回路チップ９０２の一部にボンディングされ得、バイア９１８〜９２２は、活性回路チップ９０２の別の部分にボンディングされ得る。この場合、活性回路チップ９０２の異なる部分は、回路チップ９０２のそれぞれの領域に位置付けられる機能的な要素を有し得る。バイア９１８〜９２２から比較的離れたバイア９０６〜９１６は、回路チップ９０２の２つの部分を電気的または熱的に分離するという要望を示し得る。活性回路をＲＦ分離することにより、ＭＣＭは単一の誘電体基板の上に複数のＲＦ機能を統合し得る。図６および図７に示され、本明細書においてより詳細に記載されるように、電気的分離は、異なるバイア群にそれぞれボンディングされる分割された接地面のを使用することでさらに促進され得る。
【００４５】
ＲＦ接地の特性をさらに向上させるために、バイア９０６〜９２２は、少なくとも１つのバイアがダウンボンディングに近位に位置付けられるように配列され得る。ダウンボンディング（ワイヤーボンディング）は、典型的にダイ接着パッドを通って活性回路チップのための接地を定めるよう形成される。図９は、ダイ接着パッド９０４に活性チップ９０２を接続するダウンボンディング９２４を示す。示されるように、ダウンボンディング９２４は、ダイ接着パッド９０４上のダウンボンディング９２６と活性回路チップ９０２上のダウンボンディング位置９２８との間に電気的接続を形成する。特に、バイア９０６および９０８は、ダウンボンディング位置９２８に比較的近い。この近接は、活性回路チップ９０２へのＲＦ接地の特性を向上させる（理想的には、接地パスの長さは、寄生インダクタンスをできるだけ最小にするよう短くされなければならない）。
【００４６】
（ダイ接着パッドの構成）
本発明の他の好適な局面に従って、ＭＣＭ基板上のダイ接着パッドは、ＭＣＭの電気的特性、機械的特性および／または熱的特性を向上するよう構成される。ダイ接着パッドの特定のレイアウトは多くのパラメータ（例えば、使用される活性回路のチップのタイプ、活性回路チップが複数の機能を実行するかどうか、ダウンボンディングの必要な範囲、活性チップに関連する信号終端の数、活性素子間の所望のＲＦ分離量等）に依存し得る。
【００４７】
図９を再び参照すると、ダイ接着パッド９０４は、多くのダウンボンディング位置９３２ならびに９３４および多くの導電性パッド９３６〜９４０を接続するように適切な形状にされ得る。寄生効果を最小限にするために、ダウンボンディング位置（例えば、位置９３２および９３４）は、ワイヤーボンディング９４２および９４４ができる限り短い状態を保たれるよう位置付けされる。実際の実施形態において、ダウンボンディング位置９３２および９３４は、ダイ接着パッド９０４の突出している部分または伸長している部分のそれぞれに存在する。そのような突起の使用は、線密度またはパッケージサイズがＭＣＭの全体の設計に寄与する要因である用途において望ましくあり得る。
【００４８】
導電性パッド９３６〜９４０は、入力信号または出力信号の経路を決めるのに使用され得る。寄生およびＲＦ干渉を減少させるために、活性回路チップ９０２と導電性パッド９３６〜９４０との間の距離は、好ましくは実質的に最小を保たれる。従って、ダイ接着パッド９０４は、導電性パッド９３６〜９４０が活性回路チップ９０２上の各接着ポイントに近接して位置付けられ得るように適切に構成され得る。この様態において、ダイ接着パッド９０４の全体の形状は、基板の表面上の空間を保ったまま、任意の数の導電性パッドおよびダウンボンディングをボンディングすることができる。
【００４９】
図１０は、ＭＣＭ基板１００４へ取り付けられた例示的な多機能活性回路チップ１００２の模式的上面図である。回路チップ１００２は、１つ以上の動作周波数に関連される多くの異なるＲＦ機能を行うよう構成され得る。例示目的として、ＬＮＡセクション１００６、ＶＧＡセクション１００８、第１の追加ＲＦセクション１０１０（例えばＲＦ入力セクション）および第２の追加ＲＦセクション１０１２（例えば、ＲＦ出力セクション）を有する活性チップ１００２を示す。
【００５０】
基板１００４は、好ましくは活性チップ１００２に関連する複数の異なるダイ接着パッドを含む。第１のダイ接着パッド１０１４は、主にＬＮＡセクション１００６に対応し得、第２のダイ接着パッド１０１６は、主にＶＧＡセクション１００８に対応し得、第３のダイ接着パッド１０１８は、主にＲＦセクション１０１０に対応し得、かつ第４のダイ接着パッド１０２０は、主にＲＦセクション１０１２に対応し得る。絶縁領域は、種々のダイ接着パッド１０１４〜１０２０間に規定され得る。分離ダイ接着パッド１０１４〜１０２０は、ＲＦ分離問題、ＥＭＩ干渉問題および／または熱損失問題を解決するよう適切に設計され得る。例えば、多くのバイア（透視図に示される）は、１つ以上の接地面への電気的接続および熱的接続を確立し得る。本明細書においてより詳細に記載されるように、ＭＣＭは、中間金属層または露出した下部金属層に位置付けられた分割ＲＦ接地面を使用し得、異なるＲＦチップ間または単一のＲＦチップ内の異なる領域の間の効果的なＲＦ接地およびＲＦ分離を促進する。
【００５１】
（１つのＭＣＭ内の異なる活性チップのタイプ）
上記に簡単に記載されているように、ＭＣＭ１００は活性回路チップ１０４の種々のタイプ（例えば、ＣＭＯＳ技術、バイポーラ技術、ＧａＡｓ技術または他の適したダイ技術）の任意の組み合わせを含み得る。単一の基板１０２へ実装される複数のチップ技術を組み合わせることによって、ＭＣＭ１００に関連する設計上の柔軟性が高められ得る。従って、ＭＣＭ１００は、製造コスト、電気的性能および他の設計要素を最適化する様態で活性回路チップ１０４の任意の所与のタイプを利用し得る。
【００５２】
異なるタイプの活性チップを使用することにより、結果として基板１０２の設計がより汎用的になり得る。例えば、図１〜３と関連して上記に記載されるように、ＧａＡｓチップは、典型的に、露出したダイ接着パッド１１２上に実装され、接地面またはＭＣＭ１００が取り付けられるマザーボードに対して熱だめ効果を提供する。対照的にシリコンがベースとなるチップは、半田マスクで覆われる領域（または任意の適切な絶縁領域）に実装され得る。このように、金属線がシリコンチップの真下に経路付けされ得るか、あるいは他の金属層に対してバイアが、活性シリコンチップに関連するＲＦ信号に悪影響を及ぼすことなく形成され得る。半田マスク層はシリコンチップから導電性金属線を効果的に分離する。従って、シリコンがベースとなる活性チップ（または他の適切なチップのタイプ）が半田マスク領域上に実装される場合、ＭＣＭ１００に含まれる金属線の密度は、増加され得る。
【００５３】
（表面実装およびワイヤーボンディング表面技術）
図１〜３に関して上記に記載されるように、ＭＣＭ１００は好ましくは、多くの表面実装されたディスクリート素子１０６および多くの活性回路チップ１０４を含み、それら個別のコンポーネント１０６および活性回路チップ１０４は、それらに関連付けられたワイヤーボンディングされた電気接続をする。やはり電気的性能およびパッケージングの目標を達成しつつ、単一のＭＣＭパッケージのためのワイヤーボンディング技術と共にリフロー表面実装技術を使用することにより、製造コストを削減し、生産量を増加させることが望ましい。図６，７および９は、活性回路チップからそれぞれの基板上にある多くの接点へ通じるワイヤーボンディング６１２、６２０，６２２，７２０および９２４を示す。図６は、回路チップ６０２上の点を基板６０８上の各接触パッド６３０および６３２に接続するワイヤーボンディング６２０および６２２を示す。次に、接触パッドはバイアに電気的にボンディングされ得、バイアは基板６０８に含まれる他の金属線への電気的接続を提供する。
【００５４】
本発明は、半田パッドおよびワイヤーボンディングパッドのメッキ化ならびにクリーニングに関連する難題および半田フローに関連する問題を克服する（短絡は、活性素子１０４および隣接する電気的接続位置へのディスクリート素子１０６の物理的接近が原因で生じる）。例えば、ワイヤーボンディングパッドに使用されるメッキ材料（例えば、金）の特性は、半田パッドに使用されるメッキ材料の特性は異なり得る。加えて、金属棒またはそのまま残るスタブは、ＲＦ回路を劇的に変え得るので、そうでない場合に従来のＭＣＭにおいて使用され得る電解メッキプロセスは、ＲＦ用途に対して不適切である。これらの障害を解決することにより、ＭＣＭ１００は、単一の誘電性基板上にワイヤーボンディングされた活性回路チップに表面実装されるディスクリート素子をボンディングすることができる。
【００５５】
（裏側の終端）
従来技術には、内蔵の回路パッケージ（例えばＭＣＭ）と隣のアセンブリレベル（例えば、マザーボード）との間の端子接続を提供する技術が十分ある。例えば、従来のＭＣＭは、ボールグリドアレイ（ＢＧＡ）、ピングリドアレイ（ＰＧＡ）、ランドグリドアレイ（ＬＧＡ）、キャステレイト（ｃａｓｔｅｌｌａｔｉｏｎ）アレイ、または同様なものを使用し得る。しかしながら、従来技術のＭＣＭは、単一の終端方法にしばしば限られており、従って、ＭＣＭ基板は、制限要因としての終端方法を用いて設計されなければならない。
【００５６】
従来のＭＣＭとは対照的に、本発明によるＭＣＭは１つ以上の露出した接着パッド（例えば、接地パッド）と多くの周辺の接続パッドとをボンディングし得る。図５は、多くの比較的大きな接地パッド５０２および５０４ならびに多くの外側のランドグリドパッド５１０を使用する例示的なＭＣＭ５００の底面を示す。代替的な実施形態において、半田ボールは、終端デバイスとして使用され得る。半田ボールとボンディングするより高い隔離絶縁器は、典型的に不必要な寄生を取りいれるので、ＬＧＡは、ＲＦ用途で好まれ得る。図３は終端のためのキャストレーション１４０（メッキ化されたハーフシリンダー）を使用しているところを示す。キャストレーション１４０は、キャストレーションとマザーボードとの間の半田接続が完全であるかを視覚的に検査することが必要な特定の用途で望ましくあり得る。
【００５７】
本発明により、ＭＣＭは、単一のパッケージの終端方法の任意の組み合わせを使用し得る。そのような終端方法の汎用性および柔軟性により、ＭＣＭは電気的問題および製造上の問題を予期するために、異なるタイプの終端の利点を利用し得る。
【００５８】
（可調プリント受動素子）
図３に示されるように、ＭＣＭは、プリント受動素子（例えば、プリントインダクタ１５０）を含み得、そのようなプリント素子は、活性回路チップ、導電性パッド、終端、ディスクリート素子等にボンディングされ得る。プリント抵抗、コンデンサ、インダクタおよび変圧器は、同調、整合、バイパスまたは絶縁の目的で使用され得る。従来技術のＭＣＭ基板は、そのようなプリント素子の調整能力の点で制限され得、典型的に、プリント素子の電気的特性は、基板の設計によって決定される。
【００５９】
図１１および１２を参照すると、ＭＣＭ基板１１００は、任意の数の可調プリント素子を含み得る。図１１は、例示的な螺旋状プリントインダクタ１１１０の概略図を示し、図１２は、例示的なＵ字型プリントンダクタ１２１０の概略図を示す。従来技術によれば、これらのプリント素子は、基板１１００の第１の金属層にあり得る。適切な絶縁材料（例えば、半田マスク）は、露出を意図しないインダクタ１１１０および１２１０の部分に適用され得る。基板１１００が生成された後、必要であれば、インダクタ１１１０および１２１０の両方は、好ましくは、インダクタ１１１０および１２１０のそれぞれのインダクタンスが変更され得るよう構成される。
【００６０】
螺旋状インダクタ１１００は、導電性バイア１１１２または任意の適切な導電性接合部の一端で電気的にボンディングされ得る。ワイヤーボンディング１１１６の第１の端部は、従来のワイヤーボンディング技術を用いて導電性パッド１１１４に電気的にボンディングされ得る。螺旋状インダクタ１１００の外側の端部に近位の位置１１１８に電気的にボンディングされたワイヤーボンディング１１１６の第２の端部を示す。位置１１１８は、半田マスク材料の適切な部分を除去することにより露出され得る。この例示的な実施形態により、任意の数の第２の位置１１２０は、ワイヤーボンディング１１１６の接点として使用され得る。これらの第２の位置１１２０は、螺旋状インダクタ１１００のインダクタンスを所望の値に調整するために使用され得る。
【００６１】
Ｕ字型インダクタ１２１０は、導電性バイアまたは導電性パッド１２１２のそれぞれの両端に電気的にボンディングされ得る。それ自身により、Ｕ字型インダクタ１２１０は、固有の設計値に近いインダクタンスを有し得る。製作公差およびＭＣＭにボンディングする他の素子が有する許容誤差および相互作用により、Ｕ字型インダクタ１２１０は、最適化されたインダクタンスを有し得ない。従って、任意の数の第２のインダクタ１２１４は、Ｕ字型インダクタ１２１０の近位にプリントされ得る。第２のインダクタ１２１４は、Ｕ字型インダクタ１２１０にボンディングされるインダクタンスの調整を容易にするよう構成される。図１２に示されるように、第２のインダクタ１２１４は、バイア１２１２間で測定されるインダクタンス全体を効果的に減少させるように、Ｕ字型インダクタ１２１０と、並列にワイヤーボンディングされ得る。合計インダクタンスは、種々の第２のインダクタ１２１４に関連するインダクタンスに応じて適切に調整され得る。２つの第２のインダクタ１２１４のみが、図１２に示されるが、任意の数の素子が基板１１００上にプリントされ得る。加えて、任意の数の第２のインダクタは、インダクタンスの汎用調整が可能となるよう共にボンディングされ得る。さらに、球状の半田または液滴の半田を用いて、インダクタの巻きの間のパスを短くすることができる。
【００６２】
これらおよび他の技術は、基板１１００上に含まれる抵抗性素子および容量性素子を調整するのに使用され得る。これらの調整技術は３次元素子に関しても適用され得ることが認識されるべきである。
【００６３】
要するに、本発明による汎用のＭＣＭモジュールは、単一の基板パッケージ上に異なるＲＦ機能の統合を可能とする多くの機能を使用し得る。ＲＦ分離、ＥＭＩ保護、電気的性能、熱損失、高い生産性、電力管理および低コスト製造は、ＭＣＭの設計時に考慮される重要なパラメータである。ＭＣＭの素子の柔軟性により、これらおよび他の設計パラメータを実用的なＭＣＭパッケージの生産における主な原因とすることができる。
【００６４】
本発明は、好適な実施形態を参照して上述されてきた。しかしながら、当業者は、変更および修正が本発明の範囲から逸脱することなく好適な実施形態にされ得ることを認識する。例えば、本明細書に記載される基板のレイアウトおよび特定の素子は、単に例示的なものにすぎない。加えて、任意の所与のＭＣＭパッケージの特定の機能性は、用途次第で変わる。上記の特許請求の範囲において表されるように、これらおよび他の変更および修正は、本発明の範囲内に含まれるように意図される。
【図面の簡単な説明】
【図１】 図１は、ＭＣＭの展開透視図である。
【図２】 図２は、活性チップおよび個別素子の例示的配置を示すＭＣＭの平面図である。
【図３】 図３は、図２に示すＭＣＭを用いて使用され得る例示的基板の平面図である。
【図４】 図４は、ＭＣＭを用いて使用され得る例示的基板の詳細な部分の平面図である。
【図５】 図５は、ＭＣＭの下面図である。
【図６】 図６は、例示的ＭＣＭの断面図である。
【図７】 図７は、例示的ＭＣＭの断面図である。
【図８】 図８は、ＭＣＭの部分断面図である。
【図９】 図９は、ＭＣＭ基板上に取り付けられた活性回路チップを有するＭＣＭ基板の各部の平面図である。
【図１０】 図１０は、ＭＣＭ基板上に取り付けられた活性回路チップを有するＭＣＭ基板の各部の平面図である。
【図１１】 図１１は、ＭＣＭで利用され得るプリントインダクタ素子の平面図である。
【図１２】 図１２は、ＭＣＭで利用され得るプリントインダクタ素子の平面図である。
Claims (12)
- 基板と、
該基板の外部表面上に位置付けられた第１および第２のダイ接着パッドであって、各々が少なくとも１つのダウンボンディングの位置を提供する第１および第２のダイ接着パッドと、
該第１のダイ接着パッドに接着されており、第１のＲＦ／ＩＦ機能を実行する第１のＲＦ／ＩＦ活性回路チップと、
該第２のダイ接着パッドに接着されており、第２のＲＦ／ＩＦ機能を実行する第２のＲＦ／ＩＦ活性回路チップと、
該基板に集積され、該第１のＲＦ／ＩＦ活性回路チップに関連付けられる第１の接地面と、
該基板に集積され、該第２のＲＦ／ＩＦ活性回路チップに関連付けられる第２の接地面と、
該基板に結合され、該第１のＲＦ／ＩＦ活性回路チップのシールドを強化するように該第１の接地面に電気的に接続されている金属リドと、
該第１の接地面と該金属リドとの間で電気的接続を確立するように構成されるメッキスルーバイアと
を含む、マルチチップモジュール。 - 前記第１および第２の接地面は、物理的に互いに異なる、請求項１に記載のマルチチップモジュール。
- 前記第１および第２の接地面は、前記第１および第２のＲＦ／ＩＦ活性回路チップを電気的に絶縁するように構成されている、請求項１に記載のマルチチップモジュール。
- 前記第１および第２の接地面は、前記第１のＲＦ／ＩＦ活性回路チップと前記第２のＲＦ／ＩＦ活性回路チップとの間のＲＦ／ＩＦ干渉の量を減少させるように構成されている、請求項１に記載のマルチチップモジュール。
- 前記第１および第２の接地面は、前記マルチチップモジュールが前記第１および第２のＲＦ／ＩＦ機能の集積を可能にするように構成されている、請求項１に記載のマルチチップモジュール。
- 前記基板は、内部金属層を含む複数の金属層を含み、前記第１および第２の接地面のうちの少なくとも一方が、該内部金属層に存在する、請求項１に記載のマルチチップモジュール。
- 前記基板は、外部金属層を含む複数の金属層を含み、前記第１および第２の接地面のうちの少なくとも一方が、該外部金属層に存在する、請求項１に記載のマルチチップモジュール。
- 前記第１および第２の接地面の少なくとも一方は、前記マルチチップモジュールの伝導接着パッドとして機能するようにさらに構成されている、請求項７に記載のマルチチップモジュール。
- 前記基板内に形成されるメッキスルーバイアをさらに含み、該メッキスルーバイアは、前記第１のＲＦ／ＩＦ活性回路チップと前記第１の接地面との間に電気的接続を確立するように構成されている、請求項１に記載のマルチチップモジュール。
- 前記メッキスルーバイアが前記ダイ接着パッドと電気的接続を確立する、請求項９に記載のマルチチップモジュール。
- 前記基板上に位置付けされる伝導ストリップをさらに含み、該伝導ストリップが前記第１のＲＦ／ＩＦ活性回路チップのシールドを強化するように前記金属リドに電気的に結合されている、請求項１に記載のマルチチップモジュール。
- 前記伝導ストリップは、前記第１のＲＦ／ＩＦ活性回路チップと前記第２のＲＦ／ＩＦ活性回路チップとの間に位置付けされる、請求項１１に記載のマルチチップモジュール。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/239,617 | 1999-01-29 | ||
| US09/239,617 US6377464B1 (en) | 1999-01-29 | 1999-01-29 | Multiple chip module with integrated RF capabilities |
| PCT/US2000/001984 WO2000045420A2 (en) | 1999-01-29 | 2000-01-27 | Multiple chip module with integrated rf capabilities |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005376712A Division JP2006100861A (ja) | 1999-01-29 | 2005-12-27 | 集積ｒｆ性能を備えたマルチチップモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002536819A JP2002536819A (ja) | 2002-10-29 |
| JP3941911B2 true JP3941911B2 (ja) | 2007-07-11 |
Family
ID=22902948
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000596587A Expired - Lifetime JP3941911B2 (ja) | 1999-01-29 | 2000-01-27 | 集積ｒｆ性能を備えたマルチチップモジュール |
| JP2005376712A Pending JP2006100861A (ja) | 1999-01-29 | 2005-12-27 | 集積ｒｆ性能を備えたマルチチップモジュール |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005376712A Pending JP2006100861A (ja) | 1999-01-29 | 2005-12-27 | 集積ｒｆ性能を備えたマルチチップモジュール |
Country Status (11)
| Country | Link |
|---|---|
| US (2) | US6377464B1 (ja) |
| EP (1) | EP1153419B1 (ja) |
| JP (2) | JP3941911B2 (ja) |
| KR (1) | KR20010110421A (ja) |
| CN (1) | CN1206732C (ja) |
| AT (1) | ATE322079T1 (ja) |
| DE (1) | DE60026978T2 (ja) |
| DK (1) | DK1153419T3 (ja) |
| HK (2) | HK1044072B (ja) |
| TW (1) | TW535245B (ja) |
| WO (1) | WO2000045420A2 (ja) |
Families Citing this family (146)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
| TW473882B (en) * | 1998-07-06 | 2002-01-21 | Hitachi Ltd | Semiconductor device |
| US7525813B2 (en) * | 1998-07-06 | 2009-04-28 | Renesas Technology Corp. | Semiconductor device |
| JP3614030B2 (ja) * | 1999-04-02 | 2005-01-26 | 株式会社村田製作所 | マザー基板，子基板およびそれを用いた電子部品ならびにその製造方法 |
| US20070176287A1 (en) * | 1999-11-05 | 2007-08-02 | Crowley Sean T | Thin integrated circuit device packages for improved radio frequency performance |
| US7173336B2 (en) * | 2000-01-31 | 2007-02-06 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
| JP3778773B2 (ja) * | 2000-05-09 | 2006-05-24 | 三洋電機株式会社 | 板状体および半導体装置の製造方法 |
| TWI248842B (en) * | 2000-06-12 | 2006-02-11 | Hitachi Ltd | Semiconductor device and semiconductor module |
| US6627999B2 (en) * | 2000-08-31 | 2003-09-30 | Micron Technology, Inc. | Flip-chip with matched signal lines, ground plane and ground bumps adjacent signal bumps |
| US6462423B1 (en) | 2000-08-31 | 2002-10-08 | Micron Technology, Inc. | Flip-chip with matched lines and ground plane |
| US6720245B2 (en) | 2000-09-07 | 2004-04-13 | Interuniversitair Microelektronica Centrum (Imec) | Method of fabrication and device for electromagnetic-shielding structures in a damascene-based interconnect scheme |
| US6582979B2 (en) * | 2000-11-15 | 2003-06-24 | Skyworks Solutions, Inc. | Structure and method for fabrication of a leadless chip carrier with embedded antenna |
| US6960824B1 (en) * | 2000-11-15 | 2005-11-01 | Skyworks Solutions, Inc. | Structure and method for fabrication of a leadless chip carrier |
| KR100369393B1 (ko) | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
| DE10122701A1 (de) * | 2001-05-10 | 2002-11-21 | Infineon Technologies Ag | Schaltungsmodul |
| JP4468609B2 (ja) * | 2001-05-21 | 2010-05-26 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6882046B2 (en) * | 2001-07-09 | 2005-04-19 | Koninklijke Phillips Electronics N.V. | Single package containing multiple integrated circuit devices |
| US6856007B2 (en) * | 2001-08-28 | 2005-02-15 | Tessera, Inc. | High-frequency chip packages |
| US7176506B2 (en) * | 2001-08-28 | 2007-02-13 | Tessera, Inc. | High frequency chip packages with connecting elements |
| US6847115B2 (en) * | 2001-09-06 | 2005-01-25 | Silicon Bandwidth Inc. | Packaged semiconductor device for radio frequency shielding |
| GB2385984B (en) | 2001-11-07 | 2006-06-28 | Micron Technology Inc | Semiconductor package assembly and method for electrically isolating modules |
| TW517276B (en) * | 2002-01-18 | 2003-01-11 | Advanced Semiconductor Eng | Substrate |
| JP4171218B2 (ja) * | 2002-01-23 | 2008-10-22 | 三菱電機株式会社 | 表面実装モジュール |
| US6972964B2 (en) * | 2002-06-27 | 2005-12-06 | Via Technologies Inc. | Module board having embedded chips and components and method of forming the same |
| US7138884B2 (en) * | 2002-08-19 | 2006-11-21 | Dsp Group Inc. | Circuit package integrating passive radio frequency structure |
| US6700196B1 (en) * | 2002-09-23 | 2004-03-02 | Honeywell Federal Manufacturing & Technologies | Programmable multi-chip module |
| US7071545B1 (en) | 2002-12-20 | 2006-07-04 | Asat Ltd. | Shielded integrated circuit package |
| US7164192B2 (en) * | 2003-02-10 | 2007-01-16 | Skyworks Solutions, Inc. | Semiconductor die package with reduced inductance and reduced die attach flow out |
| US7754537B2 (en) * | 2003-02-25 | 2010-07-13 | Tessera, Inc. | Manufacture of mountable capped chips |
| US6870448B2 (en) * | 2003-03-14 | 2005-03-22 | Agilent Technologies, Inc. | Adjustable coaxial support |
| US20040183167A1 (en) * | 2003-03-21 | 2004-09-23 | Texas Instruments Incorporated | Recessed-bond semiconductor package substrate |
| US7248482B2 (en) * | 2003-05-16 | 2007-07-24 | Matsushita Electric Industrial Co., Ltd. | Module with built-in circuit component and method for producing the same |
| JP2005039243A (ja) * | 2003-06-24 | 2005-02-10 | Ngk Spark Plug Co Ltd | 中間基板 |
| JP2007528120A (ja) * | 2003-07-03 | 2007-10-04 | テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ | 集積回路装置をパッケージングする方法及び装置 |
| US20050085016A1 (en) * | 2003-09-26 | 2005-04-21 | Tessera, Inc. | Structure and method of making capped chips using sacrificial layer |
| US20050067681A1 (en) * | 2003-09-26 | 2005-03-31 | Tessera, Inc. | Package having integral lens and wafer-scale fabrication method therefor |
| US20050139984A1 (en) * | 2003-12-19 | 2005-06-30 | Tessera, Inc. | Package element and packaged chip having severable electrically conductive ties |
| KR100631673B1 (ko) | 2003-12-30 | 2006-10-09 | 엘지전자 주식회사 | 이동통신용 고주파 모듈 구조 |
| JP4418250B2 (ja) * | 2004-02-05 | 2010-02-17 | 株式会社ルネサステクノロジ | 高周波回路モジュール |
| US20050189622A1 (en) * | 2004-03-01 | 2005-09-01 | Tessera, Inc. | Packaged acoustic and electromagnetic transducer chips |
| JP2005268428A (ja) * | 2004-03-17 | 2005-09-29 | Mitsubishi Electric Corp | 基板の電磁シールド構造 |
| US20050224942A1 (en) * | 2004-03-26 | 2005-10-13 | Fan Ho | Semiconductor device with a plurality of ground planes |
| US7507914B2 (en) * | 2004-06-30 | 2009-03-24 | Honeywell International Inc. | Micro-castellated interposer |
| JP2006033349A (ja) * | 2004-07-15 | 2006-02-02 | Nippon Dempa Kogyo Co Ltd | 逓倍型の水晶発振器 |
| US7632747B2 (en) * | 2004-08-19 | 2009-12-15 | Micron Technology, Inc. | Conductive structures for microfeature devices and methods for fabricating microfeature devices |
| US7190053B2 (en) * | 2004-09-16 | 2007-03-13 | Rosemount Inc. | Field device incorporating circuit card assembly as environmental and EMI/RFI shield |
| JP4494175B2 (ja) * | 2004-11-30 | 2010-06-30 | 新光電気工業株式会社 | 半導体装置 |
| US8143095B2 (en) * | 2005-03-22 | 2012-03-27 | Tessera, Inc. | Sequential fabrication of vertical conductive interconnects in capped chips |
| US7408786B2 (en) * | 2005-06-13 | 2008-08-05 | Research In Motion Limited | Electrical connector and system for a component in an electronic device |
| US7327006B2 (en) * | 2005-06-23 | 2008-02-05 | Nokia Corporation | Semiconductor package |
| KR100691275B1 (ko) * | 2005-08-25 | 2007-03-12 | 삼성전기주식회사 | 열방출 특성이 향상된 다중 칩 모듈 |
| US7145084B1 (en) | 2005-08-30 | 2006-12-05 | Freescale Semiconductor, Inc. | Radiation shielded module and method of shielding microelectronic device |
| US7507603B1 (en) | 2005-12-02 | 2009-03-24 | Amkor Technology, Inc. | Etch singulated semiconductor package |
| US7423608B2 (en) * | 2005-12-20 | 2008-09-09 | Motorola, Inc. | High impedance electromagnetic surface and method |
| US7852189B2 (en) | 2005-12-30 | 2010-12-14 | Intel Corporation | Packaged spiral inductor structures, processes of making same, and systems containing same |
| US20070190747A1 (en) * | 2006-01-23 | 2007-08-16 | Tessera Technologies Hungary Kft. | Wafer level packaging to lidded chips |
| US7936062B2 (en) * | 2006-01-23 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer level chip packaging |
| US7629683B1 (en) * | 2006-02-28 | 2009-12-08 | Juniper Networks, Inc. | Thermal management of electronic devices |
| US20080002460A1 (en) * | 2006-03-01 | 2008-01-03 | Tessera, Inc. | Structure and method of making lidded chips |
| DE112006003771B4 (de) * | 2006-03-06 | 2019-02-28 | Intel Corporation | Auf Chipebene integrierte passive Hochfrequenzelemente, Verfahren zu ihrer Herstellung und Systeme, die diese enthalten |
| US7968998B1 (en) | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
| JP4722795B2 (ja) * | 2006-08-31 | 2011-07-13 | 富士通株式会社 | 配線基板および電子部品モジュール |
| US7817438B2 (en) * | 2006-12-21 | 2010-10-19 | Asia Optical Co., Inc. | Transceiver module and PCB structure thereof |
| US8604605B2 (en) | 2007-01-05 | 2013-12-10 | Invensas Corp. | Microelectronic assembly with multi-layer support structure |
| US20080170378A1 (en) * | 2007-01-17 | 2008-07-17 | Cheng-Yi Ou-Yang | Circuit structure having independent ground plane layouts implemented in circuit board |
| US8274162B2 (en) * | 2007-01-20 | 2012-09-25 | Triquint Semiconductor, Inc. | Apparatus and method for reduced delamination of an integrated circuit module |
| CN201004635Y (zh) * | 2007-01-29 | 2008-01-09 | 华为技术有限公司 | 射频拉远单元 |
| US7982297B1 (en) | 2007-03-06 | 2011-07-19 | Amkor Technology, Inc. | Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same |
| US8351982B2 (en) * | 2007-05-23 | 2013-01-08 | Broadcom Corporation | Fully integrated RF transceiver integrated circuit |
| US7977774B2 (en) | 2007-07-10 | 2011-07-12 | Amkor Technology, Inc. | Fusion quad flat semiconductor package |
| US20090032917A1 (en) * | 2007-08-02 | 2009-02-05 | M/A-Com, Inc. | Lead frame package apparatus and method |
| US7687899B1 (en) | 2007-08-07 | 2010-03-30 | Amkor Technology, Inc. | Dual laminate package structure with embedded elements |
| US8031485B2 (en) * | 2007-09-07 | 2011-10-04 | Autosplice, Inc. | Electronic shielding apparatus and methods |
| US7777351B1 (en) | 2007-10-01 | 2010-08-17 | Amkor Technology, Inc. | Thin stacked interposer package |
| US8089159B1 (en) | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
| US7847386B1 (en) | 2007-11-05 | 2010-12-07 | Amkor Technology, Inc. | Reduced size stacked semiconductor package and method of making the same |
| US7956453B1 (en) | 2008-01-16 | 2011-06-07 | Amkor Technology, Inc. | Semiconductor package with patterning layer and method of making same |
| US7723852B1 (en) | 2008-01-21 | 2010-05-25 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
| US7795700B2 (en) * | 2008-02-28 | 2010-09-14 | Broadcom Corporation | Inductively coupled integrated circuit with magnetic communication path and methods for use therewith |
| US7746657B2 (en) | 2008-03-11 | 2010-06-29 | Alcatel Lucent | 10G XFP compliant PCB |
| US8164006B2 (en) * | 2008-03-19 | 2012-04-24 | Samsung Electro-Mechanics Co., Ltd. | Electromagnetic bandgap structure and printed circuit board |
| KR100956891B1 (ko) * | 2008-03-19 | 2010-05-11 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 인쇄회로기판 |
| US8067821B1 (en) | 2008-04-10 | 2011-11-29 | Amkor Technology, Inc. | Flat semiconductor package with half package molding |
| US7768135B1 (en) | 2008-04-17 | 2010-08-03 | Amkor Technology, Inc. | Semiconductor package with fast power-up cycle and method of making same |
| US7808084B1 (en) | 2008-05-06 | 2010-10-05 | Amkor Technology, Inc. | Semiconductor package with half-etched locking features |
| US20090321876A1 (en) * | 2008-06-30 | 2009-12-31 | Telesphor Kamgaing | System with radio frequency integrated circuits |
| CN101631425B (zh) * | 2008-07-15 | 2012-08-29 | 鸿富锦精密工业（深圳）有限公司 | 电路板及其共存布线方法 |
| US8125064B1 (en) | 2008-07-28 | 2012-02-28 | Amkor Technology, Inc. | Increased I/O semiconductor package and method of making same |
| US8184453B1 (en) | 2008-07-31 | 2012-05-22 | Amkor Technology, Inc. | Increased capacity semiconductor package |
| US7847392B1 (en) | 2008-09-30 | 2010-12-07 | Amkor Technology, Inc. | Semiconductor device including leadframe with increased I/O |
| US7989933B1 (en) | 2008-10-06 | 2011-08-02 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
| TWI381510B (zh) * | 2008-10-07 | 2013-01-01 | Advanced Semiconductor Eng | 具有屏蔽蓋體之晶片封裝結構 |
| US8008758B1 (en) | 2008-10-27 | 2011-08-30 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
| US8089145B1 (en) | 2008-11-17 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor device including increased capacity leadframe |
| US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
| US7875963B1 (en) | 2008-11-21 | 2011-01-25 | Amkor Technology, Inc. | Semiconductor device including leadframe having power bars and increased I/O |
| US7982298B1 (en) | 2008-12-03 | 2011-07-19 | Amkor Technology, Inc. | Package in package semiconductor device |
| US8487420B1 (en) | 2008-12-08 | 2013-07-16 | Amkor Technology, Inc. | Package in package semiconductor device with film over wire |
| US8706049B2 (en) * | 2008-12-31 | 2014-04-22 | Intel Corporation | Platform integrated phased array transmit/receive module |
| US8467737B2 (en) * | 2008-12-31 | 2013-06-18 | Intel Corporation | Integrated array transmit/receive module |
| US8680656B1 (en) | 2009-01-05 | 2014-03-25 | Amkor Technology, Inc. | Leadframe structure for concentrated photovoltaic receiver package |
| US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
| US8058715B1 (en) | 2009-01-09 | 2011-11-15 | Amkor Technology, Inc. | Package in package device for RF transceiver module |
| US8026589B1 (en) | 2009-02-23 | 2011-09-27 | Amkor Technology, Inc. | Reduced profile stackable semiconductor package |
| US7960818B1 (en) | 2009-03-04 | 2011-06-14 | Amkor Technology, Inc. | Conformal shield on punch QFN semiconductor package |
| US8575742B1 (en) | 2009-04-06 | 2013-11-05 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including power bars |
| JP2011014659A (ja) * | 2009-06-30 | 2011-01-20 | Murata Mfg Co Ltd | 複合電子部品モジュール |
| KR101007288B1 (ko) * | 2009-07-29 | 2011-01-13 | 삼성전기주식회사 | 인쇄회로기판 및 전자제품 |
| US8878652B2 (en) | 2009-11-13 | 2014-11-04 | Zih Corp. | Encoding module, associated encoding element, connector, printer-encoder and access control system |
| CA2704683A1 (en) * | 2010-05-28 | 2010-08-12 | Ibm Canada Limited - Ibm Canada Limitee | Grounded lid for micro-electronic assemblies |
| US8638568B2 (en) * | 2010-08-27 | 2014-01-28 | Steering Solutions Ip Holding Corporation | Mounted circuit card assembly |
| US8674485B1 (en) | 2010-12-08 | 2014-03-18 | Amkor Technology, Inc. | Semiconductor device including leadframe with downsets |
| TWI557183B (zh) | 2015-12-16 | 2016-11-11 | 財團法人工業技術研究院 | 矽氧烷組成物、以及包含其之光電裝置 |
| US8648450B1 (en) | 2011-01-27 | 2014-02-11 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands |
| US9202783B1 (en) * | 2011-03-24 | 2015-12-01 | Juniper Networks, Inc. | Selective antipad backdrilling for printed circuit boards |
| US9024326B2 (en) * | 2011-07-18 | 2015-05-05 | Bae Systems Information And Electronic Systems Integration Inc. | Method and design of an RF thru-via interconnect |
| US20130119977A1 (en) * | 2011-11-11 | 2013-05-16 | Boris Leonid Sheikman | Sensing element for sensor assembly |
| US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
| US9812588B2 (en) | 2012-03-20 | 2017-11-07 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
| US10234513B2 (en) | 2012-03-20 | 2019-03-19 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
| US9666788B2 (en) | 2012-03-20 | 2017-05-30 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
| US9494660B2 (en) * | 2012-03-20 | 2016-11-15 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
| JP5912808B2 (ja) * | 2012-04-25 | 2016-04-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2014011808A1 (en) * | 2012-07-13 | 2014-01-16 | Skyworks Solutions, Inc. | Racetrack design in radio frequency shielding applications |
| CN103050485B (zh) * | 2012-12-21 | 2016-12-28 | 苏州日月新半导体有限公司 | 封装基板构造 |
| US20160195432A1 (en) * | 2013-02-27 | 2016-07-07 | Electronics And Telecommunications Research Institute | Optical transceiver module |
| US9419667B2 (en) | 2013-04-16 | 2016-08-16 | Skyworks Solutions, Inc. | Apparatus and methods related to conformal coating implemented with surface mount devices |
| US9411025B2 (en) | 2013-04-26 | 2016-08-09 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame and a magnet |
| KR101486790B1 (ko) | 2013-05-02 | 2015-01-28 | 앰코 테크놀로지 코리아 주식회사 | 강성보강부를 갖는 마이크로 리드프레임 |
| US9326369B2 (en) * | 2013-06-19 | 2016-04-26 | Keithley Instruments, Inc. | Guarded printed circuit board islands |
| KR101563911B1 (ko) | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
| US9554488B2 (en) * | 2014-04-18 | 2017-01-24 | Raytheon Company | Method to align surface mount packages for thermal enhancement |
| US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
| US9674940B2 (en) * | 2014-08-14 | 2017-06-06 | Samsung Electronics Co., Ltd. | Electronic device and semiconductor package with thermally conductive via |
| US10109584B2 (en) * | 2014-09-02 | 2018-10-23 | Qualcomm Incorporated | Patterned grounds and methods of forming the same |
| US10014189B2 (en) * | 2015-06-02 | 2018-07-03 | Ngk Spark Plug Co., Ltd. | Ceramic package with brazing material near seal member |
| CN105187014A (zh) * | 2015-06-29 | 2015-12-23 | 苏州英诺迅科技股份有限公司 | 一种基于BT基板的GaAs和LDMOS/GaN混合集成微波功率放大器 |
| CN105826275B (zh) * | 2016-03-21 | 2018-10-26 | 中国电子科技集团公司第五十五研究所 | 硅基多通道tr组件及设计方法 |
| CN105870106A (zh) * | 2016-06-01 | 2016-08-17 | 爱普科斯科技（无锡）有限公司 | 一种射频滤波模块的封装结构及其封装工艺 |
| US11171110B2 (en) * | 2017-04-27 | 2021-11-09 | Skyworks Solutions, Inc. | Backside metalization with through-wafer-via processing to allow use of high q bondwire inductances |
| US20200303799A1 (en) * | 2017-10-17 | 2020-09-24 | Commscope Technologies Llc | Vertical transitions for microwave and millimeter wave communications systems having multi-layer substrates |
| US10359812B2 (en) * | 2017-12-12 | 2019-07-23 | Motorola Mobility Llc | Device component exposure protection |
| TWI655741B (zh) * | 2018-01-10 | 2019-04-01 | 矽品精密工業股份有限公司 | 電子封裝件 |
| US10950542B2 (en) | 2019-03-20 | 2021-03-16 | Analog Devices, Inc. | High-performance variable gain amplifier employing laminate transmission line structures |
| WO2021120048A1 (zh) * | 2019-12-18 | 2021-06-24 | 华为技术有限公司 | 一种芯片结构及无线通信装置 |
| US11558955B2 (en) | 2020-11-17 | 2023-01-17 | International Business Machines Corporation | Ground discontinuities for thermal isolation |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4446477A (en) * | 1981-08-21 | 1984-05-01 | Sperry Corporation | Multichip thin film module |
| US4739448A (en) | 1984-06-25 | 1988-04-19 | Magnavox Government And Industrial Electronics Company | Microwave multiport multilayered integrated circuit chip carrier |
| FR2587844B1 (fr) * | 1985-09-20 | 1987-11-20 | Thomson Csf | Circuit hyperfrequence a faibles capacites parasites |
| US5182632A (en) * | 1989-11-22 | 1993-01-26 | Tactical Fabs, Inc. | High density multichip package with interconnect structure and heatsink |
| US5138436A (en) | 1990-11-16 | 1992-08-11 | Ball Corporation | Interconnect package having means for waveguide transmission of rf signals |
| US5307237A (en) | 1992-08-31 | 1994-04-26 | Hewlett-Packard Company | Integrated circuit packaging with improved heat transfer and reduced signal degradation |
| JPH07235775A (ja) * | 1994-02-21 | 1995-09-05 | Mitsubishi Electric Corp | 多層プリント配線基板 |
| GB2288286A (en) | 1994-03-30 | 1995-10-11 | Plessey Semiconductors Ltd | Ball grid array arrangement |
| US5485036A (en) | 1994-08-03 | 1996-01-16 | Hazeltine Corporation | Local ground plane for high frequency circuits |
| US5990516A (en) * | 1994-09-13 | 1999-11-23 | Kabushiki Kaisha Toshiba | MOSFET with a thin gate insulating film |
| JPH08139269A (ja) * | 1994-11-09 | 1996-05-31 | Kyocera Corp | 半導体素子収納用パッケージ |
| US5608261A (en) * | 1994-12-28 | 1997-03-04 | Intel Corporation | High performance and high capacitance package with improved thermal dissipation |
| JPH11500271A (ja) * | 1995-02-16 | 1999-01-06 | マイクロモジュール システムズ インコーポレイテッド | マルチチップモジュール取付けアセンブリおよびこれを使用するコンピュータ |
| US5818699A (en) * | 1995-07-05 | 1998-10-06 | Kabushiki Kaisha Toshiba | Multi-chip module and production method thereof |
| US5825628A (en) | 1996-10-03 | 1998-10-20 | International Business Machines Corporation | Electronic package with enhanced pad design |
| US5990545A (en) * | 1996-12-02 | 1999-11-23 | 3M Innovative Properties Company | Chip scale ball grid array for integrated circuit package |
| JP3322199B2 (ja) * | 1998-01-06 | 2002-09-09 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法 |
| JP3660175B2 (ja) * | 1998-11-25 | 2005-06-15 | セイコーエプソン株式会社 | 実装構造体及び液晶装置の製造方法 |
-
1999
- 1999-01-29 US US09/239,617 patent/US6377464B1/en not_active Expired - Lifetime
-
2000
- 2000-01-27 WO PCT/US2000/001984 patent/WO2000045420A2/en active IP Right Grant
- 2000-01-27 DE DE60026978T patent/DE60026978T2/de not_active Expired - Lifetime
- 2000-01-27 AT AT00911648T patent/ATE322079T1/de not_active IP Right Cessation
- 2000-01-27 CN CNB008032580A patent/CN1206732C/zh not_active Expired - Lifetime
- 2000-01-27 JP JP2000596587A patent/JP3941911B2/ja not_active Expired - Lifetime
- 2000-01-27 EP EP00911648A patent/EP1153419B1/en not_active Expired - Lifetime
- 2000-01-27 DK DK00911648T patent/DK1153419T3/da active
- 2000-01-27 KR KR1020017009449A patent/KR20010110421A/ko not_active Application Discontinuation
- 2000-01-28 TW TW089101442A patent/TW535245B/zh not_active IP Right Cessation
-
2001
- 2001-10-30 US US10/020,380 patent/US6885561B1/en not_active Expired - Lifetime
-
2002
- 2002-05-14 HK HK02103655.8A patent/HK1044072B/zh unknown
- 2002-08-09 HK HK02105826.7A patent/HK1044225A1/zh unknown
-
2005
- 2005-12-27 JP JP2005376712A patent/JP2006100861A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6885561B1 (en) | 2005-04-26 |
| JP2006100861A (ja) | 2006-04-13 |
| HK1044072B (zh) | 2006-09-22 |
| US6377464B1 (en) | 2002-04-23 |
| EP1153419A2 (en) | 2001-11-14 |
| HK1044072A1 (en) | 2002-10-04 |
| KR20010110421A (ko) | 2001-12-13 |
| TW535245B (en) | 2003-06-01 |
| CN1339175A (zh) | 2002-03-06 |
| EP1153419B1 (en) | 2006-03-29 |
| HK1044225A1 (zh) | 2002-10-11 |
| DE60026978D1 (de) | 2006-05-18 |
| CN1206732C (zh) | 2005-06-15 |
| JP2002536819A (ja) | 2002-10-29 |
| DE60026978T2 (de) | 2006-08-31 |
| WO2000045420A3 (en) | 2001-01-25 |
| DK1153419T3 (da) | 2006-08-07 |
| WO2000045420A9 (en) | 2002-05-02 |
| ATE322079T1 (de) | 2006-04-15 |
| WO2000045420A2 (en) | 2000-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3941911B2 (ja) | 集積ｒｆ性能を備えたマルチチップモジュール | |
| US7176506B2 (en) | High frequency chip packages with connecting elements | |
| US8067824B2 (en) | Integrated circuit module package and assembly method thereof | |
| US6633005B2 (en) | Multilayer RF amplifier module | |
| US7321166B2 (en) | Wiring board having connecting wiring between electrode plane and connecting pad | |
| US6635958B2 (en) | Surface mount ceramic package | |
| US7268426B2 (en) | High-frequency chip packages | |
| US6075995A (en) | Amplifier module with two power amplifiers for dual band cellular phones | |
| US7944658B2 (en) | Integrated circuit and assembly therewith | |
| US11910519B2 (en) | Integrated circuit / printed circuit board assembly and method of manufacture | |
| US5475565A (en) | Power distribution lid for IC package | |
| WO2004080134A2 (en) | High frequency chip packages with connecting elements | |
| US20050258529A1 (en) | High-frequency chip packages | |
| US20030143831A1 (en) | Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier | |
| JP2003218472A (ja) | モジュールおよび表面実装モジュール | |
| EP2228823A2 (en) | A system for improving flip chip performance | |
| KR100632237B1 (ko) | 3차원 다층 멀티 칩 모듈 패키지 제조 방법 | |
| WO1996012296A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication | |
| TW200421567A (en) | Semiconductor device | |
| CN116601762A (zh) | 电子封装及包括该电子封装的设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050128 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050422 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050728 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060719 |
|
| A313 | Final decision of rejection without a dissenting response from the applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A313 Effective date: 20061218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070328 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3941911 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |