JP2003007894A - ボール・グリッド・アレイ・モジュール及びその製造方法 - Google Patents
ボール・グリッド・アレイ・モジュール及びその製造方法Info
- Publication number
- JP2003007894A JP2003007894A JP2001176650A JP2001176650A JP2003007894A JP 2003007894 A JP2003007894 A JP 2003007894A JP 2001176650 A JP2001176650 A JP 2001176650A JP 2001176650 A JP2001176650 A JP 2001176650A JP 2003007894 A JP2003007894 A JP 2003007894A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ball
- solder
- forming
- grid array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/041—Solder preforms in the shape of solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
んだボールを設置してリフロー等の処理を行っても、は
んだボールの欠落のない、ボールグリッドアレイを提供
する。 【解決手段】半導体チップおよびはんだボールを搭載す
るための面を有し、回路を含む電気構造をはんだボール
搭載面に2層以上有する基板と、はんだボール搭載面に
はんだボール29が搭載されるため配設されている複数
の空隙部18とを含み、空隙部18の各々が電気構造内
部の一部に含まれ、はんだボール29搭載面の最外層で
あるソルダーレジスト層16に空隙部18の開口部が設
置されている、ボール・グリッド・アレイ・モジュール
およびその製造方法を提供する。
Description
板を用いたボール・グリッド・アレイ(Ball GridArra
y;以下BGAという。)モジュールに関し、詳しくは
BGAパッケージにおいて回路カードと電気的、機械的
接続を図るためのはんだボールを設置した構造のBGA
モジュール、およびその製造方法に関する。
伴い、SBCC(Solder Ball Chip Connection)とし
て開発された表面実装技術において、BGA(Ball Gri
d Array)パッケージが従来の表面実装部品に代わり、
主流となりつつある。
ップチップ実装と同様に、はんだボールによる端子接続
は寄生容量・寄生インダクタンスが小さく、電気特性に
優れている。接続点の面配列のサイズを小さくした高密
度実装形態にも、BGAは対応することができる。
ラスチックなどの誘電体材料による基板の上面および下
面に電気構造を有する。この面に、1または複数の半導
体チップおよび複数のはんだボールが配列されている構
造となっている。半導体チップ搭載面とはんだボール搭
載面は、同一面または両面でありうる。図9に、従来の
BGAモジュールの1例100のはんだボール搭載部分
の断面構造であって、BGAボール搭載後、リフロー前
の状態を示す。はんだボール102は、BGAパッド1
04の上に搭載され、はんだボール相互の絶縁のための
ソルダーレジスト106で相互に隔てられてマトリック
ス状に搭載されている。BGAパッドからBGAモジュ
ール表面までの高さは、ソルダーレジストの厚みと同等
であって、通常10−20μmである。はんだボールを
搭載しリフローする場合、リフロー工程においてボール
がBGAパッドからはずれる場合がある。詳しくは、搭
載されているはんだボールが、リフロー炉の中のコンベ
アーの振動、また、予め塗布されているフラックスが温
度により軟化する際に応力が生じ、これらの外力によ
り、ソルダーレジストの高さを超えてはんだボールが外
れてしまう。はんだボールが1つでも欠落していると、
はんだボールはリードの役割をも果たしているため、電
気的導通に不備が生じ不良品となる。
位置からはずれることを防止するため、種々の方法が実
施されている。例えば、はんだボールをBGAパッドの
上に設置する場合に用いる保持用ジグを、リフロー時に
も適用してはんだボールを保持したり、補強のために粘
度の高いフラックスをはんだボールが設置される箇所に
塗布し、はんだボールを接着保持する。また、BGAパ
ッド表面に予め、はんだペーストを塗布しはんだボール
を付着させる等の方法が行われている。
設置する工程を経なければならない。また、フラックス
を用いる場合は、フラックスを塗布し、除去する工程を
経なければならない。さらに、はんだペーストを用いる
場合は、塗布工程を経なければならない。
な工程を経ることなく、BGAモジュールの製造工程に
おけるボール取り付け工程において、はんだボールの欠
落を防止することである。
ールは、半導体チップおよびはんだボールを搭載するた
めの面を有し、回路を含む電気構造をはんだボール搭載
面に2層以上有する基板であって、このはんだボール搭
載面にはんだボールが設置されるための複数の空隙部が
マトリックス状に配設されており、空隙部の各々が該電
気構造内部の一部に含まれ、該空隙部の開口部が設置さ
れているソルダーレジスト層がはんだボール搭載面の最
外層となっている構造を有する。
製造方法は、はんだボールおよび半導体チップを搭載す
るための面を有し、少なくともn層(n≧2)の電気構
造をはんだボール搭載面に有する基板を製造する方法で
あって、はんだボール搭載面の第(n−1)層の電気構
造を形成するとともに、はんだボールが設置されるため
の空隙部を形成する工程、その上に第n層(最外層)の
回路を形成する工程、およびこの空隙部の開口部を設け
たソルダーレジスト層を第n層の回路の上部に形成する
工程を含む。
パッドとチップキャリア表面との段差を従来の構造の数
倍にした構造を有する空隙部を含むBGAモジュールお
よびその製造方法を提供する。プラスチック・ボール・
グリッド・アレイ、セラミック・ボール・グリッド・ア
レイ、およびテープ・ボール・グリッド・アレイ等種々
のボール・グリッド・アレイに適用できる。
または片面が、はんだボールおよび半導体チップを搭載
するための面であり、はんだボール搭載面が2層以上の
電気構造を有する構造を基本構造とする。基板は、プラ
スチック材料、ファイバグラス・ラミネート、セラミッ
ク、ポリイミド、アルミナ等種々の材料が用いられる。
また、ガラス布エポキシ樹脂積層基板やポリイミドフィ
ルムを用いたプリント配線基板が好適に用いられる。プ
リント配線基板は、先に記載した電気構造を有する多層
構造のビルドアップ基板であってもよく、アプリケーシ
ョンにより、適宜選択することができる。ここで、「1
層の電気構造」とは、1層の絶縁層とその中に埋め込ま
れた回路を含む構造をいう。
およびその製造方法について、実施の形態を説明する。
はんだボール搭載面の一部断面模式図を図1に示す。本
発明のBGAモジュール10は、はんだボール搭載面に
少なくともn層(n≧2)の電気構造を有し、基板12
上の第(n−1)層の電気構造14、第n層の電気構造
16を貫通して、はんだボールが設置されるための空隙
部18が設けられている。第n層は、積層された電気構
造のうち最外層をいう。第(n−1)層の電気構造14
は、回路20と絶縁体層22で構成され、第n層の電気
構造16は、回路24とソルダーレジスト層26で構成
されている。空隙部18は、底部が、第(n−1)層の
電気構造の回路20と同層であり、第n層のソルダーレ
ジスト層26および第(n−1)層の電気構造14の絶
縁体層22を貫通し、開口部がソルダーレジスト層26
に設置され、底部に導体層28を有する。導体層28
は、搭載されるべきはんだボール29とBGA内部電気
構造との電気的導通を図る。バイア30は、バイア底部
の導体層32とバイア内側面を被覆する導体層34によ
り第(n−1)層以下の電気構造14と第n層の電気構
造16との電気的導通を図っている。この構造を有する
ことにより、はんだボールを搭載した際に、ソルダーレ
ジスト層26と絶縁体層22ではんだボールが支持さ
れ、その後リフロー等の振動や熱変化があっても、ボー
ルが空隙部中で安定しており、ボールの欠落を防止する
ことができる。
の製造工程の1例について、図4に示す。図4は、基板
12上のはんだボール搭載面に第(n−1)層の電気構
造14および第n層の電気構造16を形成する工程であ
る。まず、銅層40を表層に有する基板12を準備する
(図4(a))。銅層40に回路20、および後に空隙
部が形成される箇所の導体層42および後にバイアが形
成される箇所の導体層32を形成する(図4(b))。
その上に絶縁体層22を形成する。絶縁体層22は感光
性樹脂の塗布または感光性フィルムをラミネートする
(図4(c))。その後フォトマスク(図示されていな
い。)を通して露光・現像し、感光性樹脂または感光性
フィルムを硬化させ、フォトビア30を形成する(図4
(d))。この際に、はんだボールを設置するための空
隙部18も形成する。
めっきおよび電解めっきにより銅層44を形成し(図4
(e))、さらにエッチングにより第n層の電気構造1
6の回路24を形成する(図4(f))。回路24は、
パネル銅めっき+サブトラクティブエッチング、もしく
はアディティブ銅めっきにより形成される。この工程に
おいて、空隙部底部の導体層42の上部にさらに導体層
46を積層する。また、フォトビア30の内側面にも導
体層34を形成する。
る(図4(g))。ソルダーレジスト層26は、感光性
樹脂を塗布あるいは感光性フィルムをラミネートし、露
光、現像により形成され得る。この際ソルダーレジスト
層に、はんだボールを設置するための空隙部18の開口
部を形成する(図4(h))。空隙部18は、上記工程
で形成される。またはソルダーレジストが感光性でない
場合は、レーザーまたはプラズマにより形成する。ソル
ダーレジスト層26は、はんだボール相互間のはんだブ
リッジによるショートの防止、基板の表面保護、絶縁劣
化の防止等の重要な役割を果たすが、さらに本発明で
は、はんだボールの設置される空隙部18の側面の一部
を形成する。
1)層の電気構造14の絶縁体層22と、ソルダーレジ
スト層26の厚みを加算した高さを有する。好ましい高
さは、用いられるはんだボールの径、および、BGAの
電気構造のサイズにより、適宜調整可能である。
ための空隙部の側面および底部全体に導体を被覆させた
態様も可能である。この実施態様にかかるBGAモジュ
ール50を、図2に示す。この場合、空隙部18の内壁
面が導体層52で被覆されている。実施態様50の製造
工程の一部を、図5に示す。図5(a’)から(e’)
までは、図4に示した(a)から(e)と同様のステッ
プであり、説明を省略する。本実施態様にかかるBGA
モジュール50は、n層の電気構造16の電気配線24
の形成工程において、空隙部18内部の側面および底部
全体に導体52を残存させる(図5(f))。その後、
ソルダーレジスト層を形成後、空隙部の開口部を形成す
る工程である図5(g’)(h’)は、図4に示した
(g’)(h’)と同様であり、説明を省略する。
としては、図3に示すように、空隙部側面の絶縁体層
が、導電性パッドの端部上に一部オーバーラップする構
造のBGAモジュール60も可能である。このBGAモ
ジュール60の製造方法の1例を図6に示す。図6
(a”)から(d”)は、図5に示す(a)から(d)
と同様であり、基板上に形成した第(n−1)層の電気
構造14を形成し、フォトビア30および空隙部18を
絶縁体層14中に形成する。絶縁体層14は導体層42
の端部にオーバーラップするように形成する。次に、セ
ミアディティブめっきにより銅層を形成する(図6
(e”))。この際、第n層の電気構造16の回路24
を形成する工程において、フォトビア30の内壁面に導
体層34を形成するが、空隙部18には、さらには導体
層を形成しない。
(図6(f”))、ソルダーレジスト層に、空隙部18
の開口部を形成する(図6(g”))。方法は、図4の
(g)(h)と同様である。この時、ソルダーレジスト
層26の端部が絶縁体層22の端部とともに、図6
(b”)の工程で形成した導体層42の端部を被覆し
て、空隙部18の側面を形成する。
の底部の導体層の端部を絶縁体層の端部が一部オーバー
ラップする形状は、実施態様10においても可能であ
る。この態様62を図7に示す。この場合、空隙部18
の底部の導体層28の端部にソルダーレジスト層26が
一部オーバーラップするようにソルダーレジスト層26
に空隙部18の開口部を形成する。また、図8に示すよ
うに、空隙部18の側壁面を被覆する導体層の端部をソ
ルダーレジスト層26が一部オーバーラップする形状6
4とすることもできる。
空隙部が設けられた層より下層の電気構造の回路が電気
的に接続されて形成されるように設計され得る。
ボール搭載面全体または一部に配列され設置される構造
である本発明のBGAモジュールが製造される。この空
隙部18に、はんだボールを設置する。準備されたはん
だボールは、基板に設けられた空隙部18の底部の導体
層28に、取り付けられる。
程によるがこれらに限定されない。すなわち、上記製造
された本発明のBGAモジュールは、はんだボール搭載
面と同一面および/または他の一面に少なくとも1の半
導体チップが搭載される。半導体チップと基板面上の回
路とをボンディングする。次に、空隙部が形成された面
にはんだボールを搭載する。はんだボールを付着させる
ために、空隙部のフラックス塗布工程の後、準備された
はんだボールを設置する工程、はんだリフロー、フラッ
クス洗浄工程を経て、はんだボールが取り付けられる。
その後、少なくとも1以上の半導体チップが、BGAモ
ジュールに形成されている電気構造と電気的に接続され
る。このBGAモジュールは、さらに準備された回路カ
ードに固定される。
は、これらの実施の形態のみに限定されない。例えば、
本発明のBGAモジュールは、はんだボールが設置され
る面の最上層のソルダーレジストを厚くすることも可能
である。また、電気構造2層以上にわたって、空隙部が
形成されてもよく、その趣旨を逸脱しない範囲内で、当
業者の知識に基づき、種々の変更、修正、改変を加えた
態様で実施しうる。
んだボールが設置される部分のBGAモジュール表面か
らの段差を従来の構造の数倍にした構造を有するBGA
モジュールとすることにより、複雑な工程を経ることな
く、BGAモジュールの製造工程におけるボール取り付
け工程においてはんだボールが欠落しない構造のBGA
モジュールを得ることができる。
造は、従来の装置で対応することが可能であり、プロセ
スコストを低下させる観点からも非常に有効である。
である。
部断面模式図である。図である。
例の一部断面模式図である。
例の製造工程の模式図である。
ールの製造工程である。
ールの製造工程である。
例の一部断面模式図である。
例の一部断面模式図である。
ある。
Claims (14)
- 【請求項1】 半導体チップおよびはんだボールを搭載
するための面を有し、回路を含む電気構造をはんだボー
ル搭載面に2層以上有する基板と、該はんだボール搭載
面にはんだボールが搭載されるため配設されている複数
の空隙部とを含み、該空隙部の各々が、該電気構造内部
の一部に含まれ、該はんだボール搭載面の最外層である
ソルダーレジスト層に該空隙部の開口部が設置されてい
る、ボール・グリッド・アレイ・モジュール。 - 【請求項2】 半導体チップ及びはんだボールを搭載す
るための面を有し、回路を含む電気構造をはんだボール
搭載面に少なくともn層(n≧2)有する基板と、該は
んだボール搭載面にはんだボールが設置されるためマト
リックス状に配設される複数の空隙部とを含み、該空隙
部が、はんだボール搭載面の第(n−1)層の電気構造
の回路と同層に底部があり、第(n−1)層の電気構造
の絶縁体層および最外層(第n層とする)のソルダーレ
ジスト層を貫通して側壁面があり、該ソルダーレジスト
層に開口部があり、底部に導体層を有する、ボール・グ
リッド・アレイ・モジュール。 - 【請求項3】 前記空隙部が、底部の一部に導体層を有
する、請求項2記載のボール・グリッド・アレイ・モジ
ュール。 - 【請求項4】 前記空隙部が、底部全体に導体層を有す
る、請求項2記載のボール・グリッド・アレイ・モジュ
ール。 - 【請求項5】 前記空隙部が、底部を含む内壁部全体に
導体層を有する、請求項2記載のボール・グリッド・ア
レイ・モジュール。 - 【請求項6】 前記導体層を有する空隙部底部が、基板
内部の第(n−2)層以下の電気構造の回路と電気的接
続されている、請求項3乃至請求項5のいずれかに記載
のボール・グリッド・アレイ・モジュール。 - 【請求項7】 前記空隙部側面の絶縁体層が、前記空隙
部底部の導体層に一部オーバーラップする、請求項4記
載のボール・グリッド・アレイ・モジュール。 - 【請求項8】 少なくとも1つの半導体チップおよびは
んだボールを搭載するための面を有し、少なくともn層
(n≧2)の電気構造をはんだボール搭載面に有する基
板を製造する方法であって、はんだボール搭載面の第
(n−1)層の電気構造を形成するとともに、はんだボ
ールが設置されるための空隙部を形成する工程、その上
に第n層の回路を形成する工程、および該空隙部の開口
部を設けたソルダーレジスト層を該第n層の回路の上部
に形成する工程、を含むボール・グリッド・アレイ・モ
ジュールを製造する方法。 - 【請求項9】 前記はんだボール搭載面の第(nー1)
層の電気構造を形成する工程、および第n層の回路を形
成する工程が、銅層を有するプリント配線板を準備する
ステップ、該銅層に第(nー1)層の回路パターンが形
成されるステップ、該銅層上に絶縁体層が形成されるス
テップ、バイア形成ステップ、第n層の回路パターンが
形成されるステップとを含み、さらに第(n−1)層の
回路パターンの形成ステップにおいて、第(n−1)層
の回路パターンが形成されるとともに後にバイアおよび
空隙部が形成される箇所に導体層が形成され、さらにバ
イア形成ステップにおいて、バイアおよび空隙部が形成
される、請求項8記載のボール・グリッド・アレイ・モ
ジュールの製造方法。 - 【請求項10】 前記第n層の回路パターンが形成され
るステップにおいて、第n層の回路パターンを形成する
とともに、バイアの内壁面および空隙部底部の導体層の
上部にさらに導体層が形成される、請求項9記載のボー
ル・グリッド・アレイ・モジュールの製造方法。 - 【請求項11】 前記第n層の回路パターンの形成ステ
ップにおいて、バイア内壁面および空隙部の内壁面が導
体層で被覆される、請求項9記載のボール・グリッド・
アレイ・モジュールの製造方法。 - 【請求項12】 前記第n層の回路パターンの形成ステ
ップにおいて、空隙部の内壁面が導体層で被覆されな
い、請求項9記載のボール・グリッド・アレイ・モジュ
ールの製造方法。 - 【請求項13】 前記第(n−1)層の電気構造の絶縁
層形成工程において、空隙部底部の導体層の端部に一部
オーバーラップして形成される、請求項12記載のボー
ル・グリッド・アレイ・モジュールの製造方法。 - 【請求項14】 前記第n層の電気構造のソルダーレジ
スト形成工程において、空隙部底部の導体層の端部に一
部オーバーラップして形成される、請求項10または請
求項13記載のボール・グリッド・アレイ・モジュール
の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001176650A JP3910379B2 (ja) | 2001-06-12 | 2001-06-12 | ボール・グリッド・アレイ・モジュール用の多層基板の製造方法 |
US10/162,830 US6667559B2 (en) | 2001-06-12 | 2002-06-04 | Ball grid array module and method of manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001176650A JP3910379B2 (ja) | 2001-06-12 | 2001-06-12 | ボール・グリッド・アレイ・モジュール用の多層基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003007894A true JP2003007894A (ja) | 2003-01-10 |
JP3910379B2 JP3910379B2 (ja) | 2007-04-25 |
Family
ID=19017614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001176650A Expired - Fee Related JP3910379B2 (ja) | 2001-06-12 | 2001-06-12 | ボール・グリッド・アレイ・モジュール用の多層基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6667559B2 (ja) |
JP (1) | JP3910379B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009099929A (ja) * | 2007-10-16 | 2009-05-07 | Samsung Electro Mech Co Ltd | 印刷回路基板 |
JP2009277916A (ja) * | 2008-05-15 | 2009-11-26 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法並びに半導体パッケージ |
WO2021131620A1 (ja) | 2019-12-27 | 2021-07-01 | 昭和電工マテリアルズ株式会社 | 接続構造体及び接続構造体の製造方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006086219A (ja) * | 2004-09-14 | 2006-03-30 | Nitto Denko Corp | 配線回路基板 |
US20060160346A1 (en) * | 2005-01-19 | 2006-07-20 | Intel Corporation | Substrate bump formation |
FR2888986B1 (fr) * | 2005-07-25 | 2007-09-21 | St Microelectronics Sa | Realisation de bossage conducteur pour circuit integre |
US9141230B2 (en) * | 2006-08-30 | 2015-09-22 | Avaoo Technologies General IP (Singapore) Pte. Ltd. | Optical sensing in displacement type input apparatus and methods |
TWI331388B (en) * | 2007-01-25 | 2010-10-01 | Advanced Semiconductor Eng | Package substrate, method of fabricating the same and chip package |
JP2011253911A (ja) * | 2010-06-01 | 2011-12-15 | Shinko Electric Ind Co Ltd | 配線基板 |
US9418928B2 (en) | 2014-01-06 | 2016-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protrusion bump pads for bond-on-trace processing |
US9508637B2 (en) | 2014-01-06 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protrusion bump pads for bond-on-trace processing |
US9275967B2 (en) | 2014-01-06 | 2016-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protrusion bump pads for bond-on-trace processing |
US9305890B2 (en) | 2014-01-15 | 2016-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package having substrate with embedded metal trace overlapped by landing pad |
US20170040257A1 (en) | 2015-08-04 | 2017-02-09 | International Business Machines Corporation | Hybrid subtractive etch/metal fill process for fabricating interconnects |
FR3069127B1 (fr) * | 2017-07-13 | 2019-07-26 | Safran Electronics & Defense | Carte electronique comprenant des cms brases sur des plages de brasage enterrees |
CN115763309A (zh) * | 2022-11-10 | 2023-03-07 | 上海世禹精密机械有限公司 | 植球治具吸球缺球检测装置及使用方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0758329A (ja) * | 1993-08-19 | 1995-03-03 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH11233669A (ja) * | 1998-02-10 | 1999-08-27 | Mitsui High Tec Inc | 半導体装置の製造方法 |
WO2002069374A2 (en) * | 2001-02-27 | 2002-09-06 | Chippac, Inc. | Tape ball grid array semiconductor package structure and assembly process |
-
2001
- 2001-06-12 JP JP2001176650A patent/JP3910379B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-04 US US10/162,830 patent/US6667559B2/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009099929A (ja) * | 2007-10-16 | 2009-05-07 | Samsung Electro Mech Co Ltd | 印刷回路基板 |
JP2009277916A (ja) * | 2008-05-15 | 2009-11-26 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法並びに半導体パッケージ |
KR101550467B1 (ko) * | 2008-05-15 | 2015-09-04 | 신코 덴키 코교 가부시키가이샤 | 배선기판, 배선기판의 제조방법, 및 반도체 패키지 |
WO2021131620A1 (ja) | 2019-12-27 | 2021-07-01 | 昭和電工マテリアルズ株式会社 | 接続構造体及び接続構造体の製造方法 |
KR20220123241A (ko) | 2019-12-27 | 2022-09-06 | 쇼와덴코머티리얼즈가부시끼가이샤 | 접속 구조체 및 접속 구조체의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20020187585A1 (en) | 2002-12-12 |
JP3910379B2 (ja) | 2007-04-25 |
US6667559B2 (en) | 2003-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100792352B1 (ko) | 패키지 온 패키지의 바텀기판 및 그 제조방법 | |
KR100656751B1 (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
US8893380B2 (en) | Method of manufacturing a chip embedded printed circuit board | |
JP3910379B2 (ja) | ボール・グリッド・アレイ・モジュール用の多層基板の製造方法 | |
US20120279770A1 (en) | Printed wiring board and method for manufacturing the same | |
WO2007043639A1 (ja) | プリント配線基板及びプリント配線基板の製造方法 | |
KR20060047178A (ko) | 반도체 장치 | |
JP2010027917A (ja) | 電気・電子部品内蔵回路基板とその製造方法 | |
US9706663B2 (en) | Printed wiring board, method for manufacturing the same and semiconductor device | |
US20120206890A1 (en) | Method for integration of circuit components into the build-up layers of a printed wiring board | |
KR101104210B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
JP2007318090A (ja) | 配線基板の製造方法 | |
JP2007258541A (ja) | 配線基板の製造方法 | |
KR100816324B1 (ko) | 칩 내장형 인쇄회로기판 및 그 제조방법 | |
JP2004047931A (ja) | 回路素子の電極形成方法、それを用いたチップパッケージ及び多層基板 | |
KR101043328B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
KR20180077115A (ko) | 투명 캐리어를 이용한 인쇄회로기판과 반도체 패키지의 제조방법 | |
KR100972431B1 (ko) | 임베디드 인쇄회로기판 및 그 제조방법 | |
JP2023086100A (ja) | 複数の部品を層分けに埋め込みパッケージングした構造及びその製造方法 | |
JP2007067370A (ja) | 配線基板及びその製造方法、埋め込み用セラミックチップ | |
JP2002252436A (ja) | 両面積層板およびその製造方法 | |
JP2006049762A (ja) | 部品内蔵基板及び部品内蔵基板の製造方法 | |
KR100762758B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조 방법 | |
KR20030011433A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
KR101609268B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20051013 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051208 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070124 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |