JP3884179B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3884179B2
JP3884179B2 JP35582898A JP35582898A JP3884179B2 JP 3884179 B2 JP3884179 B2 JP 3884179B2 JP 35582898 A JP35582898 A JP 35582898A JP 35582898 A JP35582898 A JP 35582898A JP 3884179 B2 JP3884179 B2 JP 3884179B2
Authority
JP
Japan
Prior art keywords
pattern
substrate
semiconductor device
resin mold
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35582898A
Other languages
English (en)
Other versions
JP2000012773A (ja
Inventor
純郎 熊谷
香 小澤
亮一 正木
順治 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP35582898A priority Critical patent/JP3884179B2/ja
Publication of JP2000012773A publication Critical patent/JP2000012773A/ja
Application granted granted Critical
Publication of JP3884179B2 publication Critical patent/JP3884179B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、基板上に発光チップ、受光チップ、ＩＣ等電子部品がリフロー半田付けなどにより実装され、樹脂モールドされて構成される半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
図６（ａ）は従来例のモールド構造による半導体装置の外観図であり、図６（ｂ）は図６（ａ）のＹ−Ｙ′断面図である。
【０００３】
図６（ａ）において、従来例のモールド構造による半導体装置５０は、発光用レンズ部及び受光用レンズ部を持つ光結合装置の例であり、基板５１のパターン５２上には実装された発光チップ、受光チップ及びＩＣ（図示せず）があり、モールド部５３によって覆われ、発光用レンズ部５４及び受光用レンズ部５５を形成している。５６は端子部であり、基板５１のパターン５２と電気的に接続されている。端子部５６はモールド樹脂で覆われない所である。半導体装置５０の短辺の外形寸法は、モールド部の長さＡとモールド樹脂で覆われないパターン５２ａの長さＢとを合わせた長さ、（Ａ＋Ｂ）となる。
【０００４】
図６（ｂ）において、従来例のモールド構造による半導体装置５０の発光用レンズ部５４は、基板５１、パターン５２、発光チップ５７、モールド部５３、によって形成されている。
【０００５】
図６は発光用レンズ部及び受光用レンズ部を持つ光結合装置の例であり、半導体装置５０の短辺は、例えば、Ａ＝３．１５ｍｍ、Ｂ＝０．６５ｍｍ、Ａ＋Ｂ＝３．８ｍｍ、となる。
【０００６】
図７（ａ）は従来例の半導体装置５０の基板５１の表側のパターン５２を示す図であり、図７（ｂ）は半導体装置５０の基板５１の裏側のパターン５８を示す図である。
【０００７】
図７（ａ）において、５１は基板、５２は表側のパターン、５３ａはモールド部端面、５７は発光チップ、５９は受光チップ、６０は発光チップ５７及び受光チップ５９を制御するためのＩＣ、６１は金線、である。
【０００８】
図７（ｂ）において、５１は基板、５８は裏側のパターン、５６は端子部、である。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来例の半導体装置５０では、端子部５６がモールド樹脂で埋まらないように、モールド部５３の外側に電極端子を形成しなければならないため、本来必要なモールド部の大きさに加えて、端子の大きさが更に必要となり、外形形状を小さくすることが出来なかった。
【００１０】
また、部品実装面のパターン５２がモールド部端面５３ａから直接出ているため、基板５１とモールド部を形成する樹脂との密着性に比べて、パターンを形成する銅箔層とモールド部の樹脂との密着性が低く、リフロー半田や手半田に対する耐熱性が低くなり、製品の信頼性を低下させる要因となっていた。更に、パターンがモールド部端面５３ａを横切るため、モールド工程において、金型がパターンを押さえ、パターンを断線させてしまうというという問題があった。
【００１１】
本発明はこれらの問題点を鑑みてなされたものであり、半導体装置の外形形状を小型化し、リフロー半田や手半田に対する耐熱性を向上させ、且つパターンの断線を防ぐことにより、信頼性の高い半導体装置及びその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の半導体装置は、基板上に発光チップ、受光チップ、ＩＣ等電子部品を実装し、樹脂モールド部によりモールドする半導体装置において、前記基板に前記発光チップ、受光チップ、ＩＣ等電子部品が実装され樹脂モールド部が形成される上側基板と端面に端子部を形成した下側基板とを備えた多層積層基板を使用し、前記樹脂モールド部を前記多層積層基板の外形端面まで形成し、前記樹脂モールド部の下に前記上側基板を間に介して前記端子部を配設し、前記多層積層基板の部品実装面のパターン端と前記多層積層基板の外形端面との間に所定の距離を設けることにより、前記多層積層基板の外形端面から部品実装面のパターンがはみ出さない構造とし、さらに、前記多層積層基板の発光チップまたはＩＣ等の発熱を有する部品が実装されるパターンと連結して配設される放熱用パターンと該発熱の放熱を助ける放熱用アースパターンとを熱の伝搬可能な距離に近接して配設したことを特徴とするものである。
【００１５】
また、本発明の半導体装置は、前記多層積層基板は配設された前記放熱用パターンと前記放熱用アースパターンとを、凹凸面等の形状により、前記両パターンの近接面の周縁距離を増大させたことを特徴とするものである。
【００１６】
また、本発明の半導体装置は、前記多層積層基板の前記樹脂モールド部と接する面のパターンが電解メッキにより形成され、該電解メッキにより形成されたパターンの少なくとも一部がパターン形成面にて電気的に独立して前記樹脂モールド部端面より内部に形成されていることを特徴とするものである。
【００１７】
さらに、本発明の半導体装置は、前記電気的に独立した電解メッキパターンは、その形成面で他の電解メッキパターンと接続されていた部分の基板に貫通穴が形成されることによって他の電解メッキパーンから断線して電気的に独立されており、前記貫通穴に前記樹脂モールド部を成すモールド樹脂が充填されていることを特徴とするものである。
【００１８】
また、本発明の半導体装置は、基板上に発光チップ、受光チップ、ＩＣ等電子部品を実装し、樹脂モールド部によりモールドする半導体装置において、前記基板に多層積層基板を使用し、前記樹脂モールド部を前記多層積層基板の外形端面まで形成し、前記多層積層基板の発光チップまたはＩＣ等の発熱を有する部品が実装されるパターンと連結して配設される放熱用パターンと該発熱の放熱を助ける放熱用アースパターンとを熱の伝搬可能な距離に近接して配設するとともに、凹凸面等の形状により前記両パターンの近接面の周縁距離を増大させたことを特徴とするものである。また、本発明の半導体装置は、基板上に発光チップ、受光チップ、ＩＣ等電子部品を実装し、樹脂モールド部によりモールドする半導体装置において、前記基板に多層積層基板を使用し、前記樹脂モールド部を前記多層積層基板の外形端面まで形成し、前記多層積層基板の前記樹脂モールド部と接する面のパターンが電解メッキにより形成され、該電解メッキにより形成されたパターンの少なくとも一部が、その形成面で他の電解メッキパターンと接続されていた部分の基板に貫通穴が形成されることによって他の電解メッキパターンから断線して電気的に独立して前記樹脂モールド部端面より内部に形成されており、前記貫通穴に前記樹脂モールド部を成すモールド樹脂が充填されていることを特徴とするものである。
【００１９】
また、本発明の半導体装置の製造方法は、基板上に発光チップ、受光チップ、ＩＣ等電子部品を実装し、樹脂モールド部によりモールドして成り、前記基板に多層積層基板を使用し、前記樹脂モールド部を前記多層積層基板の外形端面まで形成する半導体装置の製造方法であって、前記多層積層基板の前記樹脂モールド部と接する面に電解メッキによりパターンを形成する工程と、該電解メッキパターンが形成された多層積層基板の前記パターン形成部分に貫通孔を形成して、前記電解メッキパターンの少なくとも一部を断線して電気的に独立させる工程と、前記電気的に独立させた電解メッキパターンが外形端面に露出しないように覆って、前記樹脂モールド部を形成する工程を含むことを特徴とするものである。
【００２０】
【発明の実施の形態】
図１及び図２は本発明の第１の実施の形態に関する図であり、図１（ａ）は本実施形態に関するモールド構造による半導体装置の外観図であり、図１（ｂ）は図１（ａ）のＸ−Ｘ′断面図である。また、図２は本実施形態に関するモールド構造による半導体装置の積層多層基板のパターンを示す図であり、図２（ａ）は実装面のパターンを示す図であり、図２（ｂ）は中間層のパターンを示す図であり、図２（ｃ）は裏面のパターンを示す図である。
【００２１】
図１（ａ）において、本実施形態に関するモールド構造による半導体装置１０は、発光用レンズ部及び受光用レンズ部を持つ光結合装置の例であり、基板１１は上側の基板１１ａと下側の基板１１ｂの積層構造の多層積層基板より成り、上側の基板１１ａのパターン１２上に実装された発光チップ、受光チップ及びＩＣ（図示せず）があり、発光用レンズ部１４及び受光用レンズ部１５のあるモールド部１３を形成している。１６は端子部であり、基板１１のパターン１２と電気的に接続されている。
【００２２】
図１（ａ）及びに図１（ｂ）おいて、基板１１は多層積層基板（この実施の形態では、２層基板の例）であり、モールド部１３の下に端子部１６を形成し、外形をモールド部１３の長さＡ（約３．１５ｍｍ）のみで収まるようにした。更に、部品実装面パターンがモールド部１３と基板１１ａとの間を通らない構造とし、製品端面から部品実装面パターンがはみ出さない構造となっている。
【００２３】
図１（ｂ）において、本実施形態のモールド構造による半導体装置１０の発光用レンズ部１４は、基板１１（１１ａ、１１ｂ）、パターン１２、発光チップ１７、上にあるモールド部１３によって形成されている。
【００２４】
さらに、図１（ｂ）から示されるように、モールド部１３は多層積層基板１１の端面にまで形成されており、外形形状の小さい半導体装置１０を得ることができる。
【００２５】
図１の本実施形態の半導体装置１０では、発光用レンズ部及び受光用レンズ部を持つ光結合装置の実施形態であり、図２で説明するように、部品実装面パターンと中間層パータンとをスルーホールで電気的に接続する構造を採っているため、半導体装置１０の短辺は、例えば、Ａ＝３．１５ｍｍとなり、従来例のＡ＋Ｂ＝３．８０ｍｍより、大幅に小さくすることができる。また、モールド部端面１３ａが部品実装面パターンを横切ることがなく、パターン断線は発生しない。
【００２６】
本実施形態の半導体装置１０の外形サイズの一例は、短辺（縦）約２．５ｍｍ〜約８．０ｍｍ、長辺（横）約７．０ｍｍ〜約１５．０ｍｍ、高さ約２．５ｍｍ〜約７．０ｍｍ、程度のものである。
【００２７】
上記の例では、例えば、短辺Ａ＝３．１５ｍｍとなり、従来例のＡ＋Ｂ＝３．８０ｍｍより、大幅に小さくすることができると説明したが、Ｂ＝０．６５ｍｍを削ることの効果は大きい。小型電子機器、例えば、携帯電話に本発明の一実施の形態よりなる半導体装置を適用する場合、半導体装置１０は横にした形、即ち、Ａを高さとする形で実装されることが多く、Ａの大きさが小型電子機器の厚さを決定する要素となる。従って、Ｂ＝０．６５ｍｍ薄い小型電子機器を実現することができ、その実用的な効果は大きい。
【００２８】
図２は本実施形態に関するモールド構造による半導体装置の積層多層基板のパターンを示す図であり、図２（ａ）は実装面のパターンを示す図であり、図２（ｂ）は中間層のパターンを示す図であり、図２（ｃ）は裏面のパターンを示す図である。
【００２９】
図２（ａ）において、１１ａは基板、１２は表側のパターン、１３ａはモールド部端面、１７は発光チップ、１９は受光チップ、２０は発光チップ１７及び受光チップ（フォトダイオード等）１９を制御するためのＩＣ、２１は金線、２９は部品実装面パターン１２と中間層パータン３０とを電気的に接続するためのスルーホール、である。
【００３０】
また、距離Ｃは、多層積層基板１１ａの部品実装面のパターン端２２とモールド部端面１３ａとの距離であり、Ｃ＞０である。好ましくは、Ｃ〜約０．２ｍｍ〜約０．６ｍｍ程度である。銅箔層等よりなる表側のパターン１２とモールド部１３との接着強度が低いため、このＣの大きさは、基板１１ａとモールド部１３との接着強度を決める要素となる。
【００３１】
図２（ｂ）において、１１ｂは基板、１６は端子部、３０は表側のパターン、１３ａはモールド部端面、３０ａは発光チップ放熱用パターン、３０ｂは放熱用アースパターン、２９は部品実装面パターン１２と中間層パータン３０とを電気的に接続するためのスルーホール、である。そして、中間層パータン３０は、発光チップ放熱用パターン３０ａ、放熱用アースパターン３０ｂ、及び配線用パターン３０ｃ、の３つの種類から成っている。
【００３２】
また、図２（ｂ）において、発光チップ放熱用パターン３０ａと放熱用アースパターン３０ｂとを隣接させ、且つ凹凸形状（３１）の組み合わせにより、発光チップ放熱用パターン３０ａと放熱用アースパターン３０ｂとを近接して配設する、及び凹凸面等の形状（３１）により、前記両パターンの近接面の周縁距離Ｌを増大させることにより、発光チップから発熱をパターン１２、発光チップ放熱用パターン３０ａ、放熱用アースパターン３０ｂ、へと熱の伝搬を行い、発光チップから発熱の放熱性を高めることができる。
【００３３】
図２（ｃ）は、基板１１ｂの裏面の図であり、１１ｂは基板、１６は端子部、３２は裏面のパターン、である。
【００３４】
次に、第２、３の実施の形態として、上記第１の実施形態の半導体装置の製造において、上記のような積層多層基板１１のモールド部１３と接する面のパターンを電解メッキにより形成するものについて説明する。
【００３５】
上記第１の実施形態の半導体装置等の基板に形成するパターンは、電極パターンとしての充分な導電性や形成の容易性を考慮すると、電解メッキにより形成することが望ましい。しかしながら、図３に示すように、発光チップ１７とＩＣ２０とは直接金線２１により結線できないので、中継パッド２３を介してこれらを接続しなければならず、そうするとこの中継パッド２３のパターンも電解メッキにより形成するためには、外部パターン２４と接続させなければならない。
【００３６】
そのような接続があると、後工程にて樹脂モールドによりモールド部を形成した後、モールド端面１３ａにてダイシング装置等により基板を切断すると、中継パッド２３のパターンと外部パターンとの接続部分において、電解メッキパターンが露出し、即ちモールド部端面１３ａ近傍にメッキ部が存在することになる。このため、多層積層基板とモールド部との密着性が低下して剥離が生じ、その剥離部分から水分等の侵入に起因するチップの腐食等のために、半導体装置自体の信頼性の低下を招く要因となる。
【００３７】
なお、発光チップ１７とＩＣ２０とは直接金線２１により結線できないのは、発光チップとＩＣとを直接金線により結線すると、大きなパッド（電極）が必要となり、これによりチップサイズの拡大やコストアップの原因となるためでる。さらに、発光チップとＩＣとを直接金線により結線すると、チップの特性に悪影響を及ぼすことも有り得る。
【００３８】
そこで、第２、３の実施の形態は、このような問題を防止するために、多層積層基板の樹脂モールド部と接する面にて電気的に独立する中継パッドのようなパターンを、樹脂モールド部端面より内部に形成するようにし、電解メッキによるパターン形成を実現可能とするものである。
【００３９】
図４は、本発明の第２の実施の形態に関するモールド構造による半導体装置の積層多層基板のパターンを示す図であり、図４（ａ）は実装面（多層積層基板の樹脂モールド部と接する面）のパターンを示す図であり、図４（ｂ）は中間層のパターンを示す図であり、図４（ｃ）は裏面のパターンを示す図である。なお、図４のいずれも、樹脂モールド部を形成する前の段階でのパターンを示すものである。
【００４０】
図４（ａ）において、１２は表側のパターン、１３ａはモールド部端面、１７は発光チップ、１９は受光チップ、２０は発光チップ１７及び受光チップ（フォトダイオード等）１９を制御するためのＩＣ、２１は金線、２９は部品実装面パターン１２と中間層パータン３０とを電気的に接続するためのスルーホール、２３は中継パッド、２４ａは外部パターン、２５は貫通穴である。
【００４１】
図４（ｂ）において、３０は表側のパターン、１３ａはモールド部端面、３０ａは発光チップ放熱用パターン、３０ｂは放熱用アースパターン、２９は部品実装面パターン１２と中間層パータン３０とを電気的に接続するためのスルーホール、２４ｂは電解メッキを行うための外部パターン、２５は貫通穴、２６はザグリ穴である。そして、中間層パータン３０は、発光チップ放熱用パターン３０ａ、放熱用アースパターン３０ｂ、及び配線用パターン３０ｃ、の３つの種類から成っている。
【００４２】
図４（ｃ）は、上記第１の実施の形態の基板１１ｂの裏面の図であり、１１ｂは基板、１６は端子部、３２は裏面のパターン、２５は貫通穴、２６はザグリ穴、２４ｃは電解メッキを行うための外部パターンである。
【００４３】
本実施形態では、図４（ａ）のパターン１２及び中継パッド２３を電解メッキで形成するために、これらに対応した下地パターンを予め形成しておく。このとき中継パッド２３のための下地パターンをパターン１２の一部（図示したものでは発光チップ搭載部）と接続するようなパターンとする。
【００４４】
すると、中継パッド２３の下地パターンは、パターン１２の下地パターンと接続されているので、スルーホール２９を介して中間層パターン３０や裏面パターン３２に接続されることになる。そして、中間層パターン３０は外部パターン２４ｂに、裏面パターン３２は外部パターン２４ｃに、それぞれ接続されているので、外部パターン２４ｂ又は２４ｃを用いて外部から電圧を印加することにより、中継パッド２３のパターン形成をパターン１２と共に電解メッキにより行うことができる。
【００４５】
その後、中継パッド２３とパターン１２との間に、ドリル等によって貫通穴２５を形成することによって、中継パッド２３をパターン１２から断線して電気的に独立させることができる。
【００４６】
そして、ザグリ穴は、上記第１の実施の形態の端子部１６を形成するためのものであって、上記のような電解メッキによるパターン形成の後、ザグリ加工により形成されるものである。
【００４７】
なお、図４（ｂ）の中間層パターン３０として、充分にその機能が果たせる導電性及び熱伝導性を有するパターン形成を行っておけば、上側の基板（図１、２の１１ａ）と下側の基板（図１、２の１１ｂ）とを積層した後に電解メッキを行っても、上記のような実装面のパターン形成を行うことができる。
【００４８】
また、上側の基板（図１、２の１１ａ）の表裏両面に、図４（ａ）及び図４（ｂ）に示したようなパターンに対応させて、電解メッキ用下地パターンを形成してから、上記と同様に電解メッキを行った後に、下側の基板（図１、２の１１ｂ）とを積層しても良い。この場合、貫通穴２５の形成は、樹脂モールドの前であれば、上側の基板と下側の基板の積層の前後のいずれでもかまわない。しかし、基板積層前に貫通穴２５の形成を行い、下側に基板に貫通穴２５を形成しないようにすれば、後工程の樹脂モールド形成時に、モールド用樹脂の漏れを防ぐこともできる。また、ザクリ穴２６の形成は、基板の積層後に行えば、一工程で形成でき、位置ずれもないので好ましい。
なお、外部パターン２４ａは、不要であれば形成しなくても良い。
【００４９】
以上のようにして、電解メッキによるパターン形成を行った積層多層基板の実装面上に、樹脂モールドを用いて樹脂モールド部を、その端面が図４に図示したモールド部端面１３ａとなるように形成し、その端面にてダイシング装置等により切断する。すると、積層多層基板とモールド部とが接する面にて、電解メッキパターンがモールド部端面から露出することなく、即ち中継パッドのように積層多層基板とモールド部とが接する面にて電気的に独立した電解メッキパターンもモールド部端面より内部に形成でき、上記第１の実施形態の構造の半導体装置を電解メッキパターンにより実現できる。
【００５０】
さらに、本実施形態のものでは、上記のような貫通穴２５を形成しているので、モールド用樹脂がその貫通穴２５にも充填されることになり、基板とモールド部との接着面積が拡大し、これらの密着性を向上させ接着強度を増大させることができる。
【００５１】
次いで、第３の実施の形態について、図５を用いて説明する。
図５は、本発明の第３の実施の形態に関するモールド構造による半導体装置の積層多層基板のパターンを示す図であり、図５（ａ）は実装面（多層積層基板の樹脂モールド部と接する面）のパターンを示す図であり、図５（ｂ）は中間層のパターンを示す図であり、図５（ｃ）は裏面のパターンを示す図である。なお、図５のいずれも、樹脂モールド部を形成する前の段階でのパターンを示すものである。
【００５２】
図５（ａ）において、１２は表側のパターン、１３ａはモールド部端面、１７は発光チップ、１９は受光チップ、２０は発光チップ１７及び受光チップ（フォトダイオード等）１９を制御するためのＩＣ、２１は金線、２９は部品実装面パターン１２と中間層パータン３０とを電気的に接続するためのスルーホール、２３は中継パッド、２４ａは外部パターン、２７は中継パッド２３を外部に電気接続するためのスルーホールである。
【００５３】
図５（ｂ）において、３０は表側のパターン、１３ａはモールド部端面、３０ａは発光チップ放熱用パターン、３０ｂは放熱用アースパターン、２９は部品実装面パターン１２と中間層パータン３０とを電気的に接続するためのスルーホール、２４ｂは電解メッキを行うための外部パターン、２６はザグリ穴、２７，２８はそれぞれ中継パッド２３を外部に電気接続するためのスルーホール，ランドである。そして、中間層パータン３０は、発光チップ放熱用パターン３０ａ、放熱用アースパターン３０ｂ、及び配線用パターン３０ｃ、の３つの種類から成っている。
【００５４】
図５（ｃ）は、上記第１の実施の形態の基板１１ｂの裏面の図であり、１１ｂは基板、１６は端子部、３２は裏面のパターン、２５は貫通穴、２６はザグリ穴、２４ｃ，２４ｄは電解メッキを行うための外部パターンである。２７，２８はそれぞれ中継パッド２３を外部に電気接続するためのスルーホール，ランドである。
【００５５】
本実施形態では、図５（ａ）のパターン１２及び中継パッド２３を電解メッキで形成するために、これらに対応した下地パターンを予め形成しておく。このとき中継パッド２３のための下地パターンを外部と電気的接続するために、スルーホール２７及びランド２８を形成しておく。
【００５６】
そして、それらスルーホール２７及びランド２８が外部パターン２４ｄに接続されているので、この外部パターン２４ｄを用いて外部から電圧を印加することにより、中継パッド２３のパターン形成をパターン１２と共に電解メッキにより行うことができる。なお、上記第２の実施の形態と同様に、中間層パターン３０は外部パターン２４ｂに、裏面パターン３２は外部パターン２４ｃに、それぞれ接続されているので、これらを用いて中継パッド２３のパターン形成をパターン１２と共に電解メッキにより行うことができる。
【００５７】
すなわち、中継パッド２３のようなモールド部と接する面にて電気的に独立したパターンについては、スルーホールを介して他の層のパターンに接続し、その他の層のパターンを介して電解メッキ可能なように接続を施して、電解メッキによるパターン形成を可能とすることができる。
【００５８】
なお、ザグリ穴は、上記第１の実施の形態の端子部１６を形成するためのものであって、上記のような電解メッキによるパターン形成の後、ザグリ加工により形成されるものである。
【００５９】
また、図５（ｂ）の中間層パターン３０として、充分にその機能が果たせる導電性及び熱伝導性を有するパターン形成を行っておけば、上側の基板（図１、２の１１ａ）と下側の基板（図１、２の１１ｂ）とを積層した後に電解メッキを行っても、上記のような実装面のパターン形成を行うことができる。
【００６０】
また、上側の基板（図１、２の１１ａ）の表裏両面に、図５（ａ）及び図４（ｂ）に示したようなパターンに対応させて、電解メッキ用下地パターンを形成してから、上記と同様に電解メッキを行った後に、下側の基板（図１、２の１１ｂ）とを積層しても良い。この場合、上側基板単独で電解メッキパターン形成を行った後に、下側基板と積層するとき、下側に基板にスルーホール２７を形成しないようにすれば、後工程の樹脂モールド形成時に、モールド用樹脂の漏れを防ぐこともできる。また、ザクリ穴２６の形成は、積層後に行えば、一工程で形成でき、位置ずれもないので好ましい。
なお、外部パターン２４ａは、不要であれば形成なくても良い。
【００６１】
以上のようにして、電解メッキによるパターン形成を行った積層多層基板の実装面上に、樹脂モールドを用いて樹脂モールド部を、その端面が図５に図示したモールド部端面１３ａとなるように形成し、その端面にてダイシング装置等により切断する。すると、積層多層基板とモールド部とが接する面にて、電解メッキパターンがモールド部端面から露出することなく、即ち中継パッドのように積層多層基板とモールド部とが接する面にて電気的に独立した電解メッキパターンもモールド部端面より内部に形成でき、上記第１の実施形態の構造の半導体装置を電解メッキパターンにより実現できる。
【００６２】
さらに、本実施形態のものでは、上記のようなスルーホール２７により、モールド用樹脂が基板内部にも充填されることになり、基板とモールド部との接着面積が増加し、これらの接着強度を増大させることもできる。
【００６３】
なお、上記実施の形態において、基板材料としては、少なくとも樹脂モールド部に接するものにガラエポ樹脂（ガラス繊維が入ったエポキシ樹脂）を用い、モールド用樹脂にエポキシ樹脂を用いれば、さらに基板−モールド部間の密着性を向上させてこれらの接着強度を増大させて、半導体装置自体の信頼性をより高めることができる。
【００６６】
【発明の効果】
以上のように、本発明の半導体装置によれば、多層積層基板の発光チップまたはＩＣ等の発熱を有する部品が実装されるパターン連結して配設される放熱用パターンと該発熱の放熱を助ける放熱用アースパターンとを熱の伝搬可能な距離に近接して配設することをことを特徴とするものである。従って、発光チップまたはＩＣ等の発熱を有効に放熱用アースパターンへ熱伝導することができ、放熱性を向上させることができると共に、小型で、信頼性の高い半導体装置を得ることができる。
【００６７】
また、本発明の半導体装置によれば、前記多層積層基板は配設された前記放熱用パターンと前記放熱用アースパターンとを、凹凸面等の形状により、前記両パターンの近接面の周縁距離を増大させたことを特徴とするものである。従って、発光チップまたはＩＣ等の発熱の放熱性をさらに向上させることができると共に、さらに小型で、信頼性の高い半導体装置を得ることができる。
【００６９】
また、本発明の半導体装置によれば、前記多層積層基板の前記樹脂モールド部と接する面のパターンが電解メッキにより形成され、該電解メッキにより形成されたパターンの少なくとも一部がパターン形成面にて電気的に独立して前記樹脂モールド部端面より内部に形成されていることを特徴とするものであるので、信頼性を低下させることなく、導電性及び形成の容易性に優れた電解メッキパターンを多層積層基板の樹脂モールド部と接する面に適用できる。
【００７０】
さらに、本発明の半導体装置によれば、前記電気的に独立した電界メッキパターンが、その形成面で他の電界メッキパターンに対して独立するように、該電界メッキパターンが形成された基板に貫通穴が設けられ、該貫通穴に前記樹脂モールド部を成すモールド樹脂が充填されていることを特徴とするものであるので、貫通穴に充填されたモールド樹脂により、基板と樹脂モールド部との密着性（接着性）を高め、さらに半導体装置の信頼性を向上させることができる。
【００７１】
また、本発明の半導体装置の製造方法は、基板上に発光チップ、受光チップ、ＩＣ等電子部品を実装し、樹脂モールド部によりモールドして成り、前記基板に多層積層基板を使用し、前記樹脂モールド部を前記多層積層基板の外形端面まで形成する半導体装置の製造方法であって、前記多層積層基板の前記樹脂モールド部と接する面に電解メッキによりパターンを形成する工程と、該電解メッキパターンが形成された多層積層基板の前記パターン形成部分に貫通孔を形成して、前記電解メッキパターンの少なくとも一部を断線して電気的に独立させる工程と、前記電気的に独立させた電解メッキパターンが外形端面に露出しないように覆って、前記樹脂モールド部を形成する工程を含むことを特徴とするものである。従って、多層積層基板の樹脂モールド部と接する面に、導電性及び形成の容易性に優れた電界メッキパターンを、半導体装置の信頼性を低下させることなく、形成可能とすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に関するモールド構造による半導体装置の図であり、（ａ）は外観図、（ｂ）は（ａ）のＸ−Ｘ′断面図である。
【図２】本発明の第１の実施の形態に関するモールド構造による半導体装置の積層多層基板のパターンを示す図であり、（ａ）は実装面のパターンを示す図であり、（ｂ）は中間層のパターンを示す図であり、（ｃ）は裏面のパターンを示す図である。
【図３】本発明の第２、３の実施の形態を説明するための実装面の電解メッキ用パターンを示す図である。
【図４】本発明の第２の実施の形態に関するモールド構造による半導体装置の積層多層基板のパターンを示す図であり、（ａ）は実装面のパターンを示す図であり、（ｂ）は中間層のパターンを示す図であり、（ｃ）は裏面のパターンを示す図である。
【図５】本発明の第３の実施の形態に関するモールド構造による半導体装置の積層多層基板のパターンを示す図であり、（ａ）は実装面のパターンを示す図であり、（ｂ）は中間層のパターンを示す図であり、（ｃ）は裏面のパターンを示す図である。
【図６】従来例のモールド構造による半導体装置の図であり、（ａ）は外観図、（ｂ）は（ａ）のＹ−Ｙ′断面図である。
【図７】従来例のモールド構造による半導体装置の基板のパターンを示す図であり、（ａ）は実装面のパターンを示す図であり、（ｂ）は裏面のパターンを示す図である。
【符号の説明】
１０ 本発明の半導体装置
１１ 基板
１１ａ 上側の基板
１１ｂ 下側の基板
１２ 表側のパターン
１３ モールド部
１３ａ モールド部端面
１４ 発光用レンズ部
１５ 受光用レンズ部
１６ 端子部
１７ 発光チップ
１９ 受光チップ
２０ ＩＣ
２１ 金線
２２ 部品実装面のパターン端
２３ 中継パッド
２４，２４ａ，２４ｂ，２４ｃ，２４ｄ 外部パターン
２５ 貫通穴
２７，２９ スルーホール
２８ ランド
３０ 中間層パータン
３０ａ 発光チップ放熱用パターン
３０ｂ 放熱用アースパターン
３０ｃ 配線用パターン
３１ 凹凸形状
３２ 裏面のパターン

Claims (7)

  1. 基板上に発光チップ、受光チップ、ＩＣ等電子部品を実装し、樹脂モールド部によりモールドする半導体装置において、前記基板に前記発光チップ、受光チップ、ＩＣ等電子部品が実装され樹脂モールド部が形成される上側基板と端面に端子部を形成した下側基板とを備えた多層積層基板を使用し、前記樹脂モールド部を前記多層積層基板の外形端面まで形成し、前記樹脂モールド部の下に前記上側基板を間に介して前記端子部を配設し、前記多層積層基板の部品実装面のパターン端と前記多層積層基板の外形端面との間に所定の距離を設けることにより、前記多層積層基板の外形端面から部品実装面のパターンがはみ出さない構造とし、さらに、前記多層積層基板の発光チップまたはＩＣ等の発熱を有する部品が実装されるパターンと連結して配設される放熱用パターンと該発熱の放熱を助ける放熱用アースパターンとを熱の伝搬可能な距離に近接して配設したことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、前記多層積層基板は配設された前記放熱用パターンと前記放熱用アースパターンとを、凹凸面等の形状により、前記両パターンの近接面の周縁距離を増大させたことを特徴とする半導体装置。
  3. 請求項１記載の半導体装置において、前記多層積層基板の前記樹脂モールド部と接する面のパターンが電解メッキにより形成され、該電解メッキにより形成されたパターンの少なくとも一部がパターン形成面にて電気的に独立して前記樹脂モールド部端面より内部に形成されていることを特徴とする半導体装置。
  4. 基板上に発光チップ、受光チップ、ＩＣ等電子部品を実装し、樹脂モールド部によりモールドする半導体装置において、前記基板に多層積層基板を使用し、前記樹脂モールド部を前記多層積層基板の外形端面まで形成し、前記多層積層基板の前記樹脂モールド部と接する面のパターンが電解メッキにより形成され、該電解メッキにより形成されたパターンの少なくとも一部がパターン形成面にて電気的に独立して前記樹脂モールド部端面より内部に形成されており、前記電気的に独立した電解メッキパターンは、その形成面で他の電解メッキパターンと接続されていた部分の基板に貫通穴が形成されることによって他の電解メッキパーンから断線して電気的に独立されており、前記貫通穴に前記樹脂モールド部を成すモールド樹脂が充填されていることを特徴とする半導体装置。
  5. 基板上に発光チップ、受光チップ、ＩＣ等電子部品を実装し、樹脂モールド部によりモールドする半導体装置において、前記基板に多層積層基板を使用し、前記樹脂モールド部を前記多層積層基板の外形端面まで形成し、前記多層積層基板の発光チップまたはＩＣ等の発熱を有する部品が実装されるパターンと連結して配設される放熱用パターンと該発熱の放熱を助ける放熱用アースパターンとを熱の伝搬可能な距離に近接して配設するとともに、凹凸面等の形状により前記両パターンの近接面の周縁距離を増大させたことを特徴とする半導体装置。
  6. 基板上に発光チップ、受光チップ、ＩＣ等電子部品を実装し、樹脂モールド部によりモールドする半導体装置において、前記基板に多層積層基板を使用し、前記樹脂モールド部を前記多層積層基板の外形端面まで形成し、前記多層積層基板の前記樹脂モールド部と接する面のパターンが電解メッキにより形成され、該電解メッキにより形成されたパターンの少なくとも一部が、その形成面で他の電解メッキパターンと接続されていた部分の基板に貫通穴が形成されることによって他の電解メッキパターンから断線して電気的に独立して前記樹脂モールド部端面より内部に形成されており、前記貫通穴に前記樹脂モールド部を成すモールド樹脂が充填されていることを特徴とする半導体装置。
  7. 基板上に発光チップ、受光チップ、ＩＣ等電子部品を実装し、樹脂モールド部によりモールドして成り、前記基板に多層積層基板を使用し、前記樹脂モールド部を前記多層積層基板の外形端面まで形成する半導体装置の製造方法であって、前記多層積層基板の前記樹脂モールド部と接する面に電解メッキによりパターンを形成する工程と、該電解メッキパターンが形成された多層積層基板の前記パターン形成部分に貫通孔を形成して、前記電解メッキパターンの少なくとも一部を断線して電気的に独立させる工程と、前記電気的に独立させた電解メッキパターンが外形端面に露出しないように覆って、前記樹脂モールド部を形成する工程を含むことを特徴とする半導体装置の製造方法。
JP35582898A 1998-04-23 1998-12-15 半導体装置及びその製造方法 Expired - Fee Related JP3884179B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35582898A JP3884179B2 (ja) 1998-04-23 1998-12-15 半導体装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-113085 1998-04-23
JP11308598 1998-04-23
JP35582898A JP3884179B2 (ja) 1998-04-23 1998-12-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000012773A JP2000012773A (ja) 2000-01-14
JP3884179B2 true JP3884179B2 (ja) 2007-02-21

Family

ID=26452106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35582898A Expired - Fee Related JP3884179B2 (ja) 1998-04-23 1998-12-15 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3884179B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176184A (ja) * 2000-12-11 2002-06-21 Rohm Co Ltd 赤外線データ通信モジュールおよびその製造方法
JP4902046B2 (ja) * 2000-12-15 2012-03-21 ローム株式会社 赤外線データ通信モジュールおよびその製造方法
JP2002198572A (ja) * 2000-12-27 2002-07-12 Rohm Co Ltd 赤外線データ通信モジュール、およびその製造方法
JP4822484B2 (ja) * 2001-06-19 2011-11-24 シチズン電子株式会社 表面実装型電子部品とその製造方法
JPWO2003098616A1 (ja) * 2002-05-15 2005-09-22 松下電器産業株式会社 光ヘッド
JP4671324B2 (ja) * 2004-07-20 2011-04-13 シチズン電子株式会社 Ｓｍｄ型側面実装部品
EP2605284A4 (en) 2010-08-13 2014-06-25 Optoelectronics Co Ltd OPTICAL DETECTION DEVICE, OPTICAL DEVICE, DEVICE FOR READING OPTICAL INFORMATION AND METHOD FOR PROVIDING A LIGHT SOURCE
JP5937315B2 (ja) 2011-08-11 2016-06-22 シチズン電子株式会社 発光ダイオード
WO2013042965A1 (en) * 2011-09-20 2013-03-28 Lg Innotek Co., Ltd. Solar cell
JP6108957B2 (ja) * 2013-05-24 2017-04-05 本田技研工業株式会社 電子装置

Also Published As

Publication number Publication date
JP2000012773A (ja) 2000-01-14

Similar Documents

Publication Publication Date Title
KR100502498B1 (ko) 다층 회로 기판 및 그 제조 방법
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
KR20070096303A (ko) 카메라 모듈용 인쇄회로기판 및 그 제조 방법
WO2003103355A1 (ja) 複合多層基板およびそれを用いたモジュール
WO2006030671A1 (ja) Ｌｅｄ用反射板およびｌｅｄ装置
KR20120032514A (ko) 적어도 2 개의 인쇄회로기판 영역들로 구성되는 인쇄회로기판을 제조하는 방법, 및 인쇄회로기판
US10813209B2 (en) Multilayer substrate, electronic device, and a method for manufacturing a multilayer substrate
TWI712346B (zh) 復合電路板及其製造方法
JP3884179B2 (ja) 半導体装置及びその製造方法
KR20000023266A (ko) 반도체칩 모듈용 다층 회로기판 및 그의 제조방법
TW201448692A (zh) 埋入式高密度互連印刷電路板及其製作方法
KR100699240B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
CN112533349B (zh) 电路板及其制作方法
JP2784524B2 (ja) 多層電子部品搭載用基板及びその製造法
JP2000261152A (ja) プリント配線組立体
CN110278659B (zh) 复合电路板及其制造方法
KR20120124319A (ko) 인쇄회로기판 및 그의 제조 방법
JPH10261854A (ja) プリント配線板及びその製造方法
CN114731763A (zh) 内埋电路板及其制造方法
JP2004146419A (ja) 複合多層基板およびそれを用いたモジュール
TW201929617A (zh) 可撓式基板及其製法
JP7161629B1 (ja) 部品内蔵基板、及びその製造方法
KR101814843B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2018181995A (ja) 配線基板
JP2000133745A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131124

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees