JP3876259B2 - セラミック基板の製造方法 - Google Patents

セラミック基板の製造方法 Download PDF

Info

Publication number
JP3876259B2
JP3876259B2 JP2004227995A JP2004227995A JP3876259B2 JP 3876259 B2 JP3876259 B2 JP 3876259B2 JP 2004227995 A JP2004227995 A JP 2004227995A JP 2004227995 A JP2004227995 A JP 2004227995A JP 3876259 B2 JP3876259 B2 JP 3876259B2
Authority
JP
Japan
Prior art keywords
substrate
cavity
break
open
separation line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004227995A
Other languages
English (en)
Other versions
JP2006049551A (ja
Inventor
順一 鷲野
信治 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004227995A priority Critical patent/JP3876259B2/ja
Publication of JP2006049551A publication Critical patent/JP2006049551A/ja
Application granted granted Critical
Publication of JP3876259B2 publication Critical patent/JP3876259B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/0919Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10068Non-printed resonator
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10106Light emitting diode [LED]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Description

本発明は、セラミック基板の製造方法に関する。
従来から、SAWフィルタ、トランジスタ、LSI、水晶振動子、発光ダイオード等の電子部品を搭載するためのキャビティを備え、これらの電子部品を他の基板等と電気的に接続するためのセラミック基板が知られている。このようなセラミック基板の一例を、図11に示す。図11のセラミック基板100は、セラミックからなる基板本体が第一主表面CP1、第二主表面CP2、側面SFを有する四辺形板状をなし、第一主表面CP1にキャビティ101が形成され、キャビティの底面102には電子部品(図示しない)が実装される。そして側面SFには半円筒形の凹部104が設けられ、その内周面に形成されたメタライズ層103が、内部導体層(図示しない)を介してキャビティ底面CP2に実装された電子部品と電気的に接続している。
セラミック基板100の製造には、例えばグリーンシート積層法が用いられる。これにはまず、基板本体をなす数枚のセラミックグリーンシートを用意して、所定の場所にキャビティ101や凹部104となる貫通孔を、打ち抜き金具などを使って形成する。その後、グリーンシート表面や凹部104にMoやWなどの金属を含むメタライズペーストを印刷塗布して、グリーンシートを積層し、圧着する。そしてグリーンシートをメタライズペーストとともに高温焼成することで、積層されたグリーンシートが一体化した焼結体を得るとともに、メタライズ層103や内部導通層が形成される。
これらの工程は、セラミックグリーンシートに大判を用いて、一度に多数のセラミック基板100が取得できるようにされる。その一例を図12の(a)表面図及び(b)断面図に示す。図12においては、複数のセラミック基板100が面内方向に一体化した集合基板106が形成されている。焼成前に分離予定線lに沿ってブレーク溝b1,b2を入れて、焼成後に個々の基板単位を分離する(いわゆるチョコレートブレーク)ことによって、一度に多数のセラミック基板100が製造可能となる。図12(b)に示すようにブレーク溝を形成する工程では、第一主表面CP1側および第二主表面CP2側からブレーク刃105を入れることで、個々のセラミック基板100を分離するのに十分な深さとすることができる。なお、下記特許文献1及び特許文献2には、このようなブレーク溝の形成と、その応用について開示がされている。
特開2000−63414号公報 特開2000−252379号公報
一方、図1のような形態のセラミック基板が望まれる場合もある。図1(a)では、壁部が一辺部において非形成とされることにより側方が開放した開放キャビティ2がセラミック基板1に形成されている。そして開放キャビティの底面4に電子部品の実装部や配線、接続端子(図示しない)を形成するのである。図1(b)のように側面に凹部22を設け、その内周面にメタライズ層5を形成して他の基板との接続端子とするセラミック基板もある。
ところが上記形状のセラミック基板1を図12のように大判を用いて製造しようとすると、開放キャビティ2の底部にブレーク刃が届きにくいため十分な深さのブレーク溝を形成することができず(図13参照)、その結果、セラミック基板1を互いに分離したときにバリが生じる問題があった。
本発明は、上述のような事情を背景になされたものであって、特に、壁部が一辺部において非形成とされることにより側方が開放した開放キャビティを有するセラミック基板の製造方法で、一度に多数、製造でき、バリを生じにくいセラミック基板の製造方法を提供することを課題とする。
課題を解決するための手段および発明の効果
上記課題を解決するために本発明のセラミック基板の製造方法は、四辺形板状の基板本体と、該基板本体を底部とするキャビティを形成するために、基板本体の第一主表面においてキャビティ底面となる領域を取り囲むように該第一主表面から突設される壁部とを有する基板単位を、当該基板単位を分離するための分離予定線により仕切られる形にて面内方向に複数一体化した集合基板を製造し、該集合基板を分離予定線に沿って切断することにより、個々の基板単位に分離する工程を有し、基板単位は、基板本体の一辺部において壁部が非形成となることにより、キャビティが、当該辺部にて側方に開放した開放キャビティとされてなり、集合基板において、分離予定線を挟んで隣接する2個の基板単位の開放キャビティが、開放側を該分離予定線側に一致させることにより、壁部とともに一体化して連結キャビティを形成するとともに、その連結位置において連結キャビティを挟んで対向する一対の壁部の第一主表面に、分離予定線に沿って第一のブレーク溝を形成し、基板本体の第二主表面側においては第一のブレーク溝に対応する位置に第二のブレーク溝を形成し、基板本体の連結キャビティの形成領域には、一対の壁部にそれぞれ形成された第一のブレーク溝をつなぐ位置に、分離予定線に沿ったブレーク貫通孔を形成し、それら第一のブレーク溝、第二のブレーク溝及びブレーク貫通孔にて基板単位を互いに分離することを主要な特徴とする。
本発明は、開放キャビティを有するセラミック基板の集合基板を製造し、2つの基板単位が、開放した側を分離予定線に一致させるように上記集合基板を形成しておく。この集合基板においては、開放キャビティの壁部は一体化して連結キャビティをなす。そして連結位置において、連結キャビティを挟んで対向する2つの壁部に、両方の主表面からブレーク溝を形成する。連結キャビティの底面には分離予定線に沿ってブレーク貫通孔を形成して、ブレーク溝及びブレーク貫通孔にてセラミック基板を互いに分離する。このようにすると、開放キャビティの壁部においては第一主表面及び第二主表面からブレーク刃を所望の深さまで入れることができるとともに、ブレーク刃を入れにくいキャビティ底部においてはブレーク貫通孔が形成されているので、セラミック基板を分離するときにバリが生じない。
上述の開放キャビティを複数有する基板単位も製造可能である。例えば四辺形板状の基板本体の、対向する2つの辺に開放キャビティを別々に形成することができる。この場合、集合基板においては両隣のセラミック基板と開放キャビティを共有させるのである。
さらに本発明は、上記の開放キャビティとは別の電子部品実装用キャビティを、基板本体の第一主表面においてキャビティ底面をなすように形成し、その電子部品実装用キャビティのキャビティ底面に電子部品の実装部を形成することもできる。
さらに本発明は、前記四辺形板状の基板本体の対向する2つの辺に前記開放キャビティをそれぞれ形成し、これら2つの開放キャビティとは別の発光素子実装用キャビティをさらに形成するとともに、前記発光素子実装用キャビティの前記キャビティ底面に発光素子の実装部を形成し、該発光素子を取り囲む経路に沿ってフィレット部を形成して、該フィレット部の表面において前記発光素子からの発光光束を所定の方向に反射させるようにする。
また、本発明は、上記の発光素子実装用キャビティの内周面と、キャビティ底面の外周縁部に金属層を形成して、これら2つの金属層にまたがるようにフィレット部を形成する。このフィレット部は、例えばAg系ロウ材を用いて形成することができる。
以下、本発明の実施の形態を、図面を用いて説明する。
図2に集合基板の(a)表面図、(b)断面図、そして図3に斜視図を示す。これらの図に示すように、セラミック基板の基板単位を複数一体化した集合基板6を先ず形成し、分離予定線l,l’に沿って切断して、個々の基板単位を得る。基板単位は四辺形状で、キャビティ底面4を取り囲むように壁部Wが突設される。本発明の集合基板においては2個の基板単位を連結して、開放キャビティ2の開放側を分離予定線に一致させており、開放キャビティ2が壁部Wとともに一体化して連結キャビティ9を形成している。集合基板6にブレーク溝を形成するには、図2(b)に示すように、分離予定線l,l’に沿って第一主表面CP1からブレーク刃8を入れて第一ブレーク溝b1を形成するとともに、第二主表面CP2からもブレーク刃8を入れて第二ブレーク溝b2を形成する。また、連結キャビティ9の形成領域には、分離予定線l’に沿ってブレーク貫通孔7を形成しておく。このようにすると、ブレーク貫通孔7において2個の基板単位が容易に分離できるので、分割工程でバリが生じにくくなる。
壁部Wの高さをh1、キャビティ底部の厚さをh2とすると、第一ブレーク溝の深さd1はh1の50〜60%とし、第二ブレーク溝の深さd2はh2の50〜60%とすることが望ましい。50%未満になるとブレークしにくくなり、60%を超えるとブレーク刃が内部導通層(図示しない)を損傷する場合がある。
上述したように集合基板6を製造した後、セラミックグリーンシートを焼結し、分離予定線l,l’に沿って個々の基板単位を分離すると、図4に示すセラミック基板1が多数、製造できる。図4のセラミック基板1は開放キャビティ2を有する。開放キャビティ2は集合基板6における連結キャビティ9を分割して形成するものである。
以上説明したように本発明では集合基板6において、分離予定線l’に沿ったブレーク貫通孔7を形成するので、個々の基板単位を分離する工程でバリが生じにくい。ここで仮に図13に示すように、ブレーク貫通孔7を形成しておかなかったら、連結キャビティの底部4には第一主表面CP1からのブレーク刃8が届かないので、必ずしも十分な深さのブレーク溝b2’を形成することができない。その結果、基板単位を分割する工程で、ブレーク溝b2’においてバリが発生する場合がある。また、ブレーク溝b2’の深さd3を十分に深くしようとすると、第二主表面CP2側から入れるブレーク刃8の圧力が高くなり、その結果、壁部Wにおけるブレーク溝b2の深さが必要以上に深くなってしまう問題が生じる。
一方、図5(a)に示すように、開放キャビティ2以外に電子部品実装用キャビティ10を形成することも可能である。この電子部品実装用キャビティ10にはSAWフィルタ、トランジスタ、LSI、水晶振動子、発光ダイオード等の電子部品の実装部(図示しない)を形成するとともに、実装部と接続する導通層を開放キャビティ2へ引出して、他の基板との接続部分を形成するのである。また、図5(b)に示すように、側面に凹部22を形成し、その内周面に内部導通層と電気的に接続したメタライズ層5を形成して、このメタライズ層5を他の基板との接続部分としてもよい。
さらに、図6の(a)断面図(b)斜視図に示すように、四辺形状のセラミック基板1の対向する2つの辺にそれぞれ開放キャビティ2を形成するとともに、これら開放キャビティ2とは別の電子部品実装用キャビティ10を形成することも可能である。図6の実施形態では電子部品実装用キャビティ10に、発光ダイオードなどの発光素子13を実装している。具体的には、電子部品実装キャビティ10の底面19に実装部14が形成され、ここに発光素子13が実装される。図6では赤、青、緑の3種類の発光素子を搭載して、白色光を取り出す形態としている。一方、キャビティの内周面20と底面19にそれぞれ金属層12a,12bを形成し、これら2つの金属層12a,12bにまたがるようにAg系ロウ材のフィレット部15が形成されている。フィレット部15の表面は、発光素子13からの発光光束を外部へ反射するための光反射面16とされている。このようなフィレット部15は後述するように、Ag系ロウ材の粒子を金属層12b上に載置して、高温処理を施してリフローさせることにより形成する。リフローによってフィレット部15の表面は滑らかになるので、光反射面16は光反射率が高いものとなる。また、金属層12a,12bはともにメタライズペーストを印刷塗布することにより形成でき、加工精度が高ので、この2つの金属層12a,12bにまたがって形成されるフィレット部15の加工精度も高いものとなり、光の反射角度などのバラツキを低く抑えることが可能となる。
図6の基板本体は3枚のセラミック層11a,11b,11cを積層して形成される。セラミック層11aの表面には金属層12aが形成され、セラミック層11bにはパッド17および金属層12aが形成されている。そしてパッド17と発光素子13とはワイヤ18によって電気的接続がなされている。さらにパッド17はセラミック基板11bを貫通する導通層21を介して金属層12bと電気的に接続されている。また、金属層12bは一部が開放キャビティ2から露出しており、この露出した部分は他の基板との接続部CNとして使用される。
次に、図6に示したセラミック基板1の製造方法を、図7〜図10の工程図を用いて説明する。まず、セラミックグリーンシート11a’〜11c’を用意する(工程1)。その後、工程2に示すように、所定の位置に連結キャビティ9、発光素子実装用キャビティ10、ブレーク貫通孔7、導通層21となるべき貫通穴を、打ち抜き形成する。次に、メタライズペースト14’、12a’、12b’、17’、21’を、所定の位置に印刷塗布する(工程3)。メタライズペーストの印刷には、例えばスクリーン印刷法が採用される。その後、セラミックグリーンシート11a’〜11c’を積層、圧着し、メタライズペーストとともに高温で焼成することによって、セラミックグリーンシートが一体化した集合基板6を得る(工程4)。焼成した結果、メタライズペースト14’、12a’、12b’、17’、21’は実装部14、金属層12a,12b、導通層21、パッド17となる。このようにした後で、発光素子実装用キャビティ10の内周面20に形成された金属層12aと、底面19の外周縁部に形成された金属層12bとにまたがるようにフィレット部を形成する。そのためにまず工程5に示すように、Ag系ロウ材の粒子15’を金属層12b上に載置する。そしてこの粒子15’を集合基板6ごと高温加熱して、Agロウ材をリフローさせ、フィレット部15を形成する。このように形成されたフィレット部15の表面は滑らかで光反射率が高く、光反射面として好適に用いられる。
次に、以上のように製造した集合基板6を個々の基板単位に分離するために、図10に示すブレーク溝b1,b2を形成する。まず、分離予定線l’に沿って、連結キャビティ9を挟む一対の壁部Wに、第一主表面CP1から第一のブレーク溝b1を形成する(図10では縦方向のブレーク溝b1)。また、横方向にも第一のブレーク溝b1を形成する。さらに、第一のブレーク溝b1に対応する位置に、第二主表面CP2から第二のブレーク溝b2を入れる。一方、連結キャビティの形成領域には、壁部Wに形成された第一のブレーク溝b1をつなぐ位置に、ブレーク貫通孔7が予め形成されている。これら第一のブレーク溝b1、第二のブレーク溝b2、ブレーク貫通孔7を使って各基板単位を分離することが可能となる。
以上説明したように本発明ではブレーク貫通孔7を打ち抜き形成しておくので、焼成後に各基板単位を分離する工程において、キャビティ底面にバリを生じることなく分離することができる。
セラミック基板の一例 セラミック基板の製造方法の一実施形態を示す(a)表面図および(b)断面図。 同じく斜視図。 本発明に係るセラミック基板の基板単位を示す一実施形態。 図4とは別の実施形態。 発光素子を搭載したセラミック基板の一実施形態。 図6のセラミック基板を製造する方法の一例。 図7に続く図。 図8に続く図。 図9に続く図。 従来のセラミック基板。 従来の集合基板の(a)表面図および(b)断面図。 仮にキャビティ底部にブレーク溝を形成しなかった場合の(a)表面図および(b)断面図。
符号の説明
1 セラミック基板
2 開放キャビティ
3 開放辺部
4 キャビティ底面
6 集合基板
7 ブレーク貫通孔
8 ブレーク刃
9 連結キャビティ
10 電子部品実装用キャビティ
13 発光素子
15 フィレット部
16 光反射面
22 凹部
CP1 第一主表面
W 壁部
l 分離予定線
l’2個の基板単位の開放側が一致した分離予定線
b1 第一のブレーク溝

Claims (4)

  1. 四辺形板状の基板本体と、該基板本体を底部とするキャビティを形成するために、前記基板本体の第一主表面においてキャビティ底面となる領域を取り囲むように該第一主表面から突設される壁部とを有する基板単位を、当該基板単位を分離するための分離予定線により仕切られる形にて面内方向に複数一体化した集合基板を製造し、該集合基板を前記分離予定線に沿って切断することにより、個々の基板単位に分離する工程を有し、
    前記基板単位は、前記基板本体の一辺部において前記壁部が非形成となることにより、前記キャビティが、当該辺部にて側方に開放した開放キャビティとされてなり、前記集合基板において、前記分離予定線を挟んで隣接する2個の基板単位の前記開放キャビティが、開放側を該分離予定線側に一致させることにより、前記壁部とともに一体化して連結キャビティを形成するとともに、その連結位置において前記連結キャビティを挟んで対向する一対の前記壁部の第一主表面に、前記分離予定線に沿って第一のブレーク溝を形成し、前記基板本体の第二主表面側においては前記第一のブレーク溝に対応する位置に第二のブレーク溝を形成し、前記基板本体の前記連結キャビティの形成領域には、前記一対の壁部にそれぞれ形成された前記第一のブレーク溝をつなぐ位置に、前記分離予定線に沿ったブレーク貫通孔を形成し、それら第一のブレーク溝、第二のブレーク溝及びブレーク貫通孔にて前記基板単位を互いに分離することを特徴とするセラミック基板の製造方法。
  2. 前記開放キャビティの底面に、電子部品の実装部を形成する請求項1記載のセラミック基板の製造方法。
  3. 前記開放キャビティとは別の電子部品実装用キャビティを、前記基板本体の前記第一主表面においてキャビティ底面をなすように形成し、前記電子部品実装用キャビティの前記キャビティ底面に電子部品の実装部を形成する請求項1または請求項2記載のセラミック基板の製造方法。
  4. 前記四辺形板状の基板本体の対向する2つの辺に前記開放キャビティをそれぞれ形成し、これら2つの開放キャビティとは別の発光素子実装用キャビティをさらに形成するとともに、前記発光素子実装用キャビティの前記キャビティ底面に発光素子の実装部を形成し、該発光素子を取り囲む経路に沿ってフィレット部を形成して、該フィレット部の表面において前記発光素子からの発光光束を所定の方向に反射させるようにした請求項1ないし請求項3のいずれか1項に記載のセラミック基板の製造方法。
JP2004227995A 2004-08-04 2004-08-04 セラミック基板の製造方法 Expired - Fee Related JP3876259B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004227995A JP3876259B2 (ja) 2004-08-04 2004-08-04 セラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004227995A JP3876259B2 (ja) 2004-08-04 2004-08-04 セラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006049551A JP2006049551A (ja) 2006-02-16
JP3876259B2 true JP3876259B2 (ja) 2007-01-31

Family

ID=36027771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004227995A Expired - Fee Related JP3876259B2 (ja) 2004-08-04 2004-08-04 セラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JP3876259B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2514576A1 (en) 2011-04-19 2012-10-24 NGK Insulators, Ltd. A method of producing ceramic substrates

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4012936B2 (ja) 2004-08-06 2007-11-28 株式会社アライドマテリアル 集合基板
JP4936743B2 (ja) * 2006-02-27 2012-05-23 京セラ株式会社 複数個取り配線基板用セラミック生成形体の製造方法、複数個取り配線基板の製造方法、電子部品収納用パッケージおよび電子装置
KR101469972B1 (ko) 2007-10-17 2014-12-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101064049B1 (ko) 2010-02-18 2011-09-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법, 발광소자 패키지
JP5511603B2 (ja) * 2010-09-16 2014-06-04 京セラ株式会社 多数個取り配線基板
WO2012060121A1 (ja) * 2010-11-02 2012-05-10 京セラ株式会社 多数個取り配線基板および配線基板ならびに電子装置
JP6767204B2 (ja) * 2016-08-25 2020-10-14 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール
CN108511431A (zh) * 2018-05-21 2018-09-07 佛山市国星光电股份有限公司 一种led显示单元组及显示面板
CN112235960B (zh) * 2020-10-28 2022-05-17 惠州市特创电子科技股份有限公司 沉金线路板及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2514576A1 (en) 2011-04-19 2012-10-24 NGK Insulators, Ltd. A method of producing ceramic substrates

Also Published As

Publication number Publication date
JP2006049551A (ja) 2006-02-16

Similar Documents

Publication Publication Date Title
TWI488548B (zh) 陶瓷配線基板、多片式陶瓷配線基板、及其製造方法
JP3876259B2 (ja) セラミック基板の製造方法
CN114204405A (zh) 光元件搭载用封装件、电子装置以及电子模块
JPWO2012165530A1 (ja) 多層基板の製造方法および多層基板
JPWO2018216801A1 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6317115B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP2016219677A (ja) セラミックパッケージの製造方法およびセラミックパッケージ
JP2007251017A (ja) 配線基板および多数個取り配線基板ならびにその製造方法
JP4817781B2 (ja) 電子部品用パッケージの製造方法
JP2017076698A (ja) 配線基板およびその製造方法
JP3855798B2 (ja) 積層セラミック電子部品およびその製造方法
JP5247415B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP4712065B2 (ja) 多数個取り配線基板、配線基板、ならびに多数個取り配線基板および配線基板の製造方法
JP2006190983A (ja) 発光素子実装用配線基板
JP2018046266A (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP3181887B2 (ja) 連結セラミック配線基板、その製造方法及びセラミック配線基板の製造方法
JP6140831B2 (ja) 発光素子搭載用パッケージおよび発光装置
US10448505B2 (en) Wiring board, method for manufacturing wiring board, and method for manufacturing multi-pattern wiring board
JP2007042768A (ja) 配線基板集合体
JP2004228100A (ja) 発光装置用部材および発光装置
JP4677383B2 (ja) セラミック基板の製造方法
JP6838961B2 (ja) 配線基板およびその製造方法
JP4677382B2 (ja) セラミック基板の製造方法
JP6321477B2 (ja) 電子部品収納用パッケージ、パッケージ集合体および電子部品収納用パッケージの製造方法
US9859632B2 (en) Composite substrate and rigid substrate

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061030

R150 Certificate of patent or registration of utility model

Ref document number: 3876259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees