JP4677382B2 - セラミック基板の製造方法 - Google Patents

セラミック基板の製造方法 Download PDF

Info

Publication number
JP4677382B2
JP4677382B2 JP2006227990A JP2006227990A JP4677382B2 JP 4677382 B2 JP4677382 B2 JP 4677382B2 JP 2006227990 A JP2006227990 A JP 2006227990A JP 2006227990 A JP2006227990 A JP 2006227990A JP 4677382 B2 JP4677382 B2 JP 4677382B2
Authority
JP
Japan
Prior art keywords
hole
ceramic
green sheet
ceramic substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006227990A
Other languages
English (en)
Other versions
JP2008053442A (ja
Inventor
邦男 小坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2006227990A priority Critical patent/JP4677382B2/ja
Publication of JP2008053442A publication Critical patent/JP2008053442A/ja
Application granted granted Critical
Publication of JP4677382B2 publication Critical patent/JP4677382B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、多層構造のセラミック集合基板から多数個取りされるセラミック基板の製造方法関する。
多層構造のセラミック基板には、チップ部品等が搭載される主面だけでなく、内部の層間にも配線導体やグラウンド導体等が形成されており、主面と層間や異なる層間どうしはビアホール導体によって電気的に接続されている。また、高周波回路に組み込まれる電子回路モジュールにこの種のセラミック基板が用いられる場合には、セラミック基板に板金製のシールドケースを取り付けて主面上のチップ部品等を電磁的にシールドすることが多い。その場合、シールドケースの隅部に設けられた複数の脚片を、セラミック基板を貫通する各スルーホール内へ挿入して半田接合するという取付構造が一般的であり、主面上でシールドケースがチップ部品の実装領域を覆っていることから、該脚片が挿入されるスルーホールは通常セラミック基板の外周部に配設されている。
このような多層構造のセラミック基板を製造する際には、まず、複数枚のセラミックグリーンシートを積層・圧着して多層化した後、その主面に分割溝を格子状に刻設する。次に、この多層化したグリーンシートを焼成してセラミック集合基板(大判基板)となし、この集合基板を分割溝に沿って分割して多数のセラミック基板に個片化するようになっている(例えば、特許文献1参照)。
そして、個片化されたセラミック基板がスルーホールを有する場合、従来、そのスルーホールは以下のような手順で形成されていた。すなわち、セラミック集合基板の各層となるセラミックグリーンシートに対して、スルーホール形成箇所に下穴を穿設して該下穴に導電ペースト(電極ペースト)を充填しておく。次に、複数数のグリーンシートを積層・圧着して多層化した後、この多層グリーンシートに対して前記下穴よりも小径な貫通穴を前記導電ペースト充填部に穿設する。この後、多層グリーンシートを焼成すると、前記貫通穴を包囲する円筒状のスルーホール導体(電極部)が得られる。
特開2001−251024号公報(第2頁、図10)
ところで、前述した多層構造のセラミック基板の小型化が促進されると、その主面上でシールドケースに覆われるチップ部品の実装領域が確保しにくくなるため、この種のセラミック基板にあっては、主面の最外周部まで実装領域が広げられるような配置でシールドケースを取り付けるという要望が高まっている。具体的には、シールドケースの各脚片をセラミック基板の隅部のスルーホールに取り付けることによって、主面と略同等の大きさの実装領域を確保することが可能となる。しかしながら、スルーホール導体となる銀等の電極材料は周囲のグリーンシート中に拡散してセラミック集合基板の機械的強度を局部的に低下させるという性質を有するため、セラミック集合基板の格子状の分割溝が交叉する箇所の近傍(分割後にセラミック基板の隅部となる部分)にスルーホールが設けてあると、分割工程でセラミック集合基板がスルーホール近傍の分割溝に沿って正しく分割されないという分割不良が起こりやすくなる。すなわち、セラミック集合基板の分割端面に相当する個々のセラミック基板の外周面がスルーホール近傍で不規則な形状になりやすいため、製造歩留まりの悪化が避け難くなる。
なお、セラミック集合基板の分割溝に跨ってスルーホールを形成しておけば、個片化したセラミック基板の外周面にスルーホールを2等分あるいは4等分した非円筒形状のスルーホール導体(電極部)を露出させることはできるが、分割工程で円筒状電極を分割すると破断面に多くのバリが生じてしまうため、かかる手法を採用することは好ましくない。
本発明は、このような従来技術の実情に鑑みてなされたもので、そ目的は、スルーホール導体を分割溝の交叉部近傍に設けてもセラミック集合基板を所望形状に分割できて個片化した基板の小型化が促進しやすいセラミック基板の製造方法を提供することにある。
上記目的を達成するために、本発明によるセラミック基板の製造方法では、複数枚のセラミックグリーンシートを積層して圧着することにより多層グリーンシートを得る積層圧着工程と、前記多層グリーンシートに該多層グリーンシートを貫通する貫通穴と該貫通穴を包囲する円筒状電極とを形成するスルーホール形成工程と、前記多層グリーンシートの主面に複数条の分割溝を互いに直交する2方向に沿って格子状に形成する分割溝形成工程と、前記分割溝どうしの交叉部をその近傍に位置する前記円筒状電極の一部を含む所定領域に亘って前記多層グリーンシートの厚さ方向に打ち抜く交叉部除去工程と、前記分割溝形成工程および前記交叉部除去工程が終了した後に前記多層グリーンシートを焼成してセラミック集合基板となす焼成工程と、前記焼成工程後に前記セラミック集合基板を前記分割溝に沿って分割して多数のセラミック基板に個片化する分割工程とを備え、前記セラミック基板の隅部に、前記交叉部除去工程で形成された切欠きと、前記円筒状電極の残部で前記切欠きに臨出する平面視半円環状のスルーホール導体とが存するように構成した。
このように未焼成の多層グリーンシートの状態で格子状の分割溝の交叉部を所定領域に亘って打ち抜いておき、平面視半円環状のスルーホール導体(電極部)を該打ち抜き部に臨出させておけば、スルーホール導体が分割溝の交叉部の近傍にあっても、分割不良が懸念される部分を該打ち抜き部によって除去できるため、多層グリーンシートを焼成したセラミック集合基板を分割溝に沿って正しく分割することが可能となる。すなわち、スルーホール導体の電極材料の拡散に起因する機械的強度の低下で分割不良が懸念される部分を予め打ち抜いておけば、セラミック集合基板を所望形状のセラミック基板に個片化することができて、該打ち抜き部は切欠きとしてセラミック基板の隅部に存することになるので、スルーホール導体をセラミック基板の隅部に位置させても製造歩留まりが悪化しなくなる。
本発明の製造方法は、未焼成の多層グリーンシートの状態で格子状の分割溝の交叉部を所定領域に亘って打ち抜いておき、平面視半円環状のスルーホール導体を該打ち抜き部に臨出させるというものであり、スルーホール導体が分割溝の交叉部の近傍にあっても、分割不良が懸念される部分を該打ち抜き部によって除去することができるため、多層グリーンシートを焼成したセラミック集合基板を分割溝に沿って正しく分割することが可能となる。すなわち、スルーホール導体の電極材料の拡散に起因する機械的強度の低下で分割不良が懸念される部分を予め打ち抜いておけば、セラミック集合基板を所望形状のセラミック基板に個片化することができて、該打ち抜き部は切欠きとしてセラミック基板の隅部に存することになるので、スルーホール導体をセラミック基板の隅部に位置させても製造歩留まりが悪化しなくなる。
発明の実施の形態を図面を参照して説明すると、図1は本発明の実施形態例に係る電子回路モジュールの平面図、図2は該電子回路モジュールのセラミック基板の製造工程を示す説明図、図3は該セラミック基板に個片化する前のセラミック集合基板を示す平面図、図4は図3のA部拡大図、図5は該セラミック基板の隅部を示す要部斜視図、図6は該セラミック基板の隅部に対するシールドケースの脚片の取付構造を示す説明図、図7は該脚片の半田接合状態を示す要部断面図である。
図1に示す電子回路モジュールは、多層構造のセラミック基板1と、セラミック基板1の主面1aに実装された図示せぬチップ部品と、主面1aを覆うようにセラミック基板1に取り付けられた板金製のシールドケース2とによって主に構成されている。セラミック基板1には主面1aや内部の層間に図示せぬ配線導体やグラウンド導体等が形成されており、主面1aと層間や異なる層間どうしは図示せぬビアホール導体によって電気的に接続されている。このセラミック基板1は後述するセラミック集合基板(LTCC基板)14を分割して個片化されたものである。セラミック基板1は平面視略方形に形成されているが、四隅のうち対角位置にある2箇所の隅部には切欠き3が設けられている。つまり、主面1aの一方の対角線の両端部が板厚方向に除去されて切欠き3となっている。図5に示すように、この切欠き3は平面視C字形状(平面視半円環状)のスルーホール導体(電極部)4に包囲された貫通穴5と連通させてあるため、スルーホール導体4は切欠き3に臨出している。
シールドケース2には四隅のうち対角位置にある2箇所に脚片21が設けられている。図7に示すように、この脚片21はセラミック基板1の貫通穴5内で半田6によってスルーホール導体4と接合されている。これにより、シールドケース2が主面1aの大部分を覆った状態でセラミック基板1に取り付けられるため、主面1a上のチップ部品等を電磁的にシールドすることができる。なお、シールドケース2の四隅全てに脚片21を設ける構成にしてもよく、その場合はセラミック基板1の四隅に切欠き3とスルーホール導体4を配設すればよい。
セラミック基板1の製造方法を図2と図3を用いて説明すると、まず、図2(a)に示すように、低温焼結セラミック材料を含むセラミックグリーンシート7を用意する。そして、このグリーンシート7のスルーホール形成箇所やビアホール形成箇所にそれぞれ所定の大きさの穴を穿設するが、その際、図2(b)に示すように、グリーンシート7のスルーホール形成箇所には前記貫通穴5よりも大径な下穴8を穿設する。次に、このグリーンシート7に対して、図示せぬ配線導体やグラウンド導体およびビアホール導体となる導電ペーストを印刷すると共に、図2(c)に示すように、スルーホール導体4となる導電ペースト9を印刷して下穴8に充填させる。
次に、図2(d)に示すように、複数枚のセラミックグリーンシート7を積層して圧着することにより多層グリーンシート10を形成するが、その際、各グリーンシート7はスルーホール形成箇所やビアホール形成箇所が合致するように位置合わせされる。次に、図2(e)に示すように、この多層グリーンシート10のスルーホール形成箇所に貫通穴5を穿設して未焼成の円筒状電極9aを形成する。すなわち、下穴8に充填されている導電ペースト9の中央部に該下穴8よりも小径な貫通穴5を穿設することにより、貫通穴5を包囲する円筒状電極9aを得る。
この後、円筒状電極9aを非円筒形状のスルーホール導体4となすために、多数の抜き穴11を多層グリーンシート10の所定領域に穿設する。これら抜き穴11は、次なる分割溝形成工程で多層グリーンシート10の主面10aに形成される分割溝12,13(図3参照)の交叉部に相当する領域を打ち抜くことによって形成したものである。つまり、これら抜き穴11を形成した後に、多層グリーンシート10の主面10aにV溝形状の分割溝12,13が互いに直交する2方向に沿って格子状に形成されることにより、該主面10aが各セラミック基板1に対応する多数の小区画に仕切られるが、分割溝12,13の交叉部には予め抜き穴11が形成されているので、各小区画の形状は隅部の2箇所が切り欠かれた略方形となる。また、抜き穴11によって未焼成の円筒状電極9aは周方向に約1/4打ち抜かれて、平面視C字形状の未焼成のスルーホール導体4となり、隣接する小区画のスルーホール導体4どうしが共通の抜き穴11を介して対向する(図4参照)。なお、本実施形態例では、抜き穴11を形成した後に分割溝形成工程を行っているが、分割溝形成工程後に抜き穴11を形成してもよい。
次に、図3に示すように、多層グリーンシート10を低温焼成してセラミック集合基板(LTCC基板)14となす。そして、このセラミック集合基板14の主面14aの各小区画に図示せぬチップ部品を実装した後、貫通穴5に挿入した脚片21をスルーホール導体4に半田接合させることによって各小区画にシールドケース2を取り付ける。しかる後、セラミック集合基板14を分割溝12,13に沿って分割して多数のセラミック基板1に個片化することにより、図1に示すような電子回路モジュールが一括して多数個取りできる。
このように本実施形態例に係るセラミック基板1の製造方法では、未焼成の多層グリーンシート10の状態で格子状の分割溝12,13の交叉部を円筒状電極9aの一部を含む所定領域に亘って打ち抜き、その抜き穴11に平面視C字形状(平面視半円環状)のスルーホール導体4(円筒状電極9aの残部)が臨出するようにしてある。したがって、小型化を促進するためにシールドケース2の脚片21が半田接合されるスルーホール導体4をセラミック基板1の隅部に位置させても、分割不良が懸念される部分を抜き穴11によって予め除去できるため、焼成後のセラミック集合基板14を分割溝12,13に沿って正しく分割することができ、製造歩留まりが悪化しなくなる。すなわち、スルーホール導体14の電極材料の拡散に起因する機械的強度の低下によって分割不良が懸念される部分を、予め抜き穴11によって除去しておけば、セラミック集合基板14を所望形状のセラミック基板1に個片化することができて、抜き穴11は切欠き3としてセラミック基板1の隅部に存することになる。
また、本実施形態例に係る電子回路モジュールは、シールドケース2の脚片21がセラミック基板1の隅部に取り付けられているため、主面1a上のほぼ全領域をシールドケース2で覆うことができて小型化に好適である。しかも、セラミック基板1の隅部に設けた切欠き3に平面視C字形状(平面視半円環状)のスルーホール導体4を臨出させるという構成にしてあるので、上記の如くセラミック基板1の製造過程で分割不良を招来する虞はなく、それゆえ良好な歩留まりで製造できる。
なお、多層グリーンシート10の分割溝12,13の交叉部に穿設する抜き穴11の形状は上記実施形態例に限定されるものではなく、例えば図8に示すような六角形状の抜き穴11や、図9に示すような楕円形状の抜き穴11であってもよい。
本発明の実施形態例に係る電子回路モジュールの平面図である。 該電子回路モジュールのセラミック基板の製造工程を示す説明図である。 該セラミック基板に個片化する前のセラミック集合基板を示す平面図である。 図3のA部拡大図である。 該セラミック基板の隅部を示す要部斜視図である。 該セラミック基板の隅部に対するシールドケースの脚片の取付構造を示す説明図である。 該脚片の半田接合状態を示す要部断面図である。 抜き穴の変形例を示す要部拡大図である。 抜き穴の変形例を示す要部拡大図である。
符号の説明
1 セラミック基板
1a,10a,14a 主面
2 シールドケース
3 切欠き
4 スルーホール導体(電極部)
5 貫通穴
7 セラミックグリーンシート
9 導電ペースト
9a 円筒状電極
10 多層グリーンシート
11 抜き穴
12,13 分割溝
14 セラミック集合基板
21 脚片

Claims (1)

  1. 複数枚のセラミックグリーンシートを積層して圧着することにより多層グリーンシートを得る積層圧着工程と、
    前記多層グリーンシートに該多層グリーンシートを貫通する貫通穴と該貫通穴を包囲する円筒状電極とを形成するスルーホール形成工程と、
    前記多層グリーンシートの主面に複数条の分割溝を互いに直交する2方向に沿って格子状に形成する分割溝形成工程と、
    前記分割溝どうしの交叉部をその近傍に位置する前記円筒状電極の一部を含む所定領域に亘って前記多層グリーンシートの厚さ方向に打ち抜く交叉部除去工程と、
    前記分割溝形成工程および前記交叉部除去工程が終了した後に前記多層グリーンシートを焼成してセラミック集合基板となす焼成工程と、
    前記焼成工程後に前記セラミック集合基板を前記分割溝に沿って分割して多数のセラミック基板に個片化する分割工程とを備え、
    前記セラミック基板の隅部に、前記交叉部除去工程で形成された切欠きと、前記円筒状電極の残部で前記切欠きに臨出する平面視半円環状のスルーホール導体とが存するようにしたことを特徴とするセラミック基板の製造方法
JP2006227990A 2006-08-24 2006-08-24 セラミック基板の製造方法 Expired - Fee Related JP4677382B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006227990A JP4677382B2 (ja) 2006-08-24 2006-08-24 セラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006227990A JP4677382B2 (ja) 2006-08-24 2006-08-24 セラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008053442A JP2008053442A (ja) 2008-03-06
JP4677382B2 true JP4677382B2 (ja) 2011-04-27

Family

ID=39237209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006227990A Expired - Fee Related JP4677382B2 (ja) 2006-08-24 2006-08-24 セラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JP4677382B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109899723A (zh) * 2019-03-21 2019-06-18 苏州源泽光电科技集团有限公司 一种陶瓷散热led筒灯

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294899A (ja) * 1999-04-02 2000-10-20 Murata Mfg Co Ltd マザー基板および子基板ならびにその製造方法
JP2002299782A (ja) * 2001-03-30 2002-10-11 Kyocera Corp 回路基板
JP2004335966A (ja) * 2003-05-12 2004-11-25 Alps Electric Co Ltd 電子回路ユニットの製造方法
JP2005294697A (ja) * 2004-04-02 2005-10-20 Kyocera Corp 電子部品及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294899A (ja) * 1999-04-02 2000-10-20 Murata Mfg Co Ltd マザー基板および子基板ならびにその製造方法
JP2002299782A (ja) * 2001-03-30 2002-10-11 Kyocera Corp 回路基板
JP2004335966A (ja) * 2003-05-12 2004-11-25 Alps Electric Co Ltd 電子回路ユニットの製造方法
JP2005294697A (ja) * 2004-04-02 2005-10-20 Kyocera Corp 電子部品及びその製造方法

Also Published As

Publication number Publication date
JP2008053442A (ja) 2008-03-06

Similar Documents

Publication Publication Date Title
CN102159026B (zh) 刚挠性电路板及其制造方法
JP2005072095A (ja) 電子回路ユニットおよびその製造方法
WO2012046829A1 (ja) 部品内蔵基板およびその製造方法
KR101103301B1 (ko) 다층인쇄회로기판 및 그 제조방법
JP2006324568A (ja) 多層モジュールとその製造方法
KR20060110331A (ko) 복합 세라믹 기판
JP2001267453A (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
US9480172B2 (en) Method for producing a printed circuit board consisting of at least two printed circuit board regions, and printed circuit board
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
JPWO2007060788A1 (ja) 多層セラミック基板の製造方法
JP2009267421A (ja) 回路基板及び回路モジュール
JP2007042706A (ja) 部品内蔵配線板
WO2014185438A1 (ja) 部品内蔵多層基板の製造方法および部品内蔵多層基板
EP2019577A1 (en) Multilayer module with case
JP4965237B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
EP1950806A1 (en) Interposer with built-in passive part
JP2001251024A (ja) 多層集合基板および多層セラミック部品の製造方法
JP4677382B2 (ja) セラミック基板の製造方法
TWI599290B (zh) 具有內埋元件的電路板及其製作方法
JP2007049099A (ja) セラミック電子部品およびその製造方法
JP4677383B2 (ja) セラミック基板の製造方法
JP2008124071A (ja) 電子回路モジュールおよびその製造方法
JP4550774B2 (ja) 配線基板内蔵用コンデンサ、配線基板、積層体、コンデンサ集合体、配線基板内蔵用コンデンサ製造方法
JP2004056115A (ja) 多層配線基板
JP2008294206A (ja) 電子部品、スクリーン印刷製版、及び、スクリーン印刷製版を用いた電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110131

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees