JP3352352B2 - めっき装置、めっき方法およびバンプの形成方法 - Google Patents

めっき装置、めっき方法およびバンプの形成方法

Info

Publication number
JP3352352B2
JP3352352B2 JP08133197A JP8133197A JP3352352B2 JP 3352352 B2 JP3352352 B2 JP 3352352B2 JP 08133197 A JP08133197 A JP 08133197A JP 8133197 A JP8133197 A JP 8133197A JP 3352352 B2 JP3352352 B2 JP 3352352B2
Authority
JP
Japan
Prior art keywords
plating
bump
plated
plating surface
nozzle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP08133197A
Other languages
English (en)
Other versions
JPH10275811A (ja
Inventor
義博 井原
武雄 金澤
壮 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP08133197A priority Critical patent/JP3352352B2/ja
Priority to TW091206752U priority patent/TWM248792U/zh
Priority to US09/045,919 priority patent/US6030512A/en
Priority to DE69834521T priority patent/DE69834521T2/de
Priority to EP98302458A priority patent/EP0869549B1/en
Priority to KR1019980011234A priority patent/KR100297120B1/ko
Publication of JPH10275811A publication Critical patent/JPH10275811A/ja
Priority to US09/502,446 priority patent/US6413404B1/en
Application granted granted Critical
Publication of JP3352352B2 publication Critical patent/JP3352352B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/08—Electroplating with moving electrolyte e.g. jet electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はバンプの形成方法お
よびめっき装置に関する。
【０００２】
【従来の技術】半導体チップを基板に接続するには、ワ
イヤボンディング法、ＴＡＢ法の他フリップチップ接続
法が知られている。このフリップチップ接続は、接続点
の多ピン化および信号伝播遅延時間の短縮化等の要求を
満たすことができるので次第に普及しつつある。特には
んだバンプによるフリップチップ接続は、一括接合が可
能であるため、広く用いられるようになってきた。フリ
ップチップ接続用のバンプの形成方法としては、電気め
っき法、真空蒸着法、ワイヤボンディングによるスタッ
ドバンプ形成法等がある。
【０００３】このうち電気めっき法によるのが簡易でコ
スト的にも有利である。従来、電気めっき法によりバン
プを形成するには次のような方法によっていた。まず、
多数のチップの回路配線がなされたウェハ上にTi/Cu 、
Cr/Cu 、Cr/Niなどのアンダーバリアメタルとよばれる
金属層をスパッタリングや無電解めっき等により全面に
形成する。その上に液状フォトレジストを数回塗布して
厚さ５０μｍ程度のレジスト膜を形成する。このレジス
ト膜をフォトリソグラフィーにより処理して微細ホール
を形成し、バンプを形成すべき金属層の部位を露出させ
る。
【０００４】そして電気めっき法により、金属層上には
んだバンプを形成する。次いでレジスト膜を除去し、バ
ンプ形成部分を除くアンダーバリアメタルをエッチング
により除去するのである。図１１は上記電気めっき法に
一般的に使用するめっき装置である。１０は外槽、１２
はカップで上向きに設けられている。１４はカップ１２
内の下部に水平に配設された陽極板、１６は外槽１０お
よび陽極板１４を貫通して先端がカップ１２内の下部に
開口されためっき液噴出管である。また１８はウェハ２
０を電気的に接続して保持可能な保持治具であり、図示
のごとく、ウェハ２０のめっき面を下向きにしてカップ
１２の開口部に配置させるようになっており、また陰極
を兼ねる。めっき液は図示のように噴出管１６からカッ
プ１２内に供給され、さらにウェハ２０のめっき面に向
けて噴出されるのである。そして両電極に通電されて上
記のようにはんだバンプが形成されることになる。めっ
き液は、保持治具１８とカップ１２の口縁との間隙から
オーバーフローして外槽１０内に落下し、排出管２２か
らタンクに戻される。図１２は形成されたはんだバンプ
２４の形状を示す。
【０００５】
【発明が解決しようとする課題】ところで、従来の上記
電気めっき法によるバンプの形成には次のような課題が
ある。すなわち、多数の微細ホール（例えば８インチウ
ェハの場合には４０万個程度）を形成したウェハを下向
きにしてめっき装置に装着し、下方からめっき液を噴射
してめっきを行うものであるため、微細ホールにエアが
残りやすく、このため全くめっきが形成されないホール
や、不十分なホールがあったりして歩留りが低下する不
具合がある。特に、ウェハの場合、さらにチップに細か
くサイジングされて製品となるので、半導体チップの歩
留りとしてみればさらに低下してしまう課題がある。
【０００６】まためっきの付きまわりにバラツキが生じ
る原因として、めっき面に噴出されためっき液の流速が
めっき面の中央側と周辺側とで異なる点もあげられる。
すなわち、カップ１２の口縁は外槽１０に開放されてい
るので、抵抗の少ない外槽１２内へオーバーフローする
めっき面周辺側のめっき液の流速は中央側より大きく、
そのため中央側にめっきが厚く付く傾向にあるのであ
る。さらに、従来、特にウェハの場合には、ホールが微
細であることから、厚付けが不可能であり、そのため、
レジスト膜を５０μｍ厚程度に形成して、高さおよび量
の不足は図１２に示すようにはんだバンプ２４をきのこ
形になるようにして調整していた。しかしながら、はん
だバンプ２４をきのこ形に形成すると、径が大きくなる
ことからそれだけ密なパターンの配列がし難く、多ピン
化の要請に反する。また傘の部分が崩れやすく、したが
って検査配線に押しつけて導通検査をするＫＧＤ（Know
n Good Die）検査も行い難いという課題がある。さらに
は、はんだバンプの径がめっき中に変化（次第に大きく
なる）することから、電流密度に変化が生じ、そのため
はんだめっきの場合には、はんだの組成が変化するおそ
れがある。したがって、電流密度を一定にする調整が必
要となるが、厄介であり、またそのための装置が必要と
なって装置が高価なものとなる課題もある。
【０００７】そこで、本発明は上記課題を解決すべくな
されたものであり、その目的とするところは、エアの排
出が容易で均一で良好なめっきによるはんだバンプを形
成できるはんだバンプの形成方法およびこれに用いて好
適なめっき装置を提供するにある。
【０００８】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明方法で
は、被めっき物を陰極に接続される保持治具に電気的接
続をとって装着し、陽極板が存するめっき液中に浸漬し
て前記被めっき物のめっき面に電解めっきを施すめっき
方法であって、前記被めっき物を陰極に接続される保持
治具に電気的接続をとって装着し、該保持治具に装着さ
れた被めっき物のめっき面がほぼ垂直に、もしくは上を
向くように斜めにめっき液中に浸漬して陽極板と対向さ
せる工程と、前記保持治具に装着される被めっき物のめ
っき面の前方側に、めっき面と間隔を存して、かつ軸線
がめっき面とほぼ垂直となるように配置される絶縁材か
らなる筒体内に位置し、被めっき物のめっき面に対向す
るノズル部を有するノズルから、めっき液をめっき面に
噴射しつつ前記陰極および陽極板に通電して、前記被め
っき物のめっき面に電解めっきを施す工程とを具備する
ことを特徴としている。 また、半導体ウエハ等の被めっ
き物の表面に金属層を形成する工程と、該金属層上にレ
ジスト層を形成する工程と、該レジスト層に微細ホール
を形成して、被めっき物のバンプを形成すべき部位の金
属層を露出させる工程と、前記被めっき物を陰極に接続
される保持治具に電気的接続をとって装着し、該保持治
具に装着された被めっき物のめっき面がほぼ垂直に、も
しくは上を向くように斜めにめっき液中に浸漬して陽極
板と対向させる工程と、前記保持治具に装着される被め
っき物のめっき面の前方側に、めっき面と間隔を存し
て、かつ軸線がめっき面とほぼ垂直となるように配置さ
れる絶縁材からなる筒体内に位置し、被めっき物のめっ
き面に対向するノズル部を有するノズルから、めっき液
をめっき面に噴射しつつ前記陰極および陽極板に通電し
て、前記金属層上の前記微細ホール内にめっきによりバ
ンプを盛り上げて形成する工程と、前記レジスト膜を除
去する工程と、前記バンプを形成した部位を除く前記金
属層の部位を除去する工程とを具備することを特徴とし
ている。また、前記ノズルは、前記筒体内に被めっき物
のめっき面と対向して配置される前記陽極板を貫通して
配置され、前記筒体内に位置するノズル部の先端よりめ
っき液をめっき面に噴射することを特徴としている。
【０００９】この方法によれば、微細ホールが横方向、
もしくは上向きの方向となり、しかもめっき液がめっき
面に対して垂直な方向から噴出されることから、エアの
逃げが良好となり、微細なホール内であっても良好にめ
っきが行える。さらに、めっき面がめっき液中にあるか
ら、ノズルから噴出されるめっき液の流速がほぼ均一と
なり、均一な析出速度が得られ、高さ方向に均一な組成
のバンプを形成できる。さらに、被めっき物のめっき面
の前方側に絶縁物からなる筒体をめっき面と若干の間隔
を存して配置し、該筒体により遮蔽してめっき液を前記
ノズルからめっき面に吹きつけるようにすることで、筒
体とめっき面との間の隙間でめっき液の流れを絞ること
ができ、めっき面でのめっき液の流速の均一化を図るこ
とができ、もって均一なめっき条件を得ることができ、
均一な高さのバンプを形成することができる。
【００１０】バンプを熱処理によりリフローすることに
より、接続基部を除きほぼ球形状のバンプとすることが
できる。また、バンプのアスペクト比が０．５以上とな
るようにレジスト層の厚さと微細ホールの径を調整する
ことができる。アスペクト比が０．５以上、特に１以上
であっても、エアの逃げが良好であるので、微細ホール
内に確実にめっきを施すことができる。また、バンプは
はんだバンプとすることができる。この場合、前記金属
層上の前記微細ホール内に施すめっきを高融点半だめっ
きを行い、次いで該高融点はんだよりも融点の低い低融
点はんだめっきを行って、２層のはんだよりなるバンプ
を形成することができる。これにより、同種のはんだ合
金よりなるので密着性のよい、かつ下地バリアー金属と
の脆弱な合金を形成することのないはんだバンプを形成
できる。
【００１１】また本発明に係るめっき装置では、めっき
槽と、陰極に接続されると共に、被めっき物が電気的に
接続されて着脱可能に装着でき、装着される被めっき物
のめっき面を前記めっき槽のめっき液中にほぼ垂直に、
もしくは上を向くように斜めに浸漬可能な保持治具と、
該保持治具に装着される被めっき物のめっき面の前方側
に、めっき面と間隔を存して、かつ軸線がめっき面とほ
ぼ垂直となるように配置される、絶縁材からなる筒体
と、該筒体内に、被めっき物のめっき面と対向して配置
される陽極板と、該陽極板を貫通して配置され、前記筒
体内に位置するノズル部の先端よりめっき液をめっき面
に噴射するノズルとを具備することを特徴としている。
【００１２】前記陽極板の背面側を覆って絶縁体を取り
付けると好適である。これにより、絶縁物からなる筒体
と相まって、筒体外への電気力線の漏出を極力防止で
き、めっき効率を高めることができる。また、前記筒体
を、めっき面との距離を調節可能に軸線方向に移動可能
に設けると好適である。これにより、めっき条件のさら
なる微調整が可能となる。前記陽極板の外周面と前記筒
体の内壁面との間に間隙を設けると好適である。これに
よりノズルからのめっき液の噴出に伴って、陽極板の背
後からも筒体内にめっき液が流入するので、筒体内のめ
っき液の流れをスムーズにすることができる。前記ノズ
ル部を、多数の小孔が形成されたシャワーノズルに形成
することができる。あるいは、前記めっき面とノズル部
との間に多数の小孔が形成された邪魔板を配置すること
ができる。
【００１３】
【発明の実施の形態】以下、本発明の好適な実施例を添
付図面に基づいて詳細に説明する。まず図１によりめっ
き装置３０について説明する。３２はめっき槽、３３は
めっき液の水面を示す。３４は保持治具であり、ウェハ
等の被めっき物３５を保持爪３４ａで周縁を挾持するこ
とにより電気的に接続して着脱可能に保持しうるように
なっている。保持治具３４は電源の陰極側に接続され
る。また保持治具３４は、被めっき物３５をめっき液に
対して（めっき液の水面に対して）垂直に進入させ、被
めっき物のめっき面の全体をめっき液中に浸漬するよう
になっている。もちろん図示しないが、保持治具３４は
適当な支持部材（陰極棒であってもよい）に支持するよ
うになっている。また、保持治具３４は図示しない機構
により、めっき液に対して上下方向および／または左右
方向（紙面に垂直な方向）に揺動可能に設けるとより効
果的である。前記機構は、例えば保持治具３４を支持す
る陰極棒自体を適当なクランク機構などにより鉛直面内
で揺動させるようにして構成することができる。
【００１４】次に、３７は陽極板であり、めっき液中に
被めっき物３５のめっき面と対向して適宜部材に支持さ
れて配置されている。３８は陽極板３７の背面側に固定
配置されたプラスチック等からなる絶縁体である。３９
はプラスチック等の絶縁物からなる筒体であり、被めっ
き物３５のめっき面の前方側のめっき液中に位置するよ
うに、軸線をめっき面とほぼ垂直にして、かつめっき面
とは若干の間隔をおいて配置される。筒体３９はめっき
面に対してその距離を調節可能に軸線方向に移動可能に
設けると好適である。前記陽極板３７は、筒体３９内に
位置して配置される。その際陽極板３７の外周面と筒体
３９の内壁面との間に若干の間隙が形成されるようにす
ると好適である。
【００１５】４０はノズルであり、めっき槽３２、およ
び陽極板３７、絶縁体３８を貫通して先端のノズル部が
筒体３９内に、めっき面と対向して位置するように配置
されている。ノズル４０の後端側は適当なホースを介し
てめっき液タンク（図示せず）に接続されており、噴射
ポンプ（図示せず）によりめっき液タンク内のめっき液
がノズル部からめっき面に向けて噴射されるようになっ
ている。ノズル部は図示の例では多数の小孔が設けられ
たシャワーノズルに形成されている。４１は排出管であ
り、めっき槽３２からめっき液タンクにめっき液を戻
す。すなわち、めっき液は循環使用され、めっき槽３２
内のめっき液の水位は常に一定に保たれる。４２はめっ
き用電源である。図２は第２の実施の形態であるが、第
１の実施の形態とは、ノズル４０のノズル部が単なるラ
ッパ状の吹き出し口となっている点、またノズル部とめ
っき面との間に多数の小孔が開口された邪魔板４４が配
置されている点だけ相違し、他は同じである。
【００１６】続いて、図３〜図７に従い、上記めっき装
置３０を用い、ウェハにはんだバンプを形成する方法に
ついて説明する。まずウェハ４５にTi層４８、Cu層４９
からなるアンダーバリアメタルたる金属層５０をスパッ
タリング等により形成する。なお４６はパッシベーショ
ン膜、４７はアルミニウム配線（電極のパッド部分）で
ある（図３）。金属層５０は、Cr層／Cu層であってもよ
いし、あるいはCr層／Ni層であってもよい。さらには最
上層にAu層を形成してもよいし、その他の金属層であっ
てもよい。
【００１７】次いで図４に示すように、金属層５０上に
ドライフィルムからなるフォトレジスト層５１を形成
し、フォトグラフィーによりはんだバンプを形成すべき
部位に微細ホール５２を形成し、金属層５０を露出させ
る。本例の場合フォトレジスト層５１の厚さを約１００
μｍとしたが特に限定はされない。また微細ホール５１
の穴径も１００μｍ程度とした。得るべきバンプのアス
ペクト比（高さ／径）が０．５以上となるようにレジス
ト膜の厚さと微細ホールの径を調整する。バンプのアス
ペクト比が０．５以上、特に１以上であっても、エアの
逃げが良好であるので、微細ホール内に確実にめっきを
施すことができる。なおフォトレジストでなく通常のレ
ジスト層を形成してもよい。この場合微細ホールはエキ
シマレーザー等のレーザー光であけることができる。５
３はバリアメタル層である。上記スパッタリングで形成
した金属層５０は薄すぎるので、バンプを形成する前
に、金属層５０上に電気めっきにより、Cu、Niなどのバ
リアメタル層を形成するのである。次に前記めっき装置
３０を用いて、微細ホール５２の金属層５０上にはんだ
合金めっきを施し、めっき皮膜を盛り上げる。めっき皮
膜は微細ホール５２内一杯に柱状に盛り上がり、高さ約
１００μｍのはんだバンプ５４を形成できる（図５）。
高さ約１００μｍ、径約１００μｍの柱状のはんだバン
プはフリップチップ接続の際、容量的には十分な量とな
る。
【００１８】次に、レジスト層５１をエッチングにより
除去し、またはんだバンプ５４が形成されている部位以
外の金属層５０をエッチングして除去する（図６）。次
いで熱処理してはんだのリフローを行うことにより、図
７に示すように球状のはんだバンプ５４に形成すること
ができる。
【００１９】図１に示すめっき装置３０を用いたとこ
ろ、被めっき物３５たるウェハは鉛直方向を向いてお
り、したがって微細ホール５２は横方向を向いており、
しかもノズル４０から横方向にめっき液がめっき面に噴
出されることから、微細ホール５２内のエアは良好に排
出され、エアの残留がないことから、各微細ホール５２
内に確実にはんだめっきが可能であった。また、ウェハ
のめっき面全体がめっき液中に埋没していることから、
ノズル４０から噴出されるめっき液は、めっき面の周辺
部と筒体３９端面との間の隙間から外方のめっき液中に
流出する。このように液中に流出する場合、液からの流
れ抵抗が大きく、したがって、図１１に示す従来装置の
ように外槽１０の気中に流出するよりも流出速度が低く
なり、めっき面の中央部と周辺部とでめっき液の流速に
大きな差異がなかった。これにより、各微細ホール５２
ともめっき析出速度はほぼ等しく、これにより均一厚さ
（高さ）のはんだバンプ５４が得られた。このようにし
て、深さ約１００μｍ、径約１００μｍの微細ホールで
あっても、ほとんどめっき不良がなく、高さの均一なは
んだバンプ５４が得られた。また得られたはんだバンプ
５４の密着性も良好であり、さらに同径の柱状に成長す
るため、電流密度もほぼ一定となり、高さ方向における
はんだの組成も均一であった。さらに高さが均一で、か
つ柱状のはんだバンプ５４を形成できるから、検査用配
線パターンにバンプを押しつけて導通検査を行うＫＧＤ
検査も容易、確実に行えた。
【００２０】なお、めっき面と筒体３９端面との間の隙
間でめっき液が絞られることから、ここでの抵抗により
めっき面全面に亙ってめっき液の流れに乱流が生じ、こ
れによりめっき液が良好にめっき個所に接触すること
も、均一な析出速度が得られる一因と考えられる。上記
隙間の間隔は、被めっき物の大きさ等によって変化す
る。この間隔の調整は筒体３９を軸線方向に適宜移動し
て容易に行える。陽極板３７の外周面と筒体３９の内壁
面との間の隙間は必ずしも必要ないが、ここに隙間を設
けることにより、ノズル４０から噴出されるめっき液に
伴われて陽極板３７後方側からもめっき液が筒体３９内
に流入することになり、これにより筒体３９内において
スムーズなめっき液の流れが得られる。
【００２１】筒体３９を絶縁物で形成したこと、また陽
極板３７の背面に絶縁体３８を固定したことにより、筒
体３９外部に電気力線が漏出することが防止でき、めっ
き効率を向上させることができる。なお、被めっき物が
変更されるとき、例えば８インチのウェハから４インチ
のウェハに変更するときは、筒体３９をそれに応じた径
のものに変更すればよい。筒体３９の交換は、陽極板３
７の前方方向に移動させることによって容易にめっき槽
３２から逸脱でき、交換可能となっている。また、筒体
３９は被めっき物の種類によっては必ずしも配置しなく
ともよい。
【００２２】表１は、図１あるいは図２のめっき装置と
従来の図１１に示すめっき装置を用いた場合のめっき形
状の割合を示す。
【表１】 従来型のめっき装置は、図８に示す、めっきが未着のＡ
モード不良が８．３％、めっき液の流れがウェハと平行
になるために発生するＢモード不良が約４０％認められ
た。これに対して、図１のめっき装置を用いた場合、微
細ホールが横方向を向き、かつめっき液が横方向にめっ
き面に対して噴出されるから、エアが逃げやすく、Ａモ
ード、Ｂモード、Ｄモードの発生は見られず、１００％
の良品率となった。なお、いずれもＣモードをねらいと
してめっきを施した場合の結果である。
【００２３】図９、図１０ははんだバンプ５４を２層の
はんだで形成した例を示す。すなわち、下層（金属層５
０側）を錫プアーの高融点をもつ高融点はんだ部５４
ａ、上層を錫リッチの低融点の低融点はんだ部５４ｂの
２層に形成している。このように２層に形成するには、
高融点はんだめっき浴でまず高融点はんだ部５４ａを形
成し、次いで槽を変えて、低融点はんだめっき浴で低融
点はんだ部５４ｂを形成すればよい。図１０に示すよう
に、低融点はんだ部５４ｂをリフローすることによりほ
ぼ球形のはんだバンプ５４を形成することができる。こ
のように高融点はんだ部５４ａをコアとするはんだバン
プ５４を作成することにより、同種の金属（はんだ合
金）であるから、密着性がよく、強固であり、またコア
があるから、実装時につぶれにくいなどの効果がある。
さらに、コアが錫プアーの高融点はんだ部５４ａである
から、下地のバリアーメタルが銅であっても、脆弱な錫
−銅合金を形成することがなく、したがって下地との密
着もよく、銅層も破壊されないからアルミニウム配線の
保護も十分となる。
【００２４】上記図１あるいは図２のめっき装置３０で
は、保持治具３４により、被めっき物をめっき液の液面
に対して垂直に浸漬するようにしたが、めっき面側が上
を向くように斜めに浸漬するようにしてもよい（図示せ
ず）。これに応じて筒体３９やノズル４０も斜めに配置
することになる。この場合、めっき液中への保持治具３
４の出し入れはやりにくくなるが、ウェハの微細ホール
は上向きになるのでエアの逃げはさらに良好となる。ま
た上記の実施の形態では、はんだ合金によるバンプの形
成について説明したが、ニッケルバンプや金バンプの形
成等、他の金属によるバンプの形成にも適用できること
はもちろんである。また下層をニッケル、上層を金な
ど、同種または異種金属による２層以上のバンプとする
ことができる。なおまた、上記めっき装置３０はマイク
ロＢＧＡパッケージやウェハのはんだバンプ、特にウェ
ハのはんだバンプの形成に用いて好適であるが、他の一
般的なめっきに用いてもよいことはもちろんである。こ
の場合にも、狭い空間の内壁等に均一なめっき皮膜を形
成することができる。
【００２５】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００２６】
【発明の効果】請求項１によれば、一般的なめっきの、
狭い空間の内壁等に均一なめっき皮膜を形成することが
できる。請求項３によれば、微細ホールが横方向、もし
くは上向きの方向となり、しかも、めっき液がめっき面
に対して垂直な方向から噴出されることから、エアの逃
げが良好となり、微細なホール内であっても良好にめっ
きが行える。さらに、めっき面がめっき液中にあるか
ら、ノズルから噴出されるめっき液の流速がほぼ均一と
なり、均一な析出速度が得られ、高さ方向に均一な組成
のバンプを形成できる。また、筒体とめっき面との間の
隙間でめっき液の流れを絞ることができ、めっき面での
めっき液の流速の均一化を図ることができ、もって均一
なめっき条件を得ることができ、均一な高さのバンプを
形成することができる。 請求項４によれば、ノズル部か
らのめっき液の噴出が陽極板によって遮られることがな
い。請求項５によれば、熱処理によりリフローすること
により、接続基部を除きほぼ球形状のバンプとすること
ができる。請求項６のように、アスペクト比が０．５以
上であっても、本発明によれば、エアの逃げが良好であ
るので、微細ホール内に確実にめっきを施すことができ
る。請求項８によれば、同種のはんだ合金よりなるので
密着性のよい、かつ下地バリアー金属との脆弱な合金を
形成することのないはんだバンプを形成できる。また請
求項９によれば、筒体とめっき面との間の隙間でめっき
液の流れを絞ることができ、めっき面でのめっき液の流
速の均一化を図ることができ、もって均一なめっき条件
を得ることができて均一な厚さのめっき皮膜を得ること
ができる。請求項１０によれば、絶縁物からなる筒体と
相まって、筒体外への電気力線の漏出を極力防止でき、
めっき効率を高めることができる。請求項１１によれ
ば、めっき条件のさらなる微調整が可能となる。請求項
１２によれば、ノズルからのめっき液の噴出に伴って、
陽極板の背後からも筒体内にめっき液が流入するので、
筒体内のめっき液の流れをスムーズにすることができ
る。
【図面の簡単な説明】
【図１】めっき装置の第１の実施の形態を示した断面説
明図である。
【図２】めっき装置の第２の実施の形態を示した断面説
明図である。
【図３】ウェハ上に金属層を形成した状態の部分断面図
である。
【図４】レジスト層に微細ホールを形成した状態の部分
断面図である。
【図５】微細ホール内にはんだバンプをめっきにより形
成した状態の部分断面図である。
【図６】レジスト層を除去した状態の部分断面図であ
る。
【図７】金属層を除去した状態の部分断面図である。
【図８】めっき形状の例を示す説明図である。
【図９】はんだバンプを２層のはんだ合金で形成した例
の部分断面図である。
【図１０】図９のはんだバンプをリフローした状態の部
分断面図である。
【図１１】従来のめっき装置の概略図である。
【図１２】従来の電気めっき法によるはんだバンプの形
状の例を示す説明図である。
【符号の説明】
３０ めっき装置 ３２ めっき槽 ３４ 保持治具 ３５ 被めっき物 ３７ 陽極板 ３８ 絶縁体 ３９ 筒体 ４０ ノズル ４５ ウェハ ５０ 金属層 ５１ レジスト層 ５２ 微細ホール ５４ はんだバンプ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−43399（ＪＰ，Ａ) 特開 昭61−177747（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 C25D 5/00 C25D 7/00

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】 被めっき物を陰極に接続される保持治具
    に電気的接続をとって装着し、陽極板が存するめっき液
    中に浸漬して前記被めっき物のめっき面に電解めっきを
    施すめっき方法であって、 前記被めっき物を陰極に接続される保持治具に電気的接
    続をとって装着し、該保持治具に装着された被めっき物
    のめっき面がほぼ垂直に、もしくは上を向くように斜め
    にめっき液中に浸漬して陽極板と対向させる工程と、 前記保持治具に装着される被めっき物のめっき面の前方
    側に、めっき面と間隔を存して、かつ軸線がめっき面と
    ほぼ垂直となるように配置される絶縁材からなる筒体内
    に位置し、被めっき物のめっき面に対向するノズル部を
    有するノズルから、めっき液をめっき面に噴射しつつ前
    記陰極および陽極板に通電して、前記被めっき物のめっ
    き面に電解めっきを施す工程とを具備することを特徴と
    するめっき方法。
  2. 【請求項２】 前記ノズルは、前記筒体内に被めっき物
    のめっき面と対向して配置される前記陽極板を貫通して
    配置され、前記筒体内に位置するノズル部の先端よりめ
    っき液をめっき面に噴射することを特徴とする請求項１
    記載のめっき方法。
  3. 【請求項３】 半導体ウエハ等の被めっき物の表面に金
    属層を形成する工程と、 該金属層上にレジスト層を形成する工程と、 該レジスト層に微細ホールを形成して、被めっき物のバ
    ンプを形成すべき部位の金属層を露出させる工程と、 前記被めっき物を陰極に接続される保持治具に電気的接
    続をとって装着し、該保持治具に装着された被めっき物
    のめっき面がほぼ垂直に、もしくは上を向くように斜め
    にめっき液中に浸漬して陽極板と対向させる工程と、前記保持治具に装着される被めっき物のめっき面の前方
    側に、めっき面と間隔を存して、かつ軸線がめっき面と
    ほぼ垂直となるように配置される絶縁材からなる筒体内
    に位置し、 被めっき物のめっき面に対向するノズル部を
    有するノズルから、めっき液をめっき面に噴射しつつ前
    記陰極および陽極板に通電して、前記金属層上の前記微
    細ホール内にめっきによりバンプを盛り上げて形成する
    工程と、 前記レジスト膜を除去する工程と、 前記バンプを形成した部位を除く前記金属層の部位を除
    去する工程とを具備することを特徴とするバンプの形成
    方法。
  4. 【請求項４】 前記ノズルは、前記筒体内に被めっき物
    のめっき面と対向して配置される前記陽極板を貫通して
    配置され、前記筒体内に位置するノズル部の先端よりめ
    っき液をめっき面に噴射することを特徴とする請求項３
    記載のバンプの形成方法。
  5. 【請求項５】 バンプを熱処理によりリフローして、バ
    ンプの接続基部を除きほぼ球形状とすることを特徴とす
    る請求項３または４記載のはんだバンプの形成方法。
  6. 【請求項６】 レジスト層の厚さと微細ホールの径を、
    バンプのアスペクト比が０．５以上となるように形成す
    ることを特徴とする請求項３、４または５記載のバンプ
    の形成方法。
  7. 【請求項７】 バンプをはんだにより形成することを特
    徴とする請求項３、４、５または６記載のバンプの形成
    方法。
  8. 【請求項８】 前記金属層上の前記微細ホール内に施す
    めっきを高融点はんだめっきを行い、ついで該高融点は
    んだよりも融点の低い低融点はんだめっきを行って、２
    層のはんだよりなるバンプを形成することを特徴とする
    請求項７記載のバンプの形成方法。
  9. 【請求項９】 めっき槽と、 陰極に接続されると共に、被めっき物が電気的に接続さ
    れて着脱可能に装着でき、装着される被めっき物のめっ
    き面を前記めっき槽のめっき液中にほぼ垂直に、もしく
    は上を向くように斜めに浸漬可能な保持治具と、 該保持治具に装着される被めっき物のめっき面の前方側
    に、めっき面と間隔を存して、かつ軸線がめっき面とほ
    ぼ垂直となるように配置される、絶縁材からなる筒体
    と、 該筒体内に、被めっき物のめっき面と対向して配置され
    る陽極板と、 該陽極板を貫通して配置され、前記筒体内に位置するノ
    ズル部の先端よりめっき液をめっき面に噴射するノズル
    とを具備することを特徴とするめっき装置。
  10. 【請求項１０】 前記陽極板の背面側を覆って絶縁体が
    取り付けられていることを特徴とする請求項９記載のめ
    っき装置。
  11. 【請求項１１】 前記筒体が、めっき面との距離を調節
    可能に軸線方向に移動可能に設けられていることを特徴
    とする請求項９または１０記載のめっき装置。
  12. 【請求項１２】 前記陽極板の外周面と前記筒体の内壁
    面との間に間隙が設けられていることを特徴とする請求
    項９、１０または１１記載のめっき装置。
  13. 【請求項１３】 前記ノズル部が、多数の小孔が形成さ
    れたシャワーノズルに形成されていることを特徴とする
    請求項９、１０、１１または１２記載のめっき装置。
  14. 【請求項１４】 前記めっき面とノズル部との間に多数
    の小孔が形成された邪魔板が配置されていることを特徴
    とする請求項９、１０、１１、１２または１３記載のめ
    っき装置。
JP08133197A 1997-03-31 1997-03-31 めっき装置、めっき方法およびバンプの形成方法 Expired - Lifetime JP3352352B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP08133197A JP3352352B2 (ja) 1997-03-31 1997-03-31 めっき装置、めっき方法およびバンプの形成方法
US09/045,919 US6030512A (en) 1997-03-31 1998-03-23 Device for forming bumps by metal plating
TW091206752U TWM248792U (en) 1997-03-31 1998-03-23 Device for forming bumps and device for metal plating
EP98302458A EP0869549B1 (en) 1997-03-31 1998-03-30 Solder bump formation
DE69834521T DE69834521T2 (de) 1997-03-31 1998-03-30 Löthöckererzeugung
KR1019980011234A KR100297120B1 (ko) 1997-03-31 1998-03-31 범프의형성방법및도금장치
US09/502,446 US6413404B1 (en) 1997-03-31 2000-02-11 Method of forming bumps by electroplating

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08133197A JP3352352B2 (ja) 1997-03-31 1997-03-31 めっき装置、めっき方法およびバンプの形成方法

Publications (2)

Publication Number Publication Date
JPH10275811A JPH10275811A (ja) 1998-10-13
JP3352352B2 true JP3352352B2 (ja) 2002-12-03

Family

ID=13743407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08133197A Expired - Lifetime JP3352352B2 (ja) 1997-03-31 1997-03-31 めっき装置、めっき方法およびバンプの形成方法

Country Status (6)

Country Link
US (2) US6030512A (ja)
EP (1) EP0869549B1 (ja)
JP (1) JP3352352B2 (ja)
KR (1) KR100297120B1 (ja)
DE (1) DE69834521T2 (ja)
TW (1) TWM248792U (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000038218A2 (de) * 1998-12-22 2000-06-29 Steag Microtech Gmbh Vorrichtung und verfahren zum behandeln von substraten
KR100325974B1 (ko) * 1999-06-24 2002-03-07 한수철 반도체용 웨이퍼의 니켈 도금장치
KR100313706B1 (ko) * 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP4750926B2 (ja) * 2000-06-06 2011-08-17 富士通セミコンダクター株式会社 半導体装置
FR2819143B1 (fr) * 2000-12-28 2003-03-07 Thomson Csf Procede de realisation de plots de connexion sur un circuit imprime
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US8158508B2 (en) * 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
US20060011487A1 (en) * 2001-05-31 2006-01-19 Surfect Technologies, Inc. Submicron and nano size particle encapsulation by electrochemical process and apparatus
US6572010B2 (en) 2001-06-12 2003-06-03 Applied Materials Inc. Integrated solder bump deposition apparatus and method
JP4368543B2 (ja) * 2001-07-25 2009-11-18 シャープ株式会社 メッキ方法およびメッキ装置
JP3615206B2 (ja) * 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法
WO2003063067A1 (en) * 2002-01-24 2003-07-31 Chatterbox Systems, Inc. Method and system for locating positions in printed texts and delivering multimedia information
WO2003085713A1 (en) * 2002-04-03 2003-10-16 Applied Materials, Inc. Homogeneous copper-tin alloy plating for enhancement of electro-migration resistance in interconnects
US6774026B1 (en) * 2002-06-20 2004-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for low-stress concentration solder bumps
US20040007779A1 (en) * 2002-07-15 2004-01-15 Diane Arbuthnot Wafer-level method for fine-pitch, high aspect ratio chip interconnect
US20040118699A1 (en) * 2002-10-02 2004-06-24 Applied Materials, Inc. Homogeneous copper-palladium alloy plating for enhancement of electro-migration resistance in interconnects
JP3851607B2 (ja) 2002-11-21 2006-11-29 ローム株式会社 半導体装置の製造方法
WO2004052547A2 (en) * 2002-12-05 2004-06-24 Surfect Technologies, Inc. Coated and magnetic particles and applications thereof
WO2004057054A1 (ja) * 2002-12-20 2004-07-08 Japan Kanigen Co.,Ltd. 異方成長バンプ形成用無電解ニッケルめっき浴、異方成長バンプの形成方法、異方成長バンプが形成された物品及び無電解ニッケルめっき浴用異方成長促進剤
US20060049038A1 (en) * 2003-02-12 2006-03-09 Surfect Technologies, Inc. Dynamic profile anode
JP4758614B2 (ja) 2003-04-07 2011-08-31 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 電気めっき組成物および方法
TWI225699B (en) * 2003-07-22 2004-12-21 Advanced Semiconductor Eng Bumping process
WO2005076977A2 (en) * 2004-02-04 2005-08-25 Surfect Technologies, Inc. Plating apparatus and method
US7452803B2 (en) 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US20060087039A1 (en) * 2004-10-22 2006-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Ubm structure for improving reliability and performance
US20070045840A1 (en) * 2005-09-01 2007-03-01 Delphi Technologies, Inc. Method of solder bumping a circuit component and circuit component formed thereby
TWI427175B (zh) * 2005-12-23 2014-02-21 Hon Hai Prec Ind Co Ltd 陽極板及包括該陽極板之濺鍍裝置
TW200731430A (en) * 2006-02-08 2007-08-16 Jung-Tang Huang Controllable method for manufacturing uniform planarity of plating-based solder bumps on multi-layer flip chip used in the three-dimensional packaging
WO2008018452A1 (fr) * 2006-08-07 2008-02-14 Kyocera Corporation Procédé de fabrication d'un dispositif à ondes acoustiques de surface
DE102007026633B4 (de) * 2007-06-06 2009-04-02 Atotech Deutschland Gmbh Vorrichtung und Verfahren zum elektrolytischen Behandeln von plattenförmiger Ware
US20100289129A1 (en) * 2009-05-14 2010-11-18 Satya Chinnusamy Copper plate bonding for high performance semiconductor packaging
US8747639B2 (en) 2011-03-31 2014-06-10 Pratt & Whitney Canada Corp. Metal plating method and apparatus
KR101451483B1 (ko) * 2012-12-28 2014-10-15 삼성전기주식회사 전해도금 장치
US9704769B2 (en) 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)
JP2021532266A (ja) * 2018-07-30 2021-11-25 レナ テクノロジー ゲーエムベーハーRENA Technologies GmbH フロー発生器、成膜装置及び材料の成膜方法
EP3876234A1 (en) * 2020-03-06 2021-09-08 Paul Scherrer Institut Current-driven magnetic domain wall logic
JP7329268B2 (ja) * 2022-01-24 2023-08-18 アスカコーポレーション株式会社 噴流式めっき装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2311109B3 (fr) * 1975-05-12 1981-12-31 Ginatta Marco Procede continu de raffinage electrolytique et dispositif pour sa mise en oeuvre
US4304641A (en) * 1980-11-24 1981-12-08 International Business Machines Corporation Rotary electroplating cell with controlled current distribution
JPS6045720B2 (ja) * 1981-12-16 1985-10-11 日本鋼管株式会社 電気メツキ装置
US4661375A (en) * 1985-04-22 1987-04-28 At&T Technologies, Inc. Method for increasing the height of solder bumps
US4931149A (en) * 1987-04-13 1990-06-05 Texas Instruments Incorporated Fixture and a method for plating contact bumps for integrated circuits
US5000827A (en) * 1990-01-02 1991-03-19 Motorola, Inc. Method and apparatus for adjusting plating solution flow characteristics at substrate cathode periphery to minimize edge effect
JPH0561359A (ja) * 1991-09-02 1993-03-12 Fujitsu Ltd 像担持体からの媒体分離構造
US5421987A (en) * 1993-08-30 1995-06-06 Tzanavaras; George Precision high rate electroplating cell and method
JP3008768B2 (ja) * 1994-01-11 2000-02-14 松下電器産業株式会社 バンプの形成方法
US5545429A (en) * 1994-07-01 1996-08-13 International Business Machines Corporation Fabrication of double side fully metallized plated thru-holes, in polymer structures, without seeding or photoprocess
JPH0825619A (ja) * 1994-07-13 1996-01-30 Fuji Xerox Co Ltd インクジェット記録装置
JP2892960B2 (ja) * 1995-02-06 1999-05-17 株式会社アステックコーポレーション 印刷開始行識別装置
US5597110A (en) * 1995-08-25 1997-01-28 Motorola, Inc. Method for forming a solder bump by solder-jetting or the like
JPH09219404A (ja) * 1996-02-13 1997-08-19 Fujitsu Ltd バンプ電極の形成方法
JPH1060684A (ja) * 1996-08-06 1998-03-03 Kenshin Ka 吹着け電気メッキ法
US6119927A (en) * 1997-02-18 2000-09-19 Edm Supplies, Inc. Method and apparatus for placing and attaching solder balls to substrates

Also Published As

Publication number Publication date
DE69834521T2 (de) 2006-09-21
EP0869549A3 (en) 1999-01-13
DE69834521D1 (de) 2006-06-22
US6030512A (en) 2000-02-29
EP0869549B1 (en) 2006-05-17
KR19980080929A (ko) 1998-11-25
JPH10275811A (ja) 1998-10-13
EP0869549A2 (en) 1998-10-07
KR100297120B1 (ko) 2001-10-25
US6413404B1 (en) 2002-07-02
TWM248792U (en) 2004-11-01

Similar Documents

Publication Publication Date Title
JP3352352B2 (ja) めっき装置、めっき方法およびバンプの形成方法
US5486282A (en) Electroetching process for seed layer removal in electrochemical fabrication of wafers
KR101688262B1 (ko) 기판 상에 솔더 합금 성막을 형성하는 방법
US5656139A (en) Electroplating apparatus
US10092933B2 (en) Methods and apparatuses for cleaning electroplating substrate holders
KR101842730B1 (ko) 기판 상에 솔더 성막을 형성하는 방법
EP2377376A1 (en) Method to form solder deposits on substrates
EP2180770A1 (en) Method to form solder deposits on substrates
EP2244285A1 (en) Method to form solder deposits on substrates
JP2004307875A (ja) めっき装置およびめっき方法
JPH11163015A (ja) メッキ装置
KR102647910B1 (ko) 워터폴 방식의 화학도금용 지그
WO2006046806A1 (en) Method of supplying flux to semiconductor device
JP2000017480A (ja) めっき方法
JP3606795B2 (ja) 噴流式バンプ形成装置
KR100726059B1 (ko) 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성
EP2416634A1 (en) Method to form solder deposits on substrates
JP2513357B2 (ja) リ―ドの半田メッキ装置
JPH11158687A (ja) バンプの形成方法およびめっき装置
EP2506690A1 (en) Method to form solder deposits and non-melting bump structures on substrates
JPH03271391A (ja) 電気メッキ装置
JP2005019430A (ja) ウエハーチップのポストバンプ形成方法、および装置
JPH03252143A (ja) 半導体製造装置
JPH0499190A (ja) めっき装置とめっき方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090920

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090920

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100920

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110920

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110920

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120920

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120920

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130920

Year of fee payment: 11

EXPY Cancellation because of completion of term