JPH033334A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH033334A
JPH033334A JP1138556A JP13855689A JPH033334A JP H033334 A JPH033334 A JP H033334A JP 1138556 A JP1138556 A JP 1138556A JP 13855689 A JP13855689 A JP 13855689A JP H033334 A JPH033334 A JP H033334A
Authority
JP
Japan
Prior art keywords
film
resist
gas
opening part
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1138556A
Other languages
English (en)
Other versions
JP2809704B2 (ja
Inventor
Aiichiro Umezuki
梅月 愛一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1138556A priority Critical patent/JP2809704B2/ja
Publication of JPH033334A publication Critical patent/JPH033334A/ja
Application granted granted Critical
Publication of JP2809704B2 publication Critical patent/JP2809704B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に関し、更に詳しく言えばレジス
ト膜の開口部を介して金属膜上にメツキ法によりバンブ
を形成する際の前処理方法に関し、金属粒子の飛散によ
ってレジスト膜の開口部側壁に金属が付着するのを防止
し、後にバンブを形成する際、表面が平坦なバンブ形状
を得ることができる半導体¥ttの製造方法を捉供する
ことを目的とし、 基板上の金属膜の上にレジス)lliilを形成する工
程と、前記レジスト膜に開口部を形成する工程と、活性
化した反応ガスからイオン化したガスを除去した後、残
存した反応ガスに前記基板をさらす工程とを含み構成す
る。
〔産業上の利用分野) 本発明は、半導体装置の製造方法に関し、更に詳しく言
えばレジスト膜の開口部を介して金属膜上にメツキする
際の前処理方法に関する。
半導体集積回路装置においては、多ビン化が進んでおり
、組立工程の簡略化、及び高密度実装のため、フリシブ
チップ方式、あるいはTAB (テープ・オートマチイ
ンク・ポンディング)方式による組立方法が用いられて
いる。この方式に使用する半導体チップ上には配線基板
との接続のためバンブを形成する必要がある。
〔従来の技術〕
膜厚が厚いバンプを形成する方法として、レジスト膜の
開口部を介して金属膜上にメツキする方法がある。
しかし、開口部底面の金属膜上にはレジスト膜の残渣が
残ることが多く、この上にメツキすると接続不良を起こ
してしまう、そこで、従来は、メツキする前に反応性イ
オンエツチング(RIE)法によりレジスト膜の残渣を
除去している。
〔発明が解決しようとする課8] ところで、R[8法では反応ガスをイオン化し、イオン
化したガス粒子を電界により加速してレジスト膜の残渣
に衝突させることにより、レジスト膜の残渣を飛散させ
て除去している。このとき、第4図(a)に示すように
、下地の金属膜も加速されたガス粒子により衝突を受け
て金属粒子が飛散し、レジスト膜の開口部4の側壁に付
着する。
このため、後にこの開口部4を介して金属膜2上にメツ
キする際、開口部4の側壁に付着した金属2aの膜上に
もメツキされていき、最終的には第4図(b)に示すよ
うに、バンプ5は開口部4周辺に盛り上がる形状になる
従って、フリップチップ方式の場合、これを配線基板7
上の面内バンブ6と接続するとき、第4図(C)に示す
ように周辺の盛り上がった部分でのみ面内バンプ6と接
触し、接触抵抗値が増大するという問題がある。
また、TAB方式の場合でも、周辺の盛り上がった部分
でのみインナーリードと接触するために接触抵抗が増大
し、インナーリードとバンプとの間の接着強度も弱くな
るという問題がある。
本発明は、かかる従来の問題へに鑑みてなされたもので
、レジスト膜の開口部を介してメツキ法により金属膜上
にバンプを形成する際の前処理のとき、金属粒子の飛散
によって該開口部側壁に金属が付着するのを防止し、後
にバンプを形成する際、表面が平坦な形状のバンプを得
ることができる半導体装置の製造方法を提供することを
目的とするものである。
〔課題を解決するための手段] 上記課題は、第1図の本発明の半導体装置の製造方法の
原理断面図に示すように、 基板8上の金属膜9の上にレジスト110を形成する工
程と、前記レジスト膜10に開口部11を形成する工程
と、活性化した反応ガスからイオン化したガスを除去し
た後、残存した反応ガスに前記基Fi8をさらす工程と
を含むことを特徴とする半導体装置の製造方法によって
達成される。
〔作用〕
本発明の半導体装置の製造方法によれば、基板8を処理
するのに、活性化したガスからイオン化したガス粒子を
除去した後の残存したガスを用いている。
従って、残存したガスはほとんど、イオン化されていな
いラジカル粒子からなっている。このため、基板8がア
ース電位になっていても、残存したガス粒子は電界によ
り加速されることはないので、開口部11底面に露出し
ている金QffJ5!9がガス粒子により衝突を受けて
金属粒子が飛散することはない。
一方、開口部11底面の金属膜9等に付着したレジスト
残渣はラジカル粒子と化学的に反応して除去される。
これにより、レジストWiioの開口部11の側壁及び
底面は清浄に保たれる。
[実施例] 次に、本発明の実施例について図を参照しながら説明す
る。
第2図(a)〜(c)は、本発明のメツキの前処理方法
を説明する断面図である。 同図(a)は、M配線14
上のバリア金属膜18の上にAuメツキするため、バリ
ア金属膜18上にレジスト膜19が形成された後のウェ
ハの断面図である。
同図(a)において、12はSi基板、13はSi基板
12上のSiO2膜、14はSiO□膜13上のM配線
、15は鎮配線14上に開口部が形成されたPSG/5
iJa/ポリイミドからなる多層の層間絶縁膜、18は
M配線14とM配線14上に形成されるAu配線とが反
応しないようにするために形成された2層のバリア金属
膜で、下層には眉間絶縁膜15と密着性のよい厚さs、
ooo人のT1膜16が、上層にはT+膜16の表面の
酸化防止のためのPd膜17が連続スパッタ法により形
成されている。また、19は膜厚32μmの^Uメツキ
用マスクとしてのレジスト膜で、アクリル系ネガレジス
ト材のBMR−3F100O(商品名)を用いている。
このようなウェハに、まず、同図(b)に示すようにレ
ジスト膜19に不図示のマスクにより露光した後、溶剤
を用いてレジスト膜19を溶解して開口部20を形成す
る。このとき、レジスト膜19は完全に除去されず、レ
ジスト残渣19bが開口部20内のバリア金属p141
8上に残ることが多い。いま、第1図(b)に示すよう
に、レジスト残渣19bが開口部20内に残っていると
する。
次に、第3図のダウンフロー型のアッシング装置を用い
てこのレジスト残渣19bを除去する場合について第2
図(c)を参照しながら説明する。
第3図は、ダウンフロー型のアッシング装置の断面図で
ある。
同図において、22はチャンバ、23はアッシング処理
の行われる反応室、24はアッシング処理されるウェハ
、25はウェハ載置台、26はウェハ24を加熱するた
めのヒータ、27は反応ガスを活性化するためのプラズ
マ室、28はプラズマ室27に反応ガスを入れるための
ガス導入口、29は2μmの孔が設けられた順からなる
パンチングボードで、活性化された反応ガスからイオン
化したガス粒子を取り除くためにアース電位に保たれて
いる。
また、30は反応ガスを活性化するためのマイクロ波発
振器、31はマイクロ波エネルギーをプラズマ室27に
導くための導波管、32はプラズマ室27を密閉し、か
つマイクロ波エネルギーをプラズマ室27に伝達するた
めのSiO□からなるマイクロ波伝達板、33は反応室
23のガス排気口である。
そして、このダウンフロー型アッシング装置を用いてレ
ジスト残渣19bを除去するため、まずウェハ24を反
応室23内のウェハ載置台25に載置する。続いて排気
口33から反応室23内を排気しながらガス導入口28
から流II OOc c 7分のCF、ガスと流IJ2
17分の0□ガスとを混合した反応ガスをプラズマ室2
7に導入し、プラズマ室27および反応室23内の圧力
をI Torrに保持する。
次に、ヒータ26に通電して発熱させ、ウェハ24の温
度を80°Cに加熱する。次いで、マイクロ波発振器3
0から周波数2.45C; Hz 、電力1.5kWの
マイクロ波を発生させ、プラズマ室27に導く。
これにより、反応ガスは活性化し、一部はイオン化し他
の一部はラジカル化する。イオン化したガス粒子はアー
ス電位に保たれたパンチングボード29によって捕獲さ
れ、電子の供給を受けて中性化する。一方、ラジカル粒
子は重力によりパンチングボード29の孔を通過して下
の反応室23に落下していく。
このようにして、ウェハ24上に導かれたラジカル粒子
はウェハ24上のレジスト残渣19bと化学的に反応し
てレジスト残渣19bを除去する。このとき、開口部2
0内のバリア金属膜18はガス粒子による激しい衝突を
受けないので、バリア金属粒子が飛散することはない。
従って、開口部20側壁には金属の付着がなく、清浄に
保たれる(同図(c))。
次に、第2図(d)〜(Nを参照しなからAuバンプを
形成する工程について説明する。
まず、同図(d)に示すように、レジスト残渣の除去の
ための前処理が完了したウェハをAuメツキ液に浸漬し
、厚さ約25μmのAuバンブ21をレジスト膜19の
開口部20内に形成する。このとき、レジスト1111
9の開口部20側壁にはバリア金属の付着はなく、清浄
になっているので、従来のようなAuバンブ21の表面
に凹部(第4図(b)参照)が形成されることはない。
続いて、レジスト膜19をレジスト剥離液に浸漬して除
去する(第2図(e))。
次に、Auバンプ21をマスクにして王水によりPd1
ll17を除去し、続いてHzOz/NHaOH混合溶
液によりTi膜16を除去して^Uバンブ21の形成が
完了する。
以上のように、本発明の実施例によれば、同図(f)に
示すように、はぼ平坦な表面形状のAuバンプ21が得
られるので、このAuバンプ21上に配線基板の面内バ
ンプを接続した場合、^Uバンプ21表面全面に一様に
面内バンプが接触するので、従来の場合と異なり接触抵
坑の増大を生じることはない。
〔発明の効果〕
以上のように、本発明の半導体装置の製造方法によれば
、メツキ前処理としてレジスト膜の開口部底面の金属膜
上のレジスト残渣を除去する際、金属膜は飛散せず該開
口部内は清浄に保つことができる。これにより、後に、
例えば電解メツキ法により開口部内に形成されるAuバ
ンプの形状は従来の場合と異なり表面がほぼ平坦になる
従って、ここに配線基板の面内バンプあるいはインナー
リードを接続する場合、正常な接触が得られる。
【図面の簡単な説明】
第1図(a)〜(c)は、本発明の半導体装置の製造方
法を示す原理断面図、 第2図(a)〜(「)は、本発明の実施例の半導体装置
の製造方法を示す断面図、 第3図は、本発明の実施例に用いるダウンフロー型アッ
シング装置の断面図、 第4図(a)〜(c)は、従来例の問題点を説明する断
面図である。 (符号の説明) 1、  8  ・・・基ヰ反、 2.9・・・金X膜、 2a・・・付着金属、 3.10.19・・・レジスト膜、 4.11.20・・・開口部、 5.21・・・^リバンブ、 6・・・面内バンプ、 7・・・配線基板、 12・・・Si基板、 13・・・Sin!膜、 14・・・AI配線、 15・・・層間絶縁膜、 16・・・Tt膜、 17・・・Pd膜、 18・・・バリア金属膜、 22・・・チャンバ、 23・・・反応室、 24・・・ウェハ、 25・・・ウェハSi置台、 26・・・ヒータ、 27・・・プラズマ室、 2日・・・ガス導入口、 29・・・パンチングボード、 30・・・マイクロ波発振器、 31・・・導波管、 32・・・マイクロ波伝達板、 33・・・排気口。

Claims (1)

  1. 【特許請求の範囲】 基板(8)上の金属膜(9)の上にレジスト膜(10)
    を形成する工程と、 前記レジスト膜(10)に開口部(11)を形成する工
    程と、 活性化した反応ガスからイオン化したガスを除去した後
    、残存した反応ガスに前記基板(8)をさらす工程とを
    含むことを特徴とする半導体装置の製造方法。
JP1138556A 1989-05-31 1989-05-31 半導体装置の製造方法 Expired - Fee Related JP2809704B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1138556A JP2809704B2 (ja) 1989-05-31 1989-05-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1138556A JP2809704B2 (ja) 1989-05-31 1989-05-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH033334A true JPH033334A (ja) 1991-01-09
JP2809704B2 JP2809704B2 (ja) 1998-10-15

Family

ID=15224905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1138556A Expired - Fee Related JP2809704B2 (ja) 1989-05-31 1989-05-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2809704B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015129413A1 (ja) * 2014-02-25 2015-09-03 東京エレクトロン株式会社 遷移金属膜の酸化処理方法および酸化処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015129413A1 (ja) * 2014-02-25 2015-09-03 東京エレクトロン株式会社 遷移金属膜の酸化処理方法および酸化処理装置

Also Published As

Publication number Publication date
JP2809704B2 (ja) 1998-10-15

Similar Documents

Publication Publication Date Title
KR100328807B1 (ko) 제조비용이 저렴하고 충분한 접착 강도가 수득될 수 있는 수지구조물 및 이의 제조 방법
US5907790A (en) Aluminum-palladium alloy for initiation of electroless plating
JP3554685B2 (ja) Icチップを支持基板に接合する方法
KR910006949B1 (ko) 범프 및 그 형성방법
EP0099544B1 (en) Method for forming conductive lines and via studs on lsi carrier substrates
US6664484B2 (en) Components with releasable leads
JPH06333931A (ja) 半導体装置における微細電極の製造方法
US4428796A (en) Adhesion bond-breaking of lift-off regions on semiconductor structures
JP4763463B2 (ja) 基板とパワーエレクトロニクス素子を備えた装置およびその製造方法
KR20000077164A (ko) 저항이 향상된 절연층을 포함하는 반도체 장치 및 제조 방법
CN110620053A (zh) 具有激光开孔阻挡层的扇出型封装结构及其制备方法
TW201352095A (zh) 線路板及其製作方法
JPH033334A (ja) 半導体装置の製造方法
US6495462B1 (en) Components with releasable leads
KR20020062346A (ko) 범프 형성방법 및 범프 형성장치
US3811973A (en) Technique for the fabrication of a bilevel thin film integrated circuit
US6504248B2 (en) Thin film circuit substrate and manufacturing method therefor
JPH038325A (ja) 半導体装置の製造方法
EP1059019A1 (en) Components with releasable leads
JPH11297674A (ja) 半導体装置の製造方法
JPH11163018A (ja) 半導体装置の製造方法、多層配線基板及びその製造方法
JP2001332577A (ja) 半導体装置の製造方法
JP2005129665A (ja) 半導体装置およびその製造方法
TW592010B (en) Method for fabricating patterned fine pitch circuit layer of semiconductor package substrate
JPH03262122A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees