JP2003124154A - シリコン基板の穴形成方法 - Google Patents
シリコン基板の穴形成方法Info
- Publication number
- JP2003124154A JP2003124154A JP2001316762A JP2001316762A JP2003124154A JP 2003124154 A JP2003124154 A JP 2003124154A JP 2001316762 A JP2001316762 A JP 2001316762A JP 2001316762 A JP2001316762 A JP 2001316762A JP 2003124154 A JP2003124154 A JP 2003124154A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- silicon substrate
- forming
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Laser Beam Processing (AREA)
Abstract
等の穴の開口周縁に形成された堆積物や穴の内壁面に付
着した飛散物を容易に清掃可能とし得るレーザ加工によ
るシリコン基板の穴形成方法を提供する。 【解決手段】 一面側にパターン12,12・・が形成
されたシリコン基板10にレーザ光18を照射して貫通
孔20を形成する際に、該シリコン基板10のパターン
形成面にSiO2膜14を形成した後、SiO2膜14の上面を
含むシリコン基板10の全面に、SiO2膜14と密着する
Niめっき皮膜16を形成し、次いで、SiO2膜14及びNi
めっき皮膜16で覆われたシリコン基板10の所定個所
にレーザ光18を照射し、シリコン基板10に貫通孔2
0を形成した後、貫通孔20の開口周縁で且つNiめっき
皮膜16上に堆積した堆積物22を、Niめっき皮膜16
を剥離して除去し、更に、貫通孔20の内壁面に付着し
た付着物20aを、KOH溶液により除去することを特
徴とする。
Description
成方法に関し、更に詳細には一面側にパターンが形成さ
れたシリコン基板にレーザ光を照射して貫通孔又は凹部
を形成するシリコン基板の穴形成方法に関する。
なって、パッケージ内に複数個の半導体チップを配置し
たマルチチップパッケージ(MCP)とし、半導体装置
の高性能化と小型化とが図られている。特に、複数個の
半導体チップを厚み方向に積層した図8に示す三次元M
CPは、複数個の半導体チップを平面方向に配設した二
次元MCPに比較して、電気機器の小型化の寄与が大き
いため、盛んに検討されている(特開2001−940
39、特開平10−163411号公報等参照)。かか
る三次元MCPでは、積層した半導体チップを相互に電
気的に接続することを要するが、図8に示す様に、半導
体チップ100,100,100を相互にヴィア102
で電気的に接続することが、半導体チップ100,10
0,100を相互にワイヤで電気的に接続する場合に比
較して、集積効率、実装効率等を向上できる。ところ
で、図8に示す様に、半導体チップ100,100,1
00の相互をヴィア102で電気的に接続するには、半
導体チップ100に貫通孔104を形成することが必要
である。従来、半導体チップ100の様な、実質的にシ
リコンから成るシリコン基板にヴィア形成用の貫通孔等
の穴を形成する穴形成方法には、プラズマ加工を用いた
穴形成方法やレーザ加工を用いた穴形成方法がある。
ち、プラズマ加工による穴形成方法によれば、貫通孔等
の穴の内壁面等に付着している付着物が極めて少ない清
浄な穴をシリコン基板に形成できる。しかしながら、プ
ラズマ加工による穴形成方法は、貫通孔等の穴の形成コ
ストが高くなり、低コストでシリコン基板に穴を形成で
きる穴形成方法が要請されている。一方、レーザ加工に
よるシリコン基板の穴形成方法によれば、プラズマ加工
による穴形成方法に比較して、シリコン基板に低コスト
で貫通孔等の穴を形成できるが、清浄な貫通孔等の穴を
形成できない。つまり、レーザ加工によるシリコン基板
の穴形成方法では、図9に示す如く、ステージ202に
真空吸着されたシリコン基板200に、レーザ光204
を照射すると、シリコン基板200に形成される凹部2
06aが次第に深くなり、図10に示す様に、遂には貫
通孔206がシリコン基板200に形成される。この様
にして形成された貫通孔206には、そのレーザ204
の照射側の開口周縁近傍には、レーザ光204の照射に
よってシリコン基板200から飛散した飛散物が付着・
堆積して堆積物(レーザドロス)208が形成されてい
る。更に、飛散物は、貫通孔206の内壁及びステージ
202に載置したシリコン基板200の載置面にも付着
している。
すると、後工程でシリコン基板200から剥離し、異物
となって製品の信頼性等を低下させ易い。このレーザド
ロス208や飛散物は、苛性カリ(KOH)溶液でシリコン
基板200を洗浄することによって除去可能ではある
が、苛性カリ(KOH)溶液での洗浄中に、シリコン基板2
00の一面側に形成したパターン210を損傷するおそ
れがある。また、レーザ光204の照射で貫通孔206
を形成すると、貫通孔206の形成中に、熱がシリコン
基板200内に蓄熱されてパターン210が熱損傷を受
けるおそれもある。従って、従来は、レーザ加工による
シリコン基板の穴形成方法は、工業的に採用されていな
い。しかしながら、レーザ加工によるシリコン基板の穴
形成方法は、プラズマ加工による穴形成方法に比較し
て、シリコン基板に低コストで貫通孔等の穴を形成でき
るため、レーザ加工中のシリコン基板200の放熱性を
向上でき、形成された貫通孔等の穴の開口周縁に形成さ
れたレーザドロス208や穴の内壁面に付着した飛散物
を容易に清掃できるならば、工業的に採用され易い。そ
こで、本発明の課題は、加工中の放熱性を向上し、形成
された貫通孔等の穴の開口周縁に形成された堆積物や穴
の内壁面に付着した飛散物を容易に清掃可能とし得るレ
ーザ加工によるシリコン基板の穴形成方法を提供するこ
とにある。
解決すべく、シリコン基板200のパターン形成面に、
苛性カリ溶液に対して安定な酸化ケイ素(SiO2)から成
る保護膜を形成し、この保護膜の上面を含むシリコン基
板200の全面にニッケル(Ni)めっき皮膜を形成した
後、レーザ光204を照射して貫通孔206を形成し
た。その結果、レーザ加工中に熱によるパターン210
の損傷のおそれを解消できること、レーザ加工によって
形成した貫通孔206を容易に洗浄でき、清浄な貫通孔
206を形成できることを見出し、本発明に到達した。
すなわち、本発明は、一面側にパターンが形成されたシ
リコン基板にレーザ光を照射して貫通孔又は凹部を形成
する際に、該シリコン基板のパターン形成面に、前記パ
ターンを保護する保護膜を形成した後、前記保護膜の上
面を含むシリコン基板の全面に、前記保護膜と密着する
金属めっき皮膜を形成し、次いで、前記保護膜及び金属
めっき皮膜で覆われたシリコン基板の所定個所にレーザ
光を照射し、前記シリコン基板に貫通孔又は凹部を形成
した後、前記貫通孔又は凹部の開口周縁で且つ前記金属
めっき皮膜上に堆積した堆積物を、前記金属めっき皮膜
を剥離して除去し、更に、前記貫通孔又は凹部の内壁面
に付着した飛散物等の付着物を、前記保護膜を損傷する
ことのない除去液により除去することを特徴とするシリ
コン基板の穴形成方法にある。
化ケイ素(SiO2)膜を形成することにより、保護膜を絶
縁膜としても利用でき、金属めっき皮膜として、ニッケ
ル(Ni)めっき皮膜を形成することにより、保護膜とし
ての酸化ケイ素(SiO2)膜との密着性を良好にできる。
更に、貫通孔又は凹部の内壁面に付着している付着物を
除去する除去液を、苛性カリ(KOH)溶液とすることによ
り、付着物を容易に除去できる。また、シリコン基板に
複数個の貫通孔又は凹部を順次レーザ光を照射して形成
する際に、先に形成した貫通孔又は凹部の形成中に発生
した熱の影響を実質的に受けないように、次の貫通孔又
は凹部を形成する位置又は時間間隔を調整することによ
り、シリコン基板内に蓄熱されることを防止できる。
ステージに載置しレーザ光を照射して貫通孔を形成する
際に、前記貫通孔が貫通したとき、前記レーザ光のシリ
コン基板への照射によって発生した飛散物が前記ステー
ジの載置面に反射してシリコン基板に付着されるが、こ
の飛散物の反射防止手段が設けられているステージを用
いることにより、飛散物がステージの載置面に反射して
シリコン基板に付着されることを防止できる。更に、シ
リコン基板に複数個の通孔を形成した後、前記貫通孔の
各々にレーザ光を再度照射することにより、貫通孔に入
り込んだ飛散物を除去できる。また、シリコン基板に貫
通孔を形成する際に、パターンが形成されていない前記
シリコン基板の他面側からレーザ光を照射して貫通孔を
形成することにより、シリコン基板のパターン形成面側
に形成されるレーザドロスを少なくできる。
属めっき皮膜が形成された状態でレーザ加工を施すた
め、シリコン基板の放熱性を向上でき、レーザ加工中に
発生した熱をシリコン基板から速やかに放熱できる。こ
のため、レーザ加工中にシリコン基板に蓄熱されること
に因り、形成されたパターンが熱損傷を受けるおそれを
解消できる。更に、金属めっき皮膜をレーザ加工後に剥
離するため、レーザ加工中に貫通孔等の穴の開口周縁近
傍に形成された堆積物(レーザドロス)等を除去でき
る。また、シリコン基板のパターン形成面が、レーザ加
工中にシリコン基板に付着した付着物を除去する除去液
に対して安定な保護膜で保護されている。このため、レ
ーザ加工後に除去液でシリコン基板を洗浄して形成され
た貫通孔等の内壁面を清浄する場合にも、シリコン基板
に形成されたパターンが損傷されるおそれを解消でき
る。この様に、本発明によれば、レーザ加工中のシリコ
ン基板の放熱性を向上でき、レーザ加工によって形成さ
れた貫通孔等の開口周縁近傍に飛散物が付着・蓄積して
成るレーザドロスや貫通孔等の内壁面に付着した飛散物
を容易に清掃できるため、清浄な貫通孔等をレーザ加工
によって容易に形成できる。
成方法の一例を図1に示す。図1に示す穴形成方法で
は、シリコン基板に貫通孔を形成する場合を示した。先
ず、シリコン基板10のパターン12,12・・が形成
された一面側(パターン形成面)に、保護膜として酸化
ケイ素(SiO2)膜14を形成する[図1(a)、
(b)]。このSiO2膜14は、シリコン基板10(以
下、単に基板10と称することがある)のパターン形成
面に、CVD法やSiO2溶液をスピナー等で塗布する塗布
法により形成でき、その厚さは、パターン12,12・
・を覆うことのできる厚さとする。更に、シリコン基板
10の他面側を研磨し、シリコン基板10の厚さを50
〜300μm程度とした後、シリコン基板10に形成し
たSiO2膜14の上面及び基板10の他面側を含む全面
に、ニッケル(Ni)めっき皮膜16を形成する[図1
(c)]。このNiめっき皮膜16は、無電解Niめっきに
よって形成でき、必要に応じて電解Niめっきを施しても
よく、その厚さを0.1〜1.0μm程度とすることが
好ましい。
成されたSiO2膜14の上面を含む全面がNiめっき皮膜1
6で覆われた基板10の一面側の所定個所に、レーザ光
18を照射して凹部20aを形成する[図1(d)]。
この際に、基板10を、図9に示す様に、ステージ20
2に真空吸着してレーザ光18の照射を行い、レーザ光
18としては、YAGレーザ、エキシマレーザ或いは炭
酸ガスレーザ等を使用できる。この様に、レーザ光18
をシリコン基板10の一面側に照射すると、シリコン基
板10の照射部分は、その部分を形成していたSiがレ
ーザ光18のエネルギーによって飛散され、凹部20a
を形成する。引き続き、凹部20aの底面にレーザ光1
8の照射を続行すると、凹部20aの底部が抉られて凹
部20aの深さが次第に深くなる。一方、抉られた凹部
20aの底部を形成していたSiは、レーザ光18のエ
ネルギーによって飛散されて飛散物となり、凹部20a
の開口周縁近傍に付着・堆積して堆積物(レーザドロ
ス)22を形成する。このレーザドロス22は、凹部2
0aの深さが深くなるに従って成長する。
ーザ光18の照射を続行すると、凹部20aが次第に深
くなり、終には凹部20aの底部がレーザ光18で破ら
れて貫通孔(スルーホール)20を形成する[図1
(e)]。この様に、貫通孔20が形成されるまで連続
してレーザ光18を照射することによって、基板10が
昇温されるが、熱はNiめっき皮膜16により速やかに放
熱されるため、パターン112,12・・に大きな影響
を与える程、基板10に蓄熱されることを回避できる。
また、形成された貫通孔20の基板10の一面側には、
貫通孔20の開口周縁近傍にレーザドロス22が形成さ
れており、基板10の他面側にも、貫通孔20の開口周
縁近傍に付着物20aが付着し、貫通孔20の内壁面に
も、付着物20aが付着している。かかる付着物20a
は、凹部20aの底部を形成していたSiがレーザ光1
8のエネルギーによって飛散されて飛散物となり、基板
10の他面側及び貫通孔20の内壁面に再付着したもの
である。
置しておくと、後工程で基板10から剥離し、異物とな
って製品の信頼性等を低下させ易い。このため、SiO2膜
14の上面を含む基板10の全面を覆っているNiめっき
皮膜16を剥離することにより、基板10の一面側に形
成されたレーザドロス22及び基板10の他面側に付着
された付着物20aも除去できる[図1(f)]。かか
るNiめっき皮膜16の剥離は、通常使用されているNiめ
っき皮膜剥離用液を用いて行うことができる。また、貫
通孔20の内壁面に付着している付着物20aは、Niめ
っき皮膜16の剥離でも充分に除去できないため、付着
物20aの除去液、例えば苛性カリ(KOH)溶液で除
去することにより、清浄な貫通孔20を形成できる[図
1(g)]。かかる除去液に基板10を浸漬しても、パ
ターン12,12・・等は、保護膜としてのSiO2膜14
により保護しているため、損傷を受けることはない。
尚、SiO2膜14は、以後の工程で絶縁膜として利用でき
るため、剥離することは要しない。
通孔20をヴィアとするには、例えば貫通孔20の内壁
面及びSiO2膜14の表面を含む基板10の全面に、SiO2
膜14よりも薄いSiO2膜14aをCVD法等によって形
成する[図2(a)]。更に、SiO2膜14aの表面に無
電解銅めっきを施して銅薄膜32aを形成[図2
(b)]した後、レジスト34を塗布してパターニング
し、銅薄膜32aを給電層として電解銅めっきを施し、
貫通孔20の内壁面及びシリコン基板10の両面側の各
々に銅層32を形成してスルーホールヴィア及びパター
ンを形成する[図2(c)]。その後、レジスト34を
除去して露出した銅薄膜32aをエッチング等によって
除去することにより、スルーホールヴィア及びパターン
が形成されたシリコン基板50を得ることができる[図
2(d)]。この様に、スルーホールヴィア及びパター
ンが形成された複数枚のシリコン基板50a,50b
を、図3に示す様に、シリコン基板50a,50b・・
相互間及び実装基板36との間をはんだ又は金から成る
バンプ34,34・・によって電気的に接続しつつ積層
することによって、三次元マルチチップパッケージ(M
CP)を得ることができる。尚、図2においては、めっ
きでスルーホールヴィアを形成していたが、導電性ペー
ストを充填してヴィアを形成してもよい。
が貫通した際に、図1(e)に示す様に、基板10の他
面側にも、貫通孔20の開口周縁近傍に付着物20aが
付着する。この現象は、基板10を、図9に示す様に、
ステージ202に真空吸着してレーザ光18を照射する
ことによって発生する。つまり、レーザ光18によって
凹部20aの底部を基板10の他面側に突き出して貫通
孔20を形成した際に、レーザ光18の凹部20aの底
部への照射によって発生した飛散物が、ステージ202
の載置面に反射して基板10の他面側に付着するからで
ある。このため、基板10を載置するステージとして、
飛散物の反射防止手段が設けられているステージを用い
ることによって、飛散物の基板10の他面側への付着を
防止できる。この飛散物の反射防止手段が設けられてい
るステージとしては、例えば図4に示す様に、基板10
に貫通孔20を形成する個所に対応する部分に、空間部
26が形成されたステージ24を使用できる。かかる図
4に示すステージ24に載置され、ステージ24の空間
部26に対応する基板10の所定個所にレーザ光18を
照射して貫通孔20を形成する際に、凹部20aの底部
がレーザ18によって破られたとき、凹部20a内の飛
散物はステージ24の空間部26内に吹出し、基板10
の他面側に広がることを防止でき、基板10の他面側に
飛散物が付着することを防止できる。
を形成する場合には、基板10をステージ24に沿って
移動する駆動部と、この駆動部を制御し、基板10の貫
通孔20を形成する個所とステージ24の空間部26と
を一致させるように、基板10を移動する制御部とを具
備する飛散物の反射防止手段を設けることにより、基板
10の他面側に飛散物が付着することを可及的に防止で
きる。この様に、基板10の貫通孔20を形成する個所
とステージ24の空間部26とが一致したとき、ステー
ジ24に形成された小孔25,25・・内を減圧状態と
して基板10をステージ24に吸着し、次いで、レーザ
光18を照射して貫通孔20を形成する。ここで、基板
10に複数個の貫通孔20を形成する際に、既に貫通し
た貫通孔20の近傍に新たな貫通孔20を形成すると
き、レーザ光18の照射で飛散した飛散物が既に貫通し
た貫通孔20内に入り込むことがある。このため、全て
の貫通孔20,20・・を形成した後、再度、貫通孔2
0,20・・の各々にレーザ光18を照射することによ
り、貫通孔20内に入り込んだ飛散物を除去でき、貫通
孔20を形成した後の掃除を容易とすることができる。
ーザ光18の照射で形成する場合、図5(a)に示す様
に、複数個の貫通孔20,20・・を一方から他方に順
次形成するとき[図5(a)の矢印の方向に、順次形成
するとき]は、基板10がNiめっき皮膜16で覆われて
放熱性が向上されていても、基板10内に蓄熱されるこ
とがある。この場合には、図5(b)に示す様に、例え
ば基板10にN0.1の貫通孔20をレーザ光18の照射
で形成した後、N0.1の貫通孔20を形成する際の熱の
影響を実質的に受けない個所に、N0.2の貫通孔20を
形成する。この様に、先に形成した貫通孔20の熱の影
響を実質的に受けない個所に、次の貫通孔20を形成す
ることによって、基板10に蓄熱することによる弊害を
防止できる。ここで、先に形成した貫通孔20の熱の影
響を実質的に受ける個所に、次の貫通孔20を形成する
ことを要する場合には、次の貫通孔20の形成開始を遅
らせ、先に形成した貫通孔20の熱が放熱されることを
待って、次の貫通孔20を形成することが好ましい。
尚、図5(a)に示す点線は、N0.1の貫通孔20を形
成する際の熱の影響を受ける範囲やN0.2の貫通孔20
を形成する際の熱の影響を受ける範囲の境界を示す。
は、パターン12,12・・が形成された基板10の一
面側にレーザ光18を照射して形成している。このた
め、パターン12,12・・が形成された基板10の一
面側には、レーザドロス22が形成されており、付着物
20aが付着された基板10の他面側に比較して汚れて
いる。この様に、基板10の一面側に形成されたレーザ
ドロス22は、Niめっき皮膜16を剥離して除去してい
るが、レーザドロス22を除去しても、レーザドロス2
2が形成された貫通孔20の開口周縁近傍は、他の部分
よりも汚くなり易い。このため、図6(a)に示す様
に、パターン12等が形成されていない基板10の他面
側にレーザ光18を照射して貫通孔20を形成すること
によって、基板10のパターン12,12・・が形成さ
れた一面側にレーザドロス22を形成することなく、基
板10に貫通孔20を形成できる。また、パターン12
等が形成されていない基板10の他面側からレーザ光1
8を照射して貫通孔20を形成することにより、基板1
0の一面側に形成されているパターン12に対する熱の
影響も緩和できる。
からレーザ18を照射し、基板10の一面側の所定個所
に開口する貫通孔20を形成するには、貫通孔20を形
成する個所の位置決めを行う基板10の他面側で行う必
要がある。このため、図6(b)に示す様に、基板10
から切り離される枠体部28の所定個所に、基板10の
一面側から位置決め用貫通孔30a,30bを形成して
おくことが好ましい。かかる位置決め用貫通孔30a,
30bを基準として、基板10の他面側からでも、貫通
孔20を形成すべき個所を、レーザ照射口の真下に位置
決めできるからである。図6(a)に示す様に、基板1
0の他面側からレーザ18を照射し、基板10の一面側
の所定個所に開口する貫通孔20を形成する際にも、図
4に示す様に、基板10に貫通孔20を形成する個所に
対応する部分に、飛散物の反射防止手段としての空間部
26が形成されたステージ24を使用することが好まし
い。また、基板10をステージ24に沿って移動する駆
動部と、この駆動部を制御し、基板10の貫通孔20を
形成する個所とステージ24の空間部26とを一致させ
るように、基板10を移動する制御部とを具備する飛散
物の反射防止手段を設けることにより、複数個の貫通孔
20,20・・を効率よく形成できる。
通孔20を形成する場合について説明してきたが、基板
10に凹部を形成する場合にも、本発明を適用できる。
つまり、図1(d)に示す様に、基板10の一面側にレ
ーザ光18を照射し、所定深さの凹部20aを形成した
とき、レーザ光18の照射を停止することにより、図7
(a)に示す様に、基板10に凹部20aを形成でき
る。しかし、形成された凹部20aの開口周縁近傍に
は、レーザドロス22が形成され、凹部20aの内壁面
及び底面には、付着物22aが付着している。このた
め、Niめっき皮膜16を、Niめっき皮膜剥離用液に基板
10を浸漬して剥離することにより、凹部20aの開口
周縁近傍に形成されたレーザドロス22を除去できる
[図7(b)]。更に、凹部20aの内壁面及び底面に
付着する付着物20aは、付着物20aの除去液、例え
ば苛性カリ(KOH)溶液に基板10を浸漬することに
より除去し、清浄な凹部20aを形成できる[図7
(c)]。尚、図1〜図7に示す保護膜としてのSiO2膜
14に代えて、ポリイミド膜等の樹脂膜を保護膜に形成
してもよい。
孔状や凹部状の穴をシリコン基板に形成する際に、加工
中のシリコン基板の放熱性を向上し、形成された貫通孔
等の穴の開口周縁に形成された堆積物や穴の内壁面に付
着した飛散物を容易に清掃し、清浄な貫通孔や凹部を形
成できる。その結果、シリコン基板に、プラズマ加工に
比較して安価なレーザ加工によって清浄な貫通孔や凹部
を形成でき、複数個の半導体チップを厚み方向に積層し
た、例えば三次元MCP等を容易に形成できる。
ち、シリコン基板に貫通孔を形成する形成方法を説明す
る工程図である。
ルヴィア及びパターンを形成する形成方法を説明する工
程図である。
複数枚のシリコン基板を用いて形成した三次元MCPを
説明する部分断面図である。
の例を説明する説明図である。
形成方法の他の例を説明する説明図である。
形成方法の他の例を説明する説明図である。
ち、シリコン基板に凹部を形成する形成方法を説明する
工程図である。
形成する従来方法を説明するための説明図である。
を説明する説明図である。
Claims (8)
- 【請求項1】 一面側にパターンが形成されたシリコン
基板にレーザ光を照射して貫通孔又は凹部を形成する際
に、 該シリコン基板のパターン形成面に、前記パターンを保
護する保護膜を形成した後、前記保護膜の上面を含むシ
リコン基板の全面に、前記保護膜と密着する金属めっき
皮膜を形成し、 次いで、前記保護膜及び金属めっき皮膜で覆われたシリ
コン基板の所定個所にレーザ光を照射し、前記シリコン
基板に貫通孔又は凹部を形成した後、 前記貫通孔又は凹部の開口周縁で且つ前記金属めっき皮
膜上に堆積した堆積物を、前記金属めっき皮膜を剥離し
て除去し、 更に、前記貫通孔又は凹部の内壁面に付着した飛散物等
の付着物を、前記保護膜を損傷することのない除去液に
より除去することを特徴とするシリコン基板の穴形成方
法。 - 【請求項2】 保護膜を、酸化ケイ素(SiO2)膜とする
請求項1記載のシリコン基板の穴形成方法。 - 【請求項3】 金属めっき皮膜を、ニッケル(Ni)めっ
き皮膜とする請求項1又は請求項2記載のシリコン基板
の穴形成方法。 - 【請求項4】 貫通孔又は凹部の内壁面に付着している
付着物を除去する除去液を、苛性カリ(KOH)溶液とする
請求項1〜3のいずれか一項記載のシリコン基板の穴形
成方法。 - 【請求項5】 シリコン基板に複数個の貫通孔又は凹部
を順次レーザ光を照射して形成する際に、先に形成した
貫通孔又は凹部の形成中に発生した熱の影響を実質的に
受けないように、次の貫通孔又は凹部を形成する位置又
は時間間隔を調整する請求項1〜4のいずれか一項記載
のシリコン基板の穴形成方法。 - 【請求項6】 シリコン基板をステージに載置しレーザ
光を照射して貫通孔を形成する際に、前記貫通孔が貫通
したとき、前記レーザ光のシリコン基板への照射によっ
て発生した飛散物が前記ステージの載置面に反射してシ
リコン基板に付着されないように、前記飛散物の反射防
止手段が設けられているステージを用いる請求項1〜5
のいずれか一項記載のシリコン基板の穴形成方法。 - 【請求項7】 シリコン基板に複数個の貫通孔を形成し
た後、前記貫通孔の各々にレーザ光を再度照射する請求
項1〜6のいずれか一項記載のシリコン基板の穴形成方
法。 - 【請求項8】 シリコン基板に貫通孔を形成する際に、
パターンが形成されていない前記シリコン基板の他面側
からレーザ光を照射して貫通孔を形成する請求項1〜7
のいずれか一項記載のシリコン基板の穴形成方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001316762A JP3875867B2 (ja) | 2001-10-15 | 2001-10-15 | シリコン基板の穴形成方法 |
EP02256928A EP1302979B1 (en) | 2001-10-15 | 2002-10-07 | Method of forming through-hole or recess in silicon substrate |
US10/266,730 US6670269B2 (en) | 2001-10-15 | 2002-10-08 | Method of forming through-hole or recess in silicon substrate |
CNB02146233XA CN1265438C (zh) | 2001-10-15 | 2002-10-15 | 在硅基片上形成通孔或凹陷的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001316762A JP3875867B2 (ja) | 2001-10-15 | 2001-10-15 | シリコン基板の穴形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003124154A true JP2003124154A (ja) | 2003-04-25 |
JP3875867B2 JP3875867B2 (ja) | 2007-01-31 |
Family
ID=19134721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001316762A Expired - Fee Related JP3875867B2 (ja) | 2001-10-15 | 2001-10-15 | シリコン基板の穴形成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6670269B2 (ja) |
EP (1) | EP1302979B1 (ja) |
JP (1) | JP3875867B2 (ja) |
CN (1) | CN1265438C (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006156436A (ja) * | 2004-11-25 | 2006-06-15 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
WO2008123075A1 (ja) * | 2007-03-27 | 2008-10-16 | Advantest Corporation | 貫通エッチング方法及びコンタクタ製造方法 |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6908856B2 (en) * | 2003-04-03 | 2005-06-21 | Interuniversitair Microelektronica Centrum (Imec) | Method for producing electrical through hole interconnects and devices made thereof |
US7345350B2 (en) | 2003-09-23 | 2008-03-18 | Micron Technology, Inc. | Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias |
US7101792B2 (en) * | 2003-10-09 | 2006-09-05 | Micron Technology, Inc. | Methods of plating via interconnects |
US7358186B2 (en) * | 2003-12-12 | 2008-04-15 | Lam Research Corporation | Method and apparatus for material deposition in semiconductor fabrication |
US7316063B2 (en) * | 2004-01-12 | 2008-01-08 | Micron Technology, Inc. | Methods of fabricating substrates including at least one conductive via |
US7354863B2 (en) * | 2004-03-19 | 2008-04-08 | Micron Technology, Inc. | Methods of selectively removing silicon |
JP4977432B2 (ja) * | 2006-10-17 | 2012-07-18 | 株式会社ディスコ | ヒ化ガリウムウエーハのレーザー加工方法 |
TW200915505A (en) * | 2007-09-29 | 2009-04-01 | Kinik Co | Packaging carrier with high heat-dissipation and method for manufacturing the same |
DE102008006745B3 (de) * | 2008-01-30 | 2009-10-08 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterstruktur |
JP5147779B2 (ja) * | 2009-04-16 | 2013-02-20 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体パッケージの製造方法 |
US7994062B2 (en) * | 2009-10-30 | 2011-08-09 | Sachem, Inc. | Selective silicon etch process |
TWI392069B (zh) * | 2009-11-24 | 2013-04-01 | Advanced Semiconductor Eng | 封裝結構及其封裝製程 |
US20140286911A1 (en) | 2013-03-15 | 2014-09-25 | Allosource | Cell repopulated collagen matrix for soft tissue repair and regeneration |
US8455349B2 (en) * | 2010-04-28 | 2013-06-04 | Headway Technologies, Inc. | Layered chip package and method of manufacturing same |
TWI446420B (zh) | 2010-08-27 | 2014-07-21 | Advanced Semiconductor Eng | 用於半導體製程之載體分離方法 |
TWI445152B (zh) | 2010-08-30 | 2014-07-11 | Advanced Semiconductor Eng | 半導體結構及其製作方法 |
US9007273B2 (en) | 2010-09-09 | 2015-04-14 | Advances Semiconductor Engineering, Inc. | Semiconductor package integrated with conformal shield and antenna |
TWI434387B (zh) | 2010-10-11 | 2014-04-11 | Advanced Semiconductor Eng | 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法 |
TWI527174B (zh) | 2010-11-19 | 2016-03-21 | 日月光半導體製造股份有限公司 | 具有半導體元件之封裝結構 |
TWI445155B (zh) | 2011-01-06 | 2014-07-11 | Advanced Semiconductor Eng | 堆疊式封裝結構及其製造方法 |
US8853819B2 (en) | 2011-01-07 | 2014-10-07 | Advanced Semiconductor Engineering, Inc. | Semiconductor structure with passive element network and manufacturing method thereof |
WO2013058169A1 (ja) * | 2011-10-20 | 2013-04-25 | 旭硝子株式会社 | 絶縁基板に貫通孔を形成する方法およびインターポーザ用の絶縁基板を製造する方法 |
US8541883B2 (en) | 2011-11-29 | 2013-09-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor device having shielded conductive vias |
US8975157B2 (en) | 2012-02-08 | 2015-03-10 | Advanced Semiconductor Engineering, Inc. | Carrier bonding and detaching processes for a semiconductor wafer |
US8963316B2 (en) | 2012-02-15 | 2015-02-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor device and method for manufacturing the same |
US8786060B2 (en) | 2012-05-04 | 2014-07-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor package integrated with conformal shield and antenna |
US9153542B2 (en) | 2012-08-01 | 2015-10-06 | Advanced Semiconductor Engineering, Inc. | Semiconductor package having an antenna and manufacturing method thereof |
US8937387B2 (en) | 2012-11-07 | 2015-01-20 | Advanced Semiconductor Engineering, Inc. | Semiconductor device with conductive vias |
US8952542B2 (en) | 2012-11-14 | 2015-02-10 | Advanced Semiconductor Engineering, Inc. | Method for dicing a semiconductor wafer having through silicon vias and resultant structures |
US9406552B2 (en) | 2012-12-20 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor device having conductive via and manufacturing process |
US8841751B2 (en) | 2013-01-23 | 2014-09-23 | Advanced Semiconductor Engineering, Inc. | Through silicon vias for semiconductor devices and manufacturing method thereof |
WO2014130883A2 (en) | 2013-02-22 | 2014-08-28 | Allosource | Cartilage mosaic compositions and methods |
US9978688B2 (en) | 2013-02-28 | 2018-05-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor package having a waveguide antenna and manufacturing method thereof |
US9089268B2 (en) | 2013-03-13 | 2015-07-28 | Advanced Semiconductor Engineering, Inc. | Neural sensing device and method for making the same |
US8987734B2 (en) | 2013-03-15 | 2015-03-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor wafer, semiconductor process and semiconductor package |
US9173583B2 (en) | 2013-03-15 | 2015-11-03 | Advanced Semiconductor Engineering, Inc. | Neural sensing device and method for making the same |
CN104755220B (zh) * | 2013-10-18 | 2016-11-16 | 三菱电机株式会社 | 加工工作台用工装件、加工工作台用工装件的制造方法及激光加工方法 |
US9545691B2 (en) * | 2013-12-23 | 2017-01-17 | Taiwan Semiconductor Manufacturing Company Limited | Method of removing waste of substrate and waste removing device thereof |
CN108122820B (zh) * | 2016-11-29 | 2020-06-02 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其制造方法 |
CN111485239A (zh) * | 2019-01-29 | 2020-08-04 | 江苏三超金刚石工具有限公司 | 用于金刚石表面镍层退镀的化学退镀液及其退镀方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49122278A (ja) * | 1973-03-22 | 1974-11-22 | ||
JPS5388567A (en) * | 1977-01-13 | 1978-08-04 | Nec Corp | Laser scribing apparatus |
JPS5388568A (en) * | 1977-01-13 | 1978-08-04 | Nec Corp | Laser scribing apparatus |
JPS6028991U (ja) * | 1983-08-02 | 1985-02-27 | 日本電気株式会社 | レ−ザ加工装置 |
JPS62101390A (ja) * | 1985-10-25 | 1987-05-11 | Olympus Optical Co Ltd | 高精細レ−ザ加工素材及びその加工法 |
JPS62142486U (ja) * | 1985-11-12 | 1987-09-08 | ||
JPH11505666A (ja) * | 1994-10-07 | 1999-05-21 | クリー・リサーチ,インコーポレイテッド | 高効率の発光ダイオードの製造方法及び構造 |
JP2000052074A (ja) * | 1998-08-06 | 2000-02-22 | Shinozaki Seisakusho:Kk | レーザ加工方法、レーザ加工物、粒状体選別器、及びインクジェット式プリンタのヘッド部 |
JP2000246474A (ja) * | 1999-02-25 | 2000-09-12 | Seiko Epson Corp | レーザ光による加工方法 |
JP2000246475A (ja) * | 1999-02-25 | 2000-09-12 | Seiko Epson Corp | レーザ光による加工方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4437109A (en) * | 1980-11-07 | 1984-03-13 | General Electric Company | Silicon-on-sapphire body with conductive paths therethrough |
US4445978A (en) * | 1983-03-09 | 1984-05-01 | Rca Corporation | Method for fabricating via connectors through semiconductor wafers |
US5493096A (en) * | 1994-05-10 | 1996-02-20 | Grumman Aerospace Corporation | Thin substrate micro-via interconnect |
US5646067A (en) * | 1995-06-05 | 1997-07-08 | Harris Corporation | Method of bonding wafers having vias including conductive material |
JP2871636B2 (ja) * | 1996-11-29 | 1999-03-17 | 日本電気株式会社 | Lsiモジュールとその製造方法 |
EP0926723B1 (en) * | 1997-11-26 | 2007-01-17 | STMicroelectronics S.r.l. | Process for forming front-back through contacts in micro-integrated electronic devices |
JP3810204B2 (ja) * | 1998-03-19 | 2006-08-16 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
TW523838B (en) * | 1998-12-16 | 2003-03-11 | Seiko Epson Corp | Semiconductor device, electrical circuit board, electronic machine and their manufacturing method, and semiconductor chip manufacturing method |
JP4547728B2 (ja) * | 1999-03-29 | 2010-09-22 | ソニー株式会社 | 半導体装置及びその製造方法 |
JP3775129B2 (ja) * | 1999-09-21 | 2006-05-17 | セイコーエプソン株式会社 | 半導体チップの接続方法 |
JP3750444B2 (ja) * | 1999-10-22 | 2006-03-01 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
TW490820B (en) * | 2000-10-04 | 2002-06-11 | Advanced Semiconductor Eng | Heat dissipation enhanced ball grid array package |
JP3817453B2 (ja) * | 2001-09-25 | 2006-09-06 | 新光電気工業株式会社 | 半導体装置 |
-
2001
- 2001-10-15 JP JP2001316762A patent/JP3875867B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-07 EP EP02256928A patent/EP1302979B1/en not_active Expired - Fee Related
- 2002-10-08 US US10/266,730 patent/US6670269B2/en not_active Expired - Lifetime
- 2002-10-15 CN CNB02146233XA patent/CN1265438C/zh not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49122278A (ja) * | 1973-03-22 | 1974-11-22 | ||
JPS5388567A (en) * | 1977-01-13 | 1978-08-04 | Nec Corp | Laser scribing apparatus |
JPS5388568A (en) * | 1977-01-13 | 1978-08-04 | Nec Corp | Laser scribing apparatus |
JPS6028991U (ja) * | 1983-08-02 | 1985-02-27 | 日本電気株式会社 | レ−ザ加工装置 |
JPS62101390A (ja) * | 1985-10-25 | 1987-05-11 | Olympus Optical Co Ltd | 高精細レ−ザ加工素材及びその加工法 |
JPS62142486U (ja) * | 1985-11-12 | 1987-09-08 | ||
JPH11505666A (ja) * | 1994-10-07 | 1999-05-21 | クリー・リサーチ,インコーポレイテッド | 高効率の発光ダイオードの製造方法及び構造 |
JP2000052074A (ja) * | 1998-08-06 | 2000-02-22 | Shinozaki Seisakusho:Kk | レーザ加工方法、レーザ加工物、粒状体選別器、及びインクジェット式プリンタのヘッド部 |
JP2000246474A (ja) * | 1999-02-25 | 2000-09-12 | Seiko Epson Corp | レーザ光による加工方法 |
JP2000246475A (ja) * | 1999-02-25 | 2000-09-12 | Seiko Epson Corp | レーザ光による加工方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006156436A (ja) * | 2004-11-25 | 2006-06-15 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP4528100B2 (ja) * | 2004-11-25 | 2010-08-18 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
WO2008123075A1 (ja) * | 2007-03-27 | 2008-10-16 | Advantest Corporation | 貫通エッチング方法及びコンタクタ製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20030073299A1 (en) | 2003-04-17 |
JP3875867B2 (ja) | 2007-01-31 |
CN1412821A (zh) | 2003-04-23 |
EP1302979A2 (en) | 2003-04-16 |
US6670269B2 (en) | 2003-12-30 |
EP1302979B1 (en) | 2007-07-25 |
EP1302979A3 (en) | 2004-03-24 |
CN1265438C (zh) | 2006-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003124154A (ja) | シリコン基板の穴形成方法 | |
KR100741864B1 (ko) | 반도체장치의 제조방법 | |
KR100728693B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
JP5442308B2 (ja) | 半導体装置の製造方法 | |
US20100120228A1 (en) | Semicondutor manufacturing method | |
US20150171019A1 (en) | Semiconductor device and method of manufacturing the same | |
US11521937B2 (en) | Package structures with built-in EMI shielding | |
JP6974960B2 (ja) | 半導体パッケージの製造方法 | |
US10573610B2 (en) | Method for wafer level packaging | |
JP5403754B2 (ja) | 半導体発光装置の製造方法 | |
US9362173B2 (en) | Method for chip package | |
KR100847933B1 (ko) | 스크라이빙 동안의 보호층 | |
US20230148220A1 (en) | Semiconductor device packages | |
WO2016039223A1 (ja) | 構造体及びその製造方法 | |
US20240087877A1 (en) | Backside metallized compound semiconductor device and method for manufacturing the same | |
JP4181807B2 (ja) | レーザ加工方法 | |
JPH10341069A (ja) | ビアホール形成方法 | |
JP2004303915A (ja) | 半導体装置の製造方法 | |
JPH11297674A (ja) | 半導体装置の製造方法 | |
JP3606763B2 (ja) | 可撓性回路基板の製造法 | |
JP2001144035A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2001308478A (ja) | 両面配線基板及びその製造方法 | |
JPS61172327A (ja) | 導体膜の堆積方法 | |
JP2004152928A (ja) | 半導体装置の製造方法 | |
JPH0567620A (ja) | バンプ形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061027 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |