JP3872084B2 - 配線回路基板 - Google Patents

配線回路基板 Download PDF

Info

Publication number
JP3872084B2
JP3872084B2 JP2005131308A JP2005131308A JP3872084B2 JP 3872084 B2 JP3872084 B2 JP 3872084B2 JP 2005131308 A JP2005131308 A JP 2005131308A JP 2005131308 A JP2005131308 A JP 2005131308A JP 3872084 B2 JP3872084 B2 JP 3872084B2
Authority
JP
Japan
Prior art keywords
wiring layer
circuit board
linear
linear portions
triangle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005131308A
Other languages
English (en)
Other versions
JP2006310545A (ja
Inventor
満 本上
友紀 齊藤
佳史 守田
佳史 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2005131308A priority Critical patent/JP3872084B2/ja
Priority to US11/380,008 priority patent/US7473854B2/en
Priority to CN200610076164.8A priority patent/CN1856214B/zh
Priority to AT06252299T priority patent/ATE483352T1/de
Priority to EP06252299A priority patent/EP1720384B1/en
Priority to DE602006017141T priority patent/DE602006017141D1/de
Publication of JP2006310545A publication Critical patent/JP2006310545A/ja
Application granted granted Critical
Publication of JP3872084B2 publication Critical patent/JP3872084B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681Mesh conductors, e.g. as a ground plane
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Chemical And Physical Treatments For Wood And The Like (AREA)
  • Polysaccharides And Polysaccharide Derivatives (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、配線回路基板に関する。
フレキシブル配線回路基板は、例えば、絶縁層の一面に導体からなる配線層が形成され、他面にグランドパターンが形成された構造を有する。フレキシブル配線回路基板上には種々の回路素子が実装される。配線層が高周波信号を伝送する場合には、回路素子の入出力インピーダンスと配線層の特性インピーダンスとを整合させる必要がある。
配線層の特性インピーダンスZは次式で表される。
Figure 0003872084
ここでCは配線層とグランドパターンとの間の静電容量であり、Lは配線層のインダクタンスである。
上式から配線層とグランドパターンとの間の静電容量Cを調整することにより、配線層の特性インピーダンスを調整することができる。
静電容量は配線層とグランドパターンとの対向する領域の面積で決まるため、配線層の幅を調整することによって、静電容量を調整し、特性インピーダンスを調整することができる。
回路素子の入出力インピーダンスが高い場合には、配線層の幅を小さくすることにより特性インピーダンスを高くする必要がある。しかし、配線層の幅を小さくするのには限界がある。そのため、特性インピーダンスを高くすることが困難になる。また、絶縁層の厚みを大きくすることにより、静電容量を小さくすることも可能である。しかしながら、絶縁層の厚みが大きいと、フレキシブル配線回路基板の撓み性が悪くなる。
そこで、グランドパターンに規則的な開口部を形成し、グランドパターンの面積を減少させることが提案されている(特許文献1および2参照)。
配線層に対向するグランドパターンの領域の面積を減少させると、静電容量が減少し、特性インピーダンスを高くすることができる。
図3は特許文献2に記載された従来のフレキシブル配線回路基板の一例を示す平面図であり、図4は図3のフレキシブル配線回路基板の断面図である。
図3および図4に示すように、絶縁層11の一面に複数の配線層12が形成され、他面にグランドパターン13が形成されている。
グランドパターン13は互いに直交する複数のグランドライン201,202からなる。これにより、複数の正方形状の開口部13aが規則的に形成されている。配線層12はグランドライン201,202に対して45°の角度をなす。
図4に示すように、配線層12およびグランドパターン13をそれぞれ覆うように、ベース絶縁層11の両面に接着剤層14を介してカバー絶縁層15が形成される。
これにより、配線層12に対向するグランドパターン13の領域の面積を減少させることができ、配線層12の特性インピーダンスを高くすることができる。
特開2000−77802号公報 特開平5−343820号公報
上記従来のフレキシブル配線回路基板では、配線層12とグランドパターン13との相対的な位置がずれると、配線層12とグランドパターン13との対向する領域の面積が変化する。これにより、配線層12の特性インピーダンスにばらつきが生じる。
したがって、配線層12の設計時において配線層12の位置が制約を受けることになる。また、製造時において配線層12とグランドパターン13との位置合わせに高い精度が要求される。
本発明の目的は、設計時における配線層の位置の制約および製造時における配線層の位置合わせ精度が緩和された配線回路基板を提供することである。
(1)
本発明に係る配線回路基板は、絶縁層と、絶縁層の一面に形成された配線層と、絶縁層の他面に形成された導体パターンとを備え、導体パターンは、配線層に交差しかつ互いに平行な複数の第1の線状部と、隣接する第1の線状部間に第1の線状部に対して第1の角度をなしかつ互いに平行に配列された複数の第2の線状部と、隣接する第1の線状部間に第1の線状部に対して第2の角度をなしかつ互いに平行に配列された複数の第3の線状部とを有し、複数の第1の線状部間には複数のストライプ状領域が形成され、各ストライプ状領域において複数の第2および複数の第3の線状部は第1の線状部とともに複数の第1の三角形および複数の第2の三角形を形成するように配列され、各第1の三角形は、一の第1の線状部の部分からなる底辺、ならびに第2および第3の線状部からなる二辺を有し、各第2の三角形は、他の第1の線状部の部分からなる底辺、ならびに第2および第3の線状部からなる二辺を有し、第1の三角形と第2の三角形とは、絶縁層上で互いに180°回転した形状を有し、各ストライプ状領域における各第1の三角形の二辺の交点からなる一頂点が、隣接するストライプ状領域における第1の三角形の底辺上で両端の頂点からずれた位置にあり、各ストライプ状領域における各第2の三角形の二辺の交点からなる一頂点が、隣接するストライプ状領域における第2の三角形の底辺上で両端の頂点からずれた位置にあるものである。
その配線回路基板においては、導体パターンに複数の開口部が形成されているので、配線層と導体パターンとの対向する領域の面積が減少する。したがって、各配線層と導体パターンとの間の静電容量が減少し、配線層の特性インピーダンスが高くなる。その結果、回路素子の入出力インピーダンスが高い場合においても、回路素子の入出力インピーダンスと配線層の特性インピーダンスとの整合が可能となる。この場合、複数の開口部の面積を調整することにより配線層の特性インピーダンスを任意に調整することができる。
また、各ストライプ状領域における各第1および第2の三角形の二辺(第2の線状部および第3の線状部)の交点からなる一頂点が、それぞれ隣接するストライプ状領域における第1および第2の三角形の底辺(第1の線状部の部分)上で両端の頂点からずれた位置にあるため、導体パターンに対する配線層の位置ずれが生じた場合でも、配線層と導体パターンとの対向する領域の面積のずれが小さくなる。それにより、設計時における配線層の位置の制約および製造時における配線層の位置合わせ精度が緩和される。
(2)
各ストライプ状領域における各第2の線状部が他のストライプ状領域を挟んで隣接するさらに他のストライプ状領域における複数の第2の線状部のいずれとも共通の直線上に位置せず、各ストライプ状領域における各第3の線状部が他のストライプ状領域を挟んで隣接するさらに他のストライプ状領域における複数の第3の線状部のいずれとも共通の直線上に位置しなくてもよい。
(3)
複数の第1の線状部は、互いに等間隔で平行に配列されてもよい。この場合、導体パターンに対する配線層の位置ずれが生じた場合でも、配線層と導体パターンとの対向する領域の面積のずれがより小さくなる。それにより、設計時における配線層の位置の制約および製造時における配線層の位置合わせ精度がより緩和される。
(4)
複数の第2および第3の線状部は、同じ長さを有してもよい。この場合、各開口部が二等辺三角形状または正三角形状を有する。それにより、同じ静電容量を得るための各開口部と各配線層との位置関係として少なくとも2種類の選択が可能となる。それにより、設計時における配線層の配置の自由度が増加する。
(5)
第1および第2の角度は、60°であってもよい。この場合、各開口部が正三角形状を有する。それにより、同じ静電容量を得るための各開口部と各配線層との位置関係として3種類の選択が可能となる。それにより、設計時における配線層の配置の自由度がより増加する。
(6)
複数の第1および第2の三角形は、それぞれ複数の第1の線状部に対して直交する方向に配列されてもよい。この場合、導体パターンに対する配線層の位置ずれが生じた場合でも、配線層と導体パターンとの対向する領域の面積のずれがより小さくなる。それにより、設計時における配線層の位置の制約および製造時における配線層の位置合わせ精度がより緩和される。
(7)
複数の第1の線状部は、配線層に対して90°でない第3の角度をなして配列されてもよい。この場合、導体パターンに対する配線層の位置ずれが生じた場合でも、配線層と導体パターンとの対向する領域の面積のずれがさらに小さくなる。それにより、設計時における配線層の位置の制約および製造時における配線層の位置合わせ精度がさらに緩和される。
(8)
第3の角度は、60°であってもよい。この場合、導体パターンに対する配線層の位置ずれが生じた場合でも、配線層と導体パターンとの対向する領域の面積のずれが十分に小さくなる。それにより、設計時における配線層の位置の制約および製造時における配線層の位置合わせ精度が十分に緩和される。
本発明によれば、導体パターンに対する配線層の位置ずれが生じた場合でも、配線層と導体パターンとの対向する領域の面積のずれが小さくなる。それにより、設計時における配線層の位置の制約および製造時における配線層の位置合わせ精度が緩和される。
(1)実施の形態
以下、本発明の一実施の形態に係るフレキシブル配線回路基板について図面を参照しながら説明する。
図1は本発明の一実施の形態に係るフレキシブル配線回路基板の平面図であり、図2は図1のフレキシブル配線回路基板の断面図である。以下、フレキシブル配線回路基板を配線回路基板と略記する。
図1において、たとえばポリイミドからなるベース絶縁層1の表面に平行でかつ互いに直交する2方向をX方向およびY方向と定義する。
図1および図2に示すように、ベース絶縁層1の一面に、Y方向に延びる銅等の導体からなる複数の配線層2が形成されている。ベース絶縁層1の他面に銅等の導体からなるグランドパターン3が形成されている。
ここで、図1において、ベース絶縁層1の表面に平行でX方向およびY方向に対してそれぞれ所定の角度θをなす2方向をX’方向およびY’方向と定義する。
図1に示すように、グランドパターン3は、一体的に形成された複数のグランドライン101,102,103からなる。複数のグランドライン101は、等間隔で平行に配列されている。
隣接するグランドライン101間に複数のグランドライン102が等間隔で平行に配列されている。また、隣接するグランドライン101間に複数のグランドライン103がグランドライン102に対して所定の角度をなすように等間隔で平行に配列されている。各グランドライン103は1つのグランドライン102の一端と隣接する他の1つのグランドライン102の他端とを結ぶように形成されている。
本実施の形態では、グランドライン102,103はグランドライン101に対してそれぞれ60°の角度をなす。それにより、グランドライン101,102,103は正三角形状の開口部3a,3bを形成する。開口部3aと開口部3bとはX−Y平面上で180°回転した形状を有する。複数の開口部3aは、X’方向に沿って配列されるとともに、Y’方向に沿って配列されている。複数の開口部3bはX’方向に沿って配列されるとともに、Y’方向に沿って配列されている。
図2に示すように、配線層2およびグランドパターン3をそれぞれ覆うように、ベース絶縁層1の両面に接着剤層4を介してたとえばポリイミドからなるカバー絶縁層5が形成される。
このようにして、ベース絶縁層1、配線層2、グランドパターン3、接着剤層4およびカバー絶縁層5からなる配線回路基板が形成される。
ベース絶縁層1の厚みは5〜80μmであることが好ましく、10〜50μmであることがより好ましい。
配線層2の幅は、10〜2000μmであることが好ましく、50〜1000μmであることがより好ましい。また、隣接する配線層2の間隔は、20〜1000μmであることが好ましく、50〜500μmであることがより好ましい。さらに、配線層2の厚みは、5〜50μmであることが好ましく、8〜40μmであることがより好ましい。
グランドライン101,102,103の各々の幅は、10〜2000μmであることが好ましく、50〜1000μmであることがより好ましい。
グランドパターン3の厚みは5〜50μmであることが好ましく、8〜40μmであることがより好ましい。また、グランドパターン3の開口率は50〜70%であることが好ましく、55〜65%であることがより好ましい。グランドパターン3のメッシュサイズM1は0.2〜0.8mmであることが好ましく、0.4〜0.6mmであることがより好ましい。
メッシュサイズM1は、グランドライン101,102,103の各々の中心線が形成する正三角形の一辺の長さを示すものとする(図1参照)。
X方向とX’方向(グランドライン101)との角度θは、20〜40°であることが好ましく、25〜35°であることがより好ましく、28〜32°であることがさらに好ましい。
配線回路基板の製造方法としては、サブストラクティブ工法およびセミアディティブ工法のどちらを用いてもよい。また、サブストラクティブ工法およびセミアディティブ工法を組み合わせて用いてもよい。
本実施の形態に係る配線回路基板においては、グランドパターン3が開口部3a,3bを有するので、配線層2とグランドパターン3との対向する領域の面積が減少し、静電容量が減少する。これにより、配線層2の特性インピーダンスが高くなる。その結果、回路素子の入出力インピーダンスが高い場合においても、回路素子の入出力インピーダンスと配線層2の特性インピーダンスとの整合が可能となる。この場合、開口部3a,3bの面積を調整することにより配線層2の特性インピーダンスを任意に調整することができる。
また、グランドパターン3の開口部3a,3bが三角形状を有するので、配線層2の位置がX方向(配線層2に直交する方向)にずれた場合でも、配線層2とグランドパターン3との対向する領域の面積のずれが小さくなる。
さらに、複数のグランドライン101がX方向(配線層2に直交する方向)に対して所定の角度θで傾斜するように配列されているので、配線層2の位置がX方向にずれた場合でも、配線層2とグランドパターン3との対向する領域の面積のずれがより小さくなる。その結果、設計時における配線層2の位置の制約および製造時における配線層2の位置合わせ精度が緩和される。
(2)請求項の各構成要素と実施の形態の各部の対応
上記実施の形態においては、ベース絶縁層1が絶縁層に相当し、グランドパターン3が導体パターンに相当し、グランドライン101が第1の線状部に相当し、グランドライン102およびグランドライン103の一方が第2の線状部に相当し、グランドライン103およびグランドライン102の他方が第3の線状部に相当する。
また、開口部3aおよび開口部3bの一方が第1の三角形に相当し、開口部3bおよび開口部3aの他方が第2の三角形に相当する。
(3)他の実施の形態
開口部3a,3bは正三角形状を有することが好ましいが、二等辺三角形状または他の三角形状を有してもよい。
また、配線層2およびグランドパターン3の表面にはカバー絶縁層5が形成されなくてもよい。
また、配線層2上にカバー絶縁層5が設けられずに接着剤層を介して他の絶縁層が形成され、他の絶縁層上にグランドパターン3と同様の他のグランドパターンが形成されてもよい。その場合、他のグランドパターン上に接着剤層を介してカバー絶縁層が形成されてもよい。
ベース絶縁層1およびカバー絶縁層5の材料は、ポリイミドに限らず、ポリイミドフィルム、ポリエチレンテレフタレートフィルム、ポリエーテルニトリルフィルム、ポリエーテルスルフォンフィルム等の他の絶縁材料を用いてもよい。
配線層2およびグランドパターン3の材料は、銅に限らず、銅合金、金、アルミニウム等の他の金属材料を用いてもよい。
接着剤層4としては、エポキシ系接着剤、ポリイミド系接着剤等を用いることができる。
上記実施の形態においては、本発明をフレキシブル配線回路基板に用いた場合を説明したが、本発明はリジッド配線回路基板等の他の配線回路基板にも適用することができる。
実施例では、図1および図2の実施の形態に係るフレキシブル配線回路基板を用いて、配線層の位置ずれによる配線層の特性インピーダンスのずれを調べた。
ベース絶縁層1の一面には、10本のY方向に延びる配線層2を形成する。配線層2の厚みは12μmとし、幅は100μmとする。隣接する配線層2の間隔は100μmとする。
グランドパターン3の厚みは12μmとし、X’方向とX方向とのなす角度θおよびY’方向とY方向とのなす角度θはいずれも30°とする。また、メッシュサイズM1を0.5mmとし、グランドパターン3の開口率を60%とする。
(比較例)
比較例では、図3および図4の従来のフレキシブル配線回路基板を用いて、配線層の位置ずれによる配線層の特性インピーダンスのずれを調べた。
ベース絶縁層11の一面には、直線状に延びる10本の配線層12を形成する。配線層12の厚みは12μmとし、幅は100μmとする。隣接する配線層12の間隔は100μmとする。
グランドパターン13の厚みは12μmとする。また、メッシュサイズM2(グランドライン201,202の各々の中心線が形成する正方形の一辺の長さ)を0.5mmとし、グランドパターン13の開口率を60%とする。
(評価)
実施例および比較例による配線回路基板の全配線層の特性インピーダンスを、デジタルオシロスコープを用いたタイムドメインリフレクトメトリー(時間領域反射率測定法)により測定した。
実施例における配線層2の特性インピーダンスの最大値と最小値との差は10Ω以内であった。
比較例における配線層12の特性インピーダンスの最大値と最小値との差は20Ω以上であった。
このように、グランドパターン3の開口形状を正三角形とし、所定の角度θを30度(配線層2とグランドライン101とのなす角度を60°)とすることによって、配線層2とグランドパターン3との相対的な位置のずれによる配線層2の特性インピーダンスのずれが小さくなることがわかった。これにより、設計時における配線層2の位置の制約および製造時における配線層2の位置合わせ精度が緩和される。
本発明は、回路素子が実装される種々の配線回路基板に有効に利用できる。
本発明の一実施の形態に係るフレキシブル配線回路基板の平面図である。 図1のフレキシブル配線回路基板の断面図である。 従来のフレキシブル配線回路基板の平面図である。 図3のフレキシブル配線回路基板の断面図である。
符号の説明
1,11 ベース絶縁層
2,12 配線層
3,13 グランドパターン
3a,13a 開口部
4,14 接着剤層
5,15 カバー絶縁層
101,102,103,201,202 グランドライン

Claims (8)

  1. 絶縁層と、
    前記絶縁層の一面に形成された配線層と、
    前記絶縁層の他面に形成された導体パターンとを備え、
    前記導体パターンは、
    前記配線層に交差しかつ互いに平行な複数の第1の線状部と、
    隣接する第1の線状部間に前記第1の線状部に対して第1の角度をなしかつ互いに平行に配列された複数の第2の線状部と、
    隣接する第1の線状部間に前記第1の線状部に対して第2の角度をなしかつ互いに平行に配列された複数の第3の線状部とを有し、
    前記複数の第1の線状部間には複数のストライプ状領域が形成され、
    各ストライプ状領域において前記複数の第2および前記複数の第3の線状部は前記第1の線状部とともに複数の第1の三角形および複数の第2の三角形を形成するように配列され、
    各第1の三角形は、一の第1の線状部の部分からなる底辺、ならびに第2および第3の線状部からなる二辺を有し、
    各第2の三角形は、他の第1の線状部の部分からなる底辺、ならびに第2および第3の線状部からなる二辺を有し、
    前記第1の三角形と前記第2の三角形とは、前記絶縁層上で互いに180°回転した形状を有し、
    各ストライプ状領域における各第1の三角形の前記二辺の交点からなる一頂点が、隣接するストライプ状領域における第1の三角形の前記底辺上で両端の頂点からずれた位置にあり、
    各ストライプ状領域における各第2の三角形の前記二辺の交点からなる一頂点が、隣接するストライプ状領域における第2の三角形の前記底辺上で両端の頂点からずれた位置にあることを特徴とする配線回路基板。
  2. 各ストライプ状領域における各第2の線状部が他のストライプ状領域を挟んで隣接するさらに他のストライプ状領域における複数の第2の線状部のいずれとも共通の直線上に位置せず、
    各ストライプ状領域における各第3の線状部が他のストライプ状領域を挟んで隣接するさらに他のストライプ状領域における複数の第3の線状部のいずれとも共通の直線上に位置しないことを特徴とする請求項1記載の配線回路基板。
  3. 前記複数の第1の線状部は、互いに等間隔で平行に配列されたことを特徴とする請求項1または2記載の配線回路基板。
  4. 前記複数の第2および第3の線状部は、同じ長さを有することを特徴とする請求項1〜3のいずれかに記載の配線回路基板。
  5. 前記第1および第2の角度は、60°であることを特徴とする請求項1〜4のいずれかに記載の配線回路基板。
  6. 前記複数の第1および第2の三角形は、それぞれ前記複数の第1の線状部に対して直交する方向に配列されたことを特徴とする請求項1〜5のいずれかに記載の配線回路基板。
  7. 前記複数の第1の線状部は、前記配線層に対して90°でない第3の角度をなして配列されたことを特徴とする請求項1〜6のいずれかに記載の配線回路基板。
  8. 前記第3の角度は、60°であることを特徴とする請求項記載の配線回路基板。
JP2005131308A 2005-04-28 2005-04-28 配線回路基板 Active JP3872084B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005131308A JP3872084B2 (ja) 2005-04-28 2005-04-28 配線回路基板
US11/380,008 US7473854B2 (en) 2005-04-28 2006-04-25 Printed circuit board
CN200610076164.8A CN1856214B (zh) 2005-04-28 2006-04-26 布线电路基板
AT06252299T ATE483352T1 (de) 2005-04-28 2006-04-28 Leiterplatte
EP06252299A EP1720384B1 (en) 2005-04-28 2006-04-28 Printed circuit board
DE602006017141T DE602006017141D1 (de) 2005-04-28 2006-04-28 Leiterplatte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005131308A JP3872084B2 (ja) 2005-04-28 2005-04-28 配線回路基板

Publications (2)

Publication Number Publication Date
JP2006310545A JP2006310545A (ja) 2006-11-09
JP3872084B2 true JP3872084B2 (ja) 2007-01-24

Family

ID=36999884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005131308A Active JP3872084B2 (ja) 2005-04-28 2005-04-28 配線回路基板

Country Status (6)

Country Link
US (1) US7473854B2 (ja)
EP (1) EP1720384B1 (ja)
JP (1) JP3872084B2 (ja)
CN (1) CN1856214B (ja)
AT (1) ATE483352T1 (ja)
DE (1) DE602006017141D1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124317A (ja) * 2006-11-14 2008-05-29 Toshiba Matsushita Display Technology Co Ltd フレキシブルプリント基板
US8256111B2 (en) * 2006-12-22 2012-09-04 Hon Hai Precision Industry Co., Ltd. Circuit board layout method
CN101207968B (zh) 2006-12-22 2011-11-09 鸿富锦精密工业(深圳)有限公司 电路板
EP2112871B1 (en) * 2008-04-22 2016-07-13 Hon Hai Precision Industry Co., Ltd. Circuit board with improved ground layer
CN101594732A (zh) * 2008-05-27 2009-12-02 鸿富锦精密工业(深圳)有限公司 电路板
JP4399019B1 (ja) * 2008-07-31 2010-01-13 株式会社東芝 電子機器、フレキシブルプリント配線板、およびフレキシブルプリント配線板の製造方法
WO2010082593A1 (ja) * 2009-01-16 2010-07-22 株式会社フジクラ コネクタ及びケーブルアセンブリ
WO2011007660A1 (ja) * 2009-07-13 2011-01-20 株式会社村田製作所 信号線路及び回路基板
JP2012094646A (ja) * 2010-10-26 2012-05-17 Daisho Denshi Co Ltd 特性インピーダンスコントロール対応プリント配線基板
USD720310S1 (en) * 2011-06-17 2014-12-30 Soraa, Inc. Triangular semiconductor die
KR20130033868A (ko) * 2011-09-27 2013-04-04 삼성전기주식회사 메쉬 패턴을 갖는 패키지 기판 및 그 제조방법
US8791371B2 (en) 2011-11-28 2014-07-29 International Business Machines Corporation Mesh planes with alternating spaces for multi-layered ceramic packages
US8952263B2 (en) * 2012-08-10 2015-02-10 Eastman Kodak Company Micro-wire electrode pattern
US20140216790A1 (en) * 2013-02-05 2014-08-07 David P. Trauernicht Conductive micro-wire structure with offset intersections
US20140216783A1 (en) * 2013-02-05 2014-08-07 David P. Trauernicht Micro-wire pattern with offset intersections
TWI457055B (zh) * 2013-02-20 2014-10-11 Novatek Microelectronics Corp 軟性電路板及其接地線結構
US9536848B2 (en) * 2014-10-16 2017-01-03 Globalfoundries Inc. Bond pad structure for low temperature flip chip bonding
JP6745712B2 (ja) * 2016-11-30 2020-08-26 日東電工株式会社 配線回路基板およびその製造方法
JP6987700B2 (ja) * 2018-05-29 2022-01-05 京セラ株式会社 印刷配線板
CN114786328B (zh) * 2022-05-23 2024-04-30 西安易朴通讯技术有限公司 多层印制电路板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855537A (en) * 1987-09-25 1989-08-08 Kabushiki Kaisha Toshiba Wiring substrate having mesh-shaped earth line
JPH05152768A (ja) 1991-11-27 1993-06-18 Nec Corp 多層構造基板
JPH05343820A (ja) 1992-06-04 1993-12-24 Toshiba Corp マルチチップモジュール用回路基板
JPH06326476A (ja) 1993-05-13 1994-11-25 Sony Corp 多層配線基板
JPH07202359A (ja) 1993-12-30 1995-08-04 Sony Corp 回路基板
JPH07302979A (ja) 1994-05-10 1995-11-14 Toshiba Corp 多層配線基板
JP3267148B2 (ja) 1996-04-03 2002-03-18 富士通株式会社 多層プリント配線板及び携帯型無線通信装置
JPH11298149A (ja) 1998-04-09 1999-10-29 Sumitomo Metal Ind Ltd 多層配線基板
TW476229B (en) 1998-08-24 2002-02-11 Adv Flexible Circuits Co Ltd Circuit board having shielding plate with empty-hole opening pattern to control impedance and transmission time
JP3307597B2 (ja) * 1998-09-30 2002-07-24 株式会社 アドテック 印刷配線装置
US6433286B1 (en) * 2000-09-29 2002-08-13 Intel Corporation Method of making higher impedance traces on a low impedance circuit board
JP2003133659A (ja) 2001-10-19 2003-05-09 Kazunori Aoki 屈曲性能を具備した高周波用フレキシブルプリント配線板

Also Published As

Publication number Publication date
US20060246268A1 (en) 2006-11-02
CN1856214B (zh) 2010-09-01
EP1720384B1 (en) 2010-09-29
DE602006017141D1 (de) 2010-11-11
EP1720384A3 (en) 2007-11-21
CN1856214A (zh) 2006-11-01
EP1720384A2 (en) 2006-11-08
US7473854B2 (en) 2009-01-06
ATE483352T1 (de) 2010-10-15
JP2006310545A (ja) 2006-11-09

Similar Documents

Publication Publication Date Title
JP3872084B2 (ja) 配線回路基板
US6184478B1 (en) Printed wiring device with base layer having a grid pattern
JP5424417B2 (ja) 印刷回路基板
US20060144616A1 (en) Printed circuit board with improved ground plane
JPH06326476A (ja) 多層配線基板
JP4757079B2 (ja) 配線回路基板およびその製造方法
JP2009054876A (ja) プリント配線板
US8334462B2 (en) Wired circuit board assembly sheet including striated portions for enhancing rigidity
JP4660738B2 (ja) プリント配線板及び電子機器
KR100754102B1 (ko) 고정밀 접속 부재와 그 제조 방법
US20080296049A1 (en) Printed Circuit Board
JPH11298149A (ja) 多層配線基板
US9907158B2 (en) Wiring structure and printed wiring substrate of wiring structure
JP2019192844A (ja) 印刷配線板
JP2006173310A (ja) 回路基板
WO2007099596A1 (ja) 配線基板、配線パターンの配置方法
JP6987700B2 (ja) 印刷配線板
JP3950681B2 (ja) 伝送線路基板
JP2007059645A (ja) 複合配線基板
JP2006147837A (ja) 配線基板、配線パターンの配置方法
TWI503059B (zh) 軟性電路薄膜結構
JP4596955B2 (ja) 配線基板
JP2023003107A (ja) 配線板
JPS5821193Y2 (ja) 斜め配線プリント基板
JPWO2021065830A5 (ja)

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20060726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061018

R150 Certificate of patent or registration of utility model

Ref document number: 3872084

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151027

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250